KR20120029674A - 질화물 반도체 발광소자 및 그 제조방법 - Google Patents

질화물 반도체 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR20120029674A
KR20120029674A KR1020100091615A KR20100091615A KR20120029674A KR 20120029674 A KR20120029674 A KR 20120029674A KR 1020100091615 A KR1020100091615 A KR 1020100091615A KR 20100091615 A KR20100091615 A KR 20100091615A KR 20120029674 A KR20120029674 A KR 20120029674A
Authority
KR
South Korea
Prior art keywords
layer
nitride semiconductor
type
light emitting
gan layer
Prior art date
Application number
KR1020100091615A
Other languages
English (en)
Inventor
김기성
이도현
김영선
이도영
김성태
전재원
Original Assignee
삼성엘이디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성엘이디 주식회사 filed Critical 삼성엘이디 주식회사
Priority to KR1020100091615A priority Critical patent/KR20120029674A/ko
Publication of KR20120029674A publication Critical patent/KR20120029674A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

본 발명은 질화물 반도체 발광소자 및 그 제조방법에 관한 것으로서, 기판; 상기 기판 상에 순차로 형성된 제1 n형 GaN층, 언도프 GaN층으로 이루어진 중간층, 및 제2 n형 GaN층을 구비한 n형 질화물 반도체층; 상기 n형 질화물 반도체층 상에 형성된 활성층; 및 상기 활성층 상에 형성된 p형 질화물 반도체층;을 포함하는 질화물 반도체 발광소자를 제공하며, 또한 본 발명은 상기 질화물 반도체 발광소자의 제조방법을 제공한다.

Description

질화물 반도체 발광소자 및 그 제조방법{Nitride semiconductor light emitting device and method of manufacturing the same}
본 발명은 질화물 반도체 발광소자 및 그 제조방법에 관한 것이다.
최근, GaN 등의 Ⅲ-Ⅴ족 질화물 반도체는, 우수한 물리적, 화화적 특성으로 인해 발광 다이오드(light emitting diode: LED) 또는 레이저 다이오드(laser diode: LD) 등의 발광소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체 재료를 이용한 발광소자는 청색 또는 녹색 파장대의 광을 얻기 위한 발광소자에 많이 사용되고 있으며, 이러한 발광소자는 가전제품, 전광판 및 조명 장치 등 각종 제품의 광원으로 응용되고 있다.
이와 같은 질화물 반도체 발광소자에는, GaN 등과 같은 질화물 반도체 물질과 결정구조가 동일하면서 격자정합을 이루는 상업적인 기판이 존재하지 않기 때문에, 절연성 기판인 사파이어 기판이 널리 사용되고 있다.
일반적으로 질화물 반도체 물질로 이루어진 단결정 박막 성장은 이종 기판인 사파이어 기판 위에 MOCVD(Metal Organic Chemical Vapor Deposition)법 등을 이용한 헤테로 에피택시(hetero epitaxy)법으로 이루어진다. 이 경우, 사파이어 기판과 질화물 반도체 물질의 박막 사이에는 격자 상수 및 열팽창 계수의 불일치로 인해 전위(dislocation)라고 하는 격자 결함이 발생한다.
본 발명의 목적은, n형 질화물 반도체층 내의 격자 결함을 줄이고, 생산성을 향상시킬 수 있는 질화물 반도체 발광소자 및 그 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 실시예에 의한 질화물 반도체 발광소자는, 기판; 상기 기판 상에 순차로 형성된 제1 n형 GaN층, 언도프 GaN층으로 이루어진 중간층, 및 제2 n형 GaN층을 구비한 n형 질화물 반도체층; 상기 n형 질화물 반도체층 상에 형성된 활성층; 및 상기 활성층 상에 형성된 p형 질화물 반도체층;을 포함할 수 있다.
여기서, 상기 중간층은, 상기 제1 n형 GaN층 및 상기 제2 n형 GaN층 보다 낮은 온도에서 형성된 것일 수 있다.
또한, 상기 중간층은, 500℃ 내지 1,100℃의 온도에서 형성된 것일 수 있다.
그리고, 상기 중간층은, 800℃ 내지 1,100℃의 온도에서 형성된 것일 수 있다.
또한, 상기 중간층은, 0.1㎚ 내지 10,000㎚의 두께로 형성된 것일 수 있다.
그리고, 상기 중간층은, 180㎚ 내지 280㎚의 두께로 형성된 것일 수 있다.
또한, 상기 n형 질화물 반도체층은, 상기 제2 n형 GaN층 상에 형성되고, 표면 일부분에 V 형상의 홈이 형성된 제3 n형 GaN층;을 더 포함할 수 있다.
또한, 상기 n형 질화물 반도체층은, 상기 제3 n형 GaN층 상에 형성된 n형 초격자층;을 더 포함할 수 있다.
그리고, 상기 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 질화물 반도체 발광소자는, 기판; 상기 기판 상에 순차로 형성된 제1 n형 GaN층, n_형 GaN층으로 이루어진 중간층, 및 제2 n형 GaN층을 구비한 n형 질화물 반도체층; 상기 n형 질화물 반도체층 상에 형성된 활성층; 및 상기 활성층 상에 형성된 p형 질화물 반도체층;을 포함할 수 있다.
여기서, 상기 중간층은, 상기 제1 n형 GaN층 및 상기 제2 n형 GaN층 보다 낮은 온도에서 형성된 것일 수 있다.
또한, 상기 중간층은, 500℃ 내지 1,100℃의 온도에서 형성된 것일 수 있다.
그리고, 상기 중간층은, 800℃ 내지 1,100℃의 온도에서 형성된 것일 수 있다.
또한, 상기 중간층은, 0.1㎚ 내지 10,000㎚의 두께로 형성된 것일 수 있다.
그리고, 상기 중간층은, 180㎚ 내지 280㎚의 두께로 형성된 것일 수 있다.
그리고, 상기 목적을 달성하기 위한 본 발명의 실시예에 의한 질화물 반도체 발광소자의 제조방법은, 기판 상에 제1 n형 GaN층, 언도프 GaN층으로 이루어진 중간층, 및 제2 n형 GaN층을 순차로 형성하여 n형 질화물 반도체층을 형성하는 단계; 상기 n형 질화물 반도체층 상에 활성층을 형성하는 단계; 및 상기 활성층 상에 p형 질화물 반도체층을 형성하는 단계;를 포함할 수 있다.
여기서, 상기 중간층은, 상기 제1 n형 GaN층 및 상기 제2 n형 GaN층 보다 낮은 온도에서 형성할 수 있다.
또한, 상기 중간층은, 500℃ 내지 1,100℃의 온도에서 형성된 것일 수 있다.
그리고, 상기 중간층은, 800℃ 내지 1,100℃의 온도에서 형성된 것일 수 있다.
또한, 상기 중간층은, 0.1㎚ 내지 10,000㎚의 두께로 형성된 것일 수 있다.
그리고, 상기 중간층은, 180㎚ 내지 280㎚의 두께로 형성된 것일 수 있다.
또한, 상기 n형 질화물 반도체층을 형성하는 단계는, 상기 제2 n형 GaN층 상에, 표면 일부분에 V 형상의 홈이 형성된 제3 n형 GaN층을 형성하는 단계;를 더 포함할 수 있다.
또한, 상기 n형 질화물 반도체층을 형성하는 단계는, 상기 제3 n형 GaN층 상에, n형 초격자층을 형성하는 단계;를 더 포함할 수 있다.
그리고, 상기 목적을 달성하기 위한 본 발명의 다른 실시예에 의한 질화물 반도체 발광소자의 제조방법은, 기판 상에 제1 n형 GaN층, n형 GaN층으로 이루어진 중간층, 및 제2 n형 GaN층을 순차로 형성하여 n형 질화물 반도체층을 형성하는 단계; 상기 n형 질화물 반도체층 상에 활성층을 형성하는 단계; 및 상기 활성층 상에 p형 질화물 반도체층을 형성하는 단계;를 포함할 수 있다.
여기서, 상기 중간층은, 상기 제1 n형 GaN층 및 상기 제2 n형 GaN층 보다 낮은 온도에서 형성할 수 있다.
또한, 상기 중간층은, 500℃ 내지 1,100℃의 온도에서 형성된 것일 수 있다.
그리고, 상기 중간층은, 800℃ 내지 1,100℃의 온도에서 형성된 것일 수 있다.
또한, 상기 중간층은, 0.1㎚ 내지 10,000㎚의 두께로 형성된 것일 수 있다.
그리고, 상기 중간층은, 180㎚ 내지 280㎚의 두께로 형성된 것일 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 질화물 반도체 발광소자 및 그 제조방법에 의하면, 기판 상에 형성되는 n형 질화물 반도체층 내에, 저온 성장된 언도프 GaN층을 중간층으로 삽입함으로써, 상기 기판과 상기 n형 질화물 반도체층 간의 격자 상수 및 열팽창 계수의 불일치로 인해 발생되는 격자 결함을 차단시키고, 스트레인(strain)을 완화시킬 수 있다.
따라서, 본 발명은 기판 상에 성장되는 질화물 반도체층의 막질을 개선하여 질화물 반도체 발광소자의 발광 신뢰성을 확보할 수 있는 효과가 있다.
또한, 본 발명은 중간층으로 사용되는 언도프 GaN층의 성장 속도가 빠른 장점이 있어 생산성 향상 효과를 기대할 수가 있다.
도 1은 본 발명의 실시예에 따른 질화물 반도체 발광소자의 구조를 나타낸 단면도.
도 2는 본 발명의 실시예에 따른 질화물 반도체 발광소자의 중간층 두께에 따른 광출력을 나타낸 그래프.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 질화물 반도체 발광소자의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도.
이하, 본 발명의 실시예들은 질화물 반도체 발광소자의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어 지는 것이다. 따라서, 본 발명은 이하 설명되어 지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
먼저, 도 1을 참조하여 본 발명의 실시예에 따른 질화물 반도체 발광소자에 대하여 상세히 설명한다. 도 1은 본 발명의 실시예에 따른 질화물 반도체 발광소자의 구조를 나타낸 단면도이다. 도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 질화물 반도체 발광소자는, 기판(100)과, 상기 기판(100) 상에 MOCVD(Metal Organic Chemical Vapor Deposition) 공정 등과 같은 질화물 증착 공정을 통해 순차로 형성된 n형 질화물 반도체층(110), 활성층(120) 및 p형 질화물 반도체층(130)을 포함한다.
상기 기판(100)은 질화물 반도체 단결정을 성장시키기에 적합한 기판으로서, 사파이어와 같은 투명한 재료를 이용하여 형성될 수 있으며, 사파이어 이외에, 징크 옥사이드(zinc oxide, ZnO), 갈륨 나이트라이드(gallium nitride, GaN), 갈륨 아세나이드(gallium asenide, GaAs), 실리콘 카바이드(silicon carbide, SiC) 및 알루미늄 나이트라이드(AlN) 등으로 형성될 수도 있다.
상기 n형 질화물 반도체층(110)은, 상기 기판(100) 상에 순차로 형성된 제1 n형 GaN층(111), 중간층(interlayer; 112) 및 제2 n형 GaN층(113)을 포함할 수 있다. 상기 제1 n형 GaN층(111) 및 상기 제2 n형 GaN층(113)은, 상기 활성층(120)에 전자를 공급해주는 층으로서, Si 등과 같은 n형 도전형 불순물이 도핑된 GaN층으로 이루어질 수 있다. 이때, 상기 n형 도전형 불순물로는 Si 이외에도 Ge, Sn 등이 사용될 수 있다. 이때, 상기 제1 n형 GaN층(111)은, 약 1150?1250℃의 성장 온도에서 약 1E17?8E17/㎤의 불순물 농도를 가지는 GaN층을 약 1?5㎛의 두께로 형성한 것일 수 있다. 그리고, 상기 제2 n형 GaN층(113)은, 약 1150?1250℃의 성장 온도에서 약 1E18?8E18/㎤의 불순물 농도를 가지는 GaN층을 약 1?5㎛의 두께로 형성한 것일 수 있다. 상기 제2 n형 GaN층(113)은 상기 제1 n형 GaN층(111) 보다 높은 수준의 불순물 농도를 가지므로 n+형 GaN층으로 불리기도 한다. 한편, n형 불순물 농도가 증가될수록 순방향 전압(Vf)이 감소되는 효과를 얻을 수 있는데, n형 불순물 농도가 과도하게 높은 경우 크랙(crack) 등이 발생될 수 있으므로, 크랙 발생 가능성 등을 고려하여 n형 불순물의 농도를 결정할 수 있다.
특히, 본 발명의 실시예에 따른 질화물 반도체 발광소자에 있어서, 상기 제1 n형 GaN층(111)과 상기 제2 n형 GaN층(113) 사이에 삽입된 상기 중간층(112)은 언도프(undoped) GaN층으로 이루어질 수 있다. 상기 언도프 GaN층으로 이루어진 중간층(112)은, 상기 제1 n형 GaN층(111) 및 상기 제2 n형 GaN층(113) 보다 낮은 온도, 예컨대 500℃?1,100℃의 온도에서 0.1?10,000㎚의 두께로, 보다 구체적으로 800℃?1,100℃의 온도에서 180? 280㎚의 두께로 형성될 수 있다. 상기 언도프 GaN층으로 이루어진 중간층(112)은, 상기한 바와 같은 수치의 낮은 온도에서 성장됨으로써 결정성이 좋지 않게 형성될 수 있다. 이와 같이 결정성이 좋지 않은 중간층(112)은, 상기 기판(100)과 상기 n형 질화물 반도체층(110) 사이의 격자 불일치 및 열팽창 계수의 차이로 인해 n형 질화물 반도체층(110)의 성장 초기에서부터 발생하는 전위와 같은 격자 결함을 차단하고 스트레인을 완화시키는 역할을 할 수 있게 된다.
보다 구체적으로, 중간층(112)은, 앞서 설명한 바와 같이, 일반적인 GaN 성장 온도보다 낮은 온도조건에서 성장되므로, 더 높은 온도에서 성장된 GaN층에 비하여, 결정성이 저하된다. 이 경우, 결정성 저하로 인해 결정의 결맞음 길이(coherence length)가 단축되고, 스트레인(strain)이 완화된다. 따라서, n형 질화물 반도체층에 형성된 전위와 같은 격자 결함이, 새로 생성된 저온 GaN, 즉, 중간층(112)의 결함에 의해, 상부로 전파되는 현상을 차단할 수 있다. 이때, 상기 중간층(112)을 500℃ 보다 낮은 온도에서 성장시키는 경우, GaN층의 소스 가스인 NH3의 해리가 잘 이루어지지 않아 GaN층의 성장 자체가 어려워질 수 있고, 1,100℃ 보다 높은 온도에서 성장시키는 경우, 상기 제1 및 제2 n형 GaN층(111,113) 등과 같은 일반적인 GaN층의 성장 온도와 비슷해짐으로써 상술한 바와 같은 격자 결함 차단 효과 등을 얻을 수 없게 되므로, 상기한 수치의 온도 범위, 즉 500?1,100℃의 온도에서 성장시키는 것이 바람직하다. 그리고 보다 구체적으로, 중간층(112)은, 800℃ 내지 1,100℃의 온도에서 형성될 수 있다. 이에 따라, GaN으로 이루어진 중간층(112)의 결정성이 저하되며, 이러한 낮은결정성으로 인해 스트레인이 완화되어, 중간층에 의해, 전위와 같은 격자 결함이 상부로 전파되는 것을 차단할 수 있다.
또한, 상기 중간층(112)을 0.1㎚ 보다 작은 두께로 형성하는 경우, 그 두께가 너무 얇아 중간층(112)으로서의 역할을 하기에 충분하지 않고, 10,000㎚ 보다 큰 두께로 형성하는 경우에는, 결정성이 좋지 않은 중간층(112)이 질화물 반도체 발광소자에서 차지하는 두께가 너무 두꺼워짐으로써, 발광소자의 발광 특성에 악영향을 미칠 수 있으므로, 상기한 수치의 두께 범위, 즉 0.1?10,000㎚의 두께로 형성하는 것이 바람직하다. 그리고 보다 구체적으로, 중간층(112)은 180㎚ 내지 280㎚의 두께로 형성될 수 있다. 이와 같이, 중간층(112)이 180㎚ 내지 280㎚의 두께를 갖도록 형성됨으로써, 질화물 반도체 발광소자의 광출력(optical power)이 보다 향상될 수 있다.
도 2는 본 발명의 실시예에 따른 질화물 반도체 발광소자의 중간층 두께에 따른 광출력을 나타낸 그래프이다. 도 2에 도시된 바와 같이, 중간층(112)의 두께가 180㎚ 내지 280㎚인 경우, 그 밖의 범위에 비해 광출력이 증가되는 것을 명확히 확인할 수 있다.
이와 같이 본 발명의 실시예에 따른 질화물 반도체 발광소자는, n형 질화물 반도체층(110)의 내부에 저온에서 성장된 언도프 GaN층을 중간층(112)으로 삽입함으로써, 상기 제1 n형 GaN층(111)에 발생되는 관통 전위가 상기 중간층(112)에 의해 차단되도록 하고, 상기 중간층(112)의 상부로 더 이상 전달되지 않도록 할 수가 있다. 따라서, 본 발명의 실시예에 따르면 기판(100) 상에 성장되는 n형 질화물 반도체층(110), 활성층(120) 및 p형 질화물 반도체층(130)의 막질을 개선하여 발광 특성 등이 우수한 질화물 반도체 발광소자를 얻을 수 있는 장점이 있다.
또한, 본 발명의 실시 예에 따르면, 상기 중간층(112)으로 사용되는 언도프 GaN층의 성장 속도가, 종래의 중간층으로 사용되는 초격자층의 성장 속도에 비해 훨씬 빠르기 때문에 종래의 질화물 반도체 발광소자에 비하여 상기 중간층(112)의 성장 시간을 크게 단축시킬 수 있으므로, 발광소자의 생산성을 크게 향상시킬 수 있는 이점이 있다. 그리고, 본 발명의 실시예에서는, 상기 중간층(112)의 성장시 Al 및 In 등과 같은 소스를 사용하지 않아도 되므로, 소스를 절약할 수 있고 MOCVD 공정의 안정성을 확보할 수가 있다.
이때, 상기 중간층(112)이 언도프 GaN층으로 이루어지는 대신에, 상기 제1 n형 GaN층(111) 보다 낮은 수준의 n형 도전형 불순물 농도를 갖는 GaN층, 즉 n_형 GaN층으로 이루어질 수도 있으며, 이 경우에도, 언도프 GaN층으로 이루어진 중간층(112)과 동일한 효과를 얻을 수가 있다. 여기서, 상기 n형 GaN층으로 이루어진 중간층(112)은, 상기한 언도프 GaN층과 동일한 성장 온도 조건에서 동일한 두께로 형성할 수 있다.
본 발명의 실시예에 따른 질화물 반도체 발광소자에 있어서, 상기 n형 질화물 반도체층(110)은, 상기 제2 n형 GaN층(113) 상에 형성되고, 표면 일부분에 V 형상의 홈(114a)이 형성된 제3 n형 GaN층(114)을 더 포함할 수 있다. 상기 제3 n형 GaN층(114)의 V 형상의 홈(114a)은, 상기 제3 n형 GaN층을 약 700?1,000℃의 온도에서 성장시키는 것에 의해 형성되게 할 수 있다. 보다 구체적으로, GaN이 낮은 온도에서 성장되고, Ⅴ/Ⅲ이 낮은 경우, 수직 방향의 성장(Vertical growth)이 강화된다. 이때, 선형 결함(line defect)가 있는 영역에서는 Ga 이동이 차단되어, 수직 방향의 성장(vertical growth)도 잘 일어나지 않게 되며, 따라서, 선형 결함이 있는 영역에서는 수직, 수평방향으로의 성장이 활발하지 않으므로, V 형상의 홈(114a)이 형성될 수 있다.
상기 V 형상의 홈(114a)은, 상기 중간층(112)에 의해 전위가 완전히 차단되지 않은 경우, 상기 중간층(112)을 통과하여 n형 질화물 반도체층(110) 내에 발생된 관통전위 상에 선택적으로 형성되며, 관통전위로 전류가 집중되는 현상을 방지할 수 있다. 보다 구체적으로, V 형상의 홈(114a) 주변 영역에는 밴드갭 에너지가 높아져 장벽을 형성하게 되므로, 전자가 에너지 장벽을 넘지 못하여 홈 내부로의 전자 이동이 차단된다. 따라서, V 형상의 홈(114a)이 형성됨으로써 전류 집중 현상을 방지할 수 있다.
또한, 상기 n형 질화물 반도체층(110)은, 상기 제3 n형 GaN층(114) 상에 형성된 n형 초격자층(115)을 더 포함할 수도 있다. 상기 n형 초격자층(115)은, 예를 들면 AlGaN층, GaN층 및 InGaN층이 순차로 1회 이상 반복 적층된 구조를 가질 수 있으며, 이를 통해 전류 퍼짐 효과 등을 얻을 수 있다.
상기 n형 초격자층(115) 상에는 활성층(120)이 형성될 수 있다. 상기 활성층(120)은 InXAlYGa1-X-YN 조성식(여기서, 0≤X, 0≤Y, X+Y≤1)으로 이루어진 다중양자우물(Multi-Quantum Well) 구조 등으로 형성될 수 있으며, 예를 들어, InGaN계 양자우물층과 GaN계 양자장벽층이 교대로 적층된 구조를 가질 수 있다. 이때, 상기 활성층(120)은 양자장벽층의 높이나 양자우물층의 두께 및 조성 등을 조절하여 파장이나 양자효율 등을 조절할 수 있다.
상기 활성층(120) 상에 형성된 p형 질화물 반도체층(130)은, 상기 활성층(120)에 홀을 공급해 주는 층으로서, InXAlYGa1 -X- YN 조성식(여기서, 0≤X, 0≤Y, X+Y≤1)을 갖는 반도체 물질로 이루어질 수 있다. 이때, 상기 p형 질화물 반도체층(130)은 p형 도전형 불순물이 도핑된 GaN층 등을 포함할 수 있으며, p형 도전형 불순물로는 예를 들어, Mg, Zn, Be 등을 사용하고, 바람직하게는 Mg를 주로 사용할 수 있다. 여기서, 상기 n형 초격자층(115)과 활성층(120)의 성장시, 도면에서와 같이 V 형상의 홈(114a)의 표면 단차를 따라 성장되는 것은 상기 n형 초격자층(115)과 활성층(120)의 성장이 약 900℃ 이하의 온도에서 이루어지기 때문이고, 상기 p형 질화물 반도체층(130)이 상기 V 형상의 홈(114a) 모양을 메우도록 성장되는 것은 상기 p형 질화물 반도체층(130)의 성장이 약 1000℃ 이상의 온도에서 이루어지기 때문이다.
또한, 본 발명에 따른 질화물 반도체 발광소자는, 상기 p형 질화물 반도체층, 활성층(130), n형 초격자층(115) 및 제3 n형 GaN층(114)이 메사 식각(mesa etching) 공정에 의해 그 일부 영역이 제거된 바, 제2 n형 GaN층(113)의 일부 상면이 노출되어 있다. 그리고, 상기 메사 식각 공정에 의해 노출된 제2 n형 GaN층(113) 상에는 n형 전극(150)이 형성되어 있고, 상기 p형 질화물 반도체층(130) 상에는 p형 전극(140)이 형성되어 있다. 이때, 도면에 도시하지는 않았으나, 상기 p형 전극(140) 하부의 상기 p형 질화물 반도체층(130) 상에는 투명 전극(미도시)이 더 형성되어 있을 수도 있다. 상기 투명 전극은 전류 주입 면적을 증가시켜 전류 확산(current spreading) 효과를 향상시키기 위한 것으로서, ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin Zinc Oxide) 중 적어도 어느 하나를 포함하여 이루어질 수 있다. 상기 p형 전극(140) 및 n형 전극(150)은, 반사 역할 및 전극 역할을 동시에 할 수 있도록 Au 등을 포함하여 이루어질 수 있다.
이하, 본 발명의 실시예에 따른 질화물 반도체 발광소자의 제조방법에 대하여 도 3a 내지 도 3e를 참조하여 상세히 설명한다. 도 3a 내지 도 3e는 본 발명의 실시예에 따른 질화물 반도체 발광소자의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다. 먼저, 도 3a에 도시된 바와 같이, 기판(100) 상에 제1 n형 GaN층(111), 언도프 GaN층으로 이루어진 중간층(112), 및 제2 n형 GaN층(113)을 순차로 형성한다. 상기 기판(100)은 사파이어 등으로 형성할 수 있다. 상기 제1 n형 GaN층(111)은, 상기 기판(100) 상에 Si 등과 같은 n형 도전형 불순물이 도핑된 GaN층을 약 1150?1250℃의 온도에서 성장시킬 수 있다. 여기서, 상기 제1 n형 GaN층(111)은 약 1E17?8E17/㎤의 n형 도전형 불순물 농도를 갖도록 형성할 수 있다.
상기 중간층(112)은, 상기 제1 n형 GaN층(111) 및 제2 n형 GaN층(113) 보다 낮은 성장 온도, 예컨대 500?1,100℃의 온도에서, n형 불순물을 첨가하지 않은 언도프(undoped) GaN층을 0.1?10,000㎚의 두께로 형성할 수 있다. 한편, 상기 중간층(112)은, 상기한 바와 같은 언도프 GaN층으로 이루어질 수도 있으나, 상기 언도프 GaN층 대신에 상기 제1 n형 GaN층(111) 보다 낮은 수준의 n형 도전형 불순물 농도를 갖는 GaN층, 즉 n_형 GaN층으로 이루어져도 무방하다. 상기 중간층(112)이 n_형 GaN층으로 이루어지는 경우, 이는 상기 언도프 GaN층으로 이루어진 중간층(112)과 동일한 성장 온도 조건에서 동일한 두께로 형성할 수 있다.
상기 중간층(112) 상에 형성되는 상기 제2 n형 GaN층(113)은, 상기 제1 n형 GaN층(111)과 마찬가지로 Si 등과 같은 n형 도전형 불순물이 도핑된 GaN층을 약 1150?1250℃의 온도에서 성장시킬 수 있다. 여기서, 상기 제2 n형 GaN층(113)은 약 1E18?8E18/㎤의 n형 도전형 불순물 농도를 갖도록 형성할 수 있다. 상기 제1 n형 GaN층(111)과 상기 제2 n형 GaN층(113)은, 각각 약 1?5㎛의 두께로 형성할 수 있다. 여기서, 상기 기판(100) 상에 성장되는 제1 n형 GaN층(111) 내에는, 기판(100)과 제1 n형 GaN층(111) 간의 격자 상수 및 열팽창 계수의 차이로 인한 전위와 같은 격자 결함이 발생된다. 이때 본 발명의 실시예에서는 상기 제1 n형 GaN층(111) 상에, 결정성이 좋지 않은 중간층(112), 즉 저온 성장된 언도프 GaN층 또는 n-형 GaN층을 형성함으로써, 상기 중간층(112)에 의해 격자 결함을 차단시키고 스트레인을 완화시킬 수 있다. 또한, 본 발명의 실시예에 따르면 상기 중간층(112)의 성장 속도가 빠르기 때문에 생산성 향상 효과를 기대할 수 있는 장점이 있다.
다음으로, 도 3b에 도시된 바와 같이, 상기 제2 n형 GaN층(113) 상에, 표면 일부분에 V 형상의 홈(114a)이 형성된 제3 n형 GaN층(114)을 형성한다. 상기 제3 n형 GaN층(114) 표면에 형성된 상기 V 형상의 홈(114a)은, 상기 제3 n형 GaN층을 약 700?1,000℃의 온도에서 성장시키는 것에 의해 자연적으로 형성될 수 있으며, 이는 상기 중간층(112)에서 차단되지 않고 상부로 전달된 전위 상에 선택적으로 형성되어, 상기 전위로 전류가 집중되는 것을 막아 줄 수 있다. 그런 다음, 상기 제3 n형 GaN층(114) 상에 n형 초격자층(115)을 형성하여 n형 질화물 반도체층(110)의 형성을 완성한다. 즉, 상기 n형 질화물 반도체층(110)은, 제1 n형 GaN층(111), 중간층(112), 제2 n형 GaN층(113), 제3 n형 GaN층(114) 및 n형 초격자층(115)을 포함하여 구성될 수 있다. 이때, 상기 n형 초격자층(115)은, 예를 들면 AlGaN층, GaN층 및 InGaN층이 순차로 1회 이상 반복 적층된 구조를 가질 수 있으며, 이를 통해 전류 퍼짐 효과 등을 얻을 수 있다.
그 다음에, 도 3c에 도시된 바와 같이, 상기 n형 질화물 반도체층(110) 상에 활성층(120) 및 p형 질화물 반도체층(130)을 순차로 형성한다. 상기 활성층(120)은 InXAlYGa1-X-YN 조성식(여기서, 0≤X, 0≤Y, X+Y≤1)으로 이루어진 다중양자우물 구조 등으로 형성될 수 있으며, 예를 들어, InGaN계 양자우물층과 GaN계 양자장벽층이 교대로 적층된 구조를 가질 수 있다. 그리고 상기 p형 질화물 반도체층(130)은, 활성층(120)과 마찬가지로 InXAlYGa1-X-YN 조성식(여기서, 0≤X, 0≤Y, X+Y≤1)을 갖는 반도체 물질로 이루어질 수 있다. 이때, 상기 p형 질화물 반도체층(130)은 Mg 등과 같은 p형 도전형 불순물이 도핑된 GaN층 등을 포함할 수 있다. 본 발명의 실시예에서는 MOCVD 공정 등에 의해 반도체층을 형성할 수 있으며, MOCVD 공정 이외에도 MBE(Molecular Beam Epitaxy) 공정 등의 다양한 공정을 이용할 수도 있다.
그 다음에, 도 3d에 도시된 바와 같이, 상기 p형 질화물 반도체층(130), 활성층(120), n형 초격자층(115) 및 제3 n형 GaN층(114)의 일부 영역을 메사 식각 공정으로 제거하여, 상기 제2 n형 GaN층(113)의 일부 상면을 노출시킨다. 그런 후에, 도 3e에 도시된 바와 같이, 상기 p형 질화물 반도체층(130) 상에 p형 전극(140)을 형성하고, 상기 메사 식각 공정에 의해 노출된 제2 n형 GaN층(113) 상에 n형 전극(150)을 형성한다. 여기서, 상기 p형 질화물 반도체층(130) 상에 p형 전극(140)을 형성하기 전에, 투명 전극(미도시)을 추가로 형성할 수도 있다.
상술한 바와 같은 본 발명의 실시예에 따른 질화물 반도체 발광소자의 제조방법에 따르면, 기판(100) 상에 형성되는 n형 질화물 반도체층(110) 내에, 저온 성장된 언도프 GaN층 또는 n-형 GaN을 중간층(112)으로 삽입함으로써, 상기 기판(100)과 상기 n형 질화물 반도체층(110) 간의 격자 상수 및 열팽창 계수의 불일치로 인해 발생되는 격자 결함을 차단시키고, 스트레인을 완화시킬 수 있다. 따라서, 본 발명의 실시예에 의하면, 기판(100) 상에 성장되는 질화물 반도체층의 막질을 개선하여 질화물 반도체 발광소자의 발광 특성 등을 향상시킬 수 있다. 또한, 상기 중간층(112)으로서 사용되는 언도프 GaN층은, 상술한 바와 같이 성장 속도가 빠르므로 생산성을 향상시킬 수 있는 장점이 있다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
100: 기판 110: n형 질화물 반도체층
111: 제1 n형 GaN층 112: 중간층
113: 제2 n형 GaN층 114: 제3 n형 GaN층
114a: 홈 115: n형 초격자층
120: 활성층 130: p형 질화물 반도체층
140: p형 전극 150: n형 전극

Claims (28)

  1. 기판;
    상기 기판 상에 순차로 형성된 제1 n형 GaN층, 언도프 GaN층으로 이루어진 중간층, 및 제2 n형 GaN층을 구비한 n형 질화물 반도체층;
    상기 n형 질화물 반도체층 상에 형성된 활성층; 및
    상기 활성층 상에 형성된 p형 질화물 반도체층;
    을 포함하는 질화물 반도체 발광소자.
  2. 제1항에 있어서,
    상기 중간층은, 상기 제1 n형 GaN층 및 상기 제2 n형 GaN층 보다 낮은 온도에서 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
  3. 제2항에 있어서,
    상기 중간층은, 500℃ 내지 1,100℃의 온도에서 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
  4. 제3항에 있어서,
    상기 중간층은, 800℃ 내지 1,100℃의 온도에서 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
  5. 제1항에 있어서,
    상기 중간층은, 0.1㎚ 내지 10,000㎚의 두께로 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
  6. 제5항에 있어서,
    상기 중간층은, 180㎚ 내지 280㎚의 두께로 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
  7. 제1항에 있어서,
    상기 n형 질화물 반도체층은,
    상기 제2 n형 GaN층 상에 형성되고, 표면 일부분에 V 형상의 홈이 형성된 제3 n형 GaN층;을 더 포함하는 것을 특징으로 하는 질화물 반도체 발광소자.
  8. 제7항에 있어서,
    상기 n형 질화물 반도체층은,
    상기 제3 n형 GaN층 상에 형성된 n형 초격자층;을 더 포함하는 것을 특징으로 하는 질화물 반도체 발광소자.
  9. 기판;
    상기 기판 상에 순차로 형성된 제1 n형 GaN층, n_형 GaN층으로 이루어진 중간층, 및 제2 n형 GaN층을 구비한 n형 질화물 반도체층;
    상기 n형 질화물 반도체층 상에 형성된 활성층; 및
    상기 활성층 상에 형성된 p형 질화물 반도체층;
    을 포함하는 질화물 반도체 발광소자.
  10. 제9항에 있어서,
    상기 중간층은, 상기 제1 n형 GaN층 및 상기 제2 n형 GaN층 보다 낮은 온도에서 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
  11. 제10항에 있어서,
    상기 중간층은, 500℃ 내지 1,100℃의 온도에서 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
  12. 제11항에 있어서,
    상기 중간층은, 800℃ 내지 1,100℃의 온도에서 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
  13. 제9항에 있어서,
    상기 중간층은, 0.1㎚ 내지 10,000㎚의 두께로 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
  14. 제13항에 있어서,
    상기 중간층은, 180㎚ 내지 280㎚의 두께로 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
  15. 기판 상에 제1 n형 GaN층, 언도프 GaN층으로 이루어진 중간층, 및 제2 n형 GaN층을 순차로 형성하여 n형 질화물 반도체층을 형성하는 단계;
    상기 n형 질화물 반도체층 상에 활성층을 형성하는 단계; 및
    상기 활성층 상에 p형 질화물 반도체층을 형성하는 단계;
    를 포함하는 질화물 반도체 발광소자의 제조방법.
  16. 제15항에 있어서,
    상기 중간층은, 상기 제1 n형 GaN층 및 상기 제2 n형 GaN층 보다 낮은 온도에서 형성하는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
  17. 제16항에 있어서,
    상기 중간층은, 500℃ 내지 1,100℃의 온도에서 형성하는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
  18. 제17항에 있어서,
    상기 중간층은, 800℃ 내지 1,100℃의 온도에서 형성하는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
  19. 제15항에 있어서,
    상기 중간층은, 0.1㎚ 내지 10,000㎚의 두께로 형성하는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
  20. 제19항에 있어서,
    상기 중간층은, 180㎚ 내지 280㎚의 두께로 형성하는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
  21. 제15항에 있어서,
    상기 n형 질화물 반도체층을 형성하는 단계는,
    상기 제2 n형 GaN층 상에, 표면 일부분에 V 형상의 홈이 형성된 제3 n형 GaN층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
  22. 제21항에 있어서,
    상기 n형 질화물 반도체층을 형성하는 단계는,
    상기 제3 n형 GaN층 상에, n형 초격자층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
  23. 기판 상에 제1 n형 GaN층, n_형 GaN층으로 이루어진 중간층, 및 제2 n형 GaN층을 순차로 형성하여 n형 질화물 반도체층을 형성하는 단계;
    상기 n형 질화물 반도체층 상에 활성층을 형성하는 단계; 및
    상기 활성층 상에 p형 질화물 반도체층을 형성하는 단계;
    를 포함하는 질화물 반도체 발광소자의 제조방법.
  24. 제23항에 있어서,
    상기 중간층은, 상기 제1 n형 GaN층 및 상기 제2 n형 GaN층 보다 낮은 온도에서 형성하는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
  25. 제24항에 있어서,
    상기 중간층은, 500℃ 내지 1,100℃의 온도에서 형성하는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
  26. 제25항에 있어서,
    상기 중간층은, 800℃ 내지 1,100℃의 온도에서 형성하는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
  27. 제23항에 있어서,
    상기 중간층은, 0.1㎚ 내지 10,000㎚의 두께로 형성하는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
  28. 제27항에 있어서,
    상기 중간층은, 180㎚ 내지 280㎚의 두께로 형성하는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
KR1020100091615A 2010-09-17 2010-09-17 질화물 반도체 발광소자 및 그 제조방법 KR20120029674A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100091615A KR20120029674A (ko) 2010-09-17 2010-09-17 질화물 반도체 발광소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100091615A KR20120029674A (ko) 2010-09-17 2010-09-17 질화물 반도체 발광소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20120029674A true KR20120029674A (ko) 2012-03-27

Family

ID=46134023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100091615A KR20120029674A (ko) 2010-09-17 2010-09-17 질화물 반도체 발광소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20120029674A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015102344A1 (ko) * 2013-12-31 2015-07-09 일진엘이디(주) 질화물 반도체 발광소자 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015102344A1 (ko) * 2013-12-31 2015-07-09 일진엘이디(주) 질화물 반도체 발광소자 및 그 제조 방법

Similar Documents

Publication Publication Date Title
KR102494071B1 (ko) 발광 소자 및 그것을 제조하는 방법
KR100998540B1 (ko) Ｉｉｉ족 질화물계 반도체 발광 소자
WO2010100844A1 (ja) 窒化物半導体素子及びその製造方法
KR101636032B1 (ko) 고전위 밀도의 중간층을 갖는 발광 다이오드 및 그것을 제조하는 방법
KR100931509B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
JP2008205514A (ja) Ｉｉｉ−ｖ族窒化物半導体素子
CN110233190B (zh) 发光设备
KR20090035934A (ko) 반도체 발광소자 및 그 제조방법
US20120138891A1 (en) METHOD FOR REDUCTION OF EFFICIENCY DROOP USING AN (Al,In,Ga)N/Al(x)In(1-x)N SUPERLATTICE ELECTRON BLOCKING LAYER IN NITRIDE BASED LIGHT EMITTING DIODES
KR20130097390A (ko) 질화갈륨계 발광 다이오드
KR20160013552A (ko) 발광소자 및 조명시스템
KR20130022815A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR20090030652A (ko) 질화물계 발광소자
KR20100024154A (ko) 발광 다이오드
KR101313645B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR102553985B1 (ko) Ⅲ족 질화물 반도체
KR101876576B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR100906972B1 (ko) 질화물계 발광소자
KR20120029674A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR20120013577A (ko) 다중양자우물 구조의 활성 영역을 갖는 발광 소자
KR101387543B1 (ko) 질화물 반도체 발광 소자
KR102224109B1 (ko) 발광소자, 발광소자 제조방법 및 조명시스템
KR101910563B1 (ko) 전자 블록층을 갖는 질화물 반도체 소자 및 전자 블록층 성장 방법
KR101373804B1 (ko) 백색 발광다이오드 및 그 제조방법
KR101349604B1 (ko) 질화갈륨계 발광소자

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination