JP6504194B2 - 発光素子の製造方法 - Google Patents

発光素子の製造方法 Download PDF

Info

Publication number
JP6504194B2
JP6504194B2 JP2017069543A JP2017069543A JP6504194B2 JP 6504194 B2 JP6504194 B2 JP 6504194B2 JP 2017069543 A JP2017069543 A JP 2017069543A JP 2017069543 A JP2017069543 A JP 2017069543A JP 6504194 B2 JP6504194 B2 JP 6504194B2
Authority
JP
Japan
Prior art keywords
light emitting
nitride semiconductor
substrate
side nitride
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017069543A
Other languages
English (en)
Other versions
JP2018174164A (ja
Inventor
永峰　和浩
和浩 永峰
芳樹 井上
芳樹 井上
進 東岡
進 東岡
成田　准也
准也 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2017069543A priority Critical patent/JP6504194B2/ja
Priority to US15/941,402 priority patent/US10490694B2/en
Publication of JP2018174164A publication Critical patent/JP2018174164A/ja
Application granted granted Critical
Publication of JP6504194B2 publication Critical patent/JP6504194B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Led Devices (AREA)
  • Laser Beam Processing (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は発光素子の製造方法に関する。
発光素子は、例えば、基板と、基板の上面側から順にｎ側窒化物半導体層とｐ側窒化物半導体層とを有する半導体部と、を備える半導体ウエハを分割することによって得られる。半導体ウエハを分割する方法として、レーザ光を基板内に照射することで加工変質部を形成してから分割する方法が知られている。この際、半導体部のうち半導体ウエハの分割予定線を含む領域をエッチングにより上方から除去することでｎ側窒化物半導体層を露出させ、除去した部分の表面に保護層を形成する場合がある。これにより、半導体ウエハを分割する際に生じる屑がエッチングにより露出した表面に付着するのを抑制することができるので、屑を介してリーク電流が流れるのを抑制することができる。（例えば、特許文献１）。
特開２００５−１６６７２８
特許文献１の発光素子では、リーク電流の発生をさらに軽減できる余地がある。
基板と、前記基板の上面側から順にｎ型不純物を含むｎ側窒化物半導体層とｐ型不純物を含むｐ側窒化物半導体層とを有する半導体部とを備えた半導体ウエハを準備する工程と、前記基板にレーザ光を照射することにより、前記基板に加工変質部を形成する工程と、前記基板に加工変質部が形成された前記半導体ウエハを分割することにより、複数の発光素子を得る工程とを有する発光素子の製造方法において、前記半導体ウエハを準備する工程と前記基板に加工変質部を形成する工程との間に、上方から見て前記半導体部における前記複数の発光素子となる領域の境界を含む領域を上方から除去することにより、前記ｎ側窒化物半導体層を前記ｐ側窒化物半導体から露出させ、前記半導体ウエハにおいて前記ｐ側窒化物半導体層を複数の素子領域に分離する工程と、前記素子領域における前記ｐ側窒化物半導体層の上面の外周部分と、前記半導体部を除去することで形成される前記半導体部の側面とを含む領域に保護層を形成する工程と、前記半導体ウエハをアニールすることにより、上面視で前記保護層が形成されていない領域において前記ｐ側窒化物半導体層を低抵抗化する工程と、を順に有することを特徴とする発光素子の製造方法。
このような製造方法によれば、リーク電流の発生を軽減した発光素子を製造することができる。
実施形態に係る発光素子の製造方法を説明するための模式平面図である。 図１Ａ中のＩＢ−ＩＢ線における模式断面図である。 実施形態に係る発光素子の製造方法を説明するための模式平面図である。 図２Ａ中のＩＩＢ−ＩＩＢ線における模式断面図である。 実施形態に係る発光素子の製造方法を説明するための模式平面図である。 図３Ａ中のＩＩＩＢ−ＩＩＩＢ線における模式断面図である。 実施形態に係る発光素子の製造方法を説明するための模式平面図である。 図４Ａ中のＩＶＢ−ＩＶＢ線における模式断面図である。 実施形態に係る発光素子の製造方法を説明するための模式平面図である。 図５Ａ中のＶＢ−ＶＢ線における模式断面図である。 実施形態に係る発光素子の製造方法を説明するための模式平面図である。 図６Ａ中のＶＩＢ−ＶＩＢ線における模式断面図である。 実施形態に係る発光素子の製造方法を説明するための模式平面図である。 図７Ａ中のＶＩＩＢ−ＶＩＩＢ線における模式断面図である。 実施形態に係る発光素子の製造方法を説明するための模式平面図である。 図８Ａ中のＶＩＩＩＢ−ＶＩＩＩＢ線における模式断面図である。 実施形態に係る発光素子の製造方法を説明するための模式断面図である。 実施形態に係る発光素子の製造方法を説明するための模式平面図である。 図１０Ａ中のＸＢ−ＸＢ線における模式断面図である。 実施形態に係る発光素子の製造方法を説明するための模式平面図である。 図１１Ａ中のＸＩＢ−ＸＩＢ線における模式断面図である。 実施形態に係る発光素子の製造方法を説明するための模式平面図である。 図１２Ａ中のＸＩＩＢ−ＸＩＩＢ線における模式断面図である。 比較例に係る発光素子の製造方法を説明するための模式平面図である。 図１３Ａ中のＸＩＩＩＢ−ＸＩＩＩＢ線における模式断面図である。 実施例１〜６及び比較例に係る発光素子の逆電流値を測定した結果を示すグラフである。 実施例１〜６及び比較例に係る発光素子の発光出力値を測定した結果を示すグラフである。
以下、本発明の実施形態及び実施例について図面を参照しながら説明する。ただし、以下に示す実施形態及び実施例は、本発明の技術思想を具体化するための構成を例示するものであって、本発明を特定するものではない。さらに以下の説明において、同一の名称、符号については同一もしくは同質の部材を示しており、詳細説明を適宜省略する。
［実施形態１］
本実施形態に係る発光素子１００の製造方法において、まず、図１Ａ及び図１Ｂに示すように、基板１１と、基板１１の上面側から順にｎ型不純物を含むｎ側窒化物半導体層１２ｎとｐ型不純物を含むｐ側窒化物半導体層１２ｐとを有する半導体部１２とを備えた半導体ウエハ１を準備する。次に、図２Ａ及び図２Ｂに示すように、上方から見て半導体部１２における複数の発光素子１００となる領域の境界を含む領域を上方から除去することにより、ｎ側窒化物半導体層１２ｎをｐ側窒化物半導体層１２ｐから露出させ、半導体ウエハ１においてｐ側窒化物半導体層１２ｐを複数の素子領域に分離する（以下、複数の発光素子１００となる領域の境界を「分割予定線１３」ともいう。）。なお、図２Ａでは、図面での説明を簡便にするために、半導体ウエハ１のうち、後に４つの発光素子１００となる領域について説明している。この点については、図３Ａ〜図５Ａ、図７Ａ〜図１１Ａ、図１３Ａにおける模式平面図でも同様である。次に、図３Ａ及び図３Ｂに示すように、素子領域におけるｐ側窒化物半導体層１２ｐの上面の外周部分と、半導体部１２を除去することで形成される半導体部１２の側面とを含む領域に保護層１４を形成する。なお、保護層１４のうち、ｐ側窒化物半導体層１２ｐの上面に形成される部分を「第１保護層１４ａ」といい、半導体部１２の側面に形成される部分を「第２保護層１４ｂ」ということがある。
次に、図４Ａ及び図４Ｂに示すように、半導体ウエハ１をアニール（熱処理）することにより、主として上面視で第１保護層１４ａが形成されていない領域においてｐ側窒化物半導体層１２ｐを低抵抗化する。ｐ側窒化物半導体層１２ｐのうち第１保護層１４ａが設けられていない領域ではアニールによりｐ型不純物を不活性化している水素がｐ型不純物から離脱するのに対して、ｐ側窒化物半導体層１２ｐのうち第１保護層１４ａが設けられている領域ではｐ型不純物を不活性化している水素がｐ型不純物から離脱しにくいため、第１保護層１４ａが形成されていない領域においてｐ側窒化物半導体層１２ｐを低抵抗化することができる一方、第１保護層１４ａが形成されている領域ではｐ側窒化物半導体層１２ｐが高抵抗のまま保持されるものと推測される。その後、図５Ａ及び図５Ｂに示すように、基板１１にレーザ光Ｌを照射することにより、基板１１に加工変質部を形成する。そして、基板１１に加工変質部が形成された半導体ウエハ１を分割することにより、図６Ａ及び図６Ｂに示すような発光素子１００を複数得る。
ここで、従来技術のように半導体部１２に凹部２０を形成するためにｐ側窒化物半導体層１２ｐ等の一部を除去した後で基板１１にレーザ光Ｌを照射する場合、半導体部１２を除去する領域を十分大きくしなければ、一定の広がりを持ったレーザ光Ｌに起因してｐ側窒化物半導体層１２ｐにダメージが生じ、電流がリークすることがある。鋭意検討の結果、発明者らは、ｐ側窒化物半導体層１２ｐ等を除去することにより形成された半導体部１２の凹部２０における側面と半導体部１２の上面で規定される角部及びその近傍（以下「角部等２１」という。）にレーザ光Ｌが集中しダメージが生じやすいという知見を得た。角部等２１にレーザ光Ｌのエネルギーが集中する詳細な理由は不明だが、半導体部１２に凹部２０を形成するとレーザ光Ｌが反射や屈折することによりレーザ光Ｌが角部等２１に集まりやすいこと、ｎ側窒化物半導体層１２ｎよりもｐ側窒化物半導体層１２ｐの方がレーザ光Ｌによるダメージを受けやすいことが主な原因であると考えられる。なお、以下では、半導体部１２のうちある領域においてある程度均等に流れるべき電流が、ダメージを受けた領域など特定の領域に偏って流れることを「リーク電流が生じる」、「電流がリークする」などという。
一方、本実施形態では、レーザ光Ｌが集中しダメージが生じやすい角部等２１に、ｐ側窒化物半導体層１２ｐの一部として高抵抗部１２ｘが配置されている。このため、仮に角部等２１を含む領域にダメージが生じたとしても、その部分はもともと高抵抗であるので、そのダメージに起因してリーク電流は生じにくい。また、ｐ側窒化物半導体層１２ｐのうち低抵抗となる領域には角部等２１が存在しないため、これら領域にレーザ光Ｌは集中しづらくダメージも生じにくい。したがって、本実施形態では、従来技術に比べてリーク電流が低減して発光に寄与する電流を増やすことができるため、同じ大きさの発光素子１００を得る場合には、発光領域が小さくなるにも関わらず、発光出力の向上が期待できる。
以下、各工程について順に説明する。
（半導体ウエハの準備工程）
まず、図１Ａ及び図１Ｂに示すように、基板１１と、ｎ型不純物を含むｎ側窒化物半導体層１２ｎと、ｐ型不純物を含むｐ側窒化物半導体層１２ｐとを、下方から上方に向かって順に有する半導体ウエハ１を準備する。ここでは、ｎ側窒化物半導体層１２ｎとｐ側窒化物半導体層１２ｐとの間に、活性層１２ａを有する場合について説明する。以下、ｎ側窒化物半導体層１２ｎ、活性層１２ａ及びｐ側窒化物半導体層１２ｐをまとめて、半導体部１２ということがある。半導体部１２を構成する各層には、例えば、ＩｎＸＡｌＹＧａ１−Ｘ−ＹＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１）等の窒化物半導体を用いることができる。ｎ型不純物としては、例えば、Ｓｉを用いることができ、ｐ型不純物としては、例えば、Ｍｇを用いることができる。基板１１としては、サファイアなどの絶縁性基板や、ＧａＮ、ＳｉＣ、ＺｎＳ、ＺｎＯ、ＧａＡｓ、Ｓｉなどの導電性基板を用いることができる。基板１１の上面には、低温成長バッファ層などが下地層として形成されていてもよい。
本明細書において、ｐ側窒化物半導体層１２ｐとｎ側窒化物半導体層１２ｎとの界面又は活性層１２ａを基準として、半導体部１２のうちｐ電極が設けられる側をｐ側窒化物半導体層１２ｐといい、半導体部１２のうちｎ電極が設けられる側をｎ側窒化物半導体層１２ｎという。
（半導体部の除去工程）
次に、図２Ａ及び図２Ｂに示すように、上方から見て半導体部１２における複数の発光素子１００となる領域の境界（分割予定線１３）を含む領域を上方から除去することにより、ｎ側窒化物半導体層１２ｎをｐ側窒化物半導体層１２ｐから露出させ、半導体ウエハ１においてｐ側窒化物半導体層１２ｐを複数の素子領域に分離する。半導体ウエハ１の分割予定線１３は、後の工程において半導体ウエハ１を分割したときに、発光素子１００が任意の形状となるように延伸させていればよく、典型的には、図１Ａなどに示すように、上面視において格子状に設けることができる。半導体ウエハ１の分割予定線１３を格子状とすることで、上面視形状が矩形の発光素子１００を得ることができる。発光素子１００の他の形状としては、上面視において六角形等とすることもできる。半導体部１２を除去する領域の幅（典型的には分割予定線１３と垂直をなす方向における幅）は、５μｍ以上が好ましく、１５μｍ以上がより好ましい。これにより、半導体部１２の側面に第２保護層１４ｂを形成しやすくすることができる。半導体部１２を除去する領域の幅は、５０μｍ以下が好ましく、２０μｍ以下がより好ましい。これにより、発光素子１００における発光領域をより大きくとることができる。
本実施形態では、図２Ａ及び図２Ｂに示すように、上記除去領域に加えてさらに、ｐ側窒化物半導体層１２ｐの側から半導体部１２の一部をエッチングしてｎ側窒化物半導体層１２ｎを露出させることにより、後の工程においてｎパッド電極１６を形成するための領域を設けている。
（保護層の形成工程）
次に、図３Ａ及び図３Ｂに示すように、素子領域におけるｐ側窒化物半導体層１２ｐの上面の外周部分と、半導体部１２を除去することで形成される半導体部１２の側面とを含む領域に、第１保護層１４ａ及び第２保護層１４ｂを形成する。具体的には、所望の領域をマスクで覆い、素子領域におけるｐ側窒化物半導体層１２ｐの上面の外周部分に第１保護層１４ａを形成すると同時に、半導体部１２を除去することで形成される半導体部１２の側面においても第２保護層１４ｂを形成する。第１保護層１４ａと第２保護層１４ｂとを別の工程で形成することもできるが、本実施形態のように、第１保護層１４ａと第２保護層１４ｂを同じ工程で形成することが好ましい。これにより、発光素子１００を得るための工程数を減らすことができる。なお、本実施形態では素子領域の全周において保護層１４を形成している。しかし、図３Ａに示すように、ｎパッド電極１６を形成するための領域が素子領域の外側にある場合、素子領域の外周のうちｎパッド電極１６と対向する部分については分割予定線１３から離れているため、保護層１４を形成しなくてもよい。
保護層１４としては、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３、ＺｎＯ、ＺｒＯ２、ＴｉＯ２、Ｎｂ２Ｏ５、Ｔａ２Ｏ５等を用いることができ、典型的にはＳｉＯ２を用いることができる。保護層１４は、ＣＶＤやスパッタ装置等で保護層１４となる材料を半導体ウエハ１上に成膜することにより形成することができる。
第１保護層１４ａの厚みは、０．０１μｍ以上が好ましく、０．２μｍ以上がより好ましい。これにより、第１保護層１４ａが形成された領域においてｐ側窒化物半導体層１２ｐが低抵抗になるのをより確実に抑制することができる。第１保護層１４ａの厚みは、１μｍ以下が好ましく、０．５μｍ以下がより好ましい。これにより、第１保護層１４ａにクラックが生じるのを抑制することができる。
上面視において、第１保護層１４ａの幅（典型的には分割予定線１３と垂直をなす方向における幅）は、１μｍ以上が好ましく、５μｍ以上がより好ましい。これにより、第１保護層１４ａが形成された領域においてｐ側窒化物半導体層１２ｐが低抵抗になるのをより確実に抑制することができる。上面視において、第１保護層１４ａの幅は、５０μｍ以下が好ましく、２０μｍ以下がより好ましく、１５μｍ以下がさらに好ましい。これにより、ｐ側窒化物半導体層１２ｐのうち、低抵抗となる領域を大きく取ることができる。
第２保護層１４ｂの厚みは、０．０１μｍ以上が好ましく、０．２μｍ以上がより好ましい。これにより、第２保護層１４ｂが形成された領域に屑が付着したとしても、その影響をより確実に抑制することができる。第２保護層１４ｂの厚みは、１μｍ以下が好ましく、０．５μｍ以下がより好ましい。これにより、第２保護層１４ｂにクラックが生じるのを抑制することができる。
ここでは、保護層１４を形成した後、ｐ側窒化物半導体層１２ｐの上面であって、保護層１４が形成されていない領域の略全面に、電流拡散層１５を形成している。これにより、発光素子１００の面内における電流密度分布をより均一にすることができるため、発光素子１００の発光効率を向上させることができる。なお、電流拡散層１５を形成するタイミングは、例えば、保護層１４を形成する前でもよいし、後述するｐ側窒化物半導体層１２ｐの低抵抗化工程の後でもよい。
電流拡散層１５をｐ側窒化物半導体層１２ｐの低抵抗化工程の後に形成することで、特定の材料がｐ側窒化物半導体層１２ｐの低抵抗化を抑制するものであるとしても、それを電流拡散層１５として用いることができる。
電極拡散層として、ＩＴＯ、ＺｎＯ、Ｉｎ２Ｏ３等の導電性金属酸化物等を用いることができる。電流拡散層１５を反射層としても用いる場合には、Ａｇ等を用いることができる。電流拡散層１５は、例えばスパッタ装置等で電流拡散層１５となる材料をｐ側窒化物半導体層１２ｐの上面に成膜することにより形成することができる。
上面視において、電流拡散層１５と第１保護層１４ａとの間の距離は、０μｍ以上が好ましく、２μｍ以上がより好ましい。両者の間に一定以上の距離をあけることにより、発光の弱い発光素子１００の外周部において電流拡散層１５による光の吸収を低減できるので、光取出し効率を向上させることができる。上面視において、電流拡散層１５と第１保護層１４ａとの間の距離は、２０μｍ以下が好ましく、１０μｍ以下がより好ましい。これにより、発光素子１００における電流拡散層１５の面積を大きくすることができるので、順方向電圧（Ｖｆ）を低減させることができる。
（ｐ側窒化物半導体層の低抵抗化工程）
次に、半導体ウエハ１をアニールすることで、第１保護層１４ａが形成されていない領域において、ｐ側窒化物半導体層１２ｐを低抵抗化する。これにより、保護層１４が形成されている領域におけるｐ側窒化物半導体層１２ｐは高抵抗のまま維持され、高抵抗部１２ｘを構成することとなる。これにより、後述する工程において半導体ウエハ１にレーザ光Ｌを照射した場合に、半導体部１２にダメージが生じたとしても、ダメージを受けた領域を介して電流がリークするのを抑制することができる。図４Ａ及び図４Ｂでは、理解を容易にするためにｐ側窒化物半導体層１２ｐのうち、高抵抗のまま維持されている高抵抗部１２ｘに対応する領域を斜線で示しており、図５Ａ〜図６Ｂ、図８Ａ〜図１２Ｂでも同様である。
アニールは、実質的に水素を含まない雰囲気で行うことが好ましい。典型的には、窒素雰囲気中でアニールすることが好ましい。半導体ウエハ１をアニールする温度としては、３５０℃〜６００℃が好ましい。半導体ウエハ１をアニールする時間としては、１０分〜６０分が好ましい。これにより、ｐ側窒化物半導体層１２ｐを効率よく低抵抗化することができる。
次に、図５Ａ及び図５Ｂに示すように、半導体部１２にｎパッド電極１６及びｐパッド電極１７を形成する。ここでは、ｎパッド電極１６及びｐパッド電極１７の上面の一部を除き、半導体ウエハ１の上面の略全面を保護層１９で覆っている。本実施形態のように、保護層１４を覆うように保護層１９形成することもできるし、保護層１４を除去してから形成することもできる。保護層１９は、保護層１４を形成するときと同様の材料及び方法で形成することができる。
（レーザ光の照射工程）
次に、図５Ａ及び図５Ｂに示すように、基板１１のうち分割予定線１３に対応する領域に、レーザ光Ｌを照射する。このとき、基板１１の内側に焦点が合うように、レーザ光Ｌを集光して照射する。これにより、半導体ウエハ１を分割する際の起点となる加工変質部を基板１１内に生じさせることができるため、後の工程において、半導体ウエハ１を分割しやすくすることができる。半導体部１２に生じるダメージを可能な限り少なくするために、半導体ウエハ１の基板１１側、すなわち半導体ウエハ１の下面側からレーザ光Ｌを照射することが好ましい。
レーザ光Ｌを発するレーザ加工機としては、加工変質部が形成可能なものであればよい。具体的には、ファイバーレーザ、ＣＯ2レーザ、ＹＡＧレーザ等を用いることができる。レーザ光Ｌは、波長を２００ｎｍ〜５０００ｎｍとすることができ、３６０ｎｍ〜２０００ｎｍとすることが好ましい。レーザ光Ｌのパルス幅は、１０ｆｓｅｃ〜１０μｓｅｃとすることができ、１００ｆｓｅｃ〜１ｎｓｅｃとすることが好ましい。レーザ光Ｌの出力は、０．０１Ｗ〜１０Ｗとすることが好ましい。
本実施形態では、角部等２１を含む領域を高抵抗としており、低抵抗化されている領域に角部等２１は存在しない。このため、従来技術と本実施形態において、分割予定線１３に垂直をなす方向における凹部２０の幅が同じ場合に、前者（従来技術）及び後者（本実施形態）においてレーザ光Ｌを照射する領域を半導体部１２に同じように近づけると、後者（本実施形態）の方が前者（従来技術）よりもダメージを受けにくい。したがって、後者（本実施形態）の場合はレーザ光Ｌの照射位置を半導体部１２により近づけることができる。
一方、半導体ウエハ１を分割する際、基板１１の結晶方位等によっては、半導体ウエハ１は、半導体ウエハ１の互いに平行な上面及び下面に垂直をなさずに、レーザ光Ｌにより形成される加工変質部から一定の角度をもって斜めに分割されることがある。この場合、分割予定線１３からのずれの程度によっては、得られる発光素子１００が不良品となってしまう。
しかし、前述のように、本実施形態であれは従来技術に比較して、基板１１におけるレーザ光Ｌを照射する領域、すなわち加工変質部を形成する領域を半導体部１２に近づけることができる。加工変質部を形成する領域は、例えば基板１１の厚みの半分よりも上の領域とすることができる。これにより、分割予定線１３からのずれを小さくすることができるので歩留まりの向上が期待できる。
基板１１に加工変質部を形成する位置（基板１１の厚み方向における位置）は１つである必要はなく、複数の位置に加工変質部を形成することもできる。このようにすれば、基板１１が厚くても比較的容易に半導体ウエハ１を分割することができる。基板１１に加工変質部を複数の位置に形成する場合は、例えば半導体部１２に最も近い位置にある加工変質部が基板１１の厚みの半分よりも上の領域にあれば、分割予定線１３からのずれを小さくすることができる。
さらに、加工変質部を形成する領域を半導体部１２に近づけることにより、発光素子１００を発光させたときに、半導体部１２から基板１１側に向けて出射される光が加工変質部に比較的早く達するようにすることができる。これにより、より多くの光を、レーザ光Ｌにより表面が粗面となっている加工変質部で反射させることができるため、発光素子１００の光取出し量を向上させることができる。
このとき、深さ方向において加工変質部を基板１１の複数の位置に形成する場合は、第１加工変質部を形成するとともに、第１加工変質部よりも上方に、第２加工変質部を形成することができる。基板１１に、第１パルスエネルギー及び第１ピッチでレーザ光Ｌを照射することで第１加工変質部が形成され、基板１１に、第１パルスエネルギーよりも小さい第２パルスエネルギー及び第１ピッチよりも広い第２ピッチでレーザ光Ｌを照射することで第２加工変質部が形成される。これにより、加工変質部を半導体部１２に近づけて形成することで光取出し量を向上しつつ、レーザ光Ｌによる半導体部１２に対するダメージを抑制することができる。つまり、半導体ウエハ１を割断するために十分な大きさの加工変質部を形成するためには、比較的大きいパルスエネルギーと比較的小さいピッチでレーザ光Ｌを基板１１に照射する必要があるが、半導体部１２に比較的近い位置にこのような加工変質部を形成すると、半導体部１２にダメージが生じてしまう虞がある。そこで、基板１１に、第１パルスエネルギーよりも小さい第２パルスエネルギー及び第１ピッチよりも広い第２ピッチでレーザ光Ｌを照射することで、第２加工変質部を、第１加工変質部を形成する際の第１パルスエネルギーと第１ピッチと同じパルスエネルギーとピッチで形成した場合と比較して、レーザ光Ｌによる半導体部１２に対するダメージを抑制することができる。
第１加工変質部及び第２加工変質部を形成する場合、第１加工変質部を基板１１の厚みの半分より下の領域に形成し、第２加工変質部を基板１１の厚みの半分より上の領域に形成することができる。これにより、加工変質部を半導体部１２に近づけて形成することで光取り出し量を向上しつつ、レーザ光Ｌによる半導体部１２に対するダメージをさらに抑制することができる。
さらに、本実施形態であれば半導体部１２の側面に高抵抗部１２ｘが配置されているので従来に比較して、大きいパルスエネルギーのレーザ光Ｌを照射することができる。これにより、比較的厚い基板１１を用いても半導体ウエハ１を分割しやすくすることができる。
具体的には、基板１１を分割する際において、基板１１の厚みを５０μｍ〜５００μｍとすることができる。レーザ光Lは、基板１１の上面から１０μｍ〜１５０μｍの位置に照射することが好ましく、２０μｍ〜１００μｍの位置に照射することがより好ましい。換言すると、加工変質部を基板１１の上面から１０μｍ〜１５０μｍの位置に形成することが好ましく、２０μｍ〜１００μｍの位置に形成することがより好ましい。これにより半導体部１２のダメージを抑制しつつ、半導体ウエハ１を精度良く分割することができる。
（半導体ウエハの分割工程）
その後、半導体ウエハ１を分割予定線１３に沿って分割することにより、図６Ａ及び図６Ｂに示すような発光素子１００を複数得ることができる。半導体ウエハ１を分割する方法としては、例えば、基板１１の下面にローラーやブレード等を押し当てて力を加えることで分割することができる。
［実施形態２］
実施形態２に係る発光素子２００の製造方法は、実施形態１とは、実施形態１における半導体ウエハ１を準備する工程と基板１１に加工変質部を形成する工程との間の工程が、第１保護層１４ａを形成する工程と、ｐ側窒化物半導体層１２ｐを低抵抗化する工程と、半導体部１２を除去する工程と、第２保護層１４ｂを形成する工程に替わっている点が異なる。それ以外の点については、実施形態１と同様であるのでここでは繰り返さない。
本実施形態では、実施形態１で説明したように半導体ウエハ１を準備した後、図７Ａ及び図７Ｂに示すように、ｐ側窒化物半導体層１２ｐの上面における複数の発光素子２００となる領域の境界を含む領域に第１保護層１４ａを形成する。次に、図８Ａ及び図８Ｂに示すように、半導体ウエハ１をアニールすることにより、第１保護層１４ａが形成されていない領域においてｐ側窒化物半導体層１２ｐを低抵抗化する。
次に、図１０Ａ及び図１０Ｂに示すように、上方から見て半導体部１２における複数の発光素子２００となる領域の境界を含み且つ第１保護層１４ａが形成された領域の内側に位置する領域を除去することにより、ｎ側窒化物半導体層１２ｎをｐ側窒化物半導体１２ｐから露出させる。
その後、図１１Ａ及び図１１Ｂに示すように、半導体部１２を除去することで形成される半導体部１２の側面を含む領域に、第２保護層１４ｂを形成する。
半導体部１２を除去することによりｎ側窒化物半導体層１２ｎをｐ側窒化物半導体層１２ｐから露出させた場合、発光素子２００の上面において電位差が発生する。このため、半導体部１２を除去してから電流拡散層１５を形成した場合、電流拡散層１５の材料によっては電位差によりマイグレーションを起こす可能性がある。しかし、本実施形態では、半導体部１２を除去する前に、ｐ側窒化物半導体層１２ｐの上面に電流拡散層１５を形成することができるため、例えば電流拡散層１５をカバー層１８で覆うことで、電位差による電流拡散層１５のマイグレーションの発生を抑制することができる。
以下、各工程において実施形態１と異なる点について順に説明する。
半導体ウエハ１を準備した後、まず、図７Ａ及び図７Ｂに示すように、ｐ側窒化物半導体層１２ｐの上面における複数の発光素子２００となる領域の境界を含む領域に第１保護層１４ａを形成する。第１保護層１４ａは、半導体ウエハ１の分割予定線１３と重なる領域に形成されていればどのような形状でもよいが、半導体ウエハ１の分割予定線１３が格子状である場合、第１保護層１４ａも、これら格子状の分割予定線１３と重なるようにして形成することができる。これにより、発光素子２００の、すべての側面において、リーク電流が流れるのを抑制することができる。なお、本実施形態では、後の工程において半導体部１２を除去したときに素子領域の全周において保護層１４が形成されるように、第１保護層１４ａを形成している。しかし、図１０Ａに示すように、ｎパッド電極１６を形成するための領域が素子領域の外側にある場合、素子領域の外周のうちｎパッド電極１６と対向する部分については分割予定線１３から離れているため、保護層１４を形成しなくてもよい。したがって、これら領域にも保護層１４が形成されるように、第１保護層１４ａを形成することはしなくてもよい。
上面視において、第１保護層１４ａの幅（典型的には分割予定線１３と垂直をなす方向における幅）は、１０μｍ以上が好ましく、２０μｍ以上がより好ましい。これにより、第１保護層１４ａが形成された領域の内側に位置する領域を除去しやすくなる。上面視において、第１保護層１４ａの幅は、６０μｍ以下が好ましく、４０μｍ以下がより好ましく、３０μｍ以下がさらに好ましい。これにより、ｐ側窒化物半導体層１２ｐのうち、低抵抗となる領域を大きく取ることができる。
次に、図８Ａ及び図８Ｂに示すように、半導体ウエハ１をアニールすることにより、第１保護層１４ａが形成されていない領域においてｐ側窒化物半導体層１２ｐを低抵抗化する。本実施形態では、図９に示すように、半導体ウエハ１をアニールした後であって、半導体部１２を除去する前に、ｐ側窒化物半導体層１２ｐの上面であって、第１保護層１４ａが形成されていない領域の略全面に、電流拡散層１５を設けている。また、図９に示すように、半導体部１２を除去する前に、半導体ウエハ１の上面の略全域にカバー層１８を設けている。カバー層１８は、例えばスパッタ装置等でＳｉＮ、ＳｉＯ２等を半導体ウエハ１の上面の略全域に成膜することにより設けることができる。これにより、半導体部１２を除去する前に、電流拡散層１５の上面及び側面をカバー層１８で覆うことができるため、電位差による電流拡散層１５のマイグレーションの発生を抑制することができる。
次に、図１０Ａ及び図１０Ｂに示すように、上方から見て半導体部１２における複数の発光素子２００となる領域の境界を含み且つ第１保護層１４ａが形成された領域の内側に位置する領域を除去することにより、ｎ側窒化物半導体層１２ｎをｐ側窒化物半導体層１２ｐから露出させる。半導体部１２を除去する領域の幅（典型的には分割予定線１３と垂直をなす方向における幅）は、５μｍ以上が好ましく、１５μｍ以上がより好ましい。これにより、半導体部１２の側面に第２保護層１４ｂを形成しやすくすることができる。半導体部１２を除去する領域の幅は、５０μｍ以下が好ましく、２０μｍ以下がより好ましい。これにより、発光素子２００における発光領域をより大きくとることができる。
本実施形態では、図１０Ａ及び図１０Ｂに示すように、上記除去領域に加えてさらに、ｐ側窒化物半導体層１２ｐの側から半導体部１２の一部をエッチングしてｎ側窒化物半導体層１２ｎを露出させることにより、後の工程においてｎパッド電極１６を形成するための領域を設けている。
次に、図１１Ａ及び図１１Ｂに示すように、半導体部１２を除去することで形成される半導体部１２の側面を含む領域に、第２保護層１４ｂを形成する。ここではさらに、後の工程においてｎパッド電極１６及びｐパッド電極１７を形成する領域を除き、半導体ウエハ１の上面の略全面に保護層１９を形成している。なお、第２保護層１４ｂと保護層１９を別の工程で形成することもできるが、第２保護層１４ｂと保護層１９を同じ工程で形成することが好ましい。これにより、発光素子２００を得るための工程数を減らすことができる。その後、半導体部１２にｎパッド電極１６を形成し、カバー層１８を一部除去した後、除去した領域にｐパッド電極１７を形成する。
その後、図１１Ａ及び図１１Ｂに示すように、基板１１にレーザ光Ｌを照射することにより、基板１１に加工変質部を形成する。そして、基板１１に加工変質部が形成された半導体ウエハ１を分割することにより、図１２Ａ及び図１２Ｂに示す発光素子２００を複数得る。
［実施例１］
図１Ａ〜図６Ｂに基づいて、本実施例について説明する。
まず、図１Ａ及び図１Ｂに示すように、基板１１上に、ｎ型不純物としてＳｉを含むｎ側窒化物半導体層１２ｎと、活性層１２ａと、ｐ型不純物としてＭｇを含むｐ側窒化物半導体層１２ｐとを積層して、半導体ウエハ１を得た。基板１１として厚み８００μｍのサファイア基板を使用し、ｎ側窒化物半導体層１２ｎ、活性層１２ａ、ｐ側窒化物半導体層１２ｐとしてＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ等からなる窒化物半導体をそれぞれ形成した。その後、図２Ａ及び図２Ｂに示すように、上方から見て半導体部１２における複数の発光素子１００となる領域の境界を含む領域を上方から除去することにより、ｎ側窒化物半導体層１２ｎをｐ側窒化物半導体層１２ｐから露出させ、半導体ウエハ１においてｐ側窒化物半導体層１２ｐを複数の素子領域に分離した。半導体ウエハ１の分割予定線１３は、上面視において、格子状とした。このとき、図２Ａ及び図２Ｂに示すように、上記除去領域に加えて、ｐ側窒化物半導体層１２ｐの側から半導体部の一部をエッチングしてｎ側窒化物半導体層１２ｎを露出させることにより、後の工程においてｎパッド電極１６を形成するための領域を設けた。
次に、図３Ａ及び図３Ｂに示すように、素子領域におけるｐ側窒化物半導体層１２ｐの上面の外周部分と、半導体部１２を除去することで形成される半導体部１２の側面とを含む領域に、ＳｉＯ２からなる第１保護層１４ａ及び第２保護層１４ｂを膜厚約３μｍで一度に形成した。つまり、素子領域におけるｐ側窒化物半導体層１２ｐの上面において、その外周部分に第１保護層１４ａを形成すると同時に、半導体部１２を除去することで形成される半導体部１２の側面において第２保護層１４ｂを形成した。ｐ側窒化物半導体層１２ｐの上面における第１保護層１４ａの幅は、６μｍとした。その後、ｐ側窒化物半導体層１２ｐの上面であって、第１保護層１４ａが形成されていない領域の略全面に、電流拡散層１５としてＩＴＯを膜厚約０．１μｍで形成した。電流拡散層１５と第１保護層１４ａとの間の距離は、０μｍとした。
次に、図４Ａ及び図４Ｂに示すように、半導体ウエハ１を窒素雰囲気において約５００度で４０分アニールすることにより、第１保護層１４ａ及び第２保護層１４ｂが形成されていない領域においてｐ側窒化物半導体層１２ｐを低抵抗化した。
次に、図５Ａ及び図５Ｂに示すように、ｐ側窒化物半導体層１２ｐの上面に形成された電流拡散層１５上に、ｐパッド電極１７を形成し、露出されたｎ側窒化物半導体層１２ｎ上に、ｎパッド電極１６を形成した。ｐパッド電極として、Ｃｒ、Ｒｈ、Ｐｔ、Ａｕを順に積層した。ｎパッド電極として、Ｔｉ、Ａｌ、Ｔｉ、Ｒｕ、Ｔｉ、Ｃｒ、Ｒｈ、Ｐｔ、Ａｕを順に積層した。ｐパッド電極１７及びｎパッド電極１６を除く半導体ウエハ１の上面の略全面に、ＳｉＯ２からなる保護層１９を膜厚約０．２μｍで形成した。その後、基板１１を下面側から削って、厚み１５０μｍにした。
次に、図５Ａ及び図５Ｂに示すように、基板１１の下面側から、基板１１の分割予定線１３に対応する領域に、レーザ光Ｌを照射した。レーザ光Ｌは、基板１１の上面から１００μｍの位置に照射した。レーザ光Ｌとして、波長が１０６４ｎｍであり、パルス幅が約１ｐｓｅｃ、出力が約０．３Ｗであるファイバーレーザを使用した。
その後、半導体ウエハ１を分割予定線１３に沿って分割することにより、複数の発光素子１００を得た。半導体ウエハ１は、半導体ウエハ１の分割予定線１３に沿って、基板１１の下面側にローラーを押し当てて力を加えることで、分割した。この結果、図６Ａ及び図６Ｂに示すような、外縁が矩形であり、長辺の長さが７５５μｍ、短辺の長さが２０５μｍの発光素子１００を複数得ることができた。
これらの発光素子１００に対して、逆方向に５Ｖの電圧をかけたときに流れる電流（以下、「Ｉｒ」ともいう。）を測定した。この結果、図１４Ａに示すように、実施例１で得られた発光素子１００ではＩｒがＮＧ判定（０．３ｍＡ以上）されたものが０．９３％となり、後述する比較例に比べて、リーク電流が十分に抑制できていることがわかった。さらに、これらの発光素子１００に対して、２０ｍＡの電流を流したときの発光出力を測定した。この結果、図１４Ｂに示すように、後述する比較例に係る発光素子３００の発光出力を１００とした場合に、実施例１で得られた発光素子１００の発光出力は１００．７となり、後述する比較例に比べて発光出力が向上していることを確認した。
［実施例２］
第１保護層１４ａの幅を４μｍに設定した以外、実施例１と同様にして発光素子を作製した。実施例２で得られた発光素子は、図１４Ａに示すように、ＩｒがＮＧ判定されたものが１．８５％となり、後述する比較例で得られた発光素子に比べてリーク電流が十分に抑制できていることがわかった。さらに、実施例２で得られた発光素子に２０ｍＡの電流を流した時の発光出力を測定した。この結果、図１４Ｂに示すように、実施例２で得られた発光素子の発光出力は１００．２となり、後述する比較例と比較して発光出力が向上した。
［実施例３］
第１保護層１４ａの幅を８μｍに設定した以外、実施例１と同様にして発光素子を作製した。実施例３で得られた発光素子は、図１４Ａに示すように、ＩｒがＮＧ判定されたものが０．１３％となり、後述する比較例で得られた発光素子に比べてリーク電流が十分に抑制できていることがわかった。さらに、実施例３で得られた発光素子に２０ｍＡの電流を流した時の発光出力を測定した。この結果、図１４Ｂに示すように、実施例３で得られた発光素子の発光出力は１００．５となり、後述する比較例と比較して発光出力が向上した。
［実施例４］
第１保護層１４ａの幅を１０μｍに設定した以外、実施例１と同様にして発光素子を作製した。実施例４で得られた発光素子は、図１４Ａに示すように、ＩｒがＮＧ判定されたものが０．３３％となり、後述する比較例で得られた発光素子に比べてリーク電流が十分に抑制できていることがわかった。さらに、実施例４で得られた発光素子に２０ｍＡの電流を流した時の発光出力を測定した。この結果、図１４Ｂに示すように、実施例４で得られた発光素子の発光出力は１００．３となり、後述する比較例と比較して発光出力が向上した。
［実施例５］
第１保護層１４ａの幅を１２μｍに設定した以外、実施例１と同様にして発光素子を作製した。実施例５で得られた発光素子は、図１４Ａに示すように、ＩｒがＮＧ判定されたものが０．１３％となり、後述する比較例で得られた発光素子に比べてリーク電流が十分に抑制できていることがわかった。さらに、実施例５で得られた発光素子に２０ｍＡの電流を流した時の発光出力を測定した。この結果、図１４Ｂに示すように、実施例５で得られた発光素子の発光出力は１００．０となり、後述する比較例と比較して発光出力が同等となった。これは、第１保護層１４ａの幅を大きく設定しすぎたためであると考えられる。
［実施例６］
第１保護層１４ａの幅を１４μｍに設定した以外、実施例１と同様にして発光素子を作製した。実施例６で得られた発光素子は、図１４Ａに示すように、ＩｒがＮＧ判定されたものが０．１３％となり、後述する比較例で得られた発光素子に比べてリーク電流が十分に抑制できていることがわかった。さらに、実施例６で得られた発光素子に２０ｍＡの電流を流した時の発光出力を測定した。この結果、図１４Ｂに示すように、実施例６で得られた発光素子の発光出力は９９．９となり、後述する比較例と比較して発光出力が低下した。これは、第１保護層１４ａの幅を大きく設定しすぎたためであると考えられる。
［比較例］
比較例として、図１３Ａ及び図１３Ｂに示すように、実施例１とは、半導体部１２に、第１保護層１４ａ及び第２保護層１４ｂ形成していない点が異なる発光素子３００を準備した。つまり、半導体ウエハ２ではアニールによりｐ側窒化物半導体層１２ｐの全面が低抵抗化されているため、角部等２１に高抵抗部１２ｘが存在しない。それ以外については、実施例１と同様である。
比較例では、矩形であり、長辺の長さが７５５μｍ、短辺の長さが２０５μｍの発光素子３００を複数作製した。これらの発光素子３００に対して、逆方向に５Ｖの電圧をかけたときに流れるＩｒを測定した。この結果、図１４Ａに示すように、比較例で得られた発光素子３００はＩｒがＮＧ判定されたものが４．６４％となり、リーク電流が十分に抑制できていないことがわかった。
比較例に係る発光素子３００では、実施例１〜６と比較して、ｐ側窒化物半導体層１２ｐの上面に、第１保護層１４ａが形成されていないため、発光領域が大きい。しかし、その反面、発光素子３００の角部等２１に高抵抗部１２ｘが配置されないため、角部等２１がレーザ光Ｌによりダメージを受けてしまい、リーク電流が生じたものと考えられる。さらに、リーク電流が生じたことにより、発光素子３００の発光に寄与する電流が減ったため、発光出力も実施例１〜４と比較して低くなったものと考えられる。一方で、実施例１〜６における発光素子１００では、発光素子１００の角部等２１に高抵抗部１２ｘが配置されているため、比較例に係る発光素子３００と比較して、リーク電流が十分に抑制できていた。また、その結果、実施例１〜４における発光素子１００では、発光素子１００の発光に寄与する電流を増やすことができたため、比較例と比較して発光領域が小さいにも関わらず、発光出力が向上した。
１、２ 半導体ウエハ
１００、２００、３００ 発光素子
１１ 基板
１２ 半導体部
１２ｎ ｎ側窒化物半導体層
１２ａ 活性層
１２ｐ ｐ側窒化物半導体層
１２ｘ 高抵抗部
１３ 分割予定線
１４ａ 第１保護層
１４ｂ 第２保護層
１５ 電流拡散層
１６ ｎパッド電極
１７ ｐパッド電極
１８ カバー層
１９ 保護層
２０ 凹部
２１ 角部等
Ｌ レーザ光

Claims (8)

  1. 基板と、前記基板の上面側から順にｎ型不純物を含むｎ側窒化物半導体層とｐ型不純物を含むｐ側窒化物半導体層とを有する半導体部とを備えた半導体ウエハを準備する工程と、
    前記基板にレーザ光を照射することにより、前記基板に加工変質部を形成する工程と、
    前記基板に加工変質部が形成された前記半導体ウエハを分割することにより、複数の発光素子を得る工程とを有する発光素子の製造方法において、
    前記半導体ウエハを準備する工程と前記基板に加工変質部を形成する工程との間に、
    上方から見て前記半導体部における前記複数の発光素子となる領域の境界を含む領域を上方から除去することにより、前記ｎ側窒化物半導体層を前記ｐ側窒化物半導体から露出させ、前記半導体ウエハにおいて前記ｐ側窒化物半導体層を複数の素子領域に分離する工程と、
    前記素子領域における前記ｐ側窒化物半導体層の上面の外周部分と、前記半導体部を除去することで形成される前記半導体部の側面とを含む領域に保護層を形成する工程と、
    前記半導体ウエハをアニールすることにより、上面視で前記保護層が形成されていない領域において前記ｐ側窒化物半導体層を低抵抗化する工程と、を順に有することを特徴とする発光素子の製造方法。
  2. 基板と、前記基板の上面側から順にｎ型不純物を含むｎ側窒化物半導体層とｐ型不純物を含むｐ側窒化物半導体層とを有する半導体部とを備えた半導体ウエハを準備する工程と、
    前記基板にレーザ光を照射することにより、前記基板に加工変質部を形成する工程と、
    前記基板に加工変質部が形成された半導体ウエハを分割することにより、複数の発光素子を得る工程とを有する発光素子の製造方法において、
    前記半導体ウエハを準備する工程と前記基板に加工変質部を形成する工程との間に、
    前記ｐ側窒化物半導体層の上面における前記複数の発光素子となる領域の境界を含む領域に第１保護層を形成する工程と、
    前記半導体ウエハをアニールすることにより、前記第１保護層が形成されていない領域において前記ｐ側窒化物半導体層を低抵抗化する工程と、
    前記第１保護層を除去する工程と、
    上方から見て前記半導体部における前記複数の発光素子となる領域の境界を含み且つ前記第１保護層が形成されていた領域の内側に位置する領域を除去することにより、前記ｎ側窒化物半導体層を前記ｐ側窒化物半導体から露出させ、前記半導体ウエハにおいて前記ｐ側窒化物半導体層を複数の素子領域に分離する工程と、
    前記素子領域における前記ｐ側窒化物半導体層の上面の外周部分と、前記半導体部を除去することで形成される前記半導体部の側面とを含む領域に、第２保護層を形成する工程と、を順に有することを特徴とする発光素子の製造方法。
  3. 前記保護層を形成する工程の後に、前記ｐ側窒化物半導体層の上面であって、前記保護層が形成されていない領域の略全面に、電流拡散層を形成する工程を有することを特徴とする請求項１に記載の発光素子の製造方法。
  4. 前記半導体ウエハをアニールする工程の後に、前記ｐ側窒化物半導体層の上面であって、前記第１保護層が形成されていない領域の略全面に、電流拡散層を形成する工程を有することを特徴とする請求項２に記載の発光素子の製造方法。
  5. 前記第１保護層を形成する工程において、前記ｐ側窒化物半導体層の上面に格子状に前記第１保護層を形成することを特徴とする請求項２又は４に記載の発光素子の製造方法。
  6. 前記加工変質部を形成する工程において、前記基板の厚みの半分よりも上の領域に前記加工変質部を形成することを特徴とする請求項１から５のいずれか１項に記載の発光素子の製造方法。
  7. 前記加工変質部を形成する工程において、前記基板に、第１パルスエネルギー及び第１ピッチでレーザ光を照射することにより第１加工変質部を形成する一方、第１パルスエネルギーよりも小さい第２パルスエネルギー及び前記第１ピッチよりも広い第２ピッチでレーザ光を照射することにより、前記第１加工変質部よりも上方に第２加工変質部を形成することを特徴とする請求項１から５のいずれか１項に記載の発光素子の製造方法。
  8. 前記加工変質部を形成する工程において、前記第１加工変質部を前記基板の厚みの半分より下の領域に形成し、前記第２加工変質部を前記基板の厚みの半分より上の領域に形成されることを特徴とする請求項７に記載の発光素子の製造方法。
JP2017069543A 2017-03-31 2017-03-31 発光素子の製造方法 Active JP6504194B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017069543A JP6504194B2 (ja) 2017-03-31 2017-03-31 発光素子の製造方法
US15/941,402 US10490694B2 (en) 2017-03-31 2018-03-30 Method for manufacturing light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017069543A JP6504194B2 (ja) 2017-03-31 2017-03-31 発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2018174164A JP2018174164A (ja) 2018-11-08
JP6504194B2 true JP6504194B2 (ja) 2019-04-24

Family

ID=63669797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017069543A Active JP6504194B2 (ja) 2017-03-31 2017-03-31 発光素子の製造方法

Country Status (2)

Country Link
US (1) US10490694B2 (ja)
JP (1) JP6504194B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018101771A (ja) * 2016-12-16 2018-06-28 日亜化学工業株式会社 発光素子の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7339509B2 (ja) 2019-08-02 2023-09-06 日亜化学工業株式会社 発光素子の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2836685B2 (ja) * 1993-02-02 1998-12-14 日亜化学工業株式会社 ｐ型窒化ガリウム系化合物半導体の製造方法
JPH10294531A (ja) * 1997-02-21 1998-11-04 Toshiba Corp 窒化物化合物半導体発光素子
JP3741528B2 (ja) * 1997-12-15 2006-02-01 シャープ株式会社 窒化ガリウム系半導体素子の製造方法
JP2000294828A (ja) * 1999-04-07 2000-10-20 Mitsubishi Cable Ind Ltd ＧａＮ系半導体素子の製造方法
JP3626442B2 (ja) 2000-09-13 2005-03-09 浜松ホトニクス株式会社 レーザ加工方法
JP2002009392A (ja) 2001-06-22 2002-01-11 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
JP4385746B2 (ja) 2003-11-28 2009-12-16 三菱化学株式会社 窒化物系半導体素子の製造方法
JP5522490B2 (ja) 2005-11-30 2014-06-18 株式会社リコー 面発光レーザ素子、それを備えた面発光レーザアレイ、面発光レーザ素子または面発光レーザアレイを備えた電子写真システムおよび面発光レーザ素子または面発光レーザアレイを備えた光通信システム
JP5194432B2 (ja) 2005-11-30 2013-05-08 株式会社リコー 面発光レーザ素子
JP5232375B2 (ja) 2006-10-13 2013-07-10 アイシン精機株式会社 半導体発光素子の分離方法
JP5580701B2 (ja) * 2010-09-13 2014-08-27 日東電工株式会社 ダイシング・ダイボンドフィルム
JP5644669B2 (ja) * 2011-05-19 2014-12-24 日亜化学工業株式会社 窒化物半導体発光素子の製造方法
JP2014216470A (ja) 2013-04-25 2014-11-17 スタンレー電気株式会社 半導体発光素子
DE102013104270A1 (de) * 2013-04-26 2014-10-30 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
JP6187156B2 (ja) * 2013-10-29 2017-08-30 日亜化学工業株式会社 窒化物半導体素子の製造方法
JP2015130470A (ja) * 2013-12-05 2015-07-16 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP5907210B2 (ja) 2014-05-26 2016-04-26 株式会社リコー 半導体装置の製造方法
JP6146455B2 (ja) * 2015-03-24 2017-06-14 日亜化学工業株式会社 発光素子の製造方法
US9873170B2 (en) 2015-03-24 2018-01-23 Nichia Corporation Method of manufacturing light emitting element
JP6474044B2 (ja) * 2015-09-15 2019-02-27 豊田合成株式会社 発光ユニット

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018101771A (ja) * 2016-12-16 2018-06-28 日亜化学工業株式会社 発光素子の製造方法
JP2019220723A (ja) * 2016-12-16 2019-12-26 日亜化学工業株式会社 発光素子の製造方法
JP7144684B2 (ja) 2016-12-16 2022-09-30 日亜化学工業株式会社 発光素子
JP7445160B2 (ja) 2016-12-16 2024-03-07 日亜化学工業株式会社 発光素子

Also Published As

Publication number Publication date
JP2018174164A (ja) 2018-11-08
US20180287009A1 (en) 2018-10-04
US10490694B2 (en) 2019-11-26

Similar Documents

Publication Publication Date Title
JP5694215B2 (ja) 半導体発光素子
KR102549581B1 (ko) 발광소자의 제조 방법
WO2016163083A1 (ja) 窒化物半導体発光素子
US11855238B2 (en) Light emitting element
JP6210415B2 (ja) 紫外線発光素子の製造方法
JP6504194B2 (ja) 発光素子の製造方法
JP5025199B2 (ja) Ｉｉｉ族窒化物半導体発光素子
JPWO2015140849A1 (ja) 紫外線発光素子の製造方法、紫外線発光素子
KR102051477B1 (ko) 반도체 발광소자의 제조방법
JP2015026868A (ja) 半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190311

R150 Certificate of patent or registration of utility model

Ref document number: 6504194

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250