JPWO2006054543A1 - 窒素化合物系半導体装置およびその製造方法 - Google Patents

窒素化合物系半導体装置およびその製造方法 Download PDF

Info

Publication number
JPWO2006054543A1
JPWO2006054543A1 JP2006517879A JP2006517879A JPWO2006054543A1 JP WO2006054543 A1 JPWO2006054543 A1 JP WO2006054543A1 JP 2006517879 A JP2006517879 A JP 2006517879A JP 2006517879 A JP2006517879 A JP 2006517879A JP WO2006054543 A1 JPWO2006054543 A1 JP WO2006054543A1
Authority
JP
Japan
Prior art keywords
layer
nitrogen compound
gan
substrate
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006517879A
Other languages
English (en)
Other versions
JP4880456B2 (ja
Inventor
嶋本　敏孝
敏孝 嶋本
川口　靖利
靖利 川口
長谷川　義晃
義晃 長谷川
石橋　明彦
明彦 石橋
木戸口　勲
勲 木戸口
横川　俊哉
俊哉 横川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2006517879A priority Critical patent/JP4880456B2/ja
Publication of JPWO2006054543A1 publication Critical patent/JPWO2006054543A1/ja
Application granted granted Critical
Publication of JP4880456B2 publication Critical patent/JP4880456B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes

Abstract

本発明の窒素化合物半導体装置は、導電性を有する基板構造物１０１に支持された半導体積層構造物とを備えている。基板構造物１０１の主面は、窒素化合物系半導体の縦方向成長の種結晶として機能する少なくとも１つの縦方向成長領域と、前記縦方向成長領域上に成長した窒素化合物半導体の横方向成長を可能とする複数の横方向成長領域とを有している。矢印Ａで示される方向における縦方向成長領域のサイズの総和をΣＸ、その方向における複数の横方向成長領域のサイズの総和をΣＹとしたとき、ΣＸ／ΣＹ＞１．０の関係が成立する。

Description

本発明は、光情報処理やディスプレイに用いられ得る半導体レーザなどの窒素化合物系半導体装置およびその製造方法に関する。
窒化ガリウム（ＧａＮ）をはじめとするＩＩＩ−Ｖ族窒素化合物系半導体材料（ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１））を用いて作製される青紫色半導体レーザは、光ディスク装置による超高密度記録を実現するためのキーデバイスであり、現在、実用レベルに達しつつある。青紫色半導体レーザの高出力化は、光ディスクの高速書き込みを可能にするのみならず、レーザディスプレイへの応用など、新たな技術分野の開拓に必須の技術である。青紫色半導体レーザの従来例は、例えば、非特許文献１に開示されている。
近年、窒素化合物系半導体装置を製造するために必要な基板として、ＧａＮ基板が有力視されている。ＧａＮ基板は、従来から用いられてきたサファイア基板と比べ、結晶の格子整合や放熱性という点で優れているからである。また、サファイア基板が絶縁物であるのに対して、ＧａＮ基板は導電性を有することも利点の１つである。すなわち、ＧａＮ基板の裏面側にも電極を形成し、ＧａＮ基板を横切る方向に電流が流れる構造を採用することが可能になる。導電性を有するＧａＮ基板の裏面に電極を形成すれば、個々の半導体装置のサイズ（チップ面積）を縮小することが可能になり、チップ面積を縮小すると、１枚のウェハから作製され得るチップの総数が増加するため、製造コストを低くすることができる。
ＧａＮ基板は、例えば以下のようにして作製される。まず、ＭＯＶＰＥ法により、サファイア基板上にＧａＮ単層膜を成長させる。その後、ハイドライドＶＰＥ（ＨＶＰＥ）などの方法により、ＧａＮ単層膜上にＧａＮの厚膜を成長させ、その後、サファイア基板を剥離する。
このようにして得られたＧａＮ基板には、５×１０７ｃｍ−２程度の転位（刃状転位、らせん転位、混合転位）が存在する。この転位密度では、信頼性の高い半導体レーザを得ることが困難である。また、ＨＶＰＥなどの方法によって作製されたＧａＮ基板の最表面には、ピットやヒロック等が存在しており、そのために、０．１ｍｍ程度の凹凸が生じる場合もある。ＧａＮ基板主面の凹凸は、フォトリソグラフィ工程などの障害となり、デバイスの製造歩留まりを低下させる。
このような基板主面における凹凸を解消するためには、基板主面を研磨して平坦化することが必要となる。ＧａＮは、薬品への耐性が高いため、ケミカル・ポリッシングによる平坦化は困難であり、メカニカル・ポリッシングが主に行われている。その結果、ＧａＮ基板表面にスクラッチ傷が発生するとともに、ダメージが結晶の表面近傍に残りやすい。
また、基板表面に加工歪みが残りやすく（残留歪み）、しかも歪みに面内分布が生じてしまう。ＡＦＭ（原子間力顕微鏡）で観察した結果、傷は数十μｍ程度の深さであり、５０μｍ角エリアで評価したＲＭＳ（二乗平均粗さ）値は１．６ｎｍであった。こうしたＧａＮ基板の主面上にＧａＮ結晶をそのまま成長した場合、結晶表面はスクラッチ傷の影響を大きく受けてしまうという課題がある。
ＧａＮ基板上に成長させた窒素化合物系半導体層における転位密度を、ＧａＮ基板の転位密度よりも低減するため、選択横方向成長（ＥＬＯ：Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ）が用いられている。以下、図１２（ａ）から（ｄ）を参照しながら、選択横方向成長を説明する。
まず、図１２（ａ）に示すように、ＧａＮ基板１００１を用意し、その主面にＳｉＯ２からなるマスク層１００３を形成する。マスク層１００３には、基板主面のうち結晶成長のシードとして機能する領域を選択的に露出させるストライプ状の開口部が形成されている。
次に、図１２（ｂ）に示すように、ＭＯＶＰＥ法による選択横方向成長を行ない、マスク層１００３の各開口部からｎ−ＧａＮ層１００２を成長させる。このとき、マスク層１００３上にはＧａＮ結晶が成長しにくい条件を採用するが、マスク層１００３上にも他結晶ＧａＮが析出する場合がある。ＧａＮ基板１００１は、通常、ｎ型伝導性を有しやすく、ＧａＮ基板上には、窒化ガリウムの原料ガスとともに、モノシラン（ＳｉＨ４）やジシラン（Ｓｉ２Ｈ６）を供給することにより、ｎ型導電性を有するＧａＮ層１００２が形成される。
図１２（ｃ）に示すように、ｎ−ＧａＮ層１００２の成長を続けると、図１２（ｄ）に示すように、隣接するｎ−ＧａＮ層１００２が結合して１つの層を形成することになる。
上記の方法によって形成されたｎ−ＧａＮ層１００２は、転位密度が７×１０５ｃｍ−２まで以下に低減された領域を含む。このように転位の少ない領域の上部にデバイス構造を形成すると、信頼性を向上させることが可能となる。ただし、マスク層１００３の上に図１２（ｂ）に示すように多結晶ＧａＮが析出すると、図１２（ｃ）に示すように、結晶性悪化領域１００４が形成される。
特許文献１は、更に転位密度を低減するため、マスク層をストライプ状の凹部に形成し、その上にエアギャップを設けた半導体装置を開示されている。図１３は、凹部がマスク層１０３で覆われたｎ−ＧａＮ基板１０１と、ストライプ状リッジ部から成長したｎ−ＧａＮ層１０３とを備える構造を示している。ｎ−ＧａＮ層１０３は、相対的に転位密度の低減された低転位領域１０４と、相対的に転位密度の高い高転位領域１０５とを含んでいる。電流注入領域などを規定するリッジストライプ１０６は、ｎ−ＧａＮ層１０２における低転位領域１０４上に配置される。
ジャパニーズ・ジャーナル・オブ・アプライド・フィジクス（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．）、第３９巻、ｐ．Ｌ６４８（２０００年） 特開２００２−９００４号公報
特許文献１に開示されている半導体レーザによれば、マスク層上に析出する多結晶ＧａＮに起因した結晶性の悪化を抑制することができるが、しかし、ＧａＮ基板の裏面に電極を設ける構造を採用した場合、図１２に示す方法で形成した構造を用いた場合と同様に、電極間に印加する電圧を大きくしないと、必要なレーザ発振を実現しにくいことがわかった。
本発明は、上記の事情を鑑みてなされたものであり、その主たる目的は、信頼性の高い窒素化合物半導体装置を歩留まり良く提供することにある。
本発明の窒素化合物系半導体装置は、導電性を有する基板構造物と、前記基板構造物に支持された半導体積層構造物とを備えた窒素化合物系半導体装置であって、前記基板構造物の主面は、窒素化合物系半導体の縦方向成長の種結晶として機能する少なくとも１つの縦方向成長領域と、前記縦方向成長領域上に成長した窒素化合物半導体の横方向成長を可能とする複数の横方向成長領域とを有しており、前記基板構造物の主面に平行な第１方向における前記縦方向成長領域のサイズの総和をΣＸ、前記第１方向における前記複数の横方向成長領域のサイズの総和をΣＹとしたとき、ΣＸ／ΣＹ＞１．０の関係が成立する。
好ましい実施形態において、前記基板構造物は、Ａｌｘ１Ｇａｙ１Ｉｎｚ１Ｎ（ｘ１＋ｙ１＋ｚ１＝１、ｘ１≧０、ｙ１≧０、ｚ１≧０）結晶から形成されており、前記半導体積層構造物は、前記基板構造物の主面における前記縦方向成長領域から成長したＡｌｘ２Ｇａｙ２Ｉｎｚ２Ｎ（ｘ２＋ｙ２＋ｚ２＝１、ｘ２≧０、ｙ２≧０、ｚ２≧０）結晶層を含んでいる。
好ましい実施形態において、前記基板構造物は、Ａｌｘ１Ｇａｙ１Ｉｎｚ１Ｎ（ｘ１＋ｙ１＋ｚ１＝１、ｘ１≧０、ｙ１≧０、ｚ１≧０）結晶から形成された基板本体と、前記基板本体の上面に形成され、表面が前記基板構造物の主面として機能するＡｌｘ３Ｇａｙ３Ｉｎｚ３Ｎ（ｘ３＋ｙ３＋ｚ３＝１、ｘ３≧０、ｙ３≧０、ｚ３≧０）結晶層とを含んでおり、前記半導体積層構造物は、前記基板構造物の主面における前記縦方向成長領域から成長したＡｌｘ２Ｇａｙ２Ｉｎｚ２Ｎ（ｘ２＋ｙ２＋ｚ２＝１、ｘ２≧０、ｙ２≧０、ｚ２≧０）結晶の層を含んでいる。
好ましい実施形態において、前記基板構造物の主面における前記縦方向成長領域および横方向成長領域は、前記第１方向に垂直な方向にストライプ状に延びている。
好ましい実施形態において、前記基板構造物の主面における前記縦方向成長領域は、前記基板構造物の主面に存在するストライプ状リッジ部によって規定されている。
好ましい実施形態において、前記基板構造物の主面を覆うマスク層を更に備えており、前記マスク層は、前記縦方向成長領域に対応する位置に設けられた少なくとも１つのストライプ状の開口部と、前記横方向成長領域に対応する位置に設けられたマスク部とを有している。
好ましい実施形態において、前記マスク層の開口部の面積は、前記マスク層のマスク部の面積の１．０倍より大きい。
好ましい実施形態において、前記半導体積層構造物は、前記Ａｌｘ２Ｇａｙ２Ｉｎｚ２Ｎ結晶層のバンドギャップよりも小さなバンドギャップを有する活性層を含み、前記活性層の一部にキャリアを注入するための電流狭窄構造を更に備えている。
好ましい実施形態において、前記電流狭窄構造は、前記基板構造物の主面における前記横方向成長領域の真上に位置している。
好ましい実施形態において、前記Ａｌｘ３Ｇａｙ３Ｉｎｚ３Ｎ層は、各構成元素のモル比率ｘ３、ｙ３、およびｚ３の少なくとも１つが層厚方向に変化する構造を有している。
好ましい実施形態において、前記Ａｌｘ３Ｇａｙ３Ｉｎｚ３Ｎ層は多層構造を有している。
本発明による窒素化合物系半導体装置の製造方法は、窒素化合物系半導体の縦方向成長の種結晶として機能する複数の縦方向成長領域と、前記縦方向成長領域上に成長した窒素化合物半導体の横方向成長を可能とする複数の横方向成長領域とを主面に有する基板構造物を用意する工程であって、前記基板構造物の主面に平行な第１方向における各縦方向成長領域のサイズをＸ、前記第１方向における各横方向成長領域のサイズをＹとしたとき、Ｘ／Ｙ＞１．０の関係が成立する基板構造物を用意する工程（Ａ）と、前記基板構造物の主面上に窒素化合物系半導体層を成長させる工程（Ｂ）とを包含する窒素化合物系半導体装置の製造方法。
好ましい実施形態において、前記工程（Ａ）は、Ａｌｘ１Ｇａｙ１Ｉｎｚ１Ｎ（ｘ１＋ｙ１＋ｚ１＝１、ｘ１≧０、ｙ１≧０、ｚ１≧０）結晶から形成されたウェハを前記基板構造物として用意する工程を含み、前記工程（Ｂ）は、前記窒素化合物系半導体層として機能するＡｌｘ２Ｇａｙ２Ｉｎｚ２Ｎ（ｘ２＋ｙ２＋ｚ２＝１、ｘ２≧０、ｙ２≧０、ｚ２≧０）結晶層を前記基板構造物の主面における前記縦方向成長領域から成長させる工程を含む。
好ましい実施形態において、前記工程（Ａ）は、Ａｌｘ１Ｇａｙ１Ｉｎｚ１Ｎ（ｘ１＋ｙ１＋ｚ１＝１、ｘ１≧０、ｙ１≧０、ｚ１≧０）結晶から形成されたウェハを基板本体として用意する工程（ａ１）と、表面が前記基板構造物の主面として機能するＡｌｘ３Ｇａｙ３Ｉｎｚ３Ｎ（ｘ３＋ｙ３＋ｚ３＝１、ｘ３≧０、ｙ３≧０、ｚ３≧０）結晶層を前記基板本体の上面に成長させる工程（ａ２）とを含み、前記工程（Ｂ）は、前記窒素化合物系半導体層として機能するＡｌｘ２Ｇａｙ２Ｉｎｚ２Ｎ（ｘ２＋ｙ２＋ｚ２＝１、ｘ２≧０、ｙ２≧０、ｚ２≧０）結晶層を前記基板構造物の主面における前記縦方向成長領域から成長させる工程を含む。
好ましい実施形態において、前記基板構造物の主面における前記縦方向成長領域および横方向成長領域は、前記第１方向に対して垂直な方向にストライプ状に延びている。
好ましい実施形態において、前記基板構造物の主面における前記縦方向成長領域は、前記基板構造物の主面に存在するストライプ状リッジ部によって規定されている。
好ましい実施形態において、前記工程（Ａ）は、前記縦方向成長領域を規定するパターンを有するレジストマスクで前記基板構造物の主面を覆う工程と、前記基板構造物の主面のうち前記レジストマスクで覆われていない部分を選択的にエッチングする工程とを含む。
好ましい実施形態において、前記基板構造物の主面を覆うマスク層を更に備えており、前記マスク層は、前記縦方向成長領域に対応する位置に設けられた少なくとも１つのストライプ状の開口部と、前記横方向成長領域に対応する位置に設けられたマスク部とを有している。
好ましい実施形態において、前記マスク層の開口部の総面積は、前記マスク層のマスク部の面積の１．０倍より大きい。
好ましい実施形態において、前記窒素化合物系半導体層、および、前記窒素化合物半導体層上に積層された他の半導体層を有する半導体積層構造物を形成する工程（Ｃ）を含み、前記工程（Ｃ）は、前記Ａｌｘ２Ｇａｙ２Ｉｎｚ２Ｎ結晶層のバンドギャップよりも小さなバンドギャップを有する活性層を形成する工程（ｃ１）と、前記活性層の一部にキャリアを注入するための電流狭窄構造を形成する工程（ｃ２）とを含む。
好ましい実施形態において、前記工程（ｃ２）は、前記基板構造物の主面における前記横方向成長領域の真上に前記電流狭窄構造を配置する工程を含む。
好ましい実施形態において、前記工程（ａ２）は、前記Ａｌｘ３Ｇａｙ３Ｉｎｚ３Ｎ層における各構成元素のモル比率ｘ３、ｙ３、およびｚ３の少なくとも１つを層厚方向に変化させる工程を含む。
好ましい実施形態において、前記Ａｌｘ３Ｇａｙ３Ｉｎｚ３Ｎ層は多層構造を有している。
好ましい実施形態において、前記工程（ａ２）は、前記Ａｌｘ３Ｇａｙ３Ｉｎｚ３Ｎ層の成長途中に成長温度を変化させる工程を含む。
好ましい実施形態において、ＸおよびＹの少なくとも一方は、ウェハ状態にある前記基板構造物の主面における位置に応じて変化している。
本発明によれば、基板主面を横切るように流れる電流に対する電気抵抗が低減されるため、選択横方向成長法を用いて製造される窒素化合物系半導体装置の信頼性および製造歩留まりを向上させることができる。
本発明による窒素化合物半導体装置の第１の実施形態を示す断面図である。 （ａ）は、図１の半導体装置におけるｎ−ＧａＮ基板１０１を示す平面図であり、（ｂ）は、そのＢ−Ｂ’線断面図である。 （ａ）から（ｄ）は、図１におけるｎ−ＧａＮ層１０２の成長方法を示す工程断面である。 （ａ）は、シード部の幅Ｘと電圧との関係を示すグラフであり、（ｂ）および（ｃ）は、ΣＸ／ΣＹと電圧との関係を示すグラフである。 図１の半導体装置の改良例を示す断面図である。 本発明による窒素化合物半導体装置の第２の実施形態を示す断面図である。 図６の半導体装置の改良例を示す断面図である。 本発明による窒素化合物半導体装置の第３の実施形態を示す断面図である。 図８に示す半導体装置の改良例を示す断面図である。 図８に示す半導体装置の他の改良例を示す断面図である。 本発明による窒素化合物半導体装置の第４の実施形態を示す断面図である。 （ａ）から（ｄ）は、従来の選択横方向成長を示す工程断面図である。 選択横方向成長を利用して作製された従来のエアギャップを有する半導体レーザの主要部断面図である。
符号の説明
１０１ ｎ型ＧａＮ基板
１０２ ｎ型ＧａＮ層
１０３ ＳｉＮｘ
１０４ 低転位領域
１０５ 高転位領域
１０６ リッジストライプ形成位置
１０７ 多結晶ＧａＮ
２０１ ｎ型ＡｌＧａＮ型ＧａＮ超格子コンタクト層
２０２ ｎ型ＡｌＧａＮ型ＧａＮ超格子クラッド層
２０３ ｎ型ＧａＮ光ガイド層
２０４ ＭＱＷ活性層
２０５ ｐ型ＧａＮ光ガイド層
２０６ ｐ型ＡｌＧａＮ型ＧａＮ超格子クラッド層
２０７ ｐ型ＧａＮコンタクト層
２０８ ｐ電極
２０９ 絶縁膜（ＳｉＯ２）
２１０ ｎ電極
２１１ ボイド（結合部）
６０１ ｎ型ＡｌＧａＮ型ＧａＮ超格子コンタクト層
６０２ ｎ型ＡｌＧａＮ型ＧａＮ超格子クラッド層
６０３ ｎ型ＧａＮ光ガイド層
６０４ ＭＱＷ活性層
６０５ ｐ型ＧａＮ光ガイド層
６０６ ｐ型ＡｌＧａＮ型ＧａＮ超格子クラッド層
６０７ ｐ型ＧａＮコンタクト層
６０８ ｐ電極
６０９ 絶縁膜（ＳｉＯ２）
６１０ ｎ電極
８０１ （ＡｌＩｎ）ＧａＮ層
１００１ ｎ型ＧａＮ基板構造物
１００２ ｎ型ＧａＮ層
１００３ ＳＩＯ２
１００４ 結晶性悪化領域
１００７ 多結晶ＧａＮ
１１０１ 低温（ＡｌＩｎ）ＧａＮ層
１１０２ 高温（ＡｌＩｎ）ＧａＮ層
１２０１ （ＡｌＩｎ）ＧａＮ層（低キャリア濃度）
１２０２ （ＡｌＩｎ）ＧａＮ層（高キャリア濃度）
１２０３ ｎ型ＧａＮ層（低キャリア濃度層）
１２０４ ｎ型ＧａＮ層（高キャリア濃度層）
以下、図面を参照しながら、本発明の窒素化合物系半導体装置の実施形態を説明する。
下記の各実施形態では、ＭＯＶＰＥ法を用いて窒素化合物半導体を成長させているが、本発明で用いることのできる結晶成長方法は、ＭＯＶＰＥに限定されず、ハイドライド気相成長法（Ｈ−ＶＰＥ法）および分子線エピタキシー法（ＭＢＥ法）を含む公知の窒素化合物半導体成長方法を広く用いることできる。
（実施形態１）
まず、図１を参照する。図１は、本実施形態における窒素化合物系半導体装置の断面を模式的に示している。
図１の半導体装置は、複数のストライプ状リッジ部が主面に形成されたＧａＮ基板１０１と、ＧａＮ基板１０１上に成長したｎ−ＧａＮ層１０２とを有している。現実の半導体装置では、通常、ｎ−ＧａＮ層１０２の上にも窒素化合物系半導体層が積層されることになる。ただし、図１におけるｎ−ＧａＮ層１０２をトランジスタなどのチャネル層として用いる場合は、ｎ−ＧａＮ層１０２の上にゲート絶縁膜や配線構造が形成されることになる。
図２を参照して、ＧａＮ基板１０１の構成をより詳しく説明する。図２（ａ）は、窒素化合物系半導体装置におけるＧａＮ基板１０１の主面を示す上面図であり、図２（ｂ）は、そのＢ−Ｂ’線断面図である。図２に示されるように、ＧａＮ基板１０１の主面に形成されたリッジ部の上面は、窒素化合物系半導体の縦方向成長の種結晶（シード）として機能する「縦方向成長領域」である。また、凹部は、リッジ部の上面（縦方向成長領域）から成長する窒素化合物半導体の横方向成長を可能とする「横方向成長領域」である。本実施形態における縦方向成長領域および横方向成長領域は、図２（ａ）に示されるように、基板主面に平行な矢印Ａの方向（第１方向）に交互に周期的に配列されている。ＧａＮ基板１０１の両端部１０１ａ、１０１ｂは、ＧａＮウェハを切断またはへき開することによって形成された面である。１枚のＧａＮウェハ上に同一サイズの「縦方向成長領域」および「横方向成長領域」を周期的に配置したとしても、ＧａＮウェハから多数のチップ基板に分割すると、ＧａＮ基板１０１の両端部１０１ａ、１０１ｂに位置する「縦方向成長領域」または「縦方向成長領域」のサイズは、通常、ＧａＮ基板１０１の両端部１０１ａ、１０１ｂ以外の領域に位置する「縦方向成長領域」または「縦方向成長領域」のサイズに比べて小さくなる。
ここで、矢印Ａの方向（第１方向）における各縦方向成長領域のサイズをＸ、第１方向における各横方向成長領域のサイズをＹとする。また、１つの半導体装置における複数の縦方向成長領域のサイズＸの総和をΣＸと表記し、１つの半導体装置における複数の横方向成長領域のサイズＹの総和をΣＹと表記する。本実施形態では、ΣＸ／ΣＹ＞１．０の関係が成立するようにｎ−ＧａＮ基板１０１の主面が加工されている。本実施形態における縦方向成長領域および横方向成長領域は、第１方向に垂直な方向（第２方向）にストライプ状に延びているため、矢印Ａの方向（第１方向）におけるサイズを「幅」と称する場合がある。
図２に示すようなｎ−ＧａＮ基板１０１の主面における凹凸構造は、公知のフォトリソグラフィおよびエッチング技術によって形成できる。本実施形態では、まず略平坦な主面を有するｎ−ＧａＮ基板１０１を用意し、このｎ−ＧａＮ基板１０１の主面をレジスト層で覆う。次に、ストライプパターンを有するフォトマスクを用いてレジスト層の露光工程を行った後、現像工程を行うことにより、ストライプ状開口部を有するレジストマスク（不図示）を形成する。この後、ｎ−ＧａＮ基板１０１の主面のうちレジストマスクで覆われていない部分を選択的にエッチングすることにより、図２に示す凹部をｎ−ＧａＮ基板１０１の主面に形成する。その後、レジストマスクは除去される。
本実施形態におけるｎ−ＧａＮ基板１０１の主面は、（０００１）面である。本実施形態では、凹部の幅（第１方向におけるサイズ）Ｙが約１０μｍ、リッジ部の幅（第１方向におけるサイズ）が約７μｍとなるように、レジストマスクのパターンを規定している。
レジストマスクを除去した後、プラズマＣＶＤ法により、ＳｉＮｘ層を基板主面上に堆積する。その後、ＳｉＮｘ層で覆われた基板１０１上に平坦化のためのレジストを堆積する。続いて、ｎ型ＧａＮ基板１０１の頂面（リッジ部の上面）が露出するまでレジストおよびＳｉＮｘ層のエッチバックを行なうことにより、凹部にのみＳｉＮｘ層からなるマスク層１０３を形成する。その後、残存するレジストを有機溶剤等によって除去する。
上記の方法によれば、マスク層１０３で基板主面の凹部のみを選択的に覆うことが可能であり、露出するリッジ部の上面は、結晶成長のシードとして機能することになる。このマスク層１０３は、以下に説明する窒素化合物系半導体の選択横成長工程時において選択成長用マスクとして機能する。このため、マスク層１０３は、その表面に窒素化合物系半導体の成長が生じにくい材料から形成されることが好ましい。
次に、図２に示す構造を有するｎ−ＧａＮ基板１０１をＭＯＶＰＥ装置の成長チャンバ内に挿入した後、ＭＯＶＰＥ法により、１０５０℃でリッジ部の上面（シード部）からｎ型ＧａＮ層１０２を成長させる。本実施形態では、ｎ型のドーパントとしてＳｉＨ４を用いる。ＧａＮ層１０２は、リッジ部上で縦方向（基板主面に垂直な方向）に成長するとともに、基板主面に平行な方向（横方向）にも成長し、マスク層１０３が存在する凹部の上方へ延びてゆく。
上記の選択成長により、リッジ部の上面から成長したＧａＮ結晶は、隣接するリッジ部の上面から成長したＧａＮ結晶と接触し、全体として、１つのｎ−ＧａＮ層１０２を形成することになる。
図１に示すように、ｎ−ＧａＮ層１０２で主面が覆われた状態のｎ−ＧａＮ基板１０１は、基板主面の凹部とｎ−ＧａＮ層１０２とによって形成された複数のエアギャップを備えている。エアギャップは、ストライプ状リッジ部が延びる方向に沿ってストライプ状に配列される。
前述したように、各リッジ部から成長した個々のｎ−ＧａＮ結晶は、エアギャップの略中心位置において合体している。なお、ｎ−ＧａＮ結晶が成長するとき、結晶のａ軸方向（横方向）の成長レートおよびｃ軸方向（縦方向）の成長レートは、ＧａＮ結晶にドープする不純物濃度を調節することにより、制御することが可能である。
ｎ−ＧａＮ層１０２には、図１に示されるように、相対的に転位密度が低い低転位領域１０４、および、相対的に転位密度が高い高転位領域１０５が含まれている。高転位領域１０５は、基板主面のリッジ部上に位置し、低転位領域１０４は、エアギャップ上に位置する。エアギャップの一部には、マスク層１０３上に成長した多結晶ＧａＮ１０７が存在する場合がある。ｎ−ＧａＮ層１０２を形成するための選択成長を行なうとき、窒素化合物系半導体の結晶がマスク層１０３上には成長しにくい条件を採用するが、多結晶ＧａＮ１０７が部分的に形成されることがある。このような多結晶ＧａＮ１０７の成長レートが低いか、あるいは、基板主面における凹部の深さが充分に大きいと、ｎ−ＧａＮ層１０２の形成は多結晶ＧａＮ１０７によって阻害されない。
図１に示す例では、ｎ−ＧａＮ層１０２のうち低転位領域１０４の上にリッジストライプ１０６が配置される。リッジストライプ１０６は、下地である低転位領域１０４と同様に転位密度が低く、結晶性に優れた半導体領域である、リッジストライプ１０６は、結晶性が特に優れていることが要求される、半導体装置の活性領域として用いられる。
次に、図３（ａ）から（ｄ）を参照しながら、ｎ−ＧａＮ層１０２の成長をより詳細に説明する。図３（ａ）から（ｄ）では、ウェハ状基板のうち、最終的に図１の半導体装置に用いられる部分のみが示されている。
まず、図３（ａ）に示すように、主面に凹部が形成され、凹部の底面および側面がマスク層１０３で覆われたｎ−ＧａＮ基板１０１を用意し、ＭＯＶＰＥ装置のチャンバ内に挿入する。図３（ａ）に示すｎ−ＧａＮ基板１０１は、図２（ａ）に示すｎ−ＧａＮ基板１０１に相当している。
この後、ｎ−ＧａＮ基板１０１の主面に対し、５００〜１１００℃程度の熱処理（サーマルクリーニング）を行なう。この熱処理は、例えば７５０℃で１分以上、望ましくは５分以上行なう。この熱処理を行なっている間、窒素原子（Ｎ）を含むガス（Ｎ２、ＮＨ３、ヒドラジンなど）をチャンバ内に流すことが好ましい。
熱処理後、ＭＯＶＰＥ法により、１０５０℃程度の温度でｎ−ＧａＮ層１０２をリッジ部上に選択的に成長させる。図３（ｂ）は、成長途中のｎ−ＧａＮ層１０２を示している。この段階では、各リッジ部上に成長したｎ−ＧａＮ結晶がストライプ形状を有しており、それらは連結して一枚の層を形成していない。その後、図３（ｃ）に示すように、更にｎ−ＧａＮ結晶の成長を続けると、図３（ｄ）に示すように、１層のｎ−ＧａＮ層１０２を形成することができる。
このように、図３（ａ）に示すリッジ部または凹部が形成されたｎ−ＧａＮ基板１０１上に、ＭＯＶＰＥ法によってｎ−ＧａＮ結晶１０２を成長させると、マスク層１０３で覆われた領域にはＧａＮのエピタキシャル成長は生じず、マスク層１０３の開口部を介して露出したｎ−ＧａＮ基板１０１のリッジ部（シード部）上に選択的なエピタキシャル成長が進行する。シード部として機能する結晶面は、基板主面と同一の（０００１）面であり、各々が約７μｍ程度の幅を有するストライプ形状を有している。
このようにしてｎ−ＧａＮ結晶の選択横成長を行なうとき、図３（ｂ）に示すように多結晶ＧａＮ１０７が凹部のマスク層１０３上に析出する場合がある。特に、結晶形成前に行なう熱処理（サーマルクリーニング）により、凹部のマスク層１０３上にＧａやＧａＮのドロップレットが付着すると、それを起点として多結晶ＧａＮ１０７がマスク層１０３上にも成長しやくなる。しかし、マスク層１０３上に成長する多結晶ＧａＮ１０７はリッジ部の高さに比べて小さいため、リッジ部上面から横方向に成長するｎ−ＧａＮ結晶１０２の結晶性には悪い影響を与えることはない。この観点からは、凹部の深さは、５００ｎｍ以上に設定されることが好ましい。
現在入手可能なｎ−ＧａＮ基板１０１における転位密度は、５×１０６ｃｍ−２程度であるが、ｎ−ＧａＮ層１０２のうち、横方向成長（ラテラル成長）によって形成された部分では、その転位密度を基板の転位密度に比べて１桁以上低減することができる。その結果、形成する半導体装置の信頼性を大きく向上させることが可能になる。また、図３（ａ）から（ｄ）に示す工程を行なうことにより、ｎ−ＧａＮ基板１０１の主面に存在していたスクラッチ傷の影響を低減することもできる。ｎ−ＧａＮ基板１０１の主面には、通常、研磨による多数のスクラッチ傷（深さ：数十ｎｍ程度）がランダムに存在している。このため、ｎ−ＧａＮ基板１０１の主面上にＧａＮ結晶をそのまま成長した場合、ＧａＮ結晶層には、スクラッチ傷の影響によって大きなうねりが生じてしまう。しかし、本実施形態のように、ＧａＮ基板１０１にストライプ状の凹部（エアギャップ部）を形成しておけば、その部に成長するＧａＮ結晶はスクラッチ傷による影響を受けないですむ。また、リッジ部では、基板主面に存在する凹凸の影響を受けやすいが、横方向成長（ラテラル成長）部では、そのような影響は受けにくくなる。これらの効果により、図３（ａ）から（ｄ）に示す方法は、ＧａＮ結晶表面の平坦性を大きく改善できる。
前述したように、本実施形態では、ΣＸ／ΣＹを１．０より大きく、好ましくは２．０より大きく、更に好ましくは３より大きく設定している。このことにより得られる効果を以下に説明する。
まず、図４（ａ）から（ｃ）を参照する。図４（ａ）は、シード部の幅Ｘと電圧との関係を示すグラフであり、図４（ｂ）および（ｃ）は、ΣＸ／ΣＹと電圧との関係を示すグラフである。図４（ｂ）と図４（ｃ）との違いは、横軸のスケールと範囲にある。
図４からわかるように、ｎ−ＧａＮ基板１０１の主面において結晶成長のシード部（縦方向成長領域）の各幅Ｘを大きくし、かつ、凹部（横方向成長領域）の各幅Ｙを小さくすると、同一電流を得るために必要な印加電圧を低減することができる。これは、ΣＸ／ΣＹを大きくするにつれ、基板主面のうち、縦方向に電流を流すことのできる領域の面積が増大するためである。電流が流れる領域の面積が増大すると、抵抗が低下するため、電極間に同じ大きさの電流を流すときに必要となる印加電圧を小さくできる。
例えば、半導体レーザの動作電流を１００ｍＡに設定したとき、基板主面の抵抗に起因する電圧の増加分を０．０１Ｖ以下に抑えるためには、シード部幅を６μｍ以上に設定すればよい。この電圧増加分が０．０１Ｖ以下であれば、半導体レーザの信頼性低下を回避できる。なお、ｎ−ＧａＮ層１０２における各横方向成長部分の幅（ウィング幅）は、６μｍ以上であることが望ましい。したがって、横方向成長部分を左右対称に形成する場合は、凹部の幅Ｙは１２μｍ程度に設定することが好ましい。ただし、図５に示すような非対称な横方向成長を実行すれば、一方の横方向成長部分の幅を実効的に拡大できるため、ウィング幅を低減せずに、凹部の幅を小さくすることが可能である。
なお、電気抵抗の観点からは、ｎ−ＧａＮ基板１０１とｎ−ＧａＮ層１０２との間に存在するエアギャップ（凹部）の数を可能な限り少なくすることが好ましい。したがって、エアギャップは、転位密度の低下が必要とされる部分（電流狭窄構造）の真下のみに形成することが好ましい。このように、１つの半導体レーザ素子中に１つのエアギャップを設ける場合は、ΣＸ／ΣＹは、１．０より大きく、３０以下の範囲に含まれるような大きな値を有することになる。本発明者の検討によると、ΣＸ／ΣＹは、２以上に設定することがより好ましく、３以上に設定することが更に好ましい。１つの半導体装置に含まれる１つの基板に単一の横方向成長領域を形成し、その両側に２つの縦方向成長領域を形成する場合、ΣＸ／ΣＹを６以上（例えば９以上）に設定することができる。図４（ｃ）からわかるように、ΣＸ／ΣＹを大きくするほど、印加電圧を低下させることができるので好ましい。
ＧａＮ基板の表面には、前述したようにスクラッチ傷が存在しているため、従来、縦方向成長領域のサイズＸは可能な限り小さく設定すべきとする技術常識が存在した。また、縦方向成長領域上に成長した結晶領域の結晶性が相対的に悪いため、そのサイズＸが大きくなるほど、横方向成長領域上に成長する結晶領域に悪影響が及びやすくなると考えられていた。しかしながら、本願発明者の実験によると、縦方向成長領域のサイズＸを大きくしても、横方向成長領域上に成長する結晶領域の結晶性は劣化しないことがわかった。これは、ｎ−ＧａＮ層１０２と同種（ホモ）材料であるＧａＮ基板１０１を用いているため、両者の間に応力（歪）がほとんど発生しないためであると考えられる。すなわち、部分的に転位密度を低下させるための横方向成長を行なっても、縦方向成長領域に発生した転位が横方向成長領域上の低転位部へ回り込む量を大幅に低減することができる。特に、本実施形態で用いるＧａＮ基板１０１の転位密度は１０７ｃｍ−２以下に低減されているため、低転位領域への転位の回り込みをより大きく低減することができる。このため、電流狭窄構造が形成されるべき領域の真下に一意する領域に限定してエアギャップ部を形成することが可能となる。
このように、電流狭窄構造を形成する必要のない領域にエアギャップ部を形成しないようにするか、仮に形成しても、その形成領域の面積を小さくすることにより、不要なエアギャップ領域を減らすことが好ましい。不要なエアギャップを減らすことにより、基板と半導体積層構造との間における密着性を大きく向上させることができる。その結果、ウェハのへき開を行なうとき、スクライブ線を引く際に発生していたエアギャップ部の潰れを抑制し、スクライブ線を基板構造物内部まで均一に引くことが可能となる。これにより、研磨工程・実装工程時に発生する基板からの半導体積層構造の剥離を低減するとともに、へき開性を改善でき、歩留まり向上を実現できる。
本実施形態および以下の実施形態では、ｎ−ＧａＮ基板を用いているが、半導体積層構造を支持する基板構造体としては、ｎ−ＧａＮ基板に代えて、Ａｌｘ１Ｇａｙ１Ｉｎｚ１Ｎ（ｘ１＋ｙ１＋ｚ１＝１、ｘ１≧０、ｙ１≧０、ｚ１≧０）結晶から形成された基板構造物を広く用いることができる。また、その上に選択横方向成長によって形成する窒素化合物半導体層も、ｎ−ＧａＮ層に限定されず、Ａｌｘ２Ｇａｙ２Ｉｎｚ２Ｎ（ｘ２＋ｙ２＋ｚ２＝１、ｘ２≧０、ｙ２≧０、ｚ２≧０）結晶層であってもよい。
本実施形態では、マスク層１０３が凹部の底面および側面の両方を被覆しているが、凹部の底面のみを被覆していても良い。また、ＳｉＮｘに代えて、他の誘電体または非晶質絶縁物を用いてマスク層を形成しても良い。例えば、ＳｉＯ２、ＳｉＯＮ、Ａｌ２Ｏ３、ＡｌＯＮ、ＴｉＯ２、ＺｒＯ２、Ｎｂ２Ｏ５から形成したマスク層を用いても、選択横方向成長が可能である。
なお、凹部の底面をマスク層で覆わない場合でも、凹部の底面上に窒素化合物半導体の結晶が成長することを抑制することが可能になる場合がある。したがって、凹部の底面はマスク層で覆うことが好ましいが、覆うことは不可欠ではない。更に、図１２を参照して説明した従来の構成を有する基板を用いる場合でも、本発明は有効である。すなわち、図１２に示す基板においても、ΣＸ／ΣＹを１．０より大きく、好ましくは２．０より大きく、更に好ましくは３より大きく設定することにより、基板主面を電流が横切るときの抵抗を低減できる効果が得られる。
以上に説明したことは、以下の各実施形態でも成立する。
（実施形態２）
次に、図６を参照しながら、本発明による窒素化合物系半導体装置の第２の実施形態を説明する。図６は、本実施形態に係る窒素化合物半導体レーザの断面構造を模式的に示している。
図示されている半導体レーザは、ストライプ状に延びる凹部が主面に形成されたｎ−ＧａＮ基板１０１と、ＧａＮ基板１０１上に成長した半導体積層構造とを備えている。半導体積層構造の最下層は、ｎ−ＧａＮ基板１０１上に成長させられたｎ−ＧａＮ層１０２である。本実施形態におけるｎ−ＧａＮ基板１０１およびｎ−ＧａＮ層１０２は、前述した実施形態１におけるｎ−ＧａＮ基板１０１およびｎ−ＧａＮ層１０２と同様にして作製されたものである。
上記の半導体積層構造は、ｎ−ＧａＮ層１０２の上に、ｎ−ＡｌＧａＮ型ＧａＮ超格子コンタクト層２０１、ｎ−ＡｌＧａＮ型ＧａＮ超格子クラッド層２０２、ｎ−ＧａＮ光ガイド層２０３、多重量子井戸（ＭＱＷ）活性層２０４、ｐ−ＧａＮ光ガイド層２０５、ｐ−ＡｌＧａＮ型ＧａＮクラッド層２０６、およびｐ−ＧａＮコンタクト層２０７を、この順序で積層することによって作製されていている。これらの窒素化合物系半導体層は、ＭＯＶＰＥ法により、好適に成長させられる。
ｐ−ＧａＮコンタクト層２０７およびｐ−ＡｌＧａＮ型ＧａＮクラッド層２０６は、リッジストライプを形成するように加工されている。リッジストライプの幅（ストライプ幅）は、２μｍ程度である。半導体積層構造の上面は、リッジストライプの上に位置するストライプ状開口部を有する絶縁膜２０９によって覆われている。絶縁膜２０９の開口部を介して、ｐ−ＧａＮコンタクト層２０７の上面の一部はｐ電極２０８と接触している。なお、ｎ−ＧａＮ基板１０１の裏面にはｎ電極２１０が設けられている。
上記のリッジストライプの形状および位置、厳密には、絶縁膜２０９の開口部の形状および位置は、活性層２０４の電流（キャリア）注入領域を規定する。本実施形態では、ｎ−ＧａＮ層１０２における低転位領域の真上に絶縁膜２０９の開口部が配置されている。このため、ｐ電極２０８とｎ電極２１０との間に所定レベルの電圧を印加すると、電極２０８、２１０から注入されたキャリアは、ＭＱＷ活性層２０４のうち、基板主面の凹部（エアギャップ）の真上に位置する領域を選択的に流れることになる。半導体積層構造のうち、基板主面の凹部（エアギャップ）の真上に位置する部分は、他の部分に比べて転位や欠陥の密度が低い。なお、エアギャップの真上であっても、ｎ−ＧａＮ層１０２における合体部のボイド（結合物）２１１の真上を避けるようにリッジストライプを配置することが好ましい。図６に示すように、このボイド２１１からは、その真上に向かって転位が走っている。
本実施形態の半導体レーザによれば、ｎ電極２１０とｐ電極２０８間に電圧を印加すると、ＭＱＷ活性層２０４に向かってｐ電極２０８から正孔が、ｎ電極２１０から電子が注入される。その結果、ＭＱＷ活性層２０４で利得を生じ、およそ４００ｎｍ付近の波長域でレーザ発振が生じる。本実施形態では、１つの凹部を電流狭窄構造の下方に配置し、ΣＸ／ΣＹを１．０〜３０の範囲内に設定している。具体的には、図６に示すサイズＸ１＋Ｘ２の値を１２０〜４００μｍ程度に設定し、サイズＹを２０〜４０μｍ程度に設定している。このため、ΣＸ／ΣＹ＝（Ｘ１＋Ｘ２）／Ｙは、６以上１０以下の範囲にある。このようにして本実施形態では、従来に比べて格段に低い抵抗で注入電流が縦方向に流れるため、電極間に印加する電圧を低減できる。
なお、本実施形態でも、エアギャップ上に位置する半導体中の転位密度をＧａＮ基板１０１に存在する転位密度よりも１桁以上低減するとともに、ＧａＮ基板１０１の主面に存在するスクラッチ傷の影響を大きく低減できる。
本実施形態に係る窒素化合物系半導体装置は、リッジストライプなどの電流狭窄構造を備える半導体レーザであるが、本発明はこれに限定されず、電流狭窄する構造を必要としない発光ダイオード（ＬＥＤ）であってもよい。発光ダイオードの場合でも、エアギャップ部（凹部）のサイズを相対的に小さく設定することにより、基板主面を横切るように電流を流すときにおける電気抵抗を全体として低減する効果が得られる。
なお、本実施形態の半導体レーザでは、図６に示すように、ｐ電極２０８とｎ電極２１０とを基板１０１の異なる側に配置しているが、ｐ電極２０８およびｎ電極２１０を基板１０１に対して同一の側（基板主面側）に配置してもよい。従来のＥＬＯ法による場合、基板主面に平行な方向に流れる電流に対する電気抵抗を低下させるためには、厚膜を形成することが必要であったが、本発明によれば、エアギャップ部分の面積が減少することにより、横方向に流れる電流に対する電気抵抗も全体として低下するため、厚膜に形成に必要であった長い結晶成長時間を短縮でき、製造のスループットが向上する。なお、ｎ電極を基板１０１の裏面に設ける場合でも、裏面全体に設ける必要はなく、図７に示すように、裏面の一部に設けてもよい。
横方向成長によって形成したｎ−ＧａＮ層１０２の結合部２１１にはボイドが存在しており、転位は結合部２１１の近傍に集中して形成されやすい。ｎ−ＧａＮ層１０２の中でも、結合部２１１およびその近傍では、リーク電流が発生しやすい。したがって、半導体レーザのしきい値電流を低下させ、長期信頼性を向上させるためには、結合部２１１を電流が流れない構造を採用することが好ましい。図７の例では、ｎ電極２１０が、結合部２１１に関してリッジストライプ等の電流狭窄構造と同じ側に配置されている。このようにすることにより、電流径路が結合部２１１の近傍に存在する転位を横切らないようにすることが可能になる。
（実施形態３）
次に、図８を参照しながら、本発明による窒素化合物系半導体装置の第３の実施形態を説明する。
本実施形態の構成が図１に示す構成と異なる点は、本実施形態におけるｎ−ＧａＮ基板１０１の表面にＧａＮ層８０１（厚さ１μｍ）が設けられている点にある。具体的には、ｎ−ＧａＮ基板１０１の主面にＧａＮ層８０１を成長させた後、実施形態１について説明した方法により、基板主面にストライプ状リッジが形成されている。
本実施形態におけるリッジ部（レジストのある凸部）の幅Ｘは約２０μｍ、凹部の幅Ｙは約５μｍに設定している。凹部の底面およひ側面は、ＥＣＲスパッタ法または熱ＣＶＤ法によって堆積されたＳｉＯ２からなるマスク層１０３で覆われている。
ｎ−ＧａＮ層１０２の選択横方向成長は、実施形態１について説明した方法と同様にして実行される。本実施形態におけるΣＸ／ΣＹは、８程度に設定されている。
以下、ｎ−ＧａＮ基板１０１上に設けたＧａＮ層８０１の機能を説明する。
ｎ−ＧａＮ基板１０１の主面には、前述の通り、研磨時に発生するスクラッチ傷やダメージが存在する。ＧａＮ基板の主面には、研磨による表面損傷だけではなく、ＧａＮ基板自体を製造する際に生じた結晶配向性のばらつきも存在している。このため、ＧａＮ基板上に直接的にＧａＮ層をエピタキシャル成長させると、得られたＧａＮ層の表面平坦性やモフォロジーが悪化してしまうことがある。このような基板主面の状態に起因する悪影響を低減するため、ＧａＮ基板１０１とｎ−ＧａＮ層１０２との間にＧａＮ層８０１などのバッファ層を挿入することが好ましい。
バッファ層の挿入により、基板構造物の最表面における凹凸が低減され、その結晶表面の平坦性が改善される。また、ＧａＮ基板の主面に存在していた結晶配向性のばらつきによる悪影響も軽減することができる。
ＧａＮ層８０１は、多層構造を有していてもよい。図９は、ｎ−ＧａＮ基板１０１上に５００〜６００℃程度の温度で低温ＧａＮ層１１０１を成長させた後、１０００〜１１００℃の温度で高温ＧａＮ層１１０２を成長させた構造を示している。低温ＧａＮ層１１０１の成長により、ｎ−ＧａＮ基板１０１に内在していた欠陥による影響を低減し、高温ＧａＮ層１１０２により、結晶性を向上させることができる。このため、高温ＧａＮ層１１０２上に成長したｎ−ＧａＮ層１０２の欠陥密度が更に低減される。
図１０は、ドーピング濃度すなわちキャリア濃度が厚さ方向に均一ではないＧａＮ層をＧａＮ基板１０１上に形成した構造を示している。ＧａＮ基板１０１上には、５×１０１７ｃｍ−３程度の低キャリア濃度（ＡｌＩｎ）ＧａＮ層１２０１と、１×１０１７ｃｍ−３程度の高キャリア濃度（ＡｌＩｎ）ＧａＮ層１２０２とが積層されている。ここで、（ＡｌＩｎ）ＧａＮ層とは、ＧａＮ層、および、ＧａＮ層におけるＧａの少なくとも一部がＡｌまたはＩｎで置換された窒素化合物系半導体の層を示すものとする。
なお、本実施形態では、高キャリア濃度（ＡｌＩｎ）ＧａＮ層１２０２のみに凹凸が形成されているが、凹部の底面は低キャリア濃度（ＡｌＩｎ）ＧａＮ層１２０１に達していても良い。
なお、ｎ−ＧａＮ層１０２の成長は、実施形態１について説明した方法と同様の方法で行なわれる。
ＧａＮ基板１０１の主面に直接、高キャリア濃度（ＡｌＩｎ）ＧａＮ層１２０１を成長させると、高キャリア濃度ＧａＮ結晶中に転位が発生し、その結晶性が悪化してしまう。このため、ＧａＮ基板１０１の主面に（ＡｌＩｎ）ＧａＮ結晶を成長させる最初の段階では、キャリア濃度が極力低くなる条件で結晶成長を行なうことが好ましい。
図１０の例では、ＧａＮ基板１０１上に低キャリア濃度のＧａＮ層１２０１を最初に形成しているが、ストライプ幅の狭いリッジ部は、高いキャリア濃度を有しているため、電気抵抗が充分に低減されている。
高キャリア濃度（ＡｌＩｎ）ＧａＮ層１２０２の露出表面がシード部として機能する。このシード部からｎ−ＧａＮ層１０２が縦方向のみならず、横方向にも成長する。このｎ−ＧａＮ層１０２のキャリア濃度も一様である必要はなく、分布を持っていても良い。例えば、成長初期の段階では、５×１０１７ｃｍ−３以下の低キャリア濃度ＧａＮ層１２０３を形成し、その上に５×１０１７ｃｍ−３程度の高キャリア濃度ＧａＮ層１２０４を積層してもよい。
高キャリア濃度（ＡｌＩｎ）ＧａＮ層１２０２の厚さは、５０ｎｍ以上５００ｎｍ以下の範囲に設定されることが好ましく、低キャリア濃度ＧａＮ層１２０３の厚さは、５０ｎｍ以上１０００ｎｍ以下の範囲に設定されることが好ましい。
なお、ｎ型ＧａＮ層１０２とＧａＮ基板１０１との間に挿入するバッファ層は、ＧａＮ層に限定されず、Ａｌｘ３Ｇａｙ３Ｉｎｚ３Ｎ（ｘ３＋ｙ３＋ｚ３＝１、ｘ３≧０、ｙ３≧０、ｚ３≧０）で表される材料から形成されていてもよい。
このようにバッファ層が設けられた基板、および、バッファ層が設けられてない基板を、本願明細書では総称して「基板構造物」と称する場合がある。すなわち、基板構造物はは、Ａｌｘ１Ｇａｙ１Ｉｎｚ１Ｎ（ｘ１＋ｙ１＋ｚ１＝１、ｘ１≧０、ｙ１≧０、ｚ１≧０）結晶から形成された基板本体のみからなる場合もあれば、このような基板本体の上面にＡｌｘ３Ｇａｙ３Ｉｎｚ３Ｎ（ｘ３＋ｙ３＋ｚ３＝１、ｘ３≧０、ｙ３≧０、ｚ３≧０）結晶層が形成された構造物である場合もある。基板本体の最上面にＡｌｘ３Ｇａｙ３Ｉｎｚ３Ｎ（ｘ３＋ｙ３＋ｚ３＝１、ｘ３≧０、ｙ３≧０、ｚ３≧０）結晶層が形成されている場合は、この結晶層の表面における特定領域が「縦方向成長領域」として機能することになる。
（実施形態４）
以下、図１１を参照しながら、本発明による窒素化合物半導体装置の第４の実施形態を説明する。
図１１に示す例では、ＧａＮ基板１０１の主面に形成された複数の凹部の幅は、いずれも約５μｍに設定されているが、リッジ部（凸部）の幅が位置に応じて変化している。すなわち、リッジ部の幅がウェハの外周に近い位置では相対的に小さいが、ウェハの中心に近づくにつれて幅が大きくなっている。図１１の構造は、他の点では、図１を参照して説明した実施形態１の構成と同様の構成を有している。
このような構成を採用することにより、ＧａＮ基板１０１に存在する転位密度を１桁以上低減する効果に加え、基板と半導体積層構造との間に存在する格子定数の差に起因して生じる基板（ウェハ）のそりを低減できる。
一般に、ウェハ状のｎ−ＧａＮ基板１０１を結晶成長温度（１０００〜１１００℃）に昇温した後、室温まで冷却すると、基板と半導体積層構造との間に存在する格子定数の差に起因してウェハにそりが発生する。ＧａＮ基板１０１の格子定数よりも半導体積層構造の格子定数が小さい場合と、大きい場合とで、そりの向きが異なる。
ＧａＮ基板１０１の格子定数よりも半導体積層構造の格子定数が大きい場合は、リッジ部の幅をウェハ周辺部に行くほど狭く設定することが好ましい。そうすることにより、ウェハ周辺部に発生する応力を低減することができるからである。一方、ＧａＮ基板１０１の格子定数よりも半導体積層構造の格子定数が小さい場合は、リッジ部の幅をウェハ周辺部に行くほど広く設定することが好ましい。この場合、Ｘ／Ｙをウェハ中心部では０．５程度に設定し、ウェハ周辺部では２．０程度に設定することができる。
なお、リッジ部（凸部）の幅を位置によらず一定値に設定し、凹部の幅をウェハ上の位置に応じて変化させても、同様の効果が得られる。ただし、凹部の幅を広くしすぎると、ｎ−ＧａＮ層１０２の結合を達成するために必要な結晶成長時間が長くなりすぎる場合があるため、適当な範囲内で幅を調節することが好ましい。この場合は、Ｘ／Ｙをウェハ中心部では０．５程度に設定し、ウェハ周辺部では１．０程度に設定することができる。
本発明の窒素化合物半導体素子は、信頼性の高いＧａＮ系半導体レーザを必要とする光記録装置、光ディスプレイ（レーザディスプレイ）装置等の光源として有用である。また、本発明は、レーザ加工、医用等への応用にも有用である。さらに、本発明をチャネル領域などの活性領域を備える他の窒素化合物系半導体装置に適用すれば、チャネルを低欠陥領域に形成するため、信頼性の高いデバイスを実現することもできる。
本発明は、光情報処理やディスプレイに用いられ得る半導体レーザなどの窒素化合物系半導体装置およびその製造方法に関する。
窒化ガリウム（ＧａＮ）をはじめとするＩＩＩ−Ｖ族窒素化合物系半導体材料（ＡｌxＧａyＩｎ1-x-yＮ（０≦ｘ≦１、０≦ｙ≦１））を用いて作製される青紫色半導体レーザは、光ディスク装置による超高密度記録を実現するためのキーデバイスであり、現在、実用レベルに達しつつある。青紫色半導体レーザの高出力化は、光ディスクの高速書き込みを可能にするのみならず、レーザディスプレイへの応用など、新たな技術分野の開拓に必須の技術である。青紫色半導体レーザの従来例は、例えば、非特許文献１に開示されている。
近年、窒素化合物系半導体装置を製造するために必要な基板として、ＧａＮ基板が有力視されている。ＧａＮ基板は、従来から用いられてきたサファイア基板と比べ、結晶の格子整合や放熱性という点で優れているからである。また、サファイア基板が絶縁物であるのに対して、ＧａＮ基板は導電性を有することも利点の１つである。すなわち、ＧａＮ基板の裏面側にも電極を形成し、ＧａＮ基板を横切る方向に電流が流れる構造を採用することが可能になる。導電性を有するＧａＮ基板の裏面に電極を形成すれば、個々の半導体装置のサイズ（チップ面積）を縮小することが可能になり、チップ面積を縮小すると、１枚のウェハから作製され得るチップの総数が増加するため、製造コストを低くすることができる。
ＧａＮ基板は、例えば以下のようにして作製される。まず、ＭＯＶＰＥ法により、サファイア基板上にＧａＮ単層膜を成長させる。その後、ハイドライドＶＰＥ（ＨＶＰＥ）などの方法により、ＧａＮ単層膜上にＧａＮの厚膜を成長させ、その後、サファイア基板を剥離する。
このようにして得られたＧａＮ基板には、５×１０7ｃｍ-2程度の転位（刃状転位、らせん転位、混合転位）が存在する。この転位密度では、信頼性の高い半導体レーザを得ることが困難である。また、ＨＶＰＥなどの方法によって作製されたＧａＮ基板の最表面には、ピットやヒロック等が存在しており、そのために、０．１ｍｍ程度の凹凸が生じる場合もある。ＧａＮ基板主面の凹凸は、フォトリソグラフィ工程などの障害となり、デバイスの製造歩留まりを低下させる。
このような基板主面における凹凸を解消するためには、基板主面を研磨して平坦化することが必要となる。ＧａＮは、薬品への耐性が高いため、ケミカル・ポリッシングによる平坦化は困難であり、メカニカル・ポリッシングが主に行われている。その結果、ＧａＮ基板表面にスクラッチ傷が発生するとともに、ダメージが結晶の表面近傍に残りやすい。
また、基板表面に加工歪みが残りやすく（残留歪み）、しかも歪みに面内分布が生じてしまう。ＡＦＭ（原子間力顕微鏡）で観察した結果、傷は数十μｍ程度の深さであり、５０μｍ角エリアで評価したＲＭＳ（二乗平均粗さ）値は１．６ｎｍであった。こうしたＧａＮ基板の主面上にＧａＮ結晶をそのまま成長した場合、結晶表面はスクラッチ傷の影響を大きく受けてしまうという課題がある。
ＧａＮ基板上に成長させた窒素化合物系半導体層における転位密度を、ＧａＮ基板の転位密度よりも低減するため、選択横方向成長（ＥＬＯ：Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ）が用いられている。以下、図１２（ａ）から（ｄ）を参照しながら、選択横方向成長を説明する。
まず、図１２（ａ）に示すように、ＧａＮ基板１００１を用意し、その主面にＳｉＯ2からなるマスク層１００３を形成する。マスク層１００３には、基板主面のうち結晶成長のシードとして機能する領域を選択的に露出させるストライプ状の開口部が形成されている。
次に、図１２（ｂ）に示すように、ＭＯＶＰＥ法による選択横方向成長を行ない、マスク層１００３の各開口部からｎ−ＧａＮ層１００２を成長させる。このとき、マスク層１００３上にはＧａＮ結晶が成長しにくい条件を採用するが、マスク層１００３上にも他結晶ＧａＮが析出する場合がある。ＧａＮ基板１００１は、通常、ｎ型伝導性を有しやすく、ＧａＮ基板上には、窒化ガリウムの原料ガスとともに、モノシラン（ＳｉＨ4）やジシラン（Ｓｉ2Ｈ6）を供給することにより、ｎ型導電性を有するＧａＮ層１００２が形成される。
図１２（ｃ）に示すように、ｎ−ＧａＮ層１００２の成長を続けると、図１２（ｄ）に示すように、隣接するｎ−ＧａＮ層１００２が結合して１つの層を形成することになる。
上記の方法によって形成されたｎ−ＧａＮ層１００２は、転位密度が７×１０5ｃｍ-2まで以下に低減された領域を含む。このように転位の少ない領域の上部にデバイス構造を形成すると、信頼性を向上させることが可能となる。ただし、マスク層１００３の上に図１２（ｂ）に示すように多結晶ＧａＮが析出すると、図１２（ｃ）に示すように、結晶性悪化領域１００４が形成される。
特許文献１は、更に転位密度を低減するため、マスク層をストライプ状の凹部に形成し、その上にエアギャップを設けた半導体装置を開示されている。図１３は、凹部がマスク層１０３で覆われたｎ−ＧａＮ基板１０１と、ストライプ状リッジ部から成長したｎ−ＧａＮ層１０３とを備える構造を示している。ｎ−ＧａＮ層１０３は、相対的に転位密度の低減された低転位領域１０４と、相対的に転位密度の高い高転位領域１０５とを含んでいる。電流注入領域などを規定するリッジストライプ１０６は、ｎ−ＧａＮ層１０２における低転位領域１０４上に配置される。
特開２００２−９００４号公報 ジャパニーズ・ジャ−ナル・オブ・アプライド・フィジクス（Jｐｎ.J.Ａｐｐｌ.Ｐｈｙｓ.）、第３９巻、ｐ．Ｌ６４８ （２０００年）
特許文献１に開示されている半導体レーザによれば、マスク層上に析出する多結晶ＧａＮに起因した結晶性の悪化を抑制することができるが、しかし、ＧａＮ基板の裏面に電極を設ける構造を採用した場合、図１２に示す方法で形成した構造を用いた場合と同様に、電極間に印加する電圧を大きくしないと、必要なレーザ発振を実現しにくいことがわかった。
本発明は、上記の事情を鑑みてなされたものであり、その主たる目的は、信頼性の高い窒素化合物半導体装置を歩留まり良く提供することにある。
本発明の窒素化合物系半導体装置は、導電性を有する基板構造物と、前記基板構造物に支持された半導体積層構造物とを備えた窒素化合物系半導体装置であって、前記基板構造物の主面は、窒素化合物系半導体の縦方向成長の種結晶として機能する少なくとも１つの縦方向成長領域と、前記縦方向成長領域上に成長した窒素化合物半導体の横方向成長を可能とする複数の横方向成長領域とを有しており、前記基板構造物の主面に平行な第１方向における前記縦方向成長領域のサイズの総和をΣＸ、前記第１方向における前記複数の横方向成長領域のサイズの総和をΣＹとしたとき、ΣＸ／ΣＹ＞１．０の関係が成立する。
好ましい実施形態において、前記基板構造物は、Ａｌx1Ｇａy1Ｉｎz1Ｎ（ｘ１＋ｙ１＋ｚ１＝１、ｘ１≧０、ｙ１≧０、ｚ１≧０）結晶から形成されており、前記半導体積層構造物は、前記基板構造物の主面における前記縦方向成長領域から成長したＡｌx2Ｇａy2Ｉｎz2Ｎ（ｘ２＋ｙ２＋ｚ２＝１、ｘ２≧０、ｙ２≧０、ｚ２≧０）結晶層を含んでいる。
好ましい実施形態において、前記基板構造物は、Ａｌx1Ｇａy1Ｉｎz1Ｎ（ｘ１＋ｙ１＋ｚ１＝１、ｘ１≧０、ｙ１≧０、ｚ１≧０）結晶から形成された基板本体と、前記基板本体の上面に形成され、表面が前記基板構造物の主面として機能するＡｌx3Ｇａy3Ｉｎz3Ｎ（ｘ３＋ｙ３＋ｚ３＝１、ｘ３≧０、ｙ３≧０、ｚ３≧０）結晶層とを含んでおり、前記半導体積層構造物は、前記基板構造物の主面における前記縦方向成長領域から成長したＡｌx2Ｇａy2Ｉｎz2Ｎ（ｘ２＋ｙ２＋ｚ２＝１、ｘ２≧０、ｙ２≧０、ｚ２≧０）結晶の層を含んでいる。
好ましい実施形態において、前記基板構造物の主面における前記縦方向成長領域および横方向成長領域は、前記第１方向に垂直な方向にストライプ状に延びている。
好ましい実施形態において、前記基板構造物の主面における前記縦方向成長領域は、前記基板構造物の主面に存在するストライプ状リッジ部によって規定されている。
好ましい実施形態において、前記基板構造物の主面を覆うマスク層を更に備えており、前記マスク層は、前記縦方向成長領域に対応する位置に設けられた少なくとも１つのストライプ状の開口部と、前記横方向成長領域に対応する位置に設けられたマスク部とを有している。
好ましい実施形態において、前記マスク層の開口部の面積は、前記マスク層のマスク部の面積の１．０倍より大きい。
好ましい実施形態において、前記半導体積層構造物は、前記Ａｌx2Ｇａy2Ｉｎz2Ｎ結晶層のバンドギャップよりも小さなバンドギャップを有する活性層を含み、前記活性層の一部にキャリアを注入するための電流狭窄構造を更に備えている。
好ましい実施形態において、前記電流狭窄構造は、前記基板構造物の主面における前記横方向成長領域の真上に位置している。
好ましい実施形態において、前記Ａｌx3Ｇａy3Ｉｎz3Ｎ層は、各構成元素のモル比率ｘ３、ｙ３、およびｚ３の少なくとも１つが層厚方向に変化する構造を有している。
好ましい実施形態において、前記Ａｌx3Ｇａy3Ｉｎz3Ｎ層は多層構造を有している。
本発明による窒素化合物系半導体装置の製造方法は、窒素化合物系半導体の縦方向成長の種結晶として機能する複数の縦方向成長領域と、前記縦方向成長領域上に成長した窒素化合物半導体の横方向成長を可能とする複数の横方向成長領域とを主面に有する基板構造物を用意する工程であって、前記基板構造物の主面に平行な第１方向における各縦方向成長領域のサイズをＸ、前記第１方向における各横方向成長領域のサイズをＹとしたとき、Ｘ／Ｙ＞１．０の関係が成立する基板構造物を用意する工程（Ａ）と、前記基板構造物の主面上に窒素化合物系半導体層を成長させる工程（Ｂ）とを包含する窒素化合物系半導体装置の製造方法。
好ましい実施形態において、前記工程（Ａ）は、Ａｌx1Ｇａy1Ｉｎz1Ｎ（ｘ１＋ｙ１＋ｚ１＝１、ｘ１≧０、ｙ１≧０、ｚ１≧０）結晶から形成されたウェハを前記基板構造物として用意する工程を含み、前記工程（Ｂ）は、前記窒素化合物系半導体層として機能するＡｌx2Ｇａy2Ｉｎz2Ｎ（ｘ２＋ｙ２＋ｚ２＝１、ｘ２≧０、ｙ２≧０、ｚ２≧０）結晶層を前記基板構造物の主面における前記縦方向成長領域から成長させる工程を含む。
好ましい実施形態において、前記工程（Ａ）は、Ａｌx1Ｇａy1Ｉｎz1Ｎ（ｘ１＋ｙ１＋ｚ１＝１、ｘ１≧０、ｙ１≧０、ｚ１≧０）結晶から形成されたウェハを基板本体として用意する工程（ａ１）と、表面が前記基板構造物の主面として機能するＡｌx3Ｇａy3Ｉｎz3Ｎ（ｘ３＋ｙ３＋ｚ３＝１、ｘ３≧０、ｙ３≧０、ｚ３≧０）結晶層を前記基板本体の上面に成長させる工程（ａ２）とを含み、前記工程（Ｂ）は、前記窒素化合物系半導体層として機能するＡｌx2Ｇａy2Ｉｎz2Ｎ（ｘ２＋ｙ２＋ｚ２＝１、ｘ２≧０、ｙ２≧０、ｚ２≧０）結晶層を前記基板構造物の主面における前記縦方向成長領域から成長させる工程を含む。
好ましい実施形態において、前記基板構造物の主面における前記縦方向成長領域および横方向成長領域は、前記第１方向に対して垂直な方向にストライプ状に延びている。
好ましい実施形態において、前記基板構造物の主面における前記縦方向成長領域は、前記基板構造物の主面に存在するストライプ状リッジ部によって規定されている。
好ましい実施形態において、前記工程（Ａ）は、前記縦方向成長領域を規定するパターンを有するレジストマスクで前記基板構造物の主面を覆う工程と、前記基板構造物の主面のうち前記レジストマスクで覆われていない部分を選択的にエッチングする工程とを含む。
好ましい実施形態において、前記基板構造物の主面を覆うマスク層を更に備えており、前記マスク層は、前記縦方向成長領域に対応する位置に設けられた少なくとも１つのストライプ状の開口部と、前記横方向成長領域に対応する位置に設けられたマスク部とを有している。
好ましい実施形態において、前記マスク層の開口部の総面積は、前記マスク層のマスク部の面積の１．０倍より大きい。
好ましい実施形態において、前記窒素化合物系半導体層、および、前記窒素化合物半導体層上に積層された他の半導体層を有する半導体積層構造物を形成する工程（Ｃ）を含み、前記工程（Ｃ）は、前記Ａｌx2Ｇａy2Ｉｎz2Ｎ結晶層のバンドギャップよりも小さなバンドギャップを有する活性層を形成する工程（ｃ１）と、前記活性層の一部にキャリアを注入するための電流狭窄構造を形成する工程（ｃ２）とを含む。
好ましい実施形態において、前記工程（ｃ２）は、前記基板構造物の主面における前記横方向成長領域の真上に前記電流狭窄構造を配置する工程を含む。
好ましい実施形態において、前記工程（ａ２）は、前記Ａｌx3Ｇａy3Ｉｎz3Ｎ層における各構成元素のモル比率ｘ３、ｙ３、およびｚ３の少なくとも１つを層厚方向に変化させる工程を含む。
好ましい実施形態において、前記Ａｌx3Ｇａy3Ｉｎz3Ｎ層は多層構造を有している。
好ましい実施形態において、前記工程（ａ２）は、前記Ａｌx3Ｇａy3Ｉｎz3Ｎ層の成長途中に成長温度を変化させる工程を含む。
好ましい実施形態において、ＸおよびＹの少なくとも一方は、ウェハ状態にある前記基板構造物の主面における位置に応じて変化している。
本発明によれば、基板主面を横切るように流れる電流に対する電気抵抗が低減されるため、選択横方向成長法を用いて製造される窒素化合物系半導体装置の信頼性および製造歩留まりを向上させることができる。
以下、図面を参照しながら、本発明の窒素化合物系半導体装置の実施形態を説明する。
下記の各実施形態では、ＭＯＶＰＥ法を用いて窒素化合物半導体を成長させているが、本発明で用いることのできる結晶成長方法は、ＭＯＶＰＥに限定されず、ハイドライド気相成長法（Ｈ−ＶＰＥ法）および分子線エピタキシー法（ＭＢＥ法）を含む公知の窒素化合物半導体成長方法を広く用いることできる。
（実施形態１）
まず、図１を参照する。図１は、本実施形態における窒素化合物系半導体装置の断面を模式的に示している。
図１の半導体装置は、複数のストライプ状リッジ部が主面に形成されたＧａＮ基板１０１と、ＧａＮ基板１０１上に成長したｎ−ＧａＮ層１０２とを有している。現実の半導体装置では、通常、ｎ−ＧａＮ層１０２の上にも窒素化合物系半導体層が積層されることになる。ただし、図１におけるｎ−ＧａＮ層１０２をトランジスタなどのチャネル層として用いる場合は、ｎ−ＧａＮ層１０２の上にゲート絶縁膜や配線構造が形成されることになる。
図２を参照して、ＧａＮ基板１０１の構成をより詳しく説明する。図２（ａ）は、窒素化合物系半導体装置におけるＧａＮ基板１０１の主面を示す上面図であり、図２（ｂ）は、そのＢ−Ｂ'線断面図である。図２に示されるように、ＧａＮ基板１０１の主面に形成されたリッジ部の上面は、窒素化合物系半導体の縦方向成長の種結晶（シード）として機能する「縦方向成長領域」である。また、凹部は、リッジ部の上面（縦方向成長領域）から成長する窒素化合物半導体の横方向成長を可能とする「横方向成長領域」である。本実施形態における縦方向成長領域および横方向成長領域は、図２（ａ）に示されるように、基板主面に平行な矢印Ａの方向（第１方向）に交互に周期的に配列されている。ＧａＮ基板１０１の両端部１０１ａ、１０１ｂは、ＧａＮウェハを切断またはへき開することによって形成された面である。１枚のＧａＮウェハ上に同一サイズの「縦方向成長領域」および「横方向成長領域」を周期的に配置したとしても、ＧａＮウェハから多数のチップ基板に分割すると、ＧａＮ基板１０１の両端部１０１ａ、１０１ｂに位置する「縦方向成長領域」または「縦方向成長領域」のサイズは、通常、ＧａＮ基板１０１の両端部１０１ａ、１０１ｂ以外の領域に位置する「縦方向成長領域」または「縦方向成長領域」のサイズに比べて小さくなる。
ここで、矢印Ａの方向（第１方向）における各縦方向成長領域のサイズをＸ、第１方向における各横方向成長領域のサイズをＹとする。また、１つの半導体装置における複数の縦方向成長領域のサイズＸの総和をΣＸと表記し、１つの半導体装置における複数の横方向成長領域のサイズＹの総和をΣＹと表記する。本実施形態では、ΣＸ/ΣＹ＞１．０の関係が成立するようにｎ−ＧａＮ基板１０１の主面が加工されている。本実施形態における縦方向成長領域および横方向成長領域は、第１方向に垂直な方向（第２方向）にストライプ状に延びているため、矢印Ａの方向（第１方向）におけるサイズを「幅」と称する場合がある。
図２に示すようなｎ−ＧａＮ基板１０１の主面における凹凸構造は、公知のフォトリソグラフィおよびエッチング技術によって形成できる。本実施形態では、まず略平坦な主面を有するｎ−ＧａＮ基板１０１を用意し、このｎ−ＧａＮ基板１０１の主面をレジスト層で覆う。次に、ストライプパターンを有するフォトマスクを用いてレジスト層の露光工程を行った後、現像工程を行うことにより、ストライプ状開口部を有するレジストマスク（不図示）を形成する。この後、ｎ−ＧａＮ基板１０１の主面のうちレジストマスクで覆われていない部分を選択的にエッチングすることにより、図２に示す凹部をｎ−ＧａＮ基板１０１の主面に形成する。その後、レジストマスクは除去される。
本実施形態におけるｎ−ＧａＮ基板１０１の主面は、（０００１）面である。本実施形態では、凹部の幅（第１方向におけるサイズ）Ｙが約１０μｍ、リッジ部の幅（第１方向におけるサイズ）が約７μｍとなるように、レジストマスクのパターンを規定している。
レジストマスクを除去した後、プラズマＣＶＤ法により、ＳｉＮx層を基板主面上に堆積する。その後、ＳｉＮx層で覆われた基板１０１上に平坦化のためのレジストを堆積する。続いて、ｎ型ＧａＮ基板１０１の頂面（リッジ部の上面）が露出するまでレジストおよびＳｉＮx層のエッチバックを行なうことにより、凹部にのみＳｉＮx層からなるマスク層１０３を形成する。その後、残存するレジストを有機溶剤等によって除去する。
上記の方法によれば、マスク層１０３で基板主面の凹部のみを選択的に覆うことが可能であり、露出するリッジ部の上面は、結晶成長のシードとして機能することになる。このマスク層１０３は、以下に説明する窒素化合物系半導体の選択横成長工程時において選択成長用マスクとして機能する。このため、マスク層１０３は、その表面に窒素化合物系半導体の成長が生じにくい材料から形成されることが好ましい。
次に、図２に示す構造を有するｎ−ＧａＮ基板１０１をＭＯＶＰＥ装置の成長チャンバ内に挿入した後、ＭＯＶＰＥ法により、１０５０℃でリッジ部の上面（シード部）からｎ型ＧａＮ層１０２を成長させる。本実施形態では、ｎ型のドーパントとしてＳｉＨ4を用いる。ＧａＮ層１０２は、リッジ部上で縦方向（基板主面に垂直な方向）に成長するとともに、基板主面に平行な方向（横方向）にも成長し、マスク層１０３が存在する凹部の上方へ延びてゆく。
上記の選択成長により、リッジ部の上面から成長したＧａＮ結晶は、隣接するリッジ部の上面から成長したＧａＮ結晶と接触し、全体として、１つのｎ−ＧａＮ層１０２を形成することになる。
図１に示すように、ｎ−ＧａＮ層１０２で主面が覆われた状態のｎ−ＧａＮ基板１０１は、基板主面の凹部とｎ−ＧａＮ層１０２とによって形成された複数のエアギャップを備えている。エアギャップは、ストライプ状リッジ部が延びる方向に沿ってストライプ状に配列される。
前述したように、各リッジ部から成長した個々のｎ−ＧａＮ結晶は、エアギャップの略中心位置において合体している。なお、ｎ−ＧａＮ結晶が成長するとき、結晶のａ軸方向（横方向）の成長レートおよびｃ軸方向（縦方向）の成長レートは、ＧａＮ結晶にドープする不純物濃度を調節することにより、制御することが可能である。
ｎ−ＧａＮ層１０２には、図１に示されるように、相対的に転位密度が低い低転位領域１０４、および、相対的に転位密度が高い高転位領域１０５が含まれている。高転位領域１０５は、基板主面のリッジ部上に位置し、低転位領域１０４は、エアギャップ上に位置する。エアギャップの一部には、マスク層１０３上に成長した多結晶ＧａＮ１０７が存在する場合がある。ｎ−ＧａＮ層１０２を形成するための選択成長を行なうとき、窒素化合物系半導体の結晶がマスク層１０３上には成長しにくい条件を採用するが、多結晶ＧａＮ１０７が部分的に形成されることがある。このような多結晶ＧａＮ１０７の成長レートが低いか、あるいは、基板主面における凹部の深さが充分に大きいと、ｎ−ＧａＮ層１０２の形成は多結晶ＧａＮ１０７によって阻害されない。
図１に示す例では、ｎ−ＧａＮ層１０２のうち低転位領域１０４の上にリッジストライプ１０６が配置される。リッジストライプ１０６は、下地である低転位領域１０４と同様に転位密度が低く、結晶性に優れた半導体領域である、リッジストライプ１０６は、結晶性が特に優れていることが要求される、半導体装置の活性領域として用いられる。
次に、図３（ａ）から（ｄ）を参照しながら、ｎ−ＧａＮ層１０２の成長をより詳細に説明する。図３（ａ）から（ｄ）では、ウェハ状基板のうち、最終的に図１の半導体装置に用いられる部分のみが示されている。
まず、図３（ａ）に示すように、主面に凹部が形成され、凹部の底面および側面がマスク層１０３で覆われたｎ−ＧａＮ基板１０１を用意し、ＭＯＶＰＥ装置のチャンバ内に挿入する。図３（ａ）に示すｎ−ＧａＮ基板１０１は、図２（ａ）に示すｎ−ＧａＮ基板１０１に相当している。
この後、ｎ−ＧａＮ基板１０１の主面に対し、５００〜１１００℃程度の熱処理（サーマルクリーニング）を行なう。この熱処理は、例えば７５０℃で１分以上、望ましくは５分以上行なう。この熱処理を行なっている間、窒素原子（Ｎ）を含むガス（Ｎ2、ＮＨ3、ヒドラジンなど）をチャンバ内に流すことが好ましい。
熱処理後、ＭＯＶＰＥ法により、１０５０℃程度の温度でｎ−ＧａＮ層１０２をリッジ部上に選択的に成長させる。図３（ｂ）は、成長途中のｎ−ＧａＮ層１０２を示している。この段階では、各リッジ部上に成長したｎ−ＧａＮ結晶がストライプ形状を有しており、それらは連結して一枚の層を形成していない。その後、図３（ｃ）に示すように、更にｎ−ＧａＮ結晶の成長を続けると、図３（ｄ）に示すように、１層のｎ−ＧａＮ層１０２を形成することができる。
このように、図３（ａ）に示すリッジ部または凹部が形成されたｎ−ＧａＮ基板１０１上に、ＭＯＶＰＥ法によってｎ−ＧａＮ結晶１０２を成長させると、マスク層１０３で覆われた領域にはＧａＮのエピタキシャル成長は生じず、マスク層１０３の開口部を介して露出したｎ−ＧａＮ基板１０１のリッジ部（シード部）上に選択的なエピタキシャル成長が進行する。シード部として機能する結晶面は、基板主面と同一の（０００１）面であり、各々が約７μｍ程度の幅を有するストライプ形状を有している。
このようにしてｎ−ＧａＮ結晶の選択横成長を行なうとき、図３（ｂ）に示すように多結晶ＧａＮ１０７が凹部のマスク層１０３上に析出する場合がある。特に、結晶形成前に行なう熱処理（サーマルクリーニング）により、凹部のマスク層１０３上にＧａやＧａＮのドロップレットが付着すると、それを起点として多結晶ＧａＮ１０７がマスク層１０３上にも成長しやくなる。しかし、マスク層１０３上に成長する多結晶ＧａＮ１０７はリッジ部の高さに比べて小さいため、リッジ部上面から横方向に成長するｎ−ＧａＮ結晶１０２の結晶性には悪い影響を与えることはない。この観点からは、凹部の深さは、５００ｎｍ以上に設定されることが好ましい。
現在入手可能なｎ−ＧａＮ基板１０１における転位密度は、５×１０6ｃｍ-2程度であるが、ｎ−ＧａＮ層１０２のうち、横方向成長（ラテラル成長）によって形成された部分では、その転位密度を基板の転位密度に比べて１桁以上低減することができる。その結果、形成する半導体装置の信頼性を大きく向上させることが可能になる。また、図３（ａ）から（ｄ）に示す工程を行なうことにより、ｎ−ＧａＮ基板１０１の主面に存在していたスクラッチ傷の影響を低減することもできる。ｎ−ＧａＮ基板１０１の主面には、通常、研磨による多数のスクラッチ傷（深さ：数十ｎｍ程度）がランダムに存在している。このため、ｎ−ＧａＮ基板１０１の主面上にＧａＮ結晶をそのまま成長した場合、ＧａＮ結晶層には、スクラッチ傷の影響によって大きなうねりが生じてしまう。しかし、本実施形態のように、ＧａＮ基板１０１にストライプ状の凹部（エアギャップ部）を形成しておけば、その部に成長するＧａＮ結晶はスクラッチ傷による影響を受けないですむ。また、リッジ部では、基板主面に存在する凹凸の影響を受けやすいが、横方向成長（ラテラル成長）部では、そのような影響は受けにくくなる。これらの効果により、図３（ａ）から（ｄ）に示す方法は、ＧａＮ結晶表面の平坦性を大きく改善できる。
前述したように、本実施形態では、ΣＸ／ΣＹを１．０より大きく、好ましくは２．０より大きく、更に好ましくは３より大きく設定している。このことにより得られる効果を以下に説明する。
まず、図４（ａ）から（ｃ）を参照する。図４（ａ）は、シード部の幅Ｘと電圧との関係を示すグラフであり、図４（ｂ）および（ｃ）は、ΣＸ／ΣＹと電圧との関係を示すグラフである。図４（ｂ）と図４（ｃ）との違いは、横軸のスケールと範囲にある。
図４からわかるように、ｎ−ＧａＮ基板１０１の主面において結晶成長のシード部（縦方向成長領域）の各幅Ｘを大きくし、かつ、凹部（横方向成長領域）の各幅Ｙを小さくすると、同一電流を得るために必要な印加電圧を低減することができる。これは、ΣＸ／ΣＹを大きくするにつれ、基板主面のうち、縦方向に電流を流すことのできる領域の面積が増大するためである。電流が流れる領域の面積が増大すると、抵抗が低下するため、電極間に同じ大きさの電流を流すときに必要となる印加電圧を小さくできる。
例えば、半導体レーザの動作電流を１００ｍＡに設定したとき、基板主面の抵抗に起因する電圧の増加分を０．０１Ｖ以下に抑えるためには、シード部幅を６μｍ以上に設定すればよい。この電圧増加分が０．０１Ｖ以下であれば、半導体レーザの信頼性低下を回避できる。なお、ｎ−ＧａＮ層１０２における各横方向成長部分の幅（ウィング幅）は、６μｍ以上であることが望ましい。したがって、横方向成長部分を左右対称に形成する場合は、凹部の幅Ｙは１２μｍ程度に設定することが好ましい。ただし、図５に示すような非対称な横方向成長を実行すれば、一方の横方向成長部分の幅を実効的に拡大できるため、ウィング幅を低減せずに、凹部の幅を小さくすることが可能である。
なお、電気抵抗の観点からは、ｎ−ＧａＮ基板１０１とｎ−ＧａＮ層１０２との間に存在するエアギャップ（凹部）の数を可能な限り少なくすることが好ましい。したがって、エアギャップは、転位密度の低下が必要とされる部分（電流狭窄構造）の真下のみに形成することが好ましい。このように、１つの半導体レーザ素子中に１つのエアギャップを設ける場合は、ΣＸ／ΣＹは、１．０より大きく、３０以下の範囲に含まれるような大きな値を有することになる。本発明者の検討によると、ΣＸ／ΣＹは、２以上に設定することがより好ましく、３以上に設定することが更に好ましい。１つの半導体装置に含まれる１つの基板に単一の横方向成長領域を形成し、その両側に２つの縦方向成長領域を形成する場合、ΣＸ／ΣＹを６以上（例えば９以上）に設定することができる。図４（ｃ）からわかるように、ΣＸ／ΣＹを大きくするほど、印加電圧を低下させることができるので好ましい。
ＧａＮ基板の表面には、前述したようにスクラッチ傷が存在しているため、従来、縦方向成長領域のサイズＸは可能な限り小さく設定すべきとする技術常識が存在した。また、縦方向成長領域上に成長した結晶領域の結晶性が相対的に悪いため、そのサイズＸが大きくなるほど、横方向成長領域上に成長する結晶領域に悪影響が及びやすくなると考えられていた。しかしながら、本願発明者の実験によると、縦方向成長領域のサイズＸを大きくしても、横方向成長領域上に成長する結晶領域の結晶性は劣化しないことがわかった。これは、ｎ−ＧａＮ層１０２と同種（ホモ）材料であるＧａＮ基板１０１を用いているため、両者の間に応力（歪）がほとんど発生しないためであると考えられる。すなわち、部分的に転位密度を低下させるための横方向成長を行なっても、縦方向成長領域に発生した転位が横方向成長領域上の低転位部へ回り込む量を大幅に低減することができる。特に、本実施形態で用いるＧａＮ基板１０１の転位密度は１０7ｃｍ-2以下に低減されているため、低転位領域への転位の回り込みをより大きく低減することができる。このため、電流狭窄構造が形成されるべき領域の真下に一意する領域に限定してエアギャップ部を形成することが可能となる。
このように、電流狭窄構造を形成する必要のない領域にエアギャップ部を形成しないようにするか、仮に形成しても、その形成領域の面積を小さくすることにより、不要なエアギャップ領域を減らすことが好ましい。不要なエアギャップを減らすことにより、基板と半導体積層構造との間における密着性を大きく向上させることができる。その結果、ウェハのへき開を行なうとき、スクライブ線を引く際に発生していたエアギャップ部の潰れを抑制し、スクライブ線を基板構造物内部まで均一に引くことが可能となる。これにより、研磨工程・実装工程時に発生する基板からの半導体積層構造の剥離を低減するとともに、へき開性を改善でき、歩留まり向上を実現できる。
本実施形態および以下の実施形態では、ｎ−ＧａＮ基板を用いているが、半導体積層構造を支持する基板構造体としては、ｎ−ＧａＮ基板に代えて、Ａｌx1Ｇａy1Ｉｎz1Ｎ（ｘ１＋ｙ１＋ｚ１＝１、ｘ１≧０、ｙ１≧０、ｚ１≧０）結晶から形成された基板構造物を広く用いることができる。また、その上に選択横方向成長によって形成する窒素化合物半導体層も、ｎ−ＧａＮ層に限定されず、Ａｌx2Ｇａy2Ｉｎz2Ｎ（ｘ２＋ｙ２＋ｚ２＝１、ｘ２≧０、ｙ２≧０、ｚ２≧０）結晶層であってもよい。
本実施形態では、マスク層１０３が凹部の底面および側面の両方を被覆しているが、凹部の底面のみを被覆していても良い。また、ＳｉＮxに代えて、他の誘電体または非晶質絶縁物を用いてマスク層を形成しても良い。例えば、ＳｉＯ2、ＳｉＯＮ、Ａｌ2Ｏ3、ＡｌＯＮ、ＴｉＯ2、ＺｒＯ2、Ｎｂ2Ｏ5から形成したマスク層を用いても、選択横方向成長が可能である。
なお、凹部の底面をマスク層で覆わない場合でも、凹部の底面上に窒素化合物半導体の結晶が成長することを抑制することが可能になる場合がある。したがって、凹部の底面はマスク層で覆うことが好ましいが、覆うことは不可欠ではない。更に、図１２を参照して説明した従来の構成を有する基板を用いる場合でも、本発明は有効である。すなわち、図１２に示す基板においても、ΣＸ／ΣＹを１．０より大きく、好ましくは２．０より大きく、更に好ましくは３より大きく設定することにより、基板主面を電流が横切るときの抵抗を低減できる効果が得られる。
以上に説明したことは、以下の各実施形態でも成立する。
（実施形態２）
次に、図６を参照しながら、本発明による窒素化合物系半導体装置の第２の実施形態を説明する。図６は、本実施形態に係る窒素化合物半導体レーザの断面構造を模式的に示している。
図示されている半導体レーザは、ストライプ状に延びる凹部が主面に形成されたｎ−ＧａＮ基板１０１と、ＧａＮ基板１０１上に成長した半導体積層構造とを備えている。半導体積層構造の最下層は、ｎ−ＧａＮ基板１０１上に成長させられたｎ−ＧａＮ層１０２である。本実施形態におけるｎ−ＧａＮ基板１０１およびｎ−ＧａＮ層１０２は、前述した実施形態１におけるｎ−ＧａＮ基板１０１およびｎ−ＧａＮ層１０２と同様にして作製されたものである。
上記の半導体積層構造は、ｎ−ＧａＮ層１０２の上に、ｎ−ＡｌＧａＮ型ＧａＮ超格子コンタクト層２０１、ｎ−ＡｌＧａＮ型ＧａＮ超格子クラッド層２０２、ｎ−ＧａＮ光ガイド層２０３、多重量子井戸（ＭＱＷ）活性層２０４、ｐ−ＧａＮ光ガイド層２０５、ｐ−ＡｌＧａＮ型ＧａＮクラッド層２０６、およびｐ−ＧａＮコンタクト層２０７を、この順序で積層することによって作製されていている。これらの窒素化合物系半導体層は、ＭＯＶＰＥ法により、好適に成長させられる。
ｐ−ＧａＮコンタクト層２０７およびｐ−ＡｌＧａＮ型ＧａＮクラッド層２０６は、リッジストライプを形成するように加工されている。リッジストライプの幅（ストライプ幅）は、２μｍ程度である。半導体積層構造の上面は、リッジストライプの上に位置するストライプ状開口部を有する絶縁膜２０９によって覆われている。絶縁膜２０９の開口部を介して、ｐ−ＧａＮコンタクト層２０７の上面の一部はｐ電極２０８と接触している。なお、ｎ−ＧａＮ基板１０１の裏面にはｎ電極２１０が設けられている。
上記のリッジストライプの形状および位置、厳密には、絶縁膜２０９の開口部の形状および位置は、活性層２０４の電流（キャリア）注入領域を規定する。本実施形態では、ｎ−ＧａＮ層１０２における低転位領域の真上に絶縁膜２０９の開口部が配置されている。このため、ｐ電極２０８とｎ電極２１０との間に所定レベルの電圧を印加すると、電極２０８、２１０から注入されたキャリアは、ＭＱＷ活性層２０４のうち、基板主面の凹部（エアギャップ）の真上に位置する領域を選択的に流れることになる。半導体積層構造のうち、基板主面の凹部（エアギャップ）の真上に位置する部分は、他の部分に比べて転位や欠陥の密度が低い。なお、エアギャップの真上であっても、ｎ−ＧａＮ層１０２における合体部のボイド（結合物）２１１の真上を避けるようにリッジストライプを配置することが好ましい。図６に示すように、このボイド２１１からは、その真上に向かって転位が走っている。
本実施形態の半導体レーザによれば、ｎ電極２１０とｐ電極２０８間に電圧を印加すると、ＭＱＷ活性層２０４に向かってｐ電極２０８から正孔が、ｎ電極２１０から電子が注入される。その結果、ＭＱＷ活性層２０４で利得を生じ、およそ４００ｎｍ付近の波長域でレーザ発振が生じる。本実施形態では、１つの凹部を電流狭窄構造の下方に配置し、ΣＸ／ΣＹを１．０〜３０の範囲内に設定している。具体的には、図６に示すサイズＸ１＋Ｘ２の値を１２０〜４００μｍ程度に設定し、サイズＹを２０〜４０μｍ程度に設定している。このため、ΣＸ／ΣＹ＝（Ｘ１＋Ｘ２）／Ｙは、６以上１０以下の範囲にある。このようにして本実施形態では、従来に比べて格段に低い抵抗で注入電流が縦方向に流れるため、電極間に印加する電圧を低減できる。
なお、本実施形態でも、エアギャップ上に位置する半導体中の転位密度をＧａＮ基板１０１に存在する転位密度よりも１桁以上低減するとともに、ＧａＮ基板１０１の主面に存在するスクラッチ傷の影響を大きく低減できる。
本実施形態に係る窒素化合物系半導体装置は、リッジストライプなどの電流狭窄構造を備える半導体レーザであるが、本発明はこれに限定されず、電流狭窄する構造を必要としない発光ダイオード（ＬＥＤ）であってもよい。発光ダイオードの場合でも、エアギャップ部（凹部）のサイズを相対的に小さく設定することにより、基板主面を横切るように電流を流すときにおける電気抵抗を全体として低減する効果が得られる。
なお、本実施形態の半導体レーザでは、図６に示すように、ｐ電極２０８とｎ電極２１０とを基板１０１の異なる側に配置しているが、ｐ電極２０８およびｎ電極２１０を基板１０１に対して同一の側（基板主面側）に配置してもよい。従来のＥＬＯ法による場合、基板主面に平行な方向に流れる電流に対する電気抵抗を低下させるためには、厚膜を形成することが必要であったが、本発明によれば、エアギャップ部分の面積が減少することにより、横方向に流れる電流に対する電気抵抗も全体として低下するため、厚膜に形成に必要であった長い結晶成長時間を短縮でき、製造のスループットが向上する。なお、ｎ電極を基板１０１の裏面に設ける場合でも、裏面全体に設ける必要はなく、図７に示すように、裏面の一部に設けてもよい。
横方向成長によって形成したｎ−ＧａＮ層１０２の結合部２１１にはボイドが存在しており、転位は結合部２１１の近傍に集中して形成されやすい。ｎ−ＧａＮ層１０２の中でも、結合部２１１およびその近傍では、リーク電流が発生しやすい。したがって、半導体レーザのしきい値電流を低下させ、長期信頼性を向上させるためには、結合部２１１を電流が流れない構造を採用することが好ましい。図７の例では、ｎ電極２１０が、結合部２１１に関してリッジストライプ等の電流狭窄構造と同じ側に配置されている。このようにすることにより、電流径路が結合部２１１の近傍に存在する転位を横切らないようにすることが可能になる。
（実施形態３）
次に、図８を参照しながら、本発明による窒素化合物系半導体装置の第３の実施形態を説明する。
本実施形態の構成が図１に示す構成と異なる点は、本実施形態におけるｎ−ＧａＮ基板１０１の表面にＧａＮ層８０１（厚さ１μｍ）が設けられている点にある。具体的には、ｎ−ＧａＮ基板１０１の主面にＧａＮ層８０１を成長させた後、実施形態１について説明した方法により、基板主面にストライプ状リッジが形成されている。
本実施形態におけるリッジ部（レジストのある凸部）の幅Ｘは約２０μｍ、凹部の幅Ｙは約５μｍに設定している。凹部の底面およひ側面は、ＥＣＲスパッタ法または熱ＣＶＤ法によって堆積されたＳｉＯ2からなるマスク層１０３で覆われている。
ｎ−ＧａＮ層１０２の選択横方向成長は、実施形態１について説明した方法と同様にして実行される。本実施形態におけるΣＸ／ΣＹは、８程度に設定されている。
以下、ｎ−ＧａＮ基板１０１上に設けたＧａＮ層８０１の機能を説明する。
ｎ−ＧａＮ基板１０１の主面には、前述の通り、研磨時に発生するスクラッチ傷やダメージが存在する。ＧａＮ基板の主面には、研磨による表面損傷だけではなく、ＧａＮ基板自体を製造する際に生じた結晶配向性のばらつきも存在している。このため、ＧａＮ基板上に直接的にＧａＮ層をエピタキシャル成長させると、得られたＧａＮ層の表面平坦性やモフォロジーが悪化してしまうことがある。このような基板主面の状態に起因する悪影響を低減するため、ＧａＮ基板１０１とｎ−ＧａＮ層１０２との間にＧａＮ層８０１などのバッファ層を挿入することが好ましい。
バッファ層の挿入により、基板構造物の最表面における凹凸が低減され、その結晶表面の平坦性が改善される。また、ＧａＮ基板の主面に存在していた結晶配向性のばらつきによる悪影響も軽減することができる。
ＧａＮ層８０１は、多層構造を有していてもよい。図９は、ｎ−ＧａＮ基板１０１上に５００〜６００℃程度の温度で低温ＧａＮ層１１０１を成長させた後、１０００〜１１００℃の温度で高温ＧａＮ層１１０２を成長させた構造を示している。低温ＧａＮ層１１０１の成長により、ｎ−ＧａＮ基板１０１に内在していた欠陥による影響を低減し、高温ＧａＮ層１１０２により、結晶性を向上させることができる。このため、高温ＧａＮ層１１０２上に成長したｎ−ＧａＮ層１０２の欠陥密度が更に低減される。
図１０は、ドーピング濃度すなわちキャリア濃度が厚さ方向に均一ではないＧａＮ層をＧａＮ基板１０１上に形成した構造を示している。ＧａＮ基板１０１上には、５×１０17ｃｍ-3程度の低キャリア濃度（ＡｌＩｎ）ＧａＮ層１２０１と、１×１０17ｃｍ-3程度の高キャリア濃度（ＡｌＩｎ）ＧａＮ層１２０２とが積層されている。ここで、（ＡｌＩｎ）ＧａＮ層とは、ＧａＮ層、および、ＧａＮ層におけるＧａの少なくとも一部がＡｌまたはＩｎで置換された窒素化合物系半導体の層を示すものとする。
なお、本実施形態では、高キャリア濃度（ＡｌＩｎ）ＧａＮ層１２０２のみに凹凸が形成されているが、凹部の底面は低キャリア濃度（ＡｌＩｎ）ＧａＮ層１２０１に達していても良い。
なお、ｎ−ＧａＮ層１０２の成長は、実施形態１について説明した方法と同様の方法で行なわれる。
ＧａＮ基板１０１の主面に直接、高キャリア濃度（ＡｌＩｎ）ＧａＮ層１２０１を成長させると、高キャリア濃度ＧａＮ結晶中に転位が発生し、その結晶性が悪化してしまう。このため、ＧａＮ基板１０１の主面に（ＡｌＩｎ）ＧａＮ結晶を成長させる最初の段階では、キャリア濃度が極力低くなる条件で結晶成長を行なうことが好ましい。
図１０の例では、ＧａＮ基板１０１上に低キャリア濃度のＧａＮ層１２０１を最初に形成しているが、ストライプ幅の狭いリッジ部は、高いキャリア濃度を有しているため、電気抵抗が充分に低減されている。
高キャリア濃度（ＡｌＩｎ）ＧａＮ層１２０２の露出表面がシード部として機能する。このシード部からｎ−ＧａＮ層１０２が縦方向のみならず、横方向にも成長する。このｎ−ＧａＮ層１０２のキャリア濃度も一様である必要はなく、分布を持っていても良い。例えば、成長初期の段階では、５×１０17ｃｍ-3以下の低キャリア濃度ＧａＮ層１２０３を形成し、その上に５×１０17ｃｍ-3程度の高キャリア濃度ＧａＮ層１２０４を積層してもよい。
高キャリア濃度（ＡｌＩｎ）ＧａＮ層１２０２の厚さは、５０ｎｍ以上５００ｎｍ以下の範囲に設定されることが好ましく、低キャリア濃度ＧａＮ層１２０３の厚さは、５０ｎｍ以上１０００ｎｍ以下の範囲に設定されることが好ましい。
なお、ｎ型ＧａＮ層１０２とＧａＮ基板１０１との間に挿入するバッファ層は、ＧａＮ層に限定されず、Ａｌx3Ｇａy3Ｉｎz3Ｎ（ｘ３＋ｙ３＋ｚ３＝１、ｘ３≧０、ｙ３≧０、ｚ３≧０）で表される材料から形成されていてもよい。
このようにバッファ層が設けられた基板、および、バッファ層が設けられてない基板を、本願明細書では総称して「基板構造物」と称する場合がある。すなわち、基板構造物はは、Ａｌx1Ｇａy1Ｉｎz1Ｎ（ｘ１＋ｙ１＋ｚ１＝１、ｘ１≧０、ｙ１≧０、ｚ１≧０）結晶から形成された基板本体のみからなる場合もあれば、このような基板本体の上面にＡｌx3Ｇａy3Ｉｎz3Ｎ（ｘ３＋ｙ３＋ｚ３＝１、ｘ３≧０、ｙ３≧０、ｚ３≧０）結晶層が形成された構造物である場合もある。基板本体の最上面にＡｌx3Ｇａy3Ｉｎz3Ｎ（ｘ３＋ｙ３＋ｚ３＝１、ｘ３≧０、ｙ３≧０、ｚ３≧０）結晶層が形成されている場合は、この結晶層の表面における特定領域が「縦方向成長領域」として機能することになる。
（実施形態４）
以下、図１１を参照しながら、本発明による窒素化合物半導体装置の第４の実施形態を説明する。
図１１に示す例では、ＧａＮ基板１０１の主面に形成された複数の凹部の幅は、いずれも約５μｍに設定されているが、リッジ部（凸部）の幅が位置に応じて変化している。すなわち、リッジ部の幅がウェハの外周に近い位置では相対的に小さいが、ウェハの中心に近づくにつれて幅が大きくなっている。図１１の構造は、他の点では、図１を参照して説明した実施形態１の構成と同様の構成を有している。
このような構成を採用することにより、ＧａＮ基板１０１に存在する転位密度を１桁以上低減する効果に加え、基板と半導体積層構造との間に存在する格子定数の差に起因して生じる基板（ウェハ）のそりを低減できる。
一般に、ウェハ状のｎ−ＧａＮ基板１０１を結晶成長温度（１０００〜１１００℃）に昇温した後、室温まで冷却すると、基板と半導体積層構造との間に存在する格子定数の差に起因してウェハにそりが発生する。ＧａＮ基板１０１の格子定数よりも半導体積層構造の格子定数が小さい場合と、大きい場合とで、そりの向きが異なる。
ＧａＮ基板１０１の格子定数よりも半導体積層構造の格子定数が大きい場合は、リッジ部の幅をウェハ周辺部に行くほど狭く設定することが好ましい。そうすることにより、ウェハ周辺部に発生する応力を低減することができるからである。一方、ＧａＮ基板１０１の格子定数よりも半導体積層構造の格子定数が小さい場合は、リッジ部の幅をウェハ周辺部に行くほど広く設定することが好ましい。この場合、Ｘ／Ｙをウェハ中心部では０．５程度に設定し、ウェハ周辺部では２．０程度に設定することができる。
なお、リッジ部（凸部）の幅を位置によらず一定値に設定し、凹部の幅をウェハ上の位置に応じて変化させても、同様の効果が得られる。ただし、凹部の幅を広くしすぎると、ｎ−ＧａＮ層１０２の結合を達成するために必要な結晶成長時間が長くなりすぎる場合があるため、適当な範囲内で幅を調節することが好ましい。この場合は、Ｘ／Ｙをウェハ中心部では０．５程度に設定し、ウェハ周辺部では１．０程度に設定することができる。
本発明の窒素化合物半導体素子は、信頼性の高いＧａＮ系半導体レーザを必要とする光記録装置、光ディスプレイ（レーザディスプレイ）装置等の光源として有用である。また、本発明は、レーザ加工、医用等への応用にも有用である。さらに、本発明をチャネル領域などの活性領域を備える他の窒素化合物系半導体装置に適用すれば、チャネルを低欠陥領域に形成するため、信頼性の高いデバイスを実現することもできる。
本発明による窒素化合物半導体装置の第１の実施形態を示す断面図である。 （ａ）は、図１の半導体装置におけるｎ−ＧａＮ基板１０１を示す平面図であり、（ｂ）は、そのＢ−Ｂ'線断面図である。 （ａ）から（ｄ）は、図１におけるｎ−ＧａＮ層１０２の成長方法を示す工程断面である。 （ａ）は、シード部の幅Ｘと電圧との関係を示すグラフであり、（ｂ）および（ｃ）は、ΣＸ／ΣＹと電圧との関係を示すグラフである。 図１の半導体装置の改良例を示す断面図である。 本発明による窒素化合物半導体装置の第２の実施形態を示す断面図である。 図６の半導体装置の改良例を示す断面図である。 本発明による窒素化合物半導体装置の第３の実施形態を示す断面図である。 図８に示す半導体装置の改良例を示す断面図である。 図８に示す半導体装置の他の改良例を示す断面図である。 本発明による窒素化合物半導体装置の第４の実施形態を示す断面図である。 （ａ）から（ｄ）は、従来の選択横方向成長を示す工程断面図である。 選択横方向成長を利用して作製された従来のエアギャップを有する半導体レーザの主要部断面図である。
符号の説明
１０１ ｎ型ＧａＮ基板
１０２ ｎ型ＧａＮ層
１０３ ＳｉＮx
１０４ 低転位領域
１０５ 高転位領域
１０６ リッジストライプ形成位置
１０７ 多結晶ＧａＮ
２０１ ｎ型ＡｌＧａＮ型ＧａＮ超格子コンタクト層
２０２ ｎ型ＡｌＧａＮ型ＧａＮ超格子クラッド層
２０３ ｎ型ＧａＮ光ガイド層
２０４ ＭＱＷ活性層
２０５ ｐ型ＧａＮ光ガイド層
２０６ ｐ型ＡｌＧａＮ型ＧａＮ超格子クラッド層
２０７ ｐ型ＧａＮコンタクト層
２０８ ｐ電極
２０９ 絶縁膜（ＳｉＯ2）
２１０ ｎ電極
２１１ ボイド（結合部）
６０１ ｎ型ＡｌＧａＮ型ＧａＮ超格子コンタクト層
６０２ ｎ型ＡｌＧａＮ型ＧａＮ超格子クラッド層
６０３ ｎ型ＧａＮ光ガイド層
６０４ ＭＱＷ活性層
６０５ ｐ型ＧａＮ光ガイド層
６０６ ｐ型ＡｌＧａＮ型ＧａＮ超格子クラッド層
６０７ ｐ型ＧａＮコンタクト層
６０８ ｐ電極
６０９ 絶縁膜（ＳｉＯ２）
６１０ ｎ電極
８０１ （ＡｌＩｎ）ＧａＮ層
１００１ ｎ型ＧａＮ基板構造物
１００２ ｎ型ＧａＮ層
１００３ ＳＩＯ2
１００４ 結晶性悪化領域
１００７ 多結晶ＧａＮ
１１０１ 低温（ＡｌＩｎ）ＧａＮ層
１１０２ 高温（ＡｌＩｎ）ＧａＮ層
１２０１ （ＡｌＩｎ）ＧａＮ層（低キャリア濃度）
１２０２ （ＡｌＩｎ）ＧａＮ層（高キャリア濃度）
１２０３ ｎ型ＧａＮ層（低キャリア濃度層）
１２０４ ｎ型ＧａＮ層（高キャリア濃度層）

Claims (25)

  1. 導電性を有する基板構造物と、前記基板構造物に支持された半導体積層構造物とを備えた窒素化合物系半導体装置であって、
    前記基板構造物の主面は、窒素化合物系半導体の縦方向成長の種結晶として機能する少なくとも１つの縦方向成長領域と、前記縦方向成長領域上に成長した窒素化合物半導体の横方向成長を可能とする複数の横方向成長領域とを有しており、
    前記基板構造物の主面に平行な第１方向における前記縦方向成長領域のサイズの総和をΣＸ、前記第１方向における前記複数の横方向成長領域のサイズの総和をΣＹとしたとき、ΣＸ／ΣＹ＞１．０の関係が成立する、窒素化合物系半導体装置。
  2. 前記基板構造物は、Ａｌｘ１Ｇａｙ１Ｉｎｚ１Ｎ（ｘ１＋ｙ１＋ｚ１＝１、ｘ１≧０、ｙ１≧０、ｚ１≧０）結晶から形成されており、
    前記半導体積層構造物は、前記基板構造物の主面における前記縦方向成長領域から成長したＡｌｘ２Ｇａｙ２Ｉｎｚ２Ｎ（ｘ２＋ｙ２＋ｚ２＝１、ｘ２≧０、ｙ２≧０、ｚ２≧０）結晶層を含んでいる、請求項１に記載の窒素化合物系半導体装置。
  3. 前記基板構造物は、
    Ａｌｘ１Ｇａｙ１Ｉｎｚ１Ｎ（ｘ１＋ｙ１＋ｚ１＝１、ｘ１≧０、ｙ１≧０、ｚ１≧０）結晶から形成された基板本体と、
    前記基板本体の上面に形成され、表面が前記基板構造物の主面として機能するＡｌｘ３Ｇａｙ３Ｉｎｚ３Ｎ（ｘ３＋ｙ３＋ｚ３＝１、ｘ３≧０、ｙ３≧０、ｚ３≧０）結晶層と、
    を含んでおり、
    前記半導体積層構造物は、前記基板構造物の主面における前記縦方向成長領域から成長したＡｌｘ２Ｇａｙ２Ｉｎｚ２Ｎ（ｘ２＋ｙ２＋ｚ２＝１、ｘ２≧０、ｙ２≧０、ｚ２≧０）結晶の層を含んでいる、請求項１に記載の窒素化合物系半導体装置。
  4. 前記基板構造物の主面における前記縦方向成長領域および横方向成長領域は、前記第１方向に垂直な方向にストライプ状に延びている、請求項１に記載の窒素化合物系半導体装置。
  5. 前記基板構造物の主面における前記縦方向成長領域は、前記基板構造物の主面に存在するストライプ状リッジ部によって規定されている、請求項４に記載の窒素化合物系半導体装置。
  6. 前記基板構造物の主面を覆うマスク層を更に備えており、
    前記マスク層は、前記縦方向成長領域に対応する位置に設けられたストライプ状の開口部と、前記横方向成長領域に対応する位置に設けられたマスク部とを有している、請求項４または５に記載の窒素化合物系半導体装置。
  7. 前記マスク層の開口部の面積は、前記マスク層のマスク部の面積の１．０倍より大きい、請求項６に記載の窒素化合物系半導体装置。
  8. 前記半導体積層構造物は、前記Ａｌｘ２Ｇａｙ２Ｉｎｚ２Ｎ結晶層のバンドギャップよりも小さなバンドギャップを有する活性層を含み、
    前記活性層の一部にキャリアを注入するための電流狭窄構造を更に備えている、請求項２に記載の窒素化合物系半導体装置。
  9. 前記電流狭窄構造は、前記基板構造物の主面における前記横方向成長領域の真上に位置している請求項８に記載の窒素化合物系半導体装置。
  10. 前記Ａｌｘ３Ｇａｙ３Ｉｎｚ３Ｎ層は、各構成元素のモル比率ｘ３、ｙ３、およびｚ３の少なくとも１つが層厚方向に変化する構造を有している、請求項３に記載の窒素化合物系半導体装置。
  11. 前記Ａｌｘ３Ｇａｙ３Ｉｎｚ３Ｎ層は多層構造を有している、請求項１０に記載の窒素化合物系半導体装置。
  12. 窒素化合物系半導体の縦方向成長の種結晶として機能する複数の縦方向成長領域と、前記縦方向成長領域上に成長した窒素化合物半導体の横方向成長を可能とする複数の横方向成長領域とを主面に有する基板構造物を用意する工程であって、前記基板構造物の主面に平行な第１方向における各縦方向成長領域のサイズをＸ、前記第１方向における各横方向成長領域のサイズをＹとしたとき、Ｘ／Ｙ＞１．０の関係が成立する基板構造物を用意する工程（Ａ）と、
    前記基板構造物の主面上に窒素化合物系半導体層を成長させる工程（Ｂ）と、
    を包含する窒素化合物系半導体装置の製造方法。
  13. 前記工程（Ａ）は、Ａｌｘ１Ｇａｙ１Ｉｎｚ１Ｎ（ｘ１＋ｙ１＋ｚ１＝１、ｘ１≧０、ｙ１≧０、ｚ１≧０）結晶から形成されたウェハを前記基板構造物として用意する工程を含み、
    前記工程（Ｂ）は、前記窒素化合物系半導体層として機能するＡｌｘ２Ｇａｙ２Ｉｎｚ２Ｎ（ｘ２＋ｙ２＋ｚ２＝１、ｘ２≧０、ｙ２≧０、ｚ２≧０）結晶層を前記基板構造物の主面における前記縦方向成長領域から成長させる工程を含む、請求項１２に記載の窒素化合物系半導体装置の製造方法。
  14. 前記工程（Ａ）は、Ａｌｘ１Ｇａｙ１Ｉｎｚ１Ｎ（ｘ１＋ｙ１＋ｚ１＝１、ｘ１≧０、ｙ１≧０、ｚ１≧０）結晶から形成されたウェハを基板本体として用意する工程（ａ１）と、
    表面が前記基板構造物の主面として機能するＡｌｘ３Ｇａｙ３Ｉｎｚ３Ｎ（ｘ３＋ｙ３＋ｚ３＝１、ｘ３≧０、ｙ３≧０、ｚ３≧０）結晶層を前記基板本体の上面に成長させる工程（ａ２）と、
    を含み、
    前記工程（Ｂ）は、前記窒素化合物系半導体層として機能するＡｌｘ２Ｇａｙ２Ｉｎｚ２Ｎ（ｘ２＋ｙ２＋ｚ２＝１、ｘ２≧０、ｙ２≧０、ｚ２≧０）結晶層を前記基板構造物の主面における前記縦方向成長領域から成長させる工程を含む、請求項１２に記載の窒素化合物系半導体装置の製造方法。
  15. 前記基板構造物の主面における前記縦方向成長領域および横方向成長領域は、前記第１方向に対して垂直な方向にストライプ状に延びている、請求項１２に記載の窒素化合物系半導体装置の製造方法。
  16. 前記基板構造物の主面における前記縦方向成長領域は、前記基板構造物の主面に存在するストライプ状リッジ部によって規定されている、請求項１５に記載の窒素化合物系半導体装置の製造方法。
  17. 前記工程（Ａ）は、
    前記縦方向成長領域を規定するパターンを有するレジストマスクで前記基板構造物の主面を覆う工程と、
    前記基板構造物の主面のうち前記レジストマスクで覆われていない部分を選択的にエッチングする工程と、
    を含む、請求項１６に記載の窒素化合物系半導体装置の製造方法。
  18. 前記基板構造物の主面を覆うマスク層を更に備えており、
    前記マスク層は、前記縦方向成長領域に対応する位置に設けられたストライプ状の開口部と、前記横方向成長領域に対応する位置に設けられたマスク部とを有している、請求項１６または１７に記載の窒素化合物系半導体装置の製造方法。
  19. 前記マスク層の開口部の面積は、前記マスク層のマスク部の面積の１．０倍より大きい、請求項１８に記載の窒素化合物系半導体装置の製造方法。
  20. 前記窒素化合物系半導体層、および、前記窒素化合物半導体層上に積層された他の半導体層を有する半導体積層構造物を形成する工程（Ｃ）を含み、
    前記工程（Ｃ）は、前記Ａｌｘ２Ｇａｙ２Ｉｎｚ２Ｎ結晶層のバンドギャップよりも小さなバンドギャップを有する活性層を形成する工程（ｃ１）と、前記活性層の一部にキャリアを注入するための電流狭窄構造を形成する工程（ｃ２）とを含む、請求項１３または１４に記載の窒素化合物系半導体装置の製造方法。
  21. 前記工程（ｃ２）は、前記基板構造物の主面における前記横方向成長領域の真上に前記電流狭窄構造を配置する工程を含む、請求項２０に記載の窒素化合物系半導体装置の製造方法。
  22. 前記工程（ａ２）は、前記Ａｌｘ３Ｇａｙ３Ｉｎｚ３Ｎ層における各構成元素のモル比率ｘ３、ｙ３、およびｚ３の少なくとも１つを層厚方向に変化させる工程を含む、請求項１５に記載の窒素化合物系半導体装置の製造方法。
  23. 前記Ａｌｘ３Ｇａｙ３Ｉｎｚ３Ｎ層は多層構造を有している、請求項２２に記載の窒素化合物系半導体装置の製造方法。
  24. 前記工程（ａ２）は、前記Ａｌｘ３Ｇａｙ３Ｉｎｚ３Ｎ層の成長途中に成長温度を変化させる工程を含む、請求項１３に記載の窒素化合物系半導体装置の製造方法。
  25. ＸおよびＹの少なくとも一方は、ウェハ状態にある前記基板構造物の主面における位置に応じて変化している、請求項１２に記載の窒素化合物系半導体装置の製造方法。
JP2006517879A 2004-11-22 2005-11-15 窒素化合物系半導体装置およびその製造方法 Expired - Fee Related JP4880456B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006517879A JP4880456B2 (ja) 2004-11-22 2005-11-15 窒素化合物系半導体装置およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004337218 2004-11-22
JP2004337218 2004-11-22
PCT/JP2005/020927 WO2006054543A1 (ja) 2004-11-22 2005-11-15 窒素化合物系半導体装置およびその製造方法
JP2006517879A JP4880456B2 (ja) 2004-11-22 2005-11-15 窒素化合物系半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2006054543A1 true JPWO2006054543A1 (ja) 2008-05-29
JP4880456B2 JP4880456B2 (ja) 2012-02-22

Family

ID=36407086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006517879A Expired - Fee Related JP4880456B2 (ja) 2004-11-22 2005-11-15 窒素化合物系半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US7704860B2 (ja)
JP (1) JP4880456B2 (ja)
CN (1) CN100454699C (ja)
WO (1) WO2006054543A1 (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8458262B2 (en) * 2006-12-22 2013-06-04 At&T Mobility Ii Llc Filtering spam messages across a communication network
US8097081B2 (en) 2008-06-05 2012-01-17 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US9157167B1 (en) 2008-06-05 2015-10-13 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US8871024B2 (en) 2008-06-05 2014-10-28 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US8303710B2 (en) 2008-06-18 2012-11-06 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US20120000415A1 (en) * 2010-06-18 2012-01-05 Soraa, Inc. Large Area Nitride Crystal and Method for Making It
US8284810B1 (en) 2008-08-04 2012-10-09 Soraa, Inc. Solid state laser device using a selected crystal orientation in non-polar or semi-polar GaN containing materials and methods
JP2011530194A (ja) 2008-08-04 2011-12-15 ソラア インコーポレーテッド 物質および蛍光体を含んだ非分極性あるいは半極性のガリウムを用いた白色灯デバイス
US8021481B2 (en) 2008-08-07 2011-09-20 Soraa, Inc. Process and apparatus for large-scale manufacturing of bulk monocrystalline gallium-containing nitride
US20100031873A1 (en) * 2008-08-07 2010-02-11 Soraa, Inc. Basket process and apparatus for crystalline gallium-containing nitride
US10036099B2 (en) 2008-08-07 2018-07-31 Slt Technologies, Inc. Process for large-scale ammonothermal manufacturing of gallium nitride boules
US8979999B2 (en) 2008-08-07 2015-03-17 Soraa, Inc. Process for large-scale ammonothermal manufacturing of gallium nitride boules
US8323405B2 (en) 2008-08-07 2012-12-04 Soraa, Inc. Process and apparatus for growing a crystalline gallium-containing nitride using an azide mineralizer
US8430958B2 (en) 2008-08-07 2013-04-30 Soraa, Inc. Apparatus and method for seed crystal utilization in large-scale manufacturing of gallium nitride
US8148801B2 (en) 2008-08-25 2012-04-03 Soraa, Inc. Nitride crystal with removable surface layer and methods of manufacture
US8354679B1 (en) 2008-10-02 2013-01-15 Soraa, Inc. Microcavity light emitting diode method of manufacture
US8455894B1 (en) 2008-10-17 2013-06-04 Soraa, Inc. Photonic-crystal light emitting diode and method of manufacture
US8878230B2 (en) 2010-03-11 2014-11-04 Soraa, Inc. Semi-insulating group III metal nitride and method of manufacture
US8987156B2 (en) 2008-12-12 2015-03-24 Soraa, Inc. Polycrystalline group III metal nitride with getter and method of making
USRE47114E1 (en) 2008-12-12 2018-11-06 Slt Technologies, Inc. Polycrystalline group III metal nitride with getter and method of making
US8461071B2 (en) 2008-12-12 2013-06-11 Soraa, Inc. Polycrystalline group III metal nitride with getter and method of making
US9543392B1 (en) 2008-12-12 2017-01-10 Soraa, Inc. Transparent group III metal nitride and method of manufacture
JP5099524B2 (ja) * 2009-03-13 2012-12-19 シャープ株式会社 窒化物半導体発光素子とその製造方法
JP2010219376A (ja) * 2009-03-18 2010-09-30 Sharp Corp 窒化物半導体発光素子の製造方法
JP5004989B2 (ja) * 2009-03-27 2012-08-22 シャープ株式会社 窒化物半導体発光素子及びその製造方法、並びに、半導体光学装置
US8299473B1 (en) 2009-04-07 2012-10-30 Soraa, Inc. Polarized white light devices using non-polar or semipolar gallium containing materials and transparent phosphors
US8306081B1 (en) 2009-05-27 2012-11-06 Soraa, Inc. High indium containing InGaN substrates for long wavelength optical devices
JP4927121B2 (ja) 2009-05-29 2012-05-09 シャープ株式会社 窒化物半導体ウェハ、窒化物半導体素子および窒化物半導体素子の製造方法
JP5204046B2 (ja) * 2009-06-25 2013-06-05 シャープ株式会社 窒化物半導体ウェハ、窒化物半導体発光素子および窒化物半導体発光素子の製造方法
KR101640830B1 (ko) * 2009-08-17 2016-07-22 삼성전자주식회사 기판 구조체 및 그 제조 방법
US8435347B2 (en) 2009-09-29 2013-05-07 Soraa, Inc. High pressure apparatus with stackable rings
US9175418B2 (en) 2009-10-09 2015-11-03 Soraa, Inc. Method for synthesis of high quality large area bulk gallium based crystals
DE102009058345B4 (de) * 2009-12-15 2021-05-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterlaser
US9564320B2 (en) 2010-06-18 2017-02-07 Soraa, Inc. Large area nitride crystal and method for making it
US8729559B2 (en) 2010-10-13 2014-05-20 Soraa, Inc. Method of making bulk InGaN substrates and devices thereon
US8674393B2 (en) 2010-12-21 2014-03-18 Industrial Technology Research Institute Substrate structure and fabrication thereof, and light emitting diode devices fabricated from the same
US8786053B2 (en) 2011-01-24 2014-07-22 Soraa, Inc. Gallium-nitride-on-handle substrate materials and devices and method of manufacture
US9694158B2 (en) 2011-10-21 2017-07-04 Ahmad Mohamad Slim Torque for incrementally advancing a catheter during right heart catheterization
US10029955B1 (en) 2011-10-24 2018-07-24 Slt Technologies, Inc. Capsule for high pressure, high temperature processing of materials and methods of use
US8482104B2 (en) 2012-01-09 2013-07-09 Soraa, Inc. Method for growth of indium-containing nitride films
CN103165771B (zh) * 2013-03-28 2015-07-15 天津三安光电有限公司 一种具有埋入式孔洞结构的氮化物底层及其制备方法
US9650723B1 (en) 2013-04-11 2017-05-16 Soraa, Inc. Large area seed crystal for ammonothermal crystal growth and method of making
JP5957771B2 (ja) * 2013-10-11 2016-07-27 パナソニックＩｐマネジメント株式会社 窒化物半導体積層構造、半導体発光素子および窒化物半導体積層構造を製造する方法
DE102014116999A1 (de) * 2014-11-20 2016-05-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
US9773906B2 (en) * 2015-04-28 2017-09-26 Samsung Electronics Co., Ltd. Relaxed semiconductor layers with reduced defects and methods of forming the same
US10174438B2 (en) 2017-03-30 2019-01-08 Slt Technologies, Inc. Apparatus for high pressure reaction
US11309686B2 (en) 2017-06-20 2022-04-19 Sony Corporation Surface emitting laser and method of manufacturing the same
US20210226002A1 (en) * 2018-06-26 2021-07-22 Flosfia Inc. Crystalline oxide film
US11466384B2 (en) 2019-01-08 2022-10-11 Slt Technologies, Inc. Method of forming a high quality group-III metal nitride boule or wafer using a patterned substrate
EP4104201A1 (en) 2020-02-11 2022-12-21 SLT Technologies, Inc. Improved group iii nitride substrate, method of making, and method of use
US11721549B2 (en) 2020-02-11 2023-08-08 Slt Technologies, Inc. Large area group III nitride crystals and substrates, methods of making, and methods of use
US20230078017A1 (en) * 2021-09-16 2023-03-16 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2809691B2 (ja) * 1989-04-28 1998-10-15 株式会社東芝 半導体レーザ
US5838029A (en) * 1994-08-22 1998-11-17 Rohm Co., Ltd. GaN-type light emitting device formed on a silicon substrate
EP2234142A1 (en) * 1997-04-11 2010-09-29 Nichia Corporation Nitride semiconductor substrate
US6252261B1 (en) 1998-09-30 2001-06-26 Nec Corporation GaN crystal film, a group III element nitride semiconductor wafer and a manufacturing process therefor
JP2003300800A (ja) 1998-09-30 2003-10-21 Nec Corp Ｉｉｉ族元素窒化物半導体ウェーハの製造方法
KR100677683B1 (ko) * 1999-03-17 2007-02-05 미츠비시 덴센 고교 가부시키가이샤 반도체 기재와 그 제조 방법 및 반도체 결정의 제조 방법
US6812053B1 (en) * 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
JP3571641B2 (ja) 1999-11-15 2004-09-29 松下電器産業株式会社 窒化物半導体素子
EP1104031B1 (en) 1999-11-15 2012-04-11 Panasonic Corporation Nitride semiconductor laser diode and method of fabricating the same
JP3455512B2 (ja) * 1999-11-17 2003-10-14 日本碍子株式会社 エピタキシャル成長用基板およびその製造方法
JP4547746B2 (ja) 1999-12-01 2010-09-22 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法
JP3642001B2 (ja) 2000-04-27 2005-04-27 日本電気株式会社 窒化物半導体素子、窒化物半導体結晶の作製方法および窒化物半導体基板
JP2002076518A (ja) 2000-08-30 2002-03-15 Sony Corp 半導体レーザおよび半導体素子並びにそれらの製造方法
US6836498B2 (en) 2000-06-05 2004-12-28 Sony Corporation Semiconductor laser, semiconductor device and nitride series III-V group compound substrate, as well as manufacturing method thereof
JP4639484B2 (ja) 2001-02-07 2011-02-23 ソニー株式会社 窒化物半導体素子の製造方法
JP2002246642A (ja) * 2001-02-13 2002-08-30 Canon Inc 窒化物系化合物半導体発光素子
US7052979B2 (en) * 2001-02-14 2006-05-30 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
JP4656782B2 (ja) * 2001-09-12 2011-03-23 シャープ株式会社 窒化物半導体レーザ素子とその半導体光学装置
JP2003158295A (ja) 2001-11-22 2003-05-30 Showa Denko Kk ＧａＮ系半導体薄膜、その製造方法、半導体発光素子
DE10203801A1 (de) * 2002-01-31 2003-08-21 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zu dessen Herstellung
JP4115187B2 (ja) * 2002-07-19 2008-07-09 豊田合成株式会社 半導体結晶の製造方法及びｉｉｉ族窒化物系化合物半導体発光素子
JP4830315B2 (ja) * 2004-03-05 2011-12-07 日亜化学工業株式会社 半導体レーザ素子

Also Published As

Publication number Publication date
CN1922772A (zh) 2007-02-28
CN100454699C (zh) 2009-01-21
JP4880456B2 (ja) 2012-02-22
US7704860B2 (en) 2010-04-27
US20080272462A1 (en) 2008-11-06
WO2006054543A1 (ja) 2006-05-26

Similar Documents

Publication Publication Date Title
JP4880456B2 (ja) 窒素化合物系半導体装置およびその製造方法
US7846820B2 (en) Nitride semiconductor device and process for producing the same
US6911351B2 (en) Method of fabricating nitride semiconductor, method of fabricating nitride semiconductor device, nitride semiconductor device, semiconductor light emitting device and method of fabricating the same
JP3785970B2 (ja) Ｉｉｉ族窒化物半導体素子の製造方法
JP3571641B2 (ja) 窒化物半導体素子
KR100700677B1 (ko) 반도체 박막, 반도체 소자와 반도체 장치, 및 이들의 제조방법
JP4928874B2 (ja) 窒化物系半導体発光素子の製造方法および窒化物系半導体発光素子
US6670204B2 (en) Semiconductor light emitting device and method for manufacturing the same
JP2000223417A (ja) 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JP2010272593A (ja) 窒化物半導体発光素子及びその製造方法
JP4743989B2 (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
WO2022145454A1 (ja) 半導体基板、半導体デバイス、電子機器
JP4255168B2 (ja) 窒化物半導体の製造方法及び発光素子
JP2004165550A (ja) 窒化物半導体素子
JP4679867B2 (ja) 窒化物半導体発光素子、及びその製造方法
US6855571B1 (en) Method of producing GaN-based semiconductor laser device and semiconductor substrate used therefor
JP4720051B2 (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法
JP2005167194A (ja) 半導体素子
JP4822674B2 (ja) 窒化物半導体素子およびその製造方法
JP4045785B2 (ja) 窒化物半導体レーザダイオードとその製造方法
JP2007150376A (ja) 窒化物半導体発光素子およびエピウエハとその製造方法
JP2004007009A (ja) 窒化物半導体素子の製造方法
JP4049200B2 (ja) Ｉｉｉ族窒化物半導体光素子
JP2006013476A (ja) ３−５族化合物半導体とその製造方法および半導体素子
JP2006013547A (ja) 半導体薄膜および半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111201

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees