KR101012514B1

KR101012514B1 - 질화물 반도체 발광소자

Info

Publication number: KR101012514B1
Application number: KR1020080081458A
Authority: KR
Inventors: 김민호; 마틴 에프. 슈베르트; 김종규; 이. 프레드 슈베르트; 박용조; 손철수; 윤석호
Original assignee: 렌슬러 폴리테크닉 인스티튜트; 삼성전기주식회사
Priority date: 2007-08-20
Filing date: 2008-08-20
Publication date: 2011-02-08
Also published as: KR20090019733A; KR20090019732A; KR20100097643A; US20090050874A1; KR101314261B1; US20090050875A1; US20110001123A1; JP2009055023A; JP2009049416A; US8502266B2; KR101012515B1

Abstract

본 발명은 질화물 반도체 발광소자에 관한 것으로서, 본 발명의 일 실시 형태는 n형 및 p형 질화물 반도체층 및 상기 n형 및 p형 질화물 반도체층 사이에 형성되고 복수의 양자장벽층과 하나 이상의 양자우물층이 교대로 적층된 구조를 갖는 활성층을 포함하며, 상기 양자장벽층의 알짜분극전하량은 상기 양자우물층의 알짜분극전하량보다 작거나 같고 GaN의 알짜분극전하량보다 큰 것을 특징으로 하는 질화물 반도체 발광소자를 제공한다.

본 발명에 따르면, 양자장벽층과 양자우물층의 알짜분극전하량 차이를 최소화함으로써 고 전류에서도 높은 효율을 얻을 수 있는 질화물 반도체 발광소자를 얻을 수 있다. 또한, 양자우물층의 에너지 준위가 벤딩되는 정도를 저감시킴으로써 고 효율의 질화물 반도체 발광소자를 얻을 수도 있다.

발광소자, LED, 분극전하, 밴드갭 에너지, efficiency droop, 양자우물, 양자장벽

Description

질화물 반도체 발광소자 {Nitride semiconductor light emitting device}

본 발명은 질화물 반도체 발광소자에 관한 것으로서, 더욱 상세하게는, 고전류 인가 시의 발광효율 감소를 최소화한 질화물 반도체 발광소자에 관한 것이다.

반도체 발광소자(Light Emitting Diode, LED)는 전류가 가해지면 p,n형 반도체의 접합 부분에서 전자와 정공의 재결합에 기하여, 다양한 색상의 빛을 발생시킬 수 있는 반도체 장치이다. 이러한 LED는 필라멘트에 기초한 발광소자에 비해 긴 수명, 낮은 전원, 우수한 초기 구동 특성, 높은 진동 저항 및 반복적인 전원 단속에 대한 높은 공차 등의 여러 장점을 갖기 때문에 그 수요가 지속적으로 증가하고 있다. 특히, 최근에는, 청색 계열의 단파장 영역의 빛을 발광할 수 있는 III족 질화물 반도체가 각광을 받고 있다.

그러나 이러한 III족 질화물 반도체 발광소자는 도 1에 도시된 바와 같이, 저 전류에서 사용할 경우에는 효율이 좋지만, 고 전류를 인가 시에는 양자효율이 현저히 저하(Efficiency droop)되는 경향을 보인다. 이러한 양자효율의 저하는 최근 조명 장치와 같이 고 전류에서 LED를 사용하려는 시도가 증가하는 추세에서 더 욱 문제가 되고 있으나, 이를 해결하기 위한 완전한 방안은 아직 제시되지 못하고 있다. 따라서, 당 기술 분야에서는 고 전류에서도 양자효율이 높아 조명 장치 등에 사용할 수 있는 고 효율의 질화물 반도체 발광소자가 요구된다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 일 목적은 양자장벽층과 양자우물층의 알짜분극전하량(net polarization charge) 차이를 최소화함으로써 고 전류에서도 높은 효율을 얻을 수 있는 질화물 반도체 발광소자를 제공하는 데에 있다.

상기한 목적을 달성하기 위해서, 본 발명의 일 실시 형태는,

n형 및 p형 질화물 반도체층 및 상기 n형 및 p형 질화물 반도체층 사이에 형성되고 복수의 양자장벽층과 하나 이상의 양자우물층이 교대로 적층된 구조를 갖는 활성층을 포함하며, 상기 양자장벽층의 알짜분극전하량은 상기 양자우물층의 알짜분극전하량보다 작거나 같고 GaN의 알짜분극전하량보다 큰 것을 특징으로 하는 질화물 반도체 발광소자를 제공한다.

본 발명의 실시 형태에 따르면, 상기 양자장벽층과 상기 양자우물층의 계면에서 알짜분극전하량 차이는 GaN과 In_xGa_(1-x)N(0.15≤x≤0.25)의 알짜분극전하량 차이보다 작을 수 있다. 이 경우, 상기 양자장벽층과 상기 양자우물층의 계면에서 알짜분극전하량 차이는 GaN과 In_xGa_(1-x)N(0.15≤x≤0.25)의 알짜분극전하량 차이의 절반보다 작을 수 있다.

본 발명의 실시 형태에 따르면, 상기 양자장벽층과 상기 양자우물층의 계면에서 알짜분극전하량 차이는 GaN과 In_xGa_(1-x)N(0.3≤x≤0.4)의 알짜분극전하량 차이보다 작을 수 있다. 이 경우, 상기 양자장벽층과 상기 양자우물층의 계면에서 알짜분극전하량 차이는 GaN과 In_xGa_(1-x)N(0.3≤x≤0.4)의 알짜분극전하량 차이의 절반보다 작을 수 있다.

본 발명의 실시 형태에 따르면, 상기 양자장벽층과 상기 양자우물층의 계면에서 알짜분극전하량 차이는 GaN과 In_xGa_(1-x)N(0≤x≤0.1)의 알짜분극전하량 차이보다 작을 수 있다. 이 경우, 상기 양자장벽층과 상기 양자우물층의 계면에서 알짜분극전하량 차이는 GaN과 In_xGa_(1-x)N(0≤x≤0.1)의 알짜분극전하량 차이의 절반보다 작을 수 있다.

또한, 상기 활성층에서 서로 인접한 양자장벽층과 양자우물층은 알짜분극전하량이 서로 동일할 수도 있다.

바람직하게는, 상기 양자장벽층은 GaN과 동일한 크기의 밴드갭 에너지를 가질 수 있다. 이와 달리, 상기 양자장벽층의 밴드갭 에너지는 GaN보다는 작고 In_0.2Ga_0.8N보다는 큰 것일 수도 있다.

본 발명의 실시 예에서, 상기 복수의 양자장벽층 중 상기 n형 질화물 반도체층과 접하는 양자장벽층은 상기 n형 질화물 반도체층과의 계면이 n형 도핑된 것일 수 있으며, 이 경우, 상기 양자장벽층의 상기 계면은 Si 델타도핑 된 것일 수 있다.

이와 유사하게, 상기 복수의 양자장벽층 중 상기 p형 질화물 반도체층과 접하는 양자장벽층은 상기 p형 질화물 반도체층과의 계면이 p형 도핑된 것일 수 있으며, 이 경우, 상기 양자장벽층의 상기 계면은 Mg 델타도핑 된 것일 수 있다.

바람직하게는, 상기 활성층과 상기 p형 질화물 반도체층 사이에 형성된 전자차단층을 더 포함할 수 있다.

한편, 상기 n형 질화물 반도체층에 접하여 형성된 성장용 기판을 더 포함하며, 상기 n형 질화물 반도체층은 상기 기판의 극성 면 상에 형성된 것이 바람직하다. 구체적으로, 상기 n형 질화물 반도체층은 사파이어 기판의 C(0001)면 상에 형성될 수 있다.

또한, 상기 복수의 양자장벽층 중 적어도 하나는 초격자 구조를 가질 수 있다. 이 경우, 초격자 구조를 갖는 상기 양자장벽층은 In₀ _.1Ga₀ _.9N로 이루어진 제1층과 GaN으로 이루어진 제2층이 교대로 적층된 구조일 수 있다.

본 발명의 다른 실시 형태에서는, n형 및 p형 질화물 반도체층 및 상기 n형 및 p형 질화물 반도체층 사이에 형성되고 복수의 양자장벽층과 하나 이상의 양자우물층이 교대로 적층된 구조를 갖는 활성층을 포함하며, 상기 하나 이상의 양자우물층 중 적어도 하나의 양자우물층은 전도 대역의 에너지 준위가 일정한 것을 특징으로 하는 질화물 반도체 발광소자를 제공한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. 다만, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

도 2a는 본 발명의 일 실시 형태에 따른 질화물 반도체 발광소자를 나타내는 단면도이며, 도 2b는 도 2a에서 활성층 영역을 확대하여 나타낸 것이다. 도 2a를 참조하면, 본 실시 형태에 따른 질화물 반도체 발광소자(200)는 기판(201) 상에 순차적으로 형성된 n형 질화물 반도체층(202), 활성층(203) 및 p형 질화물 반도체층(204) 갖추어 구성되며, 상기 n형 및 p형 질화물 반도체층(202, 203)의 소정 영역에는 각각 n형 및 p형 전극(205a, 205b)이 형성되어 있다.

상기 기판(201)은 질화물 반도체층의 성장을 위해 제공되는 것으로서 사파이어 기판을 사용할 수 있다. 사파이어 기판은 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a측 방향의 격자상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다.

다만, 상기 C면은 극성 면으로서 상기 C면에서 성장된 질화물 반도체층은 질화물반도체 고유의 이온결합 (ionicity) 특성과 구조적 비대칭성 (격자상수 a≠c)으로 인해 자발분극 (spontaneous polarization)을 갖게 되고, 격자상수가 다른 질화물 반도체가 연속적으로 적층될 경우, 반도체층에 형성된 변형 (strain)에 의해 압전 분극(piezoelectric polarization)이 발생한다. 이 경우, 두 종류의 분극의 합을 알짜분극 (net polarization)이라 한다. 이러한 알짜분극에 의해 각 계면에 알짜분극전하 (net polarization charge)가 형성되고, 이에 의해 에너지 준위가 벤딩(bending)되게 된다. 활성층 내에서 에너지 준위의 벤딩은 전자와 정공의 파동 함수를 공간적으로 불일치시키며 이에 따라 발광효율이 저하된다. 분극전하에 의한 영향을 줄여 발광효율을 향상시키는 기술은 아래에서 상세히 설명한다. 질화물 반도체 성장용 기판(201)으로 사파이어 기판 대신 SiC, Si, GaN, AlN 등으로 이루어진 기판도 사용 가능하다.

한편, 본 실시 형태에서는 질화물 반도체 성장용 기판(201)이 포함된 수평 구조의 질화물 반도체 발광소자를 기준으로 설명하였으나, 본 발명은 상기 기판(201)이 제거되어 전극이 질화물 반도체층의 적층 방향으로 서로 마주보도록 배치된 수직구조 질화물 반도체 발광소자에도 적용될 수 있을 것이다.

상기 n형 질화물 반도체층(202) 및 p형 질화물 반도체층(204)은 Al_xIn_yGa_(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖고, 각각 n형 불순물 및 p형 불순물이 도핑된 반도체 물질로 이루어질 수 있으며, 대표적으로, GaN, AlGaN, InGaN이 있다. 또한, 상기 n형 불순물로 Si, Ge, Se, Te 또는 C 등이 사용될 수 있으며, 상기 p형 불순물로는 Mg, Zn 또는 Be 등이 대표적이다. 상기 n형 및 p형 질화물 반도체층(202, 204)은 질화물 반도체층 성장에 관하여 공지된 공정을 이용할 수 있으며, 예컨대, 유기금속 기상증착법(MOCVD), 분자빔성장법(MBE) 및 하이브리 드 기상증착법(HVPE) 등이 이에 해당한다.

상기 활성층(203)은 도 2b에 도시된 바와 같이, 전자와 정공이 재결합하여 발광하도록 양자장벽층(203a)과 양자우물층(203b)이 교대로 반복 적층된 구조를 갖는다. 상기 양자장벽층(203a)은 Al_xIn_yGa_(1-x-y)N(0≤x≤1, 0<y≤1, 0<x+y≤1)으로 이루어지며, 상기 양자우물층(203b)은 In_zGa_(1-z)N(0≤z≤1)으로 이루어질 수 있다. 특히, 본 실시 형태의 경우, 상기 양자장벽층(203a)과 상기 양자우물층(203b)의 계면에서 알짜분극전하량의 차이는 일반적인 양자장벽층/양자우물층의 계면에서의 알짜분극전하량 차이보다 작아 양자우물층(203b)의 에너지 준위 벤딩을 감소시킬 수 있다. 이 경우, 일반적인 양자장벽층/양자우물층 구조는 GaN/In₀ _.2Ga₀ _. ₈를 예로 들 수 있다.

도 3은 본 발명의 다른 실시 형태에 따른 질화물 반도체 발광소자를 나타내는 단면도이다. 도 3을 참조하면, 본 실시 형태에 따른 질화물 반도체 발광소자(300)는 도 2의 구조와 같이, 기판(301), n형 질화물 반도체층(302), 활성층(303), p형 질화물 반도체층(304), n형 및 p형 전극(305a, 305b)을 구비하며, 전자차단층(306)을 더 구비한다. 상기 전자차단층(306)은 상기 활성층(303)과 상기 p형 질화물 반도체층(304) 사이에 형성되며, Al_xGa_(1-x)N(0<x≤1)으로 이루어져 높은 에너지 준위를 가짐으로써 전자의 오버플로잉(overflowing)을 방지할 수 있다.

도 4는 도 3의 구조를 갖는 질화물 반도체 발광소자에서 활성층 부근의 전도 대역 에너지 준위를 나타낸다. 도 4를 참조하면, 양자장벽층(303a)과 양자우물층(303b)은 알짜분극전하량의 차이에 의해 에너지 준위가 벤딩되며, 상기 양자우물층(303b)으로는 통상적인 청색 발광소자에 사용되는 In₀ _.2Ga₀ _.8N을 사용할 수 있다. 본 실시 형태의 경우, 상기 양자장벽층(303a)은 GaN보다 작은 에너지 준위를 가지고, 알짜분극전하량은 GaN보다 크며, 이에 따라, In₀ _.2Ga₀ _.8N으로 이루어진 양자우물층(303b)과의 계면에서 알짜분극전하량 차이는 GaN으로 양자장벽층을 형성한 경우에 비해 작게 된다.

또한, 알짜분극전하량 차이가 감소함에 따라, 양자우물층(303b)의 경우, 전도 대역에서 에너지 준위가 벤딩된 정도, 즉, 도 4에 도시된 바와 같이, 상기 에너지 준위의 기울기(tanθ)가 작아질 수 있어 캐리어의 재결합효율이 향상되고 나아가, 종래의 질화물 반도체 발광소자에서 전류가 증가할 경우, 발광파장이 청색 전이(blue shift)하는 것과 달리 발광파장의 전류 의존도가 거의 없는 우수한 특성을 구현할 수 있다. 이 경우, GaN/In₀ _.2Ga₀ _.8N 구조에서의 알짜분극전하량 차이에 의한 분극 포텐셜의 크기가 양자우물층 두께(W)에 대하여 약 0.1eV/㎚×W인 것을 고려하였을 때, 이를 2/3 이하로 낮출 경우, 에너지 준위의 벤딩을 완화할 수 있다. 이하에서는, 양자장벽층과 양자우물층의 알짜분극전하량 차이를 줄이는 방법과 이에 따른 효과를 설명한다.

도 5는 AlInGaN 4원소 반도체에서 Al(x)과 In(y)의 조성에 따른 밴드갭 에너지 및 알짜분극전하량의 변화를 나타낸 것이다. 이 경우, 밴드갭 에너지가 동일한 조성은 점선으로, 알짜분극전하량이 동일한 조성은 실선으로 표시되어 있다. 도 5의 그래프는 300K 온도에서 GaN층 상에 성장된 AlN, InN, GaN의 밴드갭 에너지 및 알짜분극전하량을 결정한 후 각 원소의 격자상수 및 보우잉 파라미터(bowing parameter)를 고려한 계산에 의해 도출된 것이다.

도 5를 참조하면, AlInGaN 반도체층은 Al함량이 많아질수록 밴드갭 에너지는 커지고 알짜분극전하량은 작아지며, In함량이 많아질수록 밴드갭 에너지는 작아지고 알짜분극전하량은 커지는 경향을 보인다. 그러나, Al, In 함량 변화에 따라 밴드갭 에너지 및 알짜분극전하량이 변하는 정도는 서로 다르기 때문에, Al, In 함량을 적절히 조절하면 밴드갭 에너지를 일정하게 유지하면서도 알짜분극전하량을 줄일 수 있음을 알 수 있다.

보다 구체적으로, 도 5에 도시된 바와 같이, 종래에 사용되던 GaN 양자장벽층의 경우, 밴드갭 에너지는 3.4200eV이며 알짜분극전하량은 -0.0339C/m²이다. 본 실시 형태에서, 밴드갭 에너지는 GaN과 유사하도록 하여 캐리어를 구속(confine)하는 기능은 유지하되, 양자우물층과의 알짜분극전하량 차이는 줄어들 수 있도록 5개의 조성을 결정하여 양자장벽층(QB1 ~ QB5)을 형성하였다. 아래 제시한 표에서, 상 기 5개의 양자장벽층(QB1 ~ QB5)의 밴드갭 에너지 및 알짜분극전하량의 계산 결과 제시하였으며, 이를 종래의 GaN 양자장벽층 및 In₀ _.2Ga₀ _.8N 양자우물층과 함께 나타내었다.

이 경우, QB1 양자장벽층(Al_0.4In_0.33Ga_0.27N)은 GaN과 동일한 밴드갭 에너지를 가지면서 In₀ _.2Ga₀ _.8N 양자우물층과 알짜분극전하량이 동일한 것이며, QB2 양자장벽층(Al_0.4In_0.33Ga_0.27N)은 GaN과 동일한 밴드갭 에너지를 가지면서 In₀ _.2Ga₀ _.8N 양자우물층과의 알짜분극전하량 차이가 GaN에 비해 절반이 되도록 설정된 것이다. 또한, GaN보다 낮은 밴드갭 에너지를 가지면서 GaN에 비해 In₀ _.2Ga₀ _.8N 양자우물층과 알짜분극전하량 차이가 줄어든 다른 조성 QB3, QB4, QB5를 선택하였다.

	조성	밴드갭 에너지(eV)	알짜분극전하량(C/m²)
QB1	Al₀ _.4In₀ _.33Ga₀ _.27N	3.4200	-0.0031
QB2	Al₀ _.29In₀ _.21Ga₀ _.5N	3.4200	-0.0185
QB3	Al₀ _.19In₀ _.26Ga₀ _.55N	3.0335	-0.0031
QB4	Al₀ _.05In₀ _.26Ga₀ _.83N	3.0335	-0.0185
QB5	In₀ _.10Ga₀ _.9N	2.9814	-0.0185
종래 양자장벽층	GaN	3.4200	-0.0339
종래 양자우물층	In₀ _.2Ga₀ _.8N	2.647	-0.0031

한편, 앞선 예에서는 In₀ _.2Ga₀ _.8N 양자우물층을 사용한 것을 설명하였으나, 보다 일반적으로 청색 발광소자에서는 In_xGa_(1-x)N(0.15≤x≤0.25) 양자우물층을, 녹색 발광소자에서는 In_xGa_(1-x)N(0.3≤x≤0.4) 양자우물층을, 자외선 발광소자에서는 In_xGa_(1-x)N(0≤x≤0.1) 양자우물층을 사용할 수 있으며, 각각에 대한 양자장벽층은 도 5에서 설명한 것과 같은 원리로 결정될 수 있다.

도 6은 표 1과 같이 선택된 5개의 조성 예(QB1 ~ QB5)와 비교예(GaN 양자장벽층)를 갖는 양자장벽층에서 전류 변화에 따른 내부양자효율을 시뮬레이션하여 나타낸 것이며, 도 7은 구동 전압과 전류와의 관계를 나타낸 것이다. 이 경우, 발광 파장은 450㎚이며 온도 조건은 300K로 설정하였다. 다만 반도체층의 결정성 등에 의한 영향은 고려되지 않았다.

도 6을 참조하면, 본 실시 형태에서 선택된 양자장벽층(QB1 ~ QB5)을 사용할 경우, GaN 양자장벽층(Ref.)에 비해 내부양자효율이 크게 향상된 것을 확인할 수 있으며, 특히, Al과 In의 함량이 상대적으로 낮은 QB3 ~ QB5에서 우수한 효과를 보였다. 또한, 고 전류에서 내부양자효율의 경우, GaN 양자장벽층(Ref.)은 최대 양자효율에 비해 350mA에서의 양자효율이 약 25% 정도 감소하지만, 본 실시 형태에서는 약 5% 감소에 그쳐 종래의 고 전류 인가에 의한 문제를 해소할 수 있음을 알 수 있다. 이러한 효과는 양자장벽층과 양자우물층 간의 알짜분극전하량 차이 감소에 따라 양자우물층 에너지 준위의 벤딩이 감소 되어 비롯된 것으로 이해할 수 있다. 다음으로, 도 7을 참조하면, 종래의 GaN 양자장벽층(Ref.)을 사용한 경우에 비해 본 실시 형태에 따른 양자장벽층(QB1 ~ QB5)을 사용한 경우에 구동 전압이 현저히 감소한 것을 확인할 수 있다.

한편, 본 실시 형태에서는 Al, In의 조성을 조절하는 방법을 예로 들기는 하였으나, 이는 양자장벽층과 양자우물층 간의 알짜분극전하량 차이를 줄이거나 양자우물층의 에너지 준위가 벤딩된 정도를 줄일 수 있는 하나의 방안으로서 본 발명은 이에만 제한되는 것은 아니라 할 것이다.

상술한 바와 같이 양자장벽층과 양자우물층의 계면에서 알짜분극전하량을 차이를 줄일 경우, 인접한 다른 층과의 관계에서 알짜분극전하량 차이가 생길 수 있으며, 이를 해결하기 위해 방안으로 델타도핑을 이용할 수 있다. 도 8은 질화물 반도체 발광구조물의 활성층 주변에서 알짜분극전하량을 모식적으로 나타낸 것으로서 도 8a 및 8b는 각각 종래기술 및 본 발명의 경우를 나타낸다. 도 8a을 참조하면, 양자장벽층(QB)과 양자우물층(QW)은 서로 알짜분극전하량이 다르며 본 발명과 같이 상기 알짜분극전하량을 같도록 맞춰줄 수 있다. 그러나, 이를 위해 양자장벽층(QB)의 알짜분극전하량을 증가시킬 경우, 인접한 n형 질화물 반도체층(n-GaN)이나 전자차단층(EBL)과 알짜분극전하량 차이가 발생할 수 있으며 이는 발광효율 저하를 가져온다.

따라서, 양자장벽층(QB)과 양자우물층(QW)의 계면 및 인접한 다른 층들과의 관계도 고려하여, 도 8b에 도시된 바와 같이, 상기 n형 질화물 반도체층(n-GaN)과 인접한 양자장벽층(QB)의 계면은 Si으로 델타도핑 될 수 있으며, 이와 유사한 방식으로, 상기 전자차단층(EBL) 또는 p형 질화물 반도체층(p-GaN)과 인접한 양자장벽층(QB)의 계면은 Mg으로 델타도핑 될 수 있다. 이에 따라, 발광구조물 전체적으로 각 계면의 알짜분극전하량을 일치시킴으로써 발광효율의 더 큰 향상을 기대할 수 있다.

도 9는 도 3의 실시 형태에서 변형된 구조의 양자장벽층의 전도 대역 에너지 준위를 나타낸 것이다. 본 실시 형태의 경우, 양자장벽층(QB)이 초격자 구조를 갖는다. 상기 초격자 구조 중 하나의 예로서, In₀ _.1Ga₀ _.9N로 이루어진 제1층과 GaN으로 이루어진 제2층이 교대로 적층된 구조를 사용할 수 있으며, 상기 제1층은 도 5에서 설명한 QB5 양자장벽층에 해당한다. 또한, 상기 제1층으로 도 5에서 설명한 QB1 ~ QB4의 양자장벽층을 사용할 수도 있다. 도 10은 도 9의 구조를 갖는 발광소자의 특성을 살피기 위한 것으로서, 전류 밀도(칩 사이즈: 1㎟)에 따른 외부양자효율의 변화를 나타내는 그래프이다. 여기서, 실시예 2가 도 9의 구조에 해당하며, 비교예는 GaN 양자장벽층/In₀ _.2Ga₀ _.8N 양자우물층 구조이고, 실시예 1은 In₀ _.1Ga₀ _.9N 양자장벽층/In₀ _.2Ga₀ _.8N 양자우물층 구조에 해당한다. 도 10을 참조하면, 비교예에 비하여 실시예 1 및 2가 고 전류에서 효율이 높음을 볼 수 있으며, 특히, 초격자 구조를 사용하는 실시예 2가 실시예 1에 비해 더욱 우수함을 확인할 수 있다.

본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

도 1은 종래 기술에 따른 질화물 반도체 발광소자에서 전류와 양자효율의 관계를 나타낸 것이다.

도 2a는 본 발명의 일 실시 형태에 따른 질화물 반도체 발광소자를 나타내는 단면도이며, 도 2b는 도 2a에서 활성층 영역을 확대하여 나타낸 것이다.

도 3은 본 발명의 다른 실시 형태에 따른 질화물 반도체 발광소자를 나타내는 단면도이다.

도 4는 도 3의 구조를 갖는 질화물 반도체 발광소자에서 활성층 부근의 전도 대역 에너지 준위를 나타낸다.

도 5는 AlInGaN 4원소 반도체에서 Al(x)과 In(y)의 조성에 따른 밴드갭 에너지 및 알짜분극전하량의 변화를 나타낸 것이다.

도 6은 표 1과 같이 선택된 5개의 조성 예(QB1 ~ QB5)와 비교예(GaN 양자장벽층)를 갖는 양자장벽층에서 전류 변화에 따른 내부양자효율을 시뮬레이션하여 나타낸 것이며, 도 7은 구동 전압과 전류와의 관계를 나타낸 것이다.

도 8은 질화물 반도체 발광구조물의 활성층 주변에서 알짜분극전하량을 모식적으로 나타낸 것으로서 도 8a 및 8b는 각각 종래기술 및 본 발명의 경우를 나타낸다.

도 9는 도 3의 실시 형태에서 변형된 구조의 양자장벽층의 전도 대역 에너지 준위를 나타낸 것이다.

도 10은 도 9의 구조를 갖는 발광소자의 특성을 살피기 위한 것으로서, 전류 밀도(칩 사이즈: 1㎟)에 따른 외부양자효율의 변화를 나타내는 그래프이다.

<도면의 주요부분에 대한 부호의 설명>

201: 기판 202: n형 질화물 반도체층

203: 활성층 204: p형 질화물 반도체층

205a, 205b: n형 및 p형 전극 306: 전자차단층

Claims

n형 및 p형 질화물 반도체층; 및

상기 n형 및 p형 질화물 반도체층 사이에 형성되고 복수의 양자장벽층과 하나 이상의 양자우물층이 교대로 적층된 구조를 갖는 활성층을 포함하며,

상기 양자장벽층의 알짜분극전하량은 상기 양자우물층의 알짜분극전하량보다 작거나 같고 GaN의 알짜분극전하량보다 크며,

상기 복수의 양자장벽층 중 적어도 하나는 초격자 구조를 갖는 것을 특징으로 하는 질화물 반도체 발광소자.
제1항에 있어서,

상기 양자장벽층과 상기 양자우물층의 계면에서 알짜분극전하량 차이는 GaN과 In_xGa_(1-x)N(0.15≤x≤0.25)의 알짜분극전하량 차이보다 작은 것을 특징으로 하는 질화물 반도체 발광소자.
제2항에 있어서,

상기 양자장벽층과 상기 양자우물층의 계면에서 알짜분극전하량 차이는 GaN과 In_xGa_(1-x)N(0.15≤x≤0.25)의 알짜분극전하량 차이의 절반보다 작은 것을 특징으로 하는 질화물 반도체 발광소자.
제1항에 있어서,

상기 양자장벽층과 상기 양자우물층의 계면에서 알짜분극전하량 차이는 GaN과 In_xGa_(1-x)N(0.3≤x≤0.4)의 알짜분극전하량 차이보다 작은 것을 특징으로 하는 질화물 반도체 발광소자.
제4항에 있어서,

상기 양자장벽층과 상기 양자우물층의 계면에서 알짜분극전하량 차이는 GaN과 In_xGa_(1-x)N(0.3≤x≤0.4)의 알짜분극전하량 차이의 절반보다 작은 것을 특징으로 하는 질화물 반도체 발광소자.
제1항에 있어서,

상기 양자장벽층과 상기 양자우물층의 계면에서 알짜분극전하량 차이는 GaN과 In_xGa_(1-x)N(0≤x≤0.1)의 알짜분극전하량 차이보다 작은 것을 특징으로 하는 질화물 반도체 발광소자.
제6항에 있어서,

상기 양자장벽층과 상기 양자우물층의 계면에서 알짜분극전하량 차이는 GaN과 In_xGa_(1-x)N(0≤x≤0.1)의 알짜분극전하량 차이의 절반보다 작은 것을 특징으로 하는 질화물 반도체 발광소자.
제1항에 있어서,

상기 활성층에서 서로 인접한 양자장벽층과 양자우물층은 알짜분극전하량이 서로 동일한 것을 특징으로 하는 질화물 반도체 발광소자.
제1항에 있어서,

상기 양자장벽층은 GaN과 동일한 크기의 밴드갭 에너지를 갖는 것을 특징으로 하는 질화물 반도체 발광소자.
제1항에 있어서,

상기 양자장벽층의 밴드갭 에너지는 GaN보다는 작고 In₀ _.2Ga₀ _.8N보다는 큰 것을 특징으로 하는 질화물 반도체 발광소자.
제1항에 있어서,

상기 복수의 양자장벽층 중 상기 n형 질화물 반도체층과 접하는 양자장벽층은 상기 n형 질화물 반도체층과의 계면이 n형 도핑된 것을 특징으로 하는 질화물 반도체 발광소자.
제11항에 있어서,

상기 양자장벽층의 상기 계면은 Si 델타도핑 된 것을 특징으로 하는 질화물 반도체 발광소자.
제1항에 있어서,

상기 복수의 양자장벽층 중 상기 p형 질화물 반도체층과 접하는 양자장벽층은 상기 p형 질화물 반도체층과의 계면이 p형 도핑된 것을 특징으로 하는 질화물 반도체 발광소자.
제13항에 있어서,

상기 양자장벽층의 상기 계면은 Mg 델타도핑 된 것을 특징으로 하는 질화물 반도체 발광소자.
제1항에 있어서,

상기 활성층과 상기 p형 질화물 반도체층 사이에 형성된 전자차단층을 더 포함하는 것을 특징으로 하는 질화물 반도체 발광소자.
제1항에 있어서,

상기 n형 질화물 반도체층에 접하여 형성된 성장용 기판을 더 포함하며, 상기 n형 질화물 반도체층은 상기 기판의 극성 면 상에 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
제16항에 있어서,

상기 n형 질화물 반도체층은 사파이어 기판의 C(0001)면 상에 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
삭제
제1항에 있어서,

초격자 구조를 갖는 상기 양자장벽층은 In_0.1Ga_0.9N로 이루어진 제1층과 GaN으로 이루어진 제2층이 교대로 적층된 구조인 것을 특징으로 하는 질화물 반도체 발광소자.
삭제