KR20120055356A - 발광소자 및 그 제조 방법 - Google Patents

발광소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20120055356A
KR20120055356A KR1020100117053A KR20100117053A KR20120055356A KR 20120055356 A KR20120055356 A KR 20120055356A KR 1020100117053 A KR1020100117053 A KR 1020100117053A KR 20100117053 A KR20100117053 A KR 20100117053A KR 20120055356 A KR20120055356 A KR 20120055356A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
buffer layer
light emitting
emitting device
Prior art date
Application number
KR1020100117053A
Other languages
English (en)
Inventor
정다운
강호재
임재구
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100117053A priority Critical patent/KR20120055356A/ko
Publication of KR20120055356A publication Critical patent/KR20120055356A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table
    • H01L33/285—Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예에 따르면, 발광 소자의 제조 방법은, 기판 상에 제1 도전형 반도체층을 형성하는 단계; 제1 도전형 반도체층 상에 완충층을 형성하는 단계; 완충층 상에 활성층을 형성하는 단계; 활성층 상에 제2 도전형 반도체층을 형성하는 단계를 포함하고, 완충층은, 활성층의 In 성분의 25% 내지 75%의 범위를 갖는 In 성분을 포함한다.

Description

발광소자 및 그 제조 방법{LIGHT-EMITTING DEVICE AND METHOD OF MANUFACTURING THE SAME}
실시예는 발광소자 및 그 제조 방법에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 반도체 발광 소자이다. 최근 발광 다이오드는 휘도가 점차 증가하게 되어 디스플레이용 광원, 자동차용 광원 및 조명용 광원으로 사용이 증가하고 있으며, 형광 물질을 이용하거나 다양한 색의 발광 다이오드를 조합함으로써 효율이 우수한 백색 광을 발광하는 발광 다이오드도 구현이 가능하다.
도 1에 도시한 바와 같이, 종래의 발광 소자에서는 사파이어를 포함하는 기판(110) 상에 도핑되지 않은 버퍼층(120)이 형성되고, 그 위에 n형 반도체층(130), 활성층(140) 및 p형 반도체층(150)이 순차적으로 형성된다.
상기 버퍼층(120), 상기 n형 반도체층(130), 상기 활성층(140) 및 상기 p형 반도체층(150)은 3족 내지 5족 화합물 반도체 재질로 형성된다.
종래의 발광 소자에서는 사파이어로 형성된 기판(110) 상에 이 기판(110)과 상이한 반도체 재질로 상기 버퍼층(120), 상기 n형 반도체층(130), 상기 활성층(140) 및 상기 p형 반도체층(150)이 형성됨에 따라, 격자 부정합(lattice mismatch)으로 인한 쓰레드 디스로케이션(thread dislocation)이 발생한다.
이러한 쓰레드 디스로케이션은 기판(110) 상에 버퍼층(120)에서 발생되다가 중지되는 것이 아니라 n형 반도체층(130) 및 상기 활성층(140)을 경유하여 상기 p형 반도체층(150)까지 형성된다.
도 2에 도시한 바와 같이, 쓰레드 디스로케이션으로 인해 활성층(140)에 핀홀(pin hole)과 같은 결함(defect)이 발생된다.
아울러, 도 3에 도시한 바와 같이, 활성층(140)이 GaN계로 이루어지는 경우, 활성층(140)에서 대략 450nm의 청색 파장의 광이 발광되어야 한다. 하지만, 쓰레드 디스로케이션으로 인해 주황색(yellow) 파장의 광이 청색 파장에 섞이게 되어, 순수한 청색 파장의 광이 방광되지 않게 된다.
도 4에 도시한 바와 같이, n형 반도체(130)층과 활성층(140) 사이의 경계 영역에서 n형 반도체층(130)의 격자와 활성층(140)의 격자의 부정합으로 인해 스트레인(strain)과 결함, 예컨대 핀홀이 발생된다.
따라서, 종래의 발광 소자에서는 상기 쓰레드 디스로케이션으로 인해 상기 활성(140)층의 성장 품질이 저하되게 되어, 발광 소자의 신뢰성이 저하되고 발광 효율을 감소시키는 문제가 발생한다.
실시예는 품질이 우수한 발광소자 및 그 제조 방법를 제공한다.
실시예는 발광 효율을 향상시킬 수 있는 발광소자 및 그 제조 방법를 제공한다.
실시예는 전기적인 특성을 향상시킬 수 있는 발광소자 및 그 제조 방법를 제공한다.
실시예에 따르면, 발광 소자의 제조 방법은, 기판 상에 제1 도전형 반도체층을 형성하는 단계; 상기 제1 도전형 반도체층 상에 완충층을 형성하는 단계; 상기 완충층 상에 활성층을 형성하는 단계; 상기 활성층 상에 제2 도전형 반도체층을 형성하는 단계를 포함하고, 상기 완충층은, 상기 활성층의 In 성분의 25% 내지 75%의 범위를 갖는 In 성분을 포함한다.
실시예에 따르면, 발광 소자는, 기판; 상기 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 및 상기 제1 도전형 반도체층과 상기 활성층 사이에 완충층을 포함하고, 상기 완충층은, 상기 활성층의 In 성분의 25% 내지 75%의 범위를 갖는 In 성분을 포함한다.
실시예는 품질이 우수하고 발광 효율을 향상시킬 수 있다.
실시예는 전기적인 특성을 향상시킬 수 있다.
도 1은 종래의 발광 소자에서 쓰레드 디스로케이션이 발생된 모습을 도시한 도면이다.
도 2는 도 1의 발광 소자의 활성층에 발생된 결함을 도시한 도면이다.
도 3은 도 1의 발광 소자의 파장 분포를 도시한 도면이다.
도 4는 도 1의 발광 소자에서 n형 반도체층과 활성층의 경계 영역에서 발생되는 격자 부정합을 도시한 도면이다.
도 5a 내지 도 5f는 실시예에 따른 발광 소자의 제조 공정을 도시한 도면이다.
도 6은 실시예에 따른 발광 소자를 도시한 측단면도이다.
도 7은 도 6의 발광 소자에서 제1 도전형 반도체층과 활성층의 경계 영역에서 발생된 격자 정합을 도시한 도면이다.
이하, 첨부된 도면들을 참고하여 본 발명을 상세히 설명한다.
도 5a 내지 도 5f는 실시예에 따른 발광 소자의 제조 공정을 도시한 도면이다.
도 5a를 참고하면, 성장 기판(10) 상에 버퍼층(20)이 형성될 수 있다.
상기 성장 기판(10)은 사파이어(Al2O3)뿐만 아니라, SiC, Si 및 ZnO 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 버퍼층(20)은 상기 성장 기판(10)과 상기 버퍼층(20) 상에 형성될 반도체층들 사이를 완충시켜 주는 역할을 한다.
상기 버퍼층(20)은 예를 들어, InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될수 있으며, 이에 대해 한정하지는 않는다.
상기 버퍼층(20)이 이종 재질을 갖는 상기 성장 기판(10) 상에 형성됨에 따라, 쓰레드 디스로케이션이 상기 버퍼층(20)에 형성될 수 있다.
도 5b를 참고하면, 상기 버퍼층(20) 상에 제1 도전형 반도체층(30)이 형성될 수 있다. 상기 제1 도전형 반도체층(30)은 예를 들어, n형 반도체층일 수 있다. 상기 n형 반도체층은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlN, InN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn, C 등의 n형 도펀트가 도핑될 수 있다.
n형 도펀트는 대략 7×1018/cm2 내지 9×1018/cm2의 범위를 가질 수 있다.
상기 버퍼층(20)에 형성된 쓰레드 디스로케이션은 상기 제2 도전형 반도체층(60)에도 형성될 수 있다.
상기 제1 도전형 반도체층(30)이 상기 성장 기판(10) 상에 형성되고, 상기 버퍼층(20)은 생략될 수도 있다. 이러한 경우에도, 상기 제1 도전형 반도체층(30)이 상기 성장 기판(10)과 서로 상이한 재질을 가지므로, 상기 제1 도전형 반도체층(30)에서 쓰레드 디스로케이션이 발생될 수 있다.
도 5c를 참고하면, 제1 도전형 반도체층(30) 상에 완충층(40)이 형성될 수 있다.
상기 완충층(40)은 InaGa1-aN이나 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료에서 선택될 수 있으며, Si, Ge, Sn, C 등의 n형 도펀트가 도핑될 수 있다.
상기 완충층(40)은 900℃내지 950℃의 온도, 400mbar내지 550mbar의 압력으로 200Å내지 500Å의 두께로 형성될 수 있다. 이때, 상기 완충층(40)의 In 성분(composition)은 후에 형성될 활성층(50)의 In 성분(composition)의 25% 내지 75%를 포함할 수 있다.
상기 완충층(40)은 n형 도펀트로 도핑된 n형 반도체층일 수 있다. n형 도펀트로는 Si, Ge, Sn 또는 C가 사용될 수 있다.
이때, 상기 완충층(40)은 제1 도전형 반도체층(30)에서 도핑된 도핑 농도의 10% 내지 30%의 농도를 갖는 n형 도펀트로 도핑될 수 있다.
따라서, 상기 완충층(40)에 의해 상기 버퍼층(20)과 상기 제1 도전형 반도체층(30)에 형성된 쓰레드 디스로케이션이 차단되어. 상기 완층층 이후에 형성되는 활성층(50)에는 더 이상 쓰레드 디스로케이션이 형성되지 않게 된다.
도 5d를 참고하면, 상기 완충층(40) 상에 활성층(50)이 형성될 수 있다. 상기 활성층(50)은 다중 양자 우물 구조(MQW: multi quantum well structure)로 형성될 수 있다.
상기 활성층(50)은 3족 내지 5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층의 주기로 형성될 수 있다. 예를 들어, 우물층으로는 InGaN가 사용될 수 있고, 장벽층으로는 GaN가 사용될 수 있다.
따라서, InGaN을 포함하는 우물층과 GaN을 포함하는 장벽층이 주기적으로 형성될 수 있다. 상기 우물층은 상기 장벽층의 에너지 밴드갭보다 낮은 에너지 밴드갭을 갖는 반도체 재질로 형성될 수 있다.
완충층(40)에 의해 쓰레드 디스로케이션이 차단되므로, 상기 활성층(50)에는 더 이상 쓰레드 디스로케이션이 발생되지 않게 되므로, 상기 활성층(50)의 품질이 좋아지게 되어, 발광 효율이 향상될 수 있다.
도 5e를 참고하면, 상기 활성층(50) 상에 제2 도전형 반도체층(60)이 형성될 수 있다.
상기 제2 도전형 반도체층(60)은 예를 들어, p형 반도체층일 수 있다. 상기 p형 반도체층은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlN, InN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
따라서, 제1 도전형 반도체층(30), 활성층(50) 및 제2 도전형 반도체층(60)에 의해 발광 구조물이 형성될 수 있다.
도 5f를 참고하면, 적어도 제1 도전형 반도체층(30)의 상부 영역이 노출되도록 상기 제2 도전형 반도체층(60), 상기 활성층(50) 및 상기 제1 도전형 반도체층(30)이 식각될 수 있다.
이어서, 상기 제1 도전형 반도체층(30) 상에 제1 전극(70)이 형성되고, 상기 제2 도전형 반도체층(60) 상에 제2 전극(80)이 형성될 수 있다.
상기 제1 및 제2 전극들(70, 80)은 증착 공정 또는/및 도금 공정에 의해 구리(Cu), 금(Au), 알루미늄(Al), 티타늄(Ti), 크롬(Cr) 중 적어도 하나를 포함할 수 있다.
상기 제1 및 제2 전극들(70, 80)을 통해 교류 전원이 공급되어, 상기 제1 도전형 반도체층(30)의 전자들(또는 정공들)과 상기 제2 도전형 반도체층(60)의 정공들(또는 전자들)이 상기 활성층(50)으로 이동되어 정공들과 전자들이 재결합(recombination)되어 광이 발생될 수 있다.
도 6은 실시예에 따른 발광 소자를 도시한 측단면도이다.
도 6을 참고하면, 실시예에 따른 발광 소자는 성장 기판(10), 상기 성장 기판(10) 상에 버퍼층(20), 상기 버퍼층(20) 상에 제1 도전형 반도체층(30), 상기 제1 도전형 반도체층(30) 상에 완충층(40), 상기 완충층(40) 상에 활성층(50), 상기 활성층(50) 상에 제2 도전형 반도체층(60), 상기 제1 도전형 반도체층(30) 상에 제1 전극(70) 및 상기 제2 도전형 반도체층(60) 상에 제2 전극(80)을 포함한다.
상기 제1 도전형 반도체층(30), 상기 활성층(50) 및 상기 제2 도전형 반도체층(60)에 의해 발광 구조물이 형성될 수 있다. 따라서, 상기 완충층(40)은 상기 발광 구조물의 제1 도전형 반도체층(30)과 상기 활성층(50)사이에 배치되어, 상기 제1 도전형 반도체층(30)에 발생된 쓰레드 디스로케이션이 더 이상 활성층(50)으로 연장되지 않도록 차단시킬 수 있다.
상기 성장 기판(10)은 사파이어(Al2O3)뿐만 아니라, SiC, Si 및 ZnO 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 버퍼층(20)은 예를 들어, InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될수 있으며, 이에 대해 한정하지는 않는다.
상기 제1 도전형 반도체층(30)은 예를 들어, n형 반도체층일 수 있다. 상기 n형 반도체층은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlN, InN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn, C 등의 n형 도펀트가 도핑될 수 있다.
상기 완충층(40)은 InaGa(1-a)N이나 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료에서 선택될 수 있으며, Si, Ge, Sn, C 등의 n형 도펀트가 도핑될 수 있다.
성장 기판(10)의 재질과 상이한 버퍼층(20)으로 인해 발생된 쓰레드 디스로케이션이 연속적으로 상기 버퍼층(20) 상의 제1 도전형 반도체층(30)에 형성될 수 있다.
상기 완충층(40)은 상기 쓰레드 디스로케이션이 더 이상 활성층(50)에서 형성되지 않도록 한다. 도 6에 도시한 바와 같이, 버퍼층(20)에서 발생된 쓰레드 디스로케이션이 제1 도전형 반도체층(30)에서도 발생되지만, 상기 완충층(40)에 의해 쓰레드 디스로케이션이 형성되는 것이 차단되어 활성층(50)에는 쓰레드 디스로케이션이 형성되지 않게 된다.
따라서, 활성층(50)의 품질(quality)이 좋아져서, 발광 효율이 향상될 수 있다.
상기 활성층(50)은 3족 내지 5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층의 주기로 형성될 수 있다. 예를 들어, 우물층으로는 InGaN가 사용될 수 있고, 장벽층으로는 GaN가 사용될 수 있다.
상기 제2 도전형 반도체층(60)은 예를 들어, p형 반도체층일 수 있다. 상기 p형 반도체층은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlN, InN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
도 7은 도 6의 발광 소자에서 제1 도전형 반도체층(30)과 활성층(50)의 경계 영역에서 발생된 격자 정합을 도시한 도면이다.
도 7에 도시한 바와 같이, 완충층(40)의 격자들이 상기 제1 도전형 반도체층(30)의 격자들과 상기 활성층(50)의 격자들을 서로 정합시켜주는 매개체 역할을 한다. 따라서, 상기 완충층(40)에 의해 상기 제1 도전형 반도체층(30)에 발생된 쓰레드 디스로케이션은 더 이상 발생되지 않게 된다.
하기 표 1은 완충층이 없을 때 발광 소자와 있을 때의 발광 소자 각각의 전기적인 특성을 보여준다.
구분 완충층이 없을 때 완충층이 있을 때 효율
저전류 특성(VT) 1.75 2.32 32.6% 향상
IR(mA) 0.04 0 -
VR(V) 12.78 19.91 55.8% 향상
Vf 3.23 3.17 1.9% 향상
광량(mW) 36.0 38.735 7.6% 향상
IR와 VR는 누설(leakage) 손실을 나타내는 전류값 및 전압값이고, Vf는 동작 전압을 의미한다.
표 1에 나타낸 바와 같이, 저 전류 특성은 32.6% 향상되었고, 누설 전압 특성은 55.8% 향상되었으며, 광량은 7.6% 향상되었다.
따라서, 실시예는 완충층을 제1 도전형 반도체층과 활성층 사이에 배치함으로써, 활성층의 품질을 향상시켜 발광 효율을 향상시키는 한편, 발광 소자의 전기적인 특성도 향상시킬 수 있다.
10: 성장 기판 20: 버퍼층
30: 제1 도전형 반도체층 40: 완충층
50: 활성층 60: 제2 도전형 반도체층
70: 제1 전극 80: 제2 전극

Claims (12)

  1. 기판 상에 제1 도전형 반도체층을 형성하는 단계;
    상기 제1 도전형 반도체층 상에 완충층을 형성하는 단계;
    상기 완충층 상에 활성층을 형성하는 단계;
    상기 활성층 상에 제2 도전형 반도체층을 형성하는 단계
    를 포함하고,
    상기 완충층은,
    상기 활성층의 In 성분의 25% 내지 75%의 범위를 갖는 In 성분을 포함하는 발광 소자의 제조 방법.
  2. 제1항에 있어서,
    상기 완충층은 상기 제1 도전형 반도체층에 도핑된 도펀트로 도핑되는 발광 소자의 제조 방법.
  3. 제2항에 있어서,
    상기 완충층의 도펀트는 Si, Ge, Sn 및 C 중 하나인 발광 소자의 제조 방법.
  4. 제2항에 있어서,
    상기 완충층은 상기 제1 도전형 반도체층에서 도핑된 도핑 농도의 10% 내지 30%의 도핑 농도를 갖는 발광 소자의 제조 방법.
  5. 제1항에 있어서,
    상기 완충층은 900℃내지 950℃의 온도와 400mbar내지 550mbar의 압력으로 형성되는 발광 소자의 제조 방법.
  6. 제1항에 있어서,
    상기 완충층은 InaGa1 - aN 및 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료에서 선택되는 발광 소자의 제조 방법.
  7. 제1항에 있어서, 상기 제1 도전형 반도체층과 상기 완충층은 n형 도펀트를 포함하고, 상기 제2 도전형 반도체츠은 p형 도펀트를 포함하는 발광 소자의 제조 방법.
  8. 제1항에 있어서, 상기 활성층은 InGaN의 우물층과 GaN의 장벽층이 주기적으로 형성된 다중 양자 우물 구조를 갖는 발광 소자의 제조 방법.
  9. 기판;
    상기 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 및
    상기 제1 도전형 반도체층과 상기 활성층 사이에 완충층을 포함하고,
    상기 완충층은,
    상기 활성층의 In 성분의 25% 내지 75%의 범위를 갖는 In 성분을 포함하는 발광 소자.
  10. 제9항에 있어서,
    상기 완충층은 상기 제1 도전형 반도체층에서 도핑된 도핑 농도의 10% 내지 30%의 도핑 농도를 갖는 발광 소자.
  11. 제9항에 있어서, 상기 완충층은 Si, Ge, Sn 및 C 중 하나인 도펀트를 포함하는 발광 소자.
  12. 제9항에 있어서, 상기 완충층은 InaGa1 - aN 및 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1) 중 하나의 조성식을 갖는 반도체 재료를 포함하는 발광 소자.
KR1020100117053A 2010-11-23 2010-11-23 발광소자 및 그 제조 방법 KR20120055356A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100117053A KR20120055356A (ko) 2010-11-23 2010-11-23 발광소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100117053A KR20120055356A (ko) 2010-11-23 2010-11-23 발광소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20120055356A true KR20120055356A (ko) 2012-05-31

Family

ID=46270939

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100117053A KR20120055356A (ko) 2010-11-23 2010-11-23 발광소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20120055356A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115020559A (zh) * 2022-06-27 2022-09-06 淮安澳洋顺昌光电技术有限公司 一种发光二极管及其外延结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115020559A (zh) * 2022-06-27 2022-09-06 淮安澳洋顺昌光电技术有限公司 一种发光二极管及其外延结构

Similar Documents

Publication Publication Date Title
KR100665364B1 (ko) 질화물 반도체 발광 소자
KR100649749B1 (ko) 질화물 반도체 발광 소자
US7084420B2 (en) Nitride based semiconductor device
KR20090019732A (ko) 질화물 반도체 발광소자
KR20090035934A (ko) 반도체 발광소자 및 그 제조방법
KR20110090118A (ko) 반도체 발광소자
WO2011102450A1 (ja) 化合物半導体発光素子の製造方法
KR20130022815A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR20100049451A (ko) 질화물 반도체 소자
KR101507130B1 (ko) 초격자층을 갖는 발광 다이오드
JP2011253847A (ja) 半導体発光素子と、その製造方法およびランプ、電子機器、機械装置
KR20100024154A (ko) 발광 다이오드
KR20220137886A (ko) 단일칩 복수 대역 발광 다이오드
KR20120055356A (ko) 발광소자 및 그 제조 방법
KR20090056319A (ko) 초격자 구조를 가지는 질화물계 반도체 발광소자
KR101628233B1 (ko) 발광 다이오드 및 이를 포함하는 발광 소자 패키지
KR100836132B1 (ko) 질화물계 반도체 발광다이오드
KR102212781B1 (ko) 발광소자 및 조명시스템
KR102302320B1 (ko) 발광 소자
KR20130082130A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR20130110748A (ko) 발광 소자 및 그 제조 방법
KR102600002B1 (ko) 반도체 발광 소자
KR101393356B1 (ko) 발광 다이오드
KR101583276B1 (ko) 전류 분산을 위한 다층 구조체를 갖는 발광 다이오드
KR20110133239A (ko) 신뢰성 있는 발광 다이오드

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination