JP4307113B2 - 半導体発光素子およびその製造方法 - Google Patents
半導体発光素子およびその製造方法 Download PDFInfo
- Publication number
- JP4307113B2 JP4307113B2 JP2003064968A JP2003064968A JP4307113B2 JP 4307113 B2 JP4307113 B2 JP 4307113B2 JP 2003064968 A JP2003064968 A JP 2003064968A JP 2003064968 A JP2003064968 A JP 2003064968A JP 4307113 B2 JP4307113 B2 JP 4307113B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- silicon substrate
- degrees
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
- C30B29/403—AIII-nitrides
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
- C30B29/403—AIII-nitrides
- C30B29/406—Gallium nitride
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02389—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
- H01L21/0243—Surface structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
Description
【０００１】
【発明の属する技術分野】
本発明は、窒化物半導体を用いた半導体発光素子およびその製造方法に関する。
【０００２】
【従来の技術】
ＧａＮ，ＩｎＮ，ＡｌＮおよびそれらの混晶半導体からなる窒化物半導体材料を用いて、これまで、サファイア基板、ＧａＮ基板、ＳｉＣ基板、もしくはシリコン（１１１）基板を用い、これら基板上にＩｎxＧａ1-xＮ結晶を発光層として用いた半導体発光素子が作製されている。特にシリコン基板は、他の基板と比較して大面積で品質の一定したものが安価に得られるため、これを採用することにより低コストで上記発光素子を製造できるという期待がされている。また、これらの混晶半導体からなる窒化物半導体材料を用いた半導体発光素子の試作も試みられている。
【０００３】
【特許文献１】
特開平７―１８３５７６号公報
【０００４】
【特許文献２】
特開平８―８８４０７号公報
【０００５】
【特許文献３】
特開平１１―８７７７３号公報
【０００６】
【発明が解決しようとする課題】
上述のサファイア基板、ＳｉＣ基板、シリコン（１１１）基板上に窒化物半導体素子を作製する場合、通常、六方晶系の結晶のＣ面を成長表面とした窒化物半導体膜が得られる。
【０００７】
ところが、このＣ面を成長表面とした場合には、六方晶系の結晶が一軸性結晶であるため、異方性からくる分極がｃ軸方向にピエゾ電界としてかかりやすい。
このことから、活性層をこのｃ軸方向に積層させその面を用いた場合には、図１（ａ）に示すように、ピエゾ電界から電子と正孔のキャリアが三角ポテンシャルの両端に分離され、これに伴い電子・正孔キャリアが再結合しにくくなる。
【０００８】
発光光の長波長化および量子効果を低減するため、活性層内の井戸層の厚さを厚くするものの、このピエゾ電界の影響によって、電子・正孔キャリアがより分離されることで（図１（ｂ））、キャリアの再結合確率が下がってしまう。よって、長波長の窒化物半導体発光素子を作製する場合には、活性層内の混晶半導体からなる井戸層の組成を変え、バンドギャップを制御することしか方策はなかった。
【０００９】
たとえば本発明者等の実験に基づけば、サファイヤ基板上にＣ面を主面とした窒化物系半導体材料を用いて半導体発光素子を作製する場合、活性層の厚さが３ｎｍにおいて、最も発光輝度の高い発光素子が得られ、その輝度が半分程度になる厚さの範囲は、およそ２ｎｍから４．５ｎｍであった。
【００１０】
そのため、窒化物系半導体発光素子を用い、１チップで多色発光を可能とする発光素子を作製する場合、特開平７―１８３５７６号公報、特開平８―８８４０７号公報、特開平１１―８７７７３号公報により公開されている通り、バンドギャップの異なる発光層を用い、多層構造もしくは集積化していた。つまり、１チップで多色発光を可能とする発光素子を作製するには、混晶半導体からなる井戸層の組成を変えバンドギャップを適宜調整した構造を用いるしかなかった。
【００１１】
本発明は、上記の課題を解決するためになされたものであり、電子正孔対のキャリア再結合確率を下げることなく、発光波長を制御することが可能となる窒化物系半導体発光素子およびその製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の半導体発光素子は、下面に電極を有するシリコン基板と、該シリコン基板上に形成され一般式ＩｎxＧａyＡｌzＮ（ただし、ｘ＋ｙ＋ｚ＝１，０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１）で表される化合物半導体層とを備える。基板は、（００１）面から［０１−１］軸のまわりで７．３度回転した面、あるいはこの面から任意の方向に３度以内の範囲で傾いた面である主面より６２度傾斜した面かもしくはこの面から任意の方向に３度以内の範囲で傾いた面を斜面として有する溝を有し、化合物半導体層は斜面上に形成されるベース層と、該ベース層上に形成された活性層とを含み、活性層は、（１−１０１）面を面方位として有し、ベース層のｃ軸方向と交差する方向に積層され、井戸層と障壁層を交互に積層した構造からなる。上記井戸層の厚さは、たとえば２ｎｍ以上１０ｎｍ以下、好ましくは２ｎｍ以上８ｎｍ以下、さらに好ましくは４．５ｎｍより大きく８．０ｎｍ以下である。
【００１４】
上記活性層は、厚さの異なる井戸層を複数有するものであってもよく、赤、青、緑で発光する複数の井戸層を有することで、ひとつのチップで白色に発光するものであってもよい。
【００１５】
上記斜面上に複数の化合物半導体層が集積され、個々の化合物半導体層が具備する活性層が複数の発光波長の光を発光する井戸層を有し、化合物半導体層上に透過膜を備えるものであってもよい。該透過膜は、好ましくは、井戸層の複数のスペクトルからなる発光を選択的に透過する機能を備えた膜である。上記溝は基板上に複数設けられ、各溝の斜面上に形成された化合物半導体層を、結晶成長にしたがって合体させるものであってもよい。
【００１６】
たとえばシリコン基板（００１）面より［０１−１］軸のまわりで７．３度回転した基板もしくは、その面から任意の方向に３度以内の範囲で傾いた面に対して、選択的にエッチングを行なうことで、この基板の主面から６２度の関係の（１１１）ファセット面をもつ溝を形成することができる。この斜面上にさらに窒化物系半導体膜をエピタキシャル成長させることで、たとえばＧａＮ系半導体の（１−１０１）ファセット面を成長面とした膜を得ることが可能となる。
【００１７】
この（１−１０１）ファセット面を窒化物系半導体発光素子への成長面（主面）として用いた場合、ピエゾ電界を大きく有するｃ軸を傾けることになり、活性層内の井戸および障壁層界面によって生じるこの電界を減らすことが可能となる。よって、井戸層の厚さを厚くした場合でも、図１（ｃ）の通り、電子正孔対のキャリア再結合確率を下げることなく、各層の格子定数差から生じる臨界膜厚以下の範囲内で井戸層の厚さを変えることができ、発光波長を制御することができる。
【００１８】
本発明の半導体発光素子の製造方法は下記の各工程を備える。（００１）面から［０１−１］軸のまわりで７．３度回転した面、あるいはこの面から任意の方向に３度以内の範囲で傾いた面である主面を有するシリコン基板に、該主面より６２度傾斜した面かもしくはこの面から任意の方向に３度以内の範囲で傾いた斜面を有する溝を形成する。該斜面上に、該斜面から６２度傾いた（１−１０１）ファセット面を成長表面として有し、一般式ＩｎxＧａyＡｌzＮ（ただし、ｘ＋ｙ＋ｚ＝１，０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１）で表される化合物半導体層を形成する。上記（１−１０１）ファセット面上に、当該ファセット面のｃ軸方向と交差する方向に複数の井戸層と、障壁層とを交互に積層した活性層を形成する。
【００１９】
上記の（１−１０１）ファセット面上に、井戸層の膜厚を厚くした活性層を有する半導体発光素子を作製することで、輝度も高く長波長の光を発光する窒化物系の半導体発光素子を作製するととともに、１チップにおいて厚さの異なる井戸層を積層することで多色発光を可能とする活性層を有する発光素子を容易に作製することが可能となる。
【００２０】
【発明の実施の形態】
本発明について、以下に実施の形態を示しつつ説明する。
【００２１】
＜実施の形態１＞
図２は本実施の形態における窒化物半導体膜の（１−１０１）ファセット面７０を形成するための概念図、図１０は、このような手法を用いて作製した（１−１０１）ファセット面７０の上に形成した窒化物半導体発光素子の構造を示す概略断面図である。
【００２２】
本実施の形態の窒化物半導体発光素子は、図１０に示すように、シリコン基板１と、該シリコン基板１の主面上に形成した化合物半導体層とを備える。シリコン基板１は、（００１）面から７．３度［０−１−１］方向に傾けた、すなわち（００１）面から［０１−１］軸のまわりで７．３度回転した主面６０、あるいはこの面から任意の方向に３度以内の範囲で傾いた主面を有する。該シリコン基板１を用いることで、極めて平坦な（１−１０１）面を成長表面として有し、一般式ＩｎxＧａyＡｌzＮ（ただし、ｘ＋ｙ＋ｚ＝１，０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１）で表される化合物半導体膜（たとえばＧａＮ膜）が得られる。
【００２３】
しかし、ピエゾ電界を減らすことを主眼とした場合、シリコン基板１以外の基板も使用可能である。たとえば、基板をエッチングすることで窒化物系半導体膜のｃ軸が成長しやすい斜面を形成し、この斜面から６２度傾いた（１−１０１）面を成長表面として有し、上記一般式で表される窒化物系半導体膜を成長させ、（１−１０１）面を主面として用いることで、同様の結果が得られる。したがって、ＧａＡｓ、ＧａＰ、ＩｎＰ、ＳｉＣ基板等をも使用可能である。
【００２４】
シリコン基板１の主表面上には、シリコン酸化膜、シリコン窒化膜、もしくは誘電体多層反射膜からなるマスク５２を選択的に形成する。シリコン基板１は、マスク５２で覆われていない部分に溝を有し、溝は、シリコン基板１の主面より６２度傾斜した面である（１１１）ファセット面か、もしくはこの面から任意の方向に３度以内の範囲で傾いた面を斜面として有する。
【００２５】
溝の（１１１）ファセット面上にｎ−ＡｌＧａＩｎＮ中間層１０を介してＧａＩｎＮからなる三角柱状結晶１１を形成し、三角柱状結晶１１上に、第１のクラッド層２、量子井戸層３ａと障壁層４との積層構造（活性層）を形成する。該活性層は、ベース層のｃ軸方向と交差する方向に積層される。すなわち、化合物半導体層は、該化合物半導体層のｃ軸に加わる歪による電界が低減されるように形成される。
【００２６】
上記の積層構造上に、ｐ−ＡｌＧａＩｎＮからなるキャリアブロック層５、マグネシウムがドープされｐ型の第２のクラッド層６を形成する。さらに、シリコン基板１下面には電極１５が、第２のクラッド層６の上面には透明電極１７が設けられ、透明電極１７の上面の一部には、ボンディング電極１６が設けられている。
【００２７】
第２のクラッド層６は抵抗が大きいので、第２のクラッド層６の一端へ直接ボンディング電極１６のみから電流、即ち正孔を注入しても、電流密度がＩｎxＧａ1-xＮからなる発光層の全域において均一とならないおそれがある。そこで、ボンディング電極２のクラッド層６との間に、第２のクラッド層６のほぼ全面にわたる薄膜の透明電極１７を設けている。それにより、多くの発光光を取り出すことができる。
【００２８】
ここで、ｐ型のＧａＮからなる第２のクラッド層６に接続される透明電極１７には、２０ｎｍ以下の膜厚の金属を用いればよく、Ｔａ，Ｃｏ，Ｒｈ，Ｎｉ，Ｐｄ，Ｐｔ，Ｃｕ，Ａｇ，Ａｕのいずれかを含むことが望ましい。
【００２９】
また、ｎ型のシリコン基板１の裏面に形成される電極１５には金属を用いればよく、Ａｌ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，のいずれかを含むことが望ましい。
【００３０】
なお、図１０の例は、ファセット面上に半導体素子を単数形成したものであるが、図１１の通り、この半導体素子を複数並べ、その後、ｐ側の透明電極１７を成膜しても構わない。ただし、この場合、透明電極１７を形成することにより、それぞれの三角柱状結晶１１の側面が短絡するおそれがあるため、図１７に示すとおり、透明電極１７を形成する前に、スパッタリング、フォトリソグラフィおよびエッチング技術を用い、シリコン酸化膜やシリコン窒化膜等からなる絶縁膜１８を１００ｎｍの厚さで形成する。
【００３１】
本実施例においては、ＩｎxＧａ1-xＮ発光層はＧａxＩｎ1-xＮの組成ｘおよびその膜厚を変えることにより、バンド間発光の波長を紫外から赤色まで変化させることができる。
【００３２】
従来例ではピエゾ電界の効果により、井戸層の厚さが３ｎｍにおいて再結合確率が最も高く発光効率も高かった。しかし、本実施の形態では、井戸層の厚さを厚くしても、発光効率の低下が見られないため、厚さと共に量子効果が減少することで長波長化が生じ、活性層の厚さと固相組成とが一意に定まらない。
【００３３】
そこで本願では、ＩｎxＧａ1-xＮ活性層の固相の組成がＸ＝０．１８からなる条件において、４６０ｎｍで青色発光を示す３ｎｍの厚さからなる井戸層について組成と厚さの関係を一例として記述する。
【００３４】
なお、本明細書において、窒化物半導体とは、主にＩＩＩ族元素とＮ元素より構成された化合物半導体であって、ＡｌxＩｎyＧａ1-x-yＮ（０≦ｘ，ｙ≦１）の他、そのＩＩＩ族元素の一部（２０％程度以下）をＢ，Ａｌ等の他の元素で置換した結晶や、そのＮ元素の一部（１０％程度以下）をＡｓ，Ｐ，Ｓｂ等の他の元素で置換した結晶を含む。
【００３５】
次に、本実施の形態の発光素子の製造方法について図３〜図９を参照しつつ説明する。
【００３６】
まず、シリコン基板１を洗浄し、そのシリコン基板１の主面６０上に、スパッタリングもしくはＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）の技術を用い、図３に示すように、シリコン酸化膜等からなるマスク５２を１００ｎｍ堆積させる。
【００３７】
ところで、シリコン基板１は青、緑、赤色等の可視の領域の光を吸収する。そこで、本発明の実施の形態１の半導体発光素子においては、より光の取出し効率を上げるため、このマスク５２に誘電体多層反射膜を用いる。それにより、ランプに封止した場合の発光強度を上げることが可能となる。
【００３８】
例えば、４６０ｎｍを中心波長とした青の発光素子を作製する場合、このマスク５２にＳｉＯ2（７９ｎｍ）／ＺｒＯ2（５５ｎｍ）を３ペア組み合わせることで、光の取りだし効率を上げることができた。
【００３９】
その後、フォトリソグラフィおよびエッチング技術を用い、図３に示す通りマスク５２を部分的に除去し、マスク５２をストライプ状に形成する。さらに、そのシリコン基板１を、ＫＯＨからなるアルカリエッチング液（エッチャント）、もしくはエチレンジアミン、ピロカテコール、水の混合溶液からなるエッチャントによって、図４の如く、エッチングする。それにより、シリコン基板１に、選択的にシリコン（１１１）ファセット面６１を有する溝を形成する。
【００４０】
この溝は、シリコン［０１−１］方向に延伸したストライプ状の溝である。またこの（１１１）ファセット面６１は、シリコン基板１の主面６０を上記所定の面方位としたことで形成され、これに対して６２度の関係を有している。この面は、従来知られているエッチャントの温度を適宜調整し、エッチング速度を調整することで容易に形成できる。
【００４１】
ところが、本願発明者等の数々の実験により、この成長方法を用いる場合、シリコン基板１と窒化物半導体膜界面付近において、転位が発生し横方向（（１１１）ファセット面６１と平行な方向）に延びることが判明した。その転位が窒化物半導体膜を貫通し、その上に活性層を積層した場合には、部分的に発光効率の低い個所が見られた。
【００４２】
そこで、これを回避する手段として、シリコン（１１１）ファセット面６１形成のためのエッチングを行う際に、上記の転位の広がる領域の厚さの分だけマスク５２の端部より深くエッチングを行う。このようにシリコン基板１を深くエッチングする（オーバーエッチング部２１１を形成）ことで、図１５の通り、基板界面近傍で折れ曲がって延びる転位２０１による窒化物半導体膜（三角柱状結晶１１）の貫通を未然に防ぐことができる。
【００４３】
上記の溝を形成したシリコン基板１をＭＯＣＶＤ（Ｍｅｔａｌ−Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置内に導入し、水素（Ｈ2）雰囲気の中で、約１１００℃の高温でクリーニングを行なう。
【００４４】
続いて図５に示すように、所定の（１１１）ファセット面６１から結晶成長を優先的に行わせるため、溝表面上に選択的にシリコン窒化膜、シリコン酸化膜、誘電多層反射膜等のマスク５２を形成し、それ以外の溝表面領域を露出させる。つまり、窒化物半導体の成長が抑制されるような材料で溝表面を選択的に覆う。
【００４５】
なお、上述のオーバーエッチングが不充分な場合、図５の状態で再びアルカリエッチャント液を用いて適宜オーバーエッチング深さを調整してもよい。
【００４６】
その後、キャリアガスとしてＮ2を１０（ｌ／ｍｉｎ．）流しながら、８００℃でＮＨ3とトリメチルアルミニウム（ＴＭＡ）、トリメチルインジウム（ＴＭＩ）、ＳｉＨ4（シラン）ガスを、それぞれ５（ｌ／ｍｉｎ．）、１０（μｍｏｌ／ｍｉｎ．）、１７（μｍｏｌ／ｍｉｎ．）、０．１（μｍｏｌ／ｍｉｎ．）導入して、約１０ｎｍの厚みのシリコンドープＡｌ0.85Ｉｎ0.15Ｎからなる中間層１０を成膜する。
【００４７】
次に、図６〜図８に示す通り、シリコン基板１の主面に対し６２度の角度をなすファセット面６１に対して、垂直な軸を窒化物半導体膜のｃ軸として結晶成長が進行し、さらに窒化物半導体膜の（１−１０１）ファセット面７０が平面として形成される。具体的には、８００℃で、ＴＭＡの供給を停止し、トリメチルガリュウム（ＴＭＧ）、ＴＭＩ、シリコンＨ4（シラン）ガスを約２０（μｍｏｌ／ｍｉｎ．）、１００（μｍｏｌ／ｍｉｎ．）、０．０５（μｍｏｌ／ｍｉｎ．）それぞれ導入し、約２ミクロンの大きさのシリコンドープＧａ0.92Ｉｎ0.08Ｎからなる三角形柱状結晶１１を形成する。
【００４８】
この三角柱状結晶１１としては、ＡｌＩｎＮ中間層１０を堆積した後、その成長温度を高温に上げ、ＧａＮの膜としても構わなかったが、Ｉｎを含みＡｌを含まないＧａＩｎＮからなる半導体を三角柱状結晶１１として用いることで、高温に成長温度を上げることなく低温成長が可能となり、クラックの発生が少なかった。
【００４９】
なお、三角柱状結晶１１の（１−１０１）ファセット面７０の上に発光素子構造を形成してもよいが、さらに窒化物半導体膜の成長を続け、図９に示すように連続膜１２を形成し、その上に半導体発光素子を形成することも可能である。連続膜１２の上面も、（１−１０１）ファセット面となる。
【００５０】
続いて、図１０に示すように、ＴＭＩのみの導入を止めることでｎ−ＧａＮからなる第１のクラッド層２を２００ｎｍの厚さで成長する。この第１のクラッド層２としてＩｎを含みＡｌを含まないＧａＩｎＮからなる半導体層を用いることで、低温成長が可能となり、クラックの発生が少なかった。
【００５１】
その後、ＴＭＡ、ＴＭＩ、ＴＭＧの供給を停止して、基板温度を７００℃まで降温し、インジウム原料であるトリメチルインジウム（ＴＭＩ）を５．２（μｍｏｌ／ｍｉｎ．）、ＴＭＧを２．８（μｍｏｌ／ｍｉｎ．）導入し、青色の領域で発光するＩｎ0.18Ｇａ0.82Ｎよりなる８ｎｍ厚の量子井戸層３ａを成長する。その後再び、８５０℃まで昇温し、ＴＭＧを１４（μｍｏｌ／ｍｉｎ．）導入しＧａＮよりなる障壁層４を成長する。
【００５２】
次に、基板温度を７６０℃までまで降温し、同様の量子井戸層３ａを成長する。このように量子井戸層３ａ，障壁層４の成長を繰り返し、青色の波長で発光する３ペアーからなる多重量子井戸（ＭＱＷ）からなる活性層７を成長する。
【００５３】
上記活性層７の成長が終了した後、最後の障壁層４と同じ温度で、ＴＭＧを１１（μｍｏｌ／ｍｉｎ．）、ＴＭＡを１．１（μｍｏｌ／ｍｉｎ．）、ＴＭＩを４０（μｍｏｌ／ｍｉｎ．）、ｐ型ドーピング原料ガスであるビスシクロペンタジエニルマグネシウムを（Ｃｐ2Ｍｇ）を１０（ｎｍｏｌ／ｍｉｎ．）流し、５０ｎｍ厚のｐ型Ａｌ0.20Ｇａ0.75Ｉｎ0.05Ｎキャリアブロック層５を成長する。キャリアブロック層５の成長が終了すると、同じ成長温度において、ＴＭＡの供給を停止し、１００ｎｍ厚のｐ型Ｇａ0.9Ｉｎ0.1Ｎ第２のクラッド層６の成長を行ない発光素子構造の成長を終了する。
【００５４】
発光素子構造の成長が終了すると、ＴＭＧ，ＴＭＩ及びＣｐ2Ｍｇの供給を停止し室温まで冷却した後、そのウエハをＭＯＣＶＤ装置より取り出す。その後、各半導体素子のｐ型Ｇａ0.9Ｉｎ0.1Ｎ層からなる第２のクラッド層６の上面それぞれに透明電極１７を形成し、さらにその上の一部にボンディング電極１６を、シリコン基板１の下面に電極１５を形成し、さらにダイシング装置を用い、３００μｍ角に分割することで、本実施の形態の発光素子が完成する。
【００５５】
次に、Ｇａ1-xＩｎxＮのＩｎ組成と井戸層の厚さによる発光素子の輝度の変化を下記の表１に示す。
【００５６】
【表１】
【００５７】
表１に示すように、従来Ｃ面上に成長した活性層７の井戸層の膜厚が２ｎｍから４．５ｎｍの範囲の場合に所定以上の輝度が得られていたのに対し、本実施例の基板（ファセット面）を用いることで、井戸層の厚さが２．０ｎｍから１０．０ｎｍ広い範囲で所定以上の輝度が得られているのがわかる。井戸層の厚さは、好ましくは２．０ｎｍから８．０ｎｍ、さらに好ましくは４．５ｎｍより大きく８．０ｎｍ以下の範囲である。井戸層の厚さをこのように厚くすることにより、長波長で発光効率の高い半導体発光素子が得られる。
【００５８】
なお、活性層７の井戸層の厚さが１０．０ｎｍ以上に厚くなると活性層７内の格子定数差から生じる歪が大きくなるため転位が増殖され、発光効率の低下を導くものと考えられる。したがって、井戸層の厚さは、８ｎｍ以下であることが特に好ましい範囲であると推測される。
【００５９】
このようにサファイア上にＣ面を主面として用いた半導体発光素子に比べ、厚い井戸層を積層した活性層７を有する構造を用いることで、バンドギャップのみを調整するだけでなく、より長波長で発光を可能とする発光素子を容易に作製することが可能となり、また、ピエゾ電界による影響を受けることが少ないため、注入電流を変えても、色変化の少ない多色発光を呈する素子を得ることが可能となる。
【００６０】
＜実施の形態２＞
次に、本発明の実施の形態２について説明する。図１２は、本実施の形態２における窒化物半導体発光素子の構造を示す概略断面図である。
【００６１】
図１２に示すように、本実施の形態では、活性層７の構造が実施の形態１の発光素子とは異なっている。具体的には、本実施の形態２では、Ｉｎ0.25Ｇａ0.75Ｎよりなる８ｎｍ厚の量子井戸層３ａ、Ｉｎ0.18Ｇａ0.82Ｎよりなる４．５ｎｍ厚の井戸層３ｂ、Ｉｎ0.18Ｇａ0.82Ｎよりなる３ｎｍ厚の井戸層３ｃを形成している。それ以外の構造については、実施の形態１とほぼ同様である。
【００６２】
上記のような厚さの違った量子井戸層３ａ，３ｂ，３ｃを順に積層した活性層７を有する構造を用いることで、バンドギャップのみを調整するだけでなく、１チップで多色発光を可能とする発光素子を容易に作製することが可能となる。また、ピエゾ電界による影響を受けることが少ないため、注入電流を変えても、色変化の少ない多色発光を呈する素子を得ることが可能となる。
【００６３】
なお、図１３に示すように、半導体素子を複数並べ、その上に延在するようにｐ側の透明電極１７を成膜しても構わない。ただし、透明電極１７を形成することにより、それぞれの三角柱状結晶１１の側面が短絡するおそれがあるため、図１３に示すとおり、透明電極１７を形成する前にスパッタリング、フォトリソグラフィおよびエッチング技術を用い、シリコン酸化膜やシリコン窒化膜等からなる絶縁膜１８を１００ｎｍの厚さで形成する。
【００６４】
次に、本実施の形態２の発光素子の製造方法について説明する。
実施の形態１と同様の工程を経て、図８のように三角柱状結晶１１を成長し、この（１−１０１）ファセット面７０の上につづけて発光素子構造を形成する。なお、図９に示すように連続膜１２の上に半導体発光素子を形成することも可能である。
【００６５】
実施の形態１と同様の手法で、三角柱状結晶１１の（１−１０１）ファセット面７０上に第１のクラッド層２を形成した後、ＴＭＡ、ＴＭＩ、ＴＭＧの供給を停止して、基板温度を７００℃まで降温し、インジウム原料であるトリメチルインジウム（ＴＭＩ）を５．２（μｍｏｌ／ｍｉｎ．）、ＴＭＧを２．８（μｍｏｌ／ｍｉｎ．）導入し、赤色の領域で発光するＩｎ0.25Ｇａ0.75Ｎよりなる８ｎｍ厚の量子井戸層３ａを成長する。その後再び、８５０℃まで昇温し、ＴＭＧを１４（μｍｏｌ／ｍｉｎ．）導入しＧａＮよりなる障壁層４を成長する。
【００６６】
次に、基板温度を７６０℃まで降温し、インジウム原料であるトリメチルインジウム（ＴＭＩ）を６．５（μｍｏｌ／ｍｉｎ．）、ＴＭＧを２．８（μｍｏｌ／ｍｉｎ．）導入し、緑色の領域で発光するＩｎ0.18Ｇａ0.82Ｎよりなる４．５ｎｍ厚の井戸層３ｂを成長する。その後再び、８５０℃まで昇温し、ＴＭＧを１４（μｍｏｌ／ｍｉｎ．）導入しＧａＮよりなる障壁層４を成長する。
【００６７】
続いて、基板温度を７６０℃まで降温し、インジウム原料であるトリメチルインジウム（ＴＭＩ）を６．５（μｍｏｌ／ｍｉｎ．）、ＴＭＧを２．８（μｍｏｌ／ｍｉｎ．）導入し、青色の領域で発光するＩｎ0.18Ｇａ0.82Ｎよりなる３ｎｍ厚の井戸層３ｃを成長する。その後再び、８５０℃まで昇温し、ＴＭＧを１４（μｍｏｌ／ｍｉｎ．）導入しＧａＮよりなる障壁層４を成長する。
【００６８】
このように井戸層，障壁層の成長を繰り返し、それぞれ別の波長で発光する３ペアーからなる多重量子井戸（ＭＱＷ）からなる活性層７を成長する。それにより、赤、青、緑で発光する複数の井戸層を有することで、一つのチップで白色に発光する素子の成長が行え、なおかつ発光光の色合いの制御を行える。なお、量子井戸層３ａ，３ｂ，３ｃの順序に関して、組成、厚さ、発光波長の違いから構造上特性の差は見られなかった。
【００６９】
上記活性層７の成長が終了した後、実施の形態１と同様の手法で、５０ｎｍ厚のｐ型Ａｌ0.20Ｇａ0.75Ｉｎ0.05Ｎキャリアブロック層５を成長し、１００ｎｍ厚のｐ型Ｇａ0.9Ｉｎ0.1Ｎ第２のクラッド層６の成長を行ない、第２のクラッド層６の上面に透明電極１７を形成し、さらにその上の一部にボンディング電極１６を、シリコン基板１下面に電極１５を形成し、さらにダイシング装置を用い、３００μｍ角に分割することで、本実施の形態２の発光素子が完成する。
【００７０】
＜実施の形態３＞
次に、本発明の実施の形態３について説明する。上述の実施の形態１、２においては、（００１）面より７．３度傾けたシリコン基板上の連続膜でない三角柱状結晶１１の上に直接発光素子構造の作製を行なったが、図９のような、三角柱状結晶１１を合体させた連続膜１２からなるＧａＮ基板を作製したのちに半導体発光素子を形成することも可能である。
【００７１】
図１４に本実施の形態３の発光素子を示す。図１４に示すように、本実施の形態３の発光素子では、シリコン基板１上に形成した連続膜１２上に第１のクラッド層２を介して活性層７を形成している。また、シリコン基板１にオーバーエッチングを施してオーバーエッチング部２１１を形成し、溝上にマスク５２を突出させている。このマスク５２の突出部により転位２０１が連続膜１２の成長表面である（１−１０１）ファセット面に達するのを阻止している。それ以外は、実施の形態２の発光素子と同様である。
【００７２】
なお、図１４には、シリコン基板１を残した構造の発光素子を示したが、ＧａＮ基板を厚く形成し、シリコン基板１を除去してもよい。
【００７３】
次に、本実施の形態３における発光素子の製造方法について説明する。
実施の形態１と同様の処理を行ったシリコン基板１に、ＭＯＣＶＤ法を用い、ＡｌＩｎＮ中間層１０の成長を行う。続いて、ＧａＮの結晶成長を（１１１）ファセット面６１上に開始する。ここで成長する窒化物半導体は、斜面に対して＜０００１＞方向が垂直となるように配向する。さらに、成長した窒化物半導体結晶の上面には、基板主面にほぼ平行にＧａＮ（１−１０１）ファセット面７０が現れ、成長途中の段階ではストライプ方向に伸びた三角柱状結晶１１となる。続いて、成長が進むにしたがって、三角柱状結晶１１の径は大きくなり、ついには隣接する三角柱状結晶１１同士が接触するようになる。さらに成長を続けると、分離していた各三角柱状結晶１１は合体し、図９に示すように、表面に平坦なＧａＮ（１−１０１）ファセット面をもったＧａＮ結晶の連続膜１２が得られることになる。
【００７４】
さらには次に述べる成長方法を用い、そのＧａＮ結晶を厚くし、その上に半導体発光素子を作製しても構わない。
【００７５】
例えば、シリコン基板１をＨＶＰＥ（ハイドライドＶＰＥ）装置内に導入し、Ｎ2キャリアガスとＮＨ3をそれぞれ５（ｌ／ｍｉｎ．）流しながら、シリコン基板１の温度を約１０５０℃まで昇温する。その後、シリコン基板１上にＧａＣｌを０．１（ｌ／ｍｉｎ．）導入してＧａＮの厚膜の成長を開始する。
【００７６】
ＧａＣｌは約８５０℃に保持されたＧａ金属にＨＣｌガスを流すことにより生成される。また、シリコン基板１近傍まで単独で配管してある不純物ドーピングラインを用いて不純物ガスを流すことにより、任意に成長中に不純物のドーピングを行なうことができる。
【００７７】
本実施例ではシリコンをドーピングする目的で、成長を開始すると同時に、モノシラン（ＳｉＨ4）を２００（ｎｍｏｌ／ｍｉｎ．）供給（シリコン不純物濃度約３．８ｘ１０18ｃｍ-3）してシリコンドープＧａＮ膜を成長する。
【００７８】
上記方法で、８時間の成長を行ない、膜厚の合計が約３５０μｍの厚さのＧａＮをシリコン基板１上に成長する。成長後、研磨ないしはエッチングによりシリコン基板１を除去し、（１−１０１）面を有する極めて平坦なＧａＮ基板を得る。こうして、本実施の形態によれば、（１−１０１）面を表面に有するＧａＮ基板を得ることができる。
【００７９】
本実施の形態３においては、実施の形態１のように厚さの同じ井戸層を積層した単色で発光する半導体発光構造を採用してもよいが、実施の形態２のように多色で発光する半導体発光構造を採用することも可能である。以下の説明では、多色で発光する半導体発光構造の製造方法を述べる。
【００８０】
上記のようなＧａＮ結晶の連続膜１２もしくはシリコン基板１を除去したＧａＮ基板上に、一旦、１０００℃において、ｎ型のＧａＮからなる第１のクラッド層２を積層させる。
【００８１】
この第１のクラッド層２は、Ｉｎを含みＡｌを含まないＧａＮ連続膜１２と同じＧａＮで構成してもよいが、Ｉｎを含みＡｌを含まないＧａＩｎＮからなる第１のクラッド層２を用いることで、活性層７との格子定数が近づき、転位が減ることで、発光効率の高い半導体素子が得られる。
【００８２】
その後、実施の形態２と同様の手法で、赤色の領域で発光するＩｎ0.25Ｇａ0.75Ｎよりなる８ｎｍ厚の量子井戸層３ａ、緑色の領域で発光するＩｎ0.18Ｇａ0.82Ｎよりなる４．５ｎｍ厚の井戸層３ｂ、青色の領域で発光するＩｎ0.18Ｇａ0.82Ｎよりなる３ｎｍ厚の井戸層３ｃ、ＧａＮよりなる障壁層４、５０ｎｍ厚のｐ型Ａｌ0.20Ｇａ0.75Ｉｎ0.05Ｎキャリアブロック層５、１００ｎｍ厚のｐ型Ｇａ0.9Ｉｎ0.1Ｎからなる第２のクラッド層６の成長を行ない発光素子構造の成長を終了する。成長が終了すると、ＴＭＧ，ＴＭＩ及びＣｐ2Ｍｇの供給を停止し、室温まで冷却した後、ＭＯＣＶＤ装置より取り出す。
【００８３】
その後、ｐ型Ｇａ0.9Ｉｎ0.1Ｎ層からなる第２のクラッド層６の上面に透明電極１７を、さらにその上の一部にボンディング電極１６を、ＧａＮ基板下面に電極１５を形成し、さらにダイシング装置を用い、３００μｍ角に分割することで、図１４に示す本実施の形態３の発光素子を作製することができる。
【００８４】
ただし、実施の形態１と同様に、シリコン基板１と窒化物半導体膜界面付近において転位が発生するので、これを回避するためにシリコン（１１１）ファセット面６１形成のためのエッチングを行う際に、転位２０１の広がる領域分だけ深くエッチングを行う。それにより、図１４に示すように、オーバーエッチング部２１１を設けることができ、転位２０１が連続膜１２を貫通してその表面に達することを未然に防ぐことができる。
【００８５】
＜実施の形態４＞
次に、本発明の実施の形態４について説明する。本実施の形態４においては、実施の形態２の応用例として、三角柱状結晶１１上へ、赤、緑、青の三原色など、様々な発光波長で発光する多層からなる井戸層を有する三角柱状半導体発光素子１５０を結晶成長により作製する。
【００８６】
具体的な構造としては、図１６に示すように、個々の三角柱状半導体発光素子１５０上に、透明電極１７および単色波長透過膜１５１ａ，１５１ｂ，１５１ｃを積層する。単色波長透過膜１５１ａ，１５１ｂ，１５１ｃは、赤、青、緑等それぞれの発光素子１５０の井戸層７から発せられる発光、つまり単色のみをそれぞれ選択的に透過する例えば誘電体多層膜からなる。この単色波長透過膜１５１ａ，１５１ｂ，１５１ｃは、誘電体多層反射膜に限らず、液晶でも、着色された樹脂であっても構わない。
【００８７】
さらにシリコン基板１上に、図１６のユニットを複数並べ、それぞれ個々に制御して光らせるようにしてもよい。たとえば、図１７に示すように、三角柱状半導体発光素子を集積化したディスプレイを作製することができる。
【００８８】
以上のように、この発明の実施の形態について説明を行ったが、今回開示した実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図される。
【００８９】
【発明の効果】
本発明によれば、基板の主面より６２度の傾斜した面、もしくはこの面から任意の方向に３度以内の範囲で傾いた面上に化合物半導体層を成長させているので、化合物半導体層に含まれる井戸層の厚さを厚くすることができる。それにより、電子正孔対のキャリア再結合確率を下げることなく発光波長を制御することが可能となる。また井戸層を複数積層することで、１チップからなる多色発光素子を提供することが可能となる。
【図面の簡単な説明】
【図１】 （ａ）〜（ｃ）は、発光メカニズムを示した概念図である。
【図２】 窒化物半導体膜の（１−１０１）ファセット成長の様子を示した概念図である。
【図３】 本発明の発光素子の製造工程の第１工程を示す斜視図である。
【図４】 本発明の発光素子の製造工程の第２工程を示す斜視図である。
【図５】 本発明の発光素子の製造工程の第３工程を示す斜視図である。
【図６】 本発明の発光素子の製造工程の第４工程を示す斜視図である。
【図７】 本発明の発光素子の製造工程の第５工程を示す斜視図である。
【図８】 本発明の発光素子の製造工程の第６工程を示す斜視図である。
【図９】 シリコン基板上に窒化物半導体の連続膜を形成した状態を示す斜視図である。
【図１０】 実施の形態１の半導体発光素子構造を示す断面図である。
【図１１】 実施の形態１の半導体発光素子構造の変形例を示す断面図である。
【図１２】 実施の形態２の半導体発光素子構造を示す断面図である。
【図１３】 実施の形態２の半導体発光素子構造の変形例を示す断面図である。
【図１４】 実施の形態３の半導体発光素子構造を示す断面図である。
【図１５】 窒化物半導体膜の（１−１０１）ファセット成長に際し生じ得る転位を示した概念図である。
【図１６】 実施の形態４の半導体発光素子構造を示す斜視図である。
【図１７】 実施の形態４の半導体発光素子を集積化したディスプレイを示す斜視図である。
【符号の説明】
１ シリコン基板、２ 第１のクラッド層、３ａ、３ｂ、３ｃ 量子井戸層、４ 障壁層、５ キャリアブロック層、６ 第２のクラッド層、７ 活性層、１０ 中間層、１１ 三角柱状結晶、１２ 連続膜、１５ 電極、１６ ボンディング電極、１７ 透明電極、１８ 絶縁膜、５２ マスク、６１ （１１１）ファセット面、７０ （１−１０１）ファセット面、１５０ 半導体発光素子、１５１ａ、１５１ｂ、１５１ｃ 単色波長透過膜、２０１ 転位、２１１ オーバーエッチング部。
【発明の属する技術分野】
本発明は、窒化物半導体を用いた半導体発光素子およびその製造方法に関する。
【０００２】
【従来の技術】
ＧａＮ，ＩｎＮ，ＡｌＮおよびそれらの混晶半導体からなる窒化物半導体材料を用いて、これまで、サファイア基板、ＧａＮ基板、ＳｉＣ基板、もしくはシリコン（１１１）基板を用い、これら基板上にＩｎxＧａ1-xＮ結晶を発光層として用いた半導体発光素子が作製されている。特にシリコン基板は、他の基板と比較して大面積で品質の一定したものが安価に得られるため、これを採用することにより低コストで上記発光素子を製造できるという期待がされている。また、これらの混晶半導体からなる窒化物半導体材料を用いた半導体発光素子の試作も試みられている。
【０００３】
【特許文献１】
特開平７―１８３５７６号公報
【０００４】
【特許文献２】
特開平８―８８４０７号公報
【０００５】
【特許文献３】
特開平１１―８７７７３号公報
【０００６】
【発明が解決しようとする課題】
上述のサファイア基板、ＳｉＣ基板、シリコン（１１１）基板上に窒化物半導体素子を作製する場合、通常、六方晶系の結晶のＣ面を成長表面とした窒化物半導体膜が得られる。
【０００７】
ところが、このＣ面を成長表面とした場合には、六方晶系の結晶が一軸性結晶であるため、異方性からくる分極がｃ軸方向にピエゾ電界としてかかりやすい。
このことから、活性層をこのｃ軸方向に積層させその面を用いた場合には、図１（ａ）に示すように、ピエゾ電界から電子と正孔のキャリアが三角ポテンシャルの両端に分離され、これに伴い電子・正孔キャリアが再結合しにくくなる。
【０００８】
発光光の長波長化および量子効果を低減するため、活性層内の井戸層の厚さを厚くするものの、このピエゾ電界の影響によって、電子・正孔キャリアがより分離されることで（図１（ｂ））、キャリアの再結合確率が下がってしまう。よって、長波長の窒化物半導体発光素子を作製する場合には、活性層内の混晶半導体からなる井戸層の組成を変え、バンドギャップを制御することしか方策はなかった。
【０００９】
たとえば本発明者等の実験に基づけば、サファイヤ基板上にＣ面を主面とした窒化物系半導体材料を用いて半導体発光素子を作製する場合、活性層の厚さが３ｎｍにおいて、最も発光輝度の高い発光素子が得られ、その輝度が半分程度になる厚さの範囲は、およそ２ｎｍから４．５ｎｍであった。
【００１０】
そのため、窒化物系半導体発光素子を用い、１チップで多色発光を可能とする発光素子を作製する場合、特開平７―１８３５７６号公報、特開平８―８８４０７号公報、特開平１１―８７７７３号公報により公開されている通り、バンドギャップの異なる発光層を用い、多層構造もしくは集積化していた。つまり、１チップで多色発光を可能とする発光素子を作製するには、混晶半導体からなる井戸層の組成を変えバンドギャップを適宜調整した構造を用いるしかなかった。
【００１１】
本発明は、上記の課題を解決するためになされたものであり、電子正孔対のキャリア再結合確率を下げることなく、発光波長を制御することが可能となる窒化物系半導体発光素子およびその製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の半導体発光素子は、下面に電極を有するシリコン基板と、該シリコン基板上に形成され一般式ＩｎxＧａyＡｌzＮ（ただし、ｘ＋ｙ＋ｚ＝１，０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１）で表される化合物半導体層とを備える。基板は、（００１）面から［０１−１］軸のまわりで７．３度回転した面、あるいはこの面から任意の方向に３度以内の範囲で傾いた面である主面より６２度傾斜した面かもしくはこの面から任意の方向に３度以内の範囲で傾いた面を斜面として有する溝を有し、化合物半導体層は斜面上に形成されるベース層と、該ベース層上に形成された活性層とを含み、活性層は、（１−１０１）面を面方位として有し、ベース層のｃ軸方向と交差する方向に積層され、井戸層と障壁層を交互に積層した構造からなる。上記井戸層の厚さは、たとえば２ｎｍ以上１０ｎｍ以下、好ましくは２ｎｍ以上８ｎｍ以下、さらに好ましくは４．５ｎｍより大きく８．０ｎｍ以下である。
【００１４】
上記活性層は、厚さの異なる井戸層を複数有するものであってもよく、赤、青、緑で発光する複数の井戸層を有することで、ひとつのチップで白色に発光するものであってもよい。
【００１５】
上記斜面上に複数の化合物半導体層が集積され、個々の化合物半導体層が具備する活性層が複数の発光波長の光を発光する井戸層を有し、化合物半導体層上に透過膜を備えるものであってもよい。該透過膜は、好ましくは、井戸層の複数のスペクトルからなる発光を選択的に透過する機能を備えた膜である。上記溝は基板上に複数設けられ、各溝の斜面上に形成された化合物半導体層を、結晶成長にしたがって合体させるものであってもよい。
【００１６】
たとえばシリコン基板（００１）面より［０１−１］軸のまわりで７．３度回転した基板もしくは、その面から任意の方向に３度以内の範囲で傾いた面に対して、選択的にエッチングを行なうことで、この基板の主面から６２度の関係の（１１１）ファセット面をもつ溝を形成することができる。この斜面上にさらに窒化物系半導体膜をエピタキシャル成長させることで、たとえばＧａＮ系半導体の（１−１０１）ファセット面を成長面とした膜を得ることが可能となる。
【００１７】
この（１−１０１）ファセット面を窒化物系半導体発光素子への成長面（主面）として用いた場合、ピエゾ電界を大きく有するｃ軸を傾けることになり、活性層内の井戸および障壁層界面によって生じるこの電界を減らすことが可能となる。よって、井戸層の厚さを厚くした場合でも、図１（ｃ）の通り、電子正孔対のキャリア再結合確率を下げることなく、各層の格子定数差から生じる臨界膜厚以下の範囲内で井戸層の厚さを変えることができ、発光波長を制御することができる。
【００１８】
本発明の半導体発光素子の製造方法は下記の各工程を備える。（００１）面から［０１−１］軸のまわりで７．３度回転した面、あるいはこの面から任意の方向に３度以内の範囲で傾いた面である主面を有するシリコン基板に、該主面より６２度傾斜した面かもしくはこの面から任意の方向に３度以内の範囲で傾いた斜面を有する溝を形成する。該斜面上に、該斜面から６２度傾いた（１−１０１）ファセット面を成長表面として有し、一般式ＩｎxＧａyＡｌzＮ（ただし、ｘ＋ｙ＋ｚ＝１，０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１）で表される化合物半導体層を形成する。上記（１−１０１）ファセット面上に、当該ファセット面のｃ軸方向と交差する方向に複数の井戸層と、障壁層とを交互に積層した活性層を形成する。
【００１９】
上記の（１−１０１）ファセット面上に、井戸層の膜厚を厚くした活性層を有する半導体発光素子を作製することで、輝度も高く長波長の光を発光する窒化物系の半導体発光素子を作製するととともに、１チップにおいて厚さの異なる井戸層を積層することで多色発光を可能とする活性層を有する発光素子を容易に作製することが可能となる。
【００２０】
【発明の実施の形態】
本発明について、以下に実施の形態を示しつつ説明する。
【００２１】
＜実施の形態１＞
図２は本実施の形態における窒化物半導体膜の（１−１０１）ファセット面７０を形成するための概念図、図１０は、このような手法を用いて作製した（１−１０１）ファセット面７０の上に形成した窒化物半導体発光素子の構造を示す概略断面図である。
【００２２】
本実施の形態の窒化物半導体発光素子は、図１０に示すように、シリコン基板１と、該シリコン基板１の主面上に形成した化合物半導体層とを備える。シリコン基板１は、（００１）面から７．３度［０−１−１］方向に傾けた、すなわち（００１）面から［０１−１］軸のまわりで７．３度回転した主面６０、あるいはこの面から任意の方向に３度以内の範囲で傾いた主面を有する。該シリコン基板１を用いることで、極めて平坦な（１−１０１）面を成長表面として有し、一般式ＩｎxＧａyＡｌzＮ（ただし、ｘ＋ｙ＋ｚ＝１，０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１）で表される化合物半導体膜（たとえばＧａＮ膜）が得られる。
【００２３】
しかし、ピエゾ電界を減らすことを主眼とした場合、シリコン基板１以外の基板も使用可能である。たとえば、基板をエッチングすることで窒化物系半導体膜のｃ軸が成長しやすい斜面を形成し、この斜面から６２度傾いた（１−１０１）面を成長表面として有し、上記一般式で表される窒化物系半導体膜を成長させ、（１−１０１）面を主面として用いることで、同様の結果が得られる。したがって、ＧａＡｓ、ＧａＰ、ＩｎＰ、ＳｉＣ基板等をも使用可能である。
【００２４】
シリコン基板１の主表面上には、シリコン酸化膜、シリコン窒化膜、もしくは誘電体多層反射膜からなるマスク５２を選択的に形成する。シリコン基板１は、マスク５２で覆われていない部分に溝を有し、溝は、シリコン基板１の主面より６２度傾斜した面である（１１１）ファセット面か、もしくはこの面から任意の方向に３度以内の範囲で傾いた面を斜面として有する。
【００２５】
溝の（１１１）ファセット面上にｎ−ＡｌＧａＩｎＮ中間層１０を介してＧａＩｎＮからなる三角柱状結晶１１を形成し、三角柱状結晶１１上に、第１のクラッド層２、量子井戸層３ａと障壁層４との積層構造（活性層）を形成する。該活性層は、ベース層のｃ軸方向と交差する方向に積層される。すなわち、化合物半導体層は、該化合物半導体層のｃ軸に加わる歪による電界が低減されるように形成される。
【００２６】
上記の積層構造上に、ｐ−ＡｌＧａＩｎＮからなるキャリアブロック層５、マグネシウムがドープされｐ型の第２のクラッド層６を形成する。さらに、シリコン基板１下面には電極１５が、第２のクラッド層６の上面には透明電極１７が設けられ、透明電極１７の上面の一部には、ボンディング電極１６が設けられている。
【００２７】
第２のクラッド層６は抵抗が大きいので、第２のクラッド層６の一端へ直接ボンディング電極１６のみから電流、即ち正孔を注入しても、電流密度がＩｎxＧａ1-xＮからなる発光層の全域において均一とならないおそれがある。そこで、ボンディング電極２のクラッド層６との間に、第２のクラッド層６のほぼ全面にわたる薄膜の透明電極１７を設けている。それにより、多くの発光光を取り出すことができる。
【００２８】
ここで、ｐ型のＧａＮからなる第２のクラッド層６に接続される透明電極１７には、２０ｎｍ以下の膜厚の金属を用いればよく、Ｔａ，Ｃｏ，Ｒｈ，Ｎｉ，Ｐｄ，Ｐｔ，Ｃｕ，Ａｇ，Ａｕのいずれかを含むことが望ましい。
【００２９】
また、ｎ型のシリコン基板１の裏面に形成される電極１５には金属を用いればよく、Ａｌ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，のいずれかを含むことが望ましい。
【００３０】
なお、図１０の例は、ファセット面上に半導体素子を単数形成したものであるが、図１１の通り、この半導体素子を複数並べ、その後、ｐ側の透明電極１７を成膜しても構わない。ただし、この場合、透明電極１７を形成することにより、それぞれの三角柱状結晶１１の側面が短絡するおそれがあるため、図１７に示すとおり、透明電極１７を形成する前に、スパッタリング、フォトリソグラフィおよびエッチング技術を用い、シリコン酸化膜やシリコン窒化膜等からなる絶縁膜１８を１００ｎｍの厚さで形成する。
【００３１】
本実施例においては、ＩｎxＧａ1-xＮ発光層はＧａxＩｎ1-xＮの組成ｘおよびその膜厚を変えることにより、バンド間発光の波長を紫外から赤色まで変化させることができる。
【００３２】
従来例ではピエゾ電界の効果により、井戸層の厚さが３ｎｍにおいて再結合確率が最も高く発光効率も高かった。しかし、本実施の形態では、井戸層の厚さを厚くしても、発光効率の低下が見られないため、厚さと共に量子効果が減少することで長波長化が生じ、活性層の厚さと固相組成とが一意に定まらない。
【００３３】
そこで本願では、ＩｎxＧａ1-xＮ活性層の固相の組成がＸ＝０．１８からなる条件において、４６０ｎｍで青色発光を示す３ｎｍの厚さからなる井戸層について組成と厚さの関係を一例として記述する。
【００３４】
なお、本明細書において、窒化物半導体とは、主にＩＩＩ族元素とＮ元素より構成された化合物半導体であって、ＡｌxＩｎyＧａ1-x-yＮ（０≦ｘ，ｙ≦１）の他、そのＩＩＩ族元素の一部（２０％程度以下）をＢ，Ａｌ等の他の元素で置換した結晶や、そのＮ元素の一部（１０％程度以下）をＡｓ，Ｐ，Ｓｂ等の他の元素で置換した結晶を含む。
【００３５】
次に、本実施の形態の発光素子の製造方法について図３〜図９を参照しつつ説明する。
【００３６】
まず、シリコン基板１を洗浄し、そのシリコン基板１の主面６０上に、スパッタリングもしくはＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）の技術を用い、図３に示すように、シリコン酸化膜等からなるマスク５２を１００ｎｍ堆積させる。
【００３７】
ところで、シリコン基板１は青、緑、赤色等の可視の領域の光を吸収する。そこで、本発明の実施の形態１の半導体発光素子においては、より光の取出し効率を上げるため、このマスク５２に誘電体多層反射膜を用いる。それにより、ランプに封止した場合の発光強度を上げることが可能となる。
【００３８】
例えば、４６０ｎｍを中心波長とした青の発光素子を作製する場合、このマスク５２にＳｉＯ2（７９ｎｍ）／ＺｒＯ2（５５ｎｍ）を３ペア組み合わせることで、光の取りだし効率を上げることができた。
【００３９】
その後、フォトリソグラフィおよびエッチング技術を用い、図３に示す通りマスク５２を部分的に除去し、マスク５２をストライプ状に形成する。さらに、そのシリコン基板１を、ＫＯＨからなるアルカリエッチング液（エッチャント）、もしくはエチレンジアミン、ピロカテコール、水の混合溶液からなるエッチャントによって、図４の如く、エッチングする。それにより、シリコン基板１に、選択的にシリコン（１１１）ファセット面６１を有する溝を形成する。
【００４０】
この溝は、シリコン［０１−１］方向に延伸したストライプ状の溝である。またこの（１１１）ファセット面６１は、シリコン基板１の主面６０を上記所定の面方位としたことで形成され、これに対して６２度の関係を有している。この面は、従来知られているエッチャントの温度を適宜調整し、エッチング速度を調整することで容易に形成できる。
【００４１】
ところが、本願発明者等の数々の実験により、この成長方法を用いる場合、シリコン基板１と窒化物半導体膜界面付近において、転位が発生し横方向（（１１１）ファセット面６１と平行な方向）に延びることが判明した。その転位が窒化物半導体膜を貫通し、その上に活性層を積層した場合には、部分的に発光効率の低い個所が見られた。
【００４２】
そこで、これを回避する手段として、シリコン（１１１）ファセット面６１形成のためのエッチングを行う際に、上記の転位の広がる領域の厚さの分だけマスク５２の端部より深くエッチングを行う。このようにシリコン基板１を深くエッチングする（オーバーエッチング部２１１を形成）ことで、図１５の通り、基板界面近傍で折れ曲がって延びる転位２０１による窒化物半導体膜（三角柱状結晶１１）の貫通を未然に防ぐことができる。
【００４３】
上記の溝を形成したシリコン基板１をＭＯＣＶＤ（Ｍｅｔａｌ−Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置内に導入し、水素（Ｈ2）雰囲気の中で、約１１００℃の高温でクリーニングを行なう。
【００４４】
続いて図５に示すように、所定の（１１１）ファセット面６１から結晶成長を優先的に行わせるため、溝表面上に選択的にシリコン窒化膜、シリコン酸化膜、誘電多層反射膜等のマスク５２を形成し、それ以外の溝表面領域を露出させる。つまり、窒化物半導体の成長が抑制されるような材料で溝表面を選択的に覆う。
【００４５】
なお、上述のオーバーエッチングが不充分な場合、図５の状態で再びアルカリエッチャント液を用いて適宜オーバーエッチング深さを調整してもよい。
【００４６】
その後、キャリアガスとしてＮ2を１０（ｌ／ｍｉｎ．）流しながら、８００℃でＮＨ3とトリメチルアルミニウム（ＴＭＡ）、トリメチルインジウム（ＴＭＩ）、ＳｉＨ4（シラン）ガスを、それぞれ５（ｌ／ｍｉｎ．）、１０（μｍｏｌ／ｍｉｎ．）、１７（μｍｏｌ／ｍｉｎ．）、０．１（μｍｏｌ／ｍｉｎ．）導入して、約１０ｎｍの厚みのシリコンドープＡｌ0.85Ｉｎ0.15Ｎからなる中間層１０を成膜する。
【００４７】
次に、図６〜図８に示す通り、シリコン基板１の主面に対し６２度の角度をなすファセット面６１に対して、垂直な軸を窒化物半導体膜のｃ軸として結晶成長が進行し、さらに窒化物半導体膜の（１−１０１）ファセット面７０が平面として形成される。具体的には、８００℃で、ＴＭＡの供給を停止し、トリメチルガリュウム（ＴＭＧ）、ＴＭＩ、シリコンＨ4（シラン）ガスを約２０（μｍｏｌ／ｍｉｎ．）、１００（μｍｏｌ／ｍｉｎ．）、０．０５（μｍｏｌ／ｍｉｎ．）それぞれ導入し、約２ミクロンの大きさのシリコンドープＧａ0.92Ｉｎ0.08Ｎからなる三角形柱状結晶１１を形成する。
【００４８】
この三角柱状結晶１１としては、ＡｌＩｎＮ中間層１０を堆積した後、その成長温度を高温に上げ、ＧａＮの膜としても構わなかったが、Ｉｎを含みＡｌを含まないＧａＩｎＮからなる半導体を三角柱状結晶１１として用いることで、高温に成長温度を上げることなく低温成長が可能となり、クラックの発生が少なかった。
【００４９】
なお、三角柱状結晶１１の（１−１０１）ファセット面７０の上に発光素子構造を形成してもよいが、さらに窒化物半導体膜の成長を続け、図９に示すように連続膜１２を形成し、その上に半導体発光素子を形成することも可能である。連続膜１２の上面も、（１−１０１）ファセット面となる。
【００５０】
続いて、図１０に示すように、ＴＭＩのみの導入を止めることでｎ−ＧａＮからなる第１のクラッド層２を２００ｎｍの厚さで成長する。この第１のクラッド層２としてＩｎを含みＡｌを含まないＧａＩｎＮからなる半導体層を用いることで、低温成長が可能となり、クラックの発生が少なかった。
【００５１】
その後、ＴＭＡ、ＴＭＩ、ＴＭＧの供給を停止して、基板温度を７００℃まで降温し、インジウム原料であるトリメチルインジウム（ＴＭＩ）を５．２（μｍｏｌ／ｍｉｎ．）、ＴＭＧを２．８（μｍｏｌ／ｍｉｎ．）導入し、青色の領域で発光するＩｎ0.18Ｇａ0.82Ｎよりなる８ｎｍ厚の量子井戸層３ａを成長する。その後再び、８５０℃まで昇温し、ＴＭＧを１４（μｍｏｌ／ｍｉｎ．）導入しＧａＮよりなる障壁層４を成長する。
【００５２】
次に、基板温度を７６０℃までまで降温し、同様の量子井戸層３ａを成長する。このように量子井戸層３ａ，障壁層４の成長を繰り返し、青色の波長で発光する３ペアーからなる多重量子井戸（ＭＱＷ）からなる活性層７を成長する。
【００５３】
上記活性層７の成長が終了した後、最後の障壁層４と同じ温度で、ＴＭＧを１１（μｍｏｌ／ｍｉｎ．）、ＴＭＡを１．１（μｍｏｌ／ｍｉｎ．）、ＴＭＩを４０（μｍｏｌ／ｍｉｎ．）、ｐ型ドーピング原料ガスであるビスシクロペンタジエニルマグネシウムを（Ｃｐ2Ｍｇ）を１０（ｎｍｏｌ／ｍｉｎ．）流し、５０ｎｍ厚のｐ型Ａｌ0.20Ｇａ0.75Ｉｎ0.05Ｎキャリアブロック層５を成長する。キャリアブロック層５の成長が終了すると、同じ成長温度において、ＴＭＡの供給を停止し、１００ｎｍ厚のｐ型Ｇａ0.9Ｉｎ0.1Ｎ第２のクラッド層６の成長を行ない発光素子構造の成長を終了する。
【００５４】
発光素子構造の成長が終了すると、ＴＭＧ，ＴＭＩ及びＣｐ2Ｍｇの供給を停止し室温まで冷却した後、そのウエハをＭＯＣＶＤ装置より取り出す。その後、各半導体素子のｐ型Ｇａ0.9Ｉｎ0.1Ｎ層からなる第２のクラッド層６の上面それぞれに透明電極１７を形成し、さらにその上の一部にボンディング電極１６を、シリコン基板１の下面に電極１５を形成し、さらにダイシング装置を用い、３００μｍ角に分割することで、本実施の形態の発光素子が完成する。
【００５５】
次に、Ｇａ1-xＩｎxＮのＩｎ組成と井戸層の厚さによる発光素子の輝度の変化を下記の表１に示す。
【００５６】
【表１】
表１に示すように、従来Ｃ面上に成長した活性層７の井戸層の膜厚が２ｎｍから４．５ｎｍの範囲の場合に所定以上の輝度が得られていたのに対し、本実施例の基板（ファセット面）を用いることで、井戸層の厚さが２．０ｎｍから１０．０ｎｍ広い範囲で所定以上の輝度が得られているのがわかる。井戸層の厚さは、好ましくは２．０ｎｍから８．０ｎｍ、さらに好ましくは４．５ｎｍより大きく８．０ｎｍ以下の範囲である。井戸層の厚さをこのように厚くすることにより、長波長で発光効率の高い半導体発光素子が得られる。
【００５８】
なお、活性層７の井戸層の厚さが１０．０ｎｍ以上に厚くなると活性層７内の格子定数差から生じる歪が大きくなるため転位が増殖され、発光効率の低下を導くものと考えられる。したがって、井戸層の厚さは、８ｎｍ以下であることが特に好ましい範囲であると推測される。
【００５９】
このようにサファイア上にＣ面を主面として用いた半導体発光素子に比べ、厚い井戸層を積層した活性層７を有する構造を用いることで、バンドギャップのみを調整するだけでなく、より長波長で発光を可能とする発光素子を容易に作製することが可能となり、また、ピエゾ電界による影響を受けることが少ないため、注入電流を変えても、色変化の少ない多色発光を呈する素子を得ることが可能となる。
【００６０】
＜実施の形態２＞
次に、本発明の実施の形態２について説明する。図１２は、本実施の形態２における窒化物半導体発光素子の構造を示す概略断面図である。
【００６１】
図１２に示すように、本実施の形態では、活性層７の構造が実施の形態１の発光素子とは異なっている。具体的には、本実施の形態２では、Ｉｎ0.25Ｇａ0.75Ｎよりなる８ｎｍ厚の量子井戸層３ａ、Ｉｎ0.18Ｇａ0.82Ｎよりなる４．５ｎｍ厚の井戸層３ｂ、Ｉｎ0.18Ｇａ0.82Ｎよりなる３ｎｍ厚の井戸層３ｃを形成している。それ以外の構造については、実施の形態１とほぼ同様である。
【００６２】
上記のような厚さの違った量子井戸層３ａ，３ｂ，３ｃを順に積層した活性層７を有する構造を用いることで、バンドギャップのみを調整するだけでなく、１チップで多色発光を可能とする発光素子を容易に作製することが可能となる。また、ピエゾ電界による影響を受けることが少ないため、注入電流を変えても、色変化の少ない多色発光を呈する素子を得ることが可能となる。
【００６３】
なお、図１３に示すように、半導体素子を複数並べ、その上に延在するようにｐ側の透明電極１７を成膜しても構わない。ただし、透明電極１７を形成することにより、それぞれの三角柱状結晶１１の側面が短絡するおそれがあるため、図１３に示すとおり、透明電極１７を形成する前にスパッタリング、フォトリソグラフィおよびエッチング技術を用い、シリコン酸化膜やシリコン窒化膜等からなる絶縁膜１８を１００ｎｍの厚さで形成する。
【００６４】
次に、本実施の形態２の発光素子の製造方法について説明する。
実施の形態１と同様の工程を経て、図８のように三角柱状結晶１１を成長し、この（１−１０１）ファセット面７０の上につづけて発光素子構造を形成する。なお、図９に示すように連続膜１２の上に半導体発光素子を形成することも可能である。
【００６５】
実施の形態１と同様の手法で、三角柱状結晶１１の（１−１０１）ファセット面７０上に第１のクラッド層２を形成した後、ＴＭＡ、ＴＭＩ、ＴＭＧの供給を停止して、基板温度を７００℃まで降温し、インジウム原料であるトリメチルインジウム（ＴＭＩ）を５．２（μｍｏｌ／ｍｉｎ．）、ＴＭＧを２．８（μｍｏｌ／ｍｉｎ．）導入し、赤色の領域で発光するＩｎ0.25Ｇａ0.75Ｎよりなる８ｎｍ厚の量子井戸層３ａを成長する。その後再び、８５０℃まで昇温し、ＴＭＧを１４（μｍｏｌ／ｍｉｎ．）導入しＧａＮよりなる障壁層４を成長する。
【００６６】
次に、基板温度を７６０℃まで降温し、インジウム原料であるトリメチルインジウム（ＴＭＩ）を６．５（μｍｏｌ／ｍｉｎ．）、ＴＭＧを２．８（μｍｏｌ／ｍｉｎ．）導入し、緑色の領域で発光するＩｎ0.18Ｇａ0.82Ｎよりなる４．５ｎｍ厚の井戸層３ｂを成長する。その後再び、８５０℃まで昇温し、ＴＭＧを１４（μｍｏｌ／ｍｉｎ．）導入しＧａＮよりなる障壁層４を成長する。
【００６７】
続いて、基板温度を７６０℃まで降温し、インジウム原料であるトリメチルインジウム（ＴＭＩ）を６．５（μｍｏｌ／ｍｉｎ．）、ＴＭＧを２．８（μｍｏｌ／ｍｉｎ．）導入し、青色の領域で発光するＩｎ0.18Ｇａ0.82Ｎよりなる３ｎｍ厚の井戸層３ｃを成長する。その後再び、８５０℃まで昇温し、ＴＭＧを１４（μｍｏｌ／ｍｉｎ．）導入しＧａＮよりなる障壁層４を成長する。
【００６８】
このように井戸層，障壁層の成長を繰り返し、それぞれ別の波長で発光する３ペアーからなる多重量子井戸（ＭＱＷ）からなる活性層７を成長する。それにより、赤、青、緑で発光する複数の井戸層を有することで、一つのチップで白色に発光する素子の成長が行え、なおかつ発光光の色合いの制御を行える。なお、量子井戸層３ａ，３ｂ，３ｃの順序に関して、組成、厚さ、発光波長の違いから構造上特性の差は見られなかった。
【００６９】
上記活性層７の成長が終了した後、実施の形態１と同様の手法で、５０ｎｍ厚のｐ型Ａｌ0.20Ｇａ0.75Ｉｎ0.05Ｎキャリアブロック層５を成長し、１００ｎｍ厚のｐ型Ｇａ0.9Ｉｎ0.1Ｎ第２のクラッド層６の成長を行ない、第２のクラッド層６の上面に透明電極１７を形成し、さらにその上の一部にボンディング電極１６を、シリコン基板１下面に電極１５を形成し、さらにダイシング装置を用い、３００μｍ角に分割することで、本実施の形態２の発光素子が完成する。
【００７０】
＜実施の形態３＞
次に、本発明の実施の形態３について説明する。上述の実施の形態１、２においては、（００１）面より７．３度傾けたシリコン基板上の連続膜でない三角柱状結晶１１の上に直接発光素子構造の作製を行なったが、図９のような、三角柱状結晶１１を合体させた連続膜１２からなるＧａＮ基板を作製したのちに半導体発光素子を形成することも可能である。
【００７１】
図１４に本実施の形態３の発光素子を示す。図１４に示すように、本実施の形態３の発光素子では、シリコン基板１上に形成した連続膜１２上に第１のクラッド層２を介して活性層７を形成している。また、シリコン基板１にオーバーエッチングを施してオーバーエッチング部２１１を形成し、溝上にマスク５２を突出させている。このマスク５２の突出部により転位２０１が連続膜１２の成長表面である（１−１０１）ファセット面に達するのを阻止している。それ以外は、実施の形態２の発光素子と同様である。
【００７２】
なお、図１４には、シリコン基板１を残した構造の発光素子を示したが、ＧａＮ基板を厚く形成し、シリコン基板１を除去してもよい。
【００７３】
次に、本実施の形態３における発光素子の製造方法について説明する。
実施の形態１と同様の処理を行ったシリコン基板１に、ＭＯＣＶＤ法を用い、ＡｌＩｎＮ中間層１０の成長を行う。続いて、ＧａＮの結晶成長を（１１１）ファセット面６１上に開始する。ここで成長する窒化物半導体は、斜面に対して＜０００１＞方向が垂直となるように配向する。さらに、成長した窒化物半導体結晶の上面には、基板主面にほぼ平行にＧａＮ（１−１０１）ファセット面７０が現れ、成長途中の段階ではストライプ方向に伸びた三角柱状結晶１１となる。続いて、成長が進むにしたがって、三角柱状結晶１１の径は大きくなり、ついには隣接する三角柱状結晶１１同士が接触するようになる。さらに成長を続けると、分離していた各三角柱状結晶１１は合体し、図９に示すように、表面に平坦なＧａＮ（１−１０１）ファセット面をもったＧａＮ結晶の連続膜１２が得られることになる。
【００７４】
さらには次に述べる成長方法を用い、そのＧａＮ結晶を厚くし、その上に半導体発光素子を作製しても構わない。
【００７５】
例えば、シリコン基板１をＨＶＰＥ（ハイドライドＶＰＥ）装置内に導入し、Ｎ2キャリアガスとＮＨ3をそれぞれ５（ｌ／ｍｉｎ．）流しながら、シリコン基板１の温度を約１０５０℃まで昇温する。その後、シリコン基板１上にＧａＣｌを０．１（ｌ／ｍｉｎ．）導入してＧａＮの厚膜の成長を開始する。
【００７６】
ＧａＣｌは約８５０℃に保持されたＧａ金属にＨＣｌガスを流すことにより生成される。また、シリコン基板１近傍まで単独で配管してある不純物ドーピングラインを用いて不純物ガスを流すことにより、任意に成長中に不純物のドーピングを行なうことができる。
【００７７】
本実施例ではシリコンをドーピングする目的で、成長を開始すると同時に、モノシラン（ＳｉＨ4）を２００（ｎｍｏｌ／ｍｉｎ．）供給（シリコン不純物濃度約３．８ｘ１０18ｃｍ-3）してシリコンドープＧａＮ膜を成長する。
【００７８】
上記方法で、８時間の成長を行ない、膜厚の合計が約３５０μｍの厚さのＧａＮをシリコン基板１上に成長する。成長後、研磨ないしはエッチングによりシリコン基板１を除去し、（１−１０１）面を有する極めて平坦なＧａＮ基板を得る。こうして、本実施の形態によれば、（１−１０１）面を表面に有するＧａＮ基板を得ることができる。
【００７９】
本実施の形態３においては、実施の形態１のように厚さの同じ井戸層を積層した単色で発光する半導体発光構造を採用してもよいが、実施の形態２のように多色で発光する半導体発光構造を採用することも可能である。以下の説明では、多色で発光する半導体発光構造の製造方法を述べる。
【００８０】
上記のようなＧａＮ結晶の連続膜１２もしくはシリコン基板１を除去したＧａＮ基板上に、一旦、１０００℃において、ｎ型のＧａＮからなる第１のクラッド層２を積層させる。
【００８１】
この第１のクラッド層２は、Ｉｎを含みＡｌを含まないＧａＮ連続膜１２と同じＧａＮで構成してもよいが、Ｉｎを含みＡｌを含まないＧａＩｎＮからなる第１のクラッド層２を用いることで、活性層７との格子定数が近づき、転位が減ることで、発光効率の高い半導体素子が得られる。
【００８２】
その後、実施の形態２と同様の手法で、赤色の領域で発光するＩｎ0.25Ｇａ0.75Ｎよりなる８ｎｍ厚の量子井戸層３ａ、緑色の領域で発光するＩｎ0.18Ｇａ0.82Ｎよりなる４．５ｎｍ厚の井戸層３ｂ、青色の領域で発光するＩｎ0.18Ｇａ0.82Ｎよりなる３ｎｍ厚の井戸層３ｃ、ＧａＮよりなる障壁層４、５０ｎｍ厚のｐ型Ａｌ0.20Ｇａ0.75Ｉｎ0.05Ｎキャリアブロック層５、１００ｎｍ厚のｐ型Ｇａ0.9Ｉｎ0.1Ｎからなる第２のクラッド層６の成長を行ない発光素子構造の成長を終了する。成長が終了すると、ＴＭＧ，ＴＭＩ及びＣｐ2Ｍｇの供給を停止し、室温まで冷却した後、ＭＯＣＶＤ装置より取り出す。
【００８３】
その後、ｐ型Ｇａ0.9Ｉｎ0.1Ｎ層からなる第２のクラッド層６の上面に透明電極１７を、さらにその上の一部にボンディング電極１６を、ＧａＮ基板下面に電極１５を形成し、さらにダイシング装置を用い、３００μｍ角に分割することで、図１４に示す本実施の形態３の発光素子を作製することができる。
【００８４】
ただし、実施の形態１と同様に、シリコン基板１と窒化物半導体膜界面付近において転位が発生するので、これを回避するためにシリコン（１１１）ファセット面６１形成のためのエッチングを行う際に、転位２０１の広がる領域分だけ深くエッチングを行う。それにより、図１４に示すように、オーバーエッチング部２１１を設けることができ、転位２０１が連続膜１２を貫通してその表面に達することを未然に防ぐことができる。
【００８５】
＜実施の形態４＞
次に、本発明の実施の形態４について説明する。本実施の形態４においては、実施の形態２の応用例として、三角柱状結晶１１上へ、赤、緑、青の三原色など、様々な発光波長で発光する多層からなる井戸層を有する三角柱状半導体発光素子１５０を結晶成長により作製する。
【００８６】
具体的な構造としては、図１６に示すように、個々の三角柱状半導体発光素子１５０上に、透明電極１７および単色波長透過膜１５１ａ，１５１ｂ，１５１ｃを積層する。単色波長透過膜１５１ａ，１５１ｂ，１５１ｃは、赤、青、緑等それぞれの発光素子１５０の井戸層７から発せられる発光、つまり単色のみをそれぞれ選択的に透過する例えば誘電体多層膜からなる。この単色波長透過膜１５１ａ，１５１ｂ，１５１ｃは、誘電体多層反射膜に限らず、液晶でも、着色された樹脂であっても構わない。
【００８７】
さらにシリコン基板１上に、図１６のユニットを複数並べ、それぞれ個々に制御して光らせるようにしてもよい。たとえば、図１７に示すように、三角柱状半導体発光素子を集積化したディスプレイを作製することができる。
【００８８】
以上のように、この発明の実施の形態について説明を行ったが、今回開示した実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図される。
【００８９】
【発明の効果】
本発明によれば、基板の主面より６２度の傾斜した面、もしくはこの面から任意の方向に３度以内の範囲で傾いた面上に化合物半導体層を成長させているので、化合物半導体層に含まれる井戸層の厚さを厚くすることができる。それにより、電子正孔対のキャリア再結合確率を下げることなく発光波長を制御することが可能となる。また井戸層を複数積層することで、１チップからなる多色発光素子を提供することが可能となる。
【図面の簡単な説明】
【図１】 （ａ）〜（ｃ）は、発光メカニズムを示した概念図である。
【図２】 窒化物半導体膜の（１−１０１）ファセット成長の様子を示した概念図である。
【図３】 本発明の発光素子の製造工程の第１工程を示す斜視図である。
【図４】 本発明の発光素子の製造工程の第２工程を示す斜視図である。
【図５】 本発明の発光素子の製造工程の第３工程を示す斜視図である。
【図６】 本発明の発光素子の製造工程の第４工程を示す斜視図である。
【図７】 本発明の発光素子の製造工程の第５工程を示す斜視図である。
【図８】 本発明の発光素子の製造工程の第６工程を示す斜視図である。
【図９】 シリコン基板上に窒化物半導体の連続膜を形成した状態を示す斜視図である。
【図１０】 実施の形態１の半導体発光素子構造を示す断面図である。
【図１１】 実施の形態１の半導体発光素子構造の変形例を示す断面図である。
【図１２】 実施の形態２の半導体発光素子構造を示す断面図である。
【図１３】 実施の形態２の半導体発光素子構造の変形例を示す断面図である。
【図１４】 実施の形態３の半導体発光素子構造を示す断面図である。
【図１５】 窒化物半導体膜の（１−１０１）ファセット成長に際し生じ得る転位を示した概念図である。
【図１６】 実施の形態４の半導体発光素子構造を示す斜視図である。
【図１７】 実施の形態４の半導体発光素子を集積化したディスプレイを示す斜視図である。
【符号の説明】
１ シリコン基板、２ 第１のクラッド層、３ａ、３ｂ、３ｃ 量子井戸層、４ 障壁層、５ キャリアブロック層、６ 第２のクラッド層、７ 活性層、１０ 中間層、１１ 三角柱状結晶、１２ 連続膜、１５ 電極、１６ ボンディング電極、１７ 透明電極、１８ 絶縁膜、５２ マスク、６１ （１１１）ファセット面、７０ （１−１０１）ファセット面、１５０ 半導体発光素子、１５１ａ、１５１ｂ、１５１ｃ 単色波長透過膜、２０１ 転位、２１１ オーバーエッチング部。
Claims (8)
- 下面に電極を有するシリコン基板と、該シリコン基板上に形成され一般式ＩｎxＧａyＡｌzＮ（ただし、ｘ＋ｙ＋ｚ＝１，０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１）で表される化合物半導体層とを備え、
前記シリコン基板は、（００１）面から［０１−１］軸のまわりで７．３度回転した面、あるいはこの面から任意の方向に３度以内の範囲で傾いた面である主面より６２度傾斜した面かもしくはこの面から任意の方向に３度以内の範囲で傾いた面を斜面として有する溝を有し、
前記化合物半導体層は前記斜面上に形成されるベース層と、該ベース層上に形成される活性層とを含み、
前記活性層は、（１−１０１）面を面方位として有し、前記ベース層のｃ軸方向と交差する方向に積層され、井戸層と障壁層を交互に積層した構造からなることを特徴とする半導体発光素子。 - 前記井戸層の厚さは、２ｎｍ以上１０ｎｍ以下である、請求項１に記載の半導体発光素子。
- 前記活性層は、厚さの異なる井戸層を複数有することを特徴とする、請求項１または２に記載の半導体発光素子。
- 前記活性層は、赤、青、緑で発光する複数の井戸層を有することで、ひとつのチップで白色に発光することを特徴とする、請求項３に記載の半導体発光素子。
- 前記斜面上に複数の前記化合物半導体層が集積され、個々の前記化合物半導体層が具備する活性層が複数の発光波長の光を発光する井戸層を有し、前記化合物半導体層上に透過膜を備えた、請求項１から４のいずれかに記載の半導体発光素子。
- 前記透過膜は、前記井戸層の複数のスペクトルからなる発光を選択的に透過する機能を備えた膜である、請求項５に記載の半導体発光素子。
- 前記溝は前記シリコン基板上に複数設けられ、前記各溝の斜面上に形成された化合物半導体層を、結晶成長にしたがって合体させることを特徴とする請求項１から６のいずれかに記載の半導体発光素子。
- （００１）面から［０１−１］軸のまわりで７．３度回転した面、あるいはこの面から任意の方向に３度以内の範囲で傾いた面である主面を有するシリコン基板に、該主面より６２度傾斜した面かもしくはこの面から任意の方向に３度以内の範囲で傾いた斜面を有する溝を形成する工程と、
前記斜面上に、前記斜面から６２度傾いた（１−１０１）ファセット面を成長面として有し、一般式ＩｎxＧａyＡｌzＮ（ただし、ｘ＋ｙ＋ｚ＝１，０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１）で表される化合物半導体層を形成する工程と、
前記（１−１０１）ファセット面上に、当該ファセット面のｃ軸方向と交差する方向に複数の井戸層と、障壁層とを交互に積層した活性層を形成する工程と、
を備えた、半導体発光素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003064968A JP4307113B2 (ja) | 2002-03-19 | 2003-03-11 | 半導体発光素子およびその製造方法 |
| US10/393,111 US6844572B2 (en) | 2002-03-19 | 2003-03-18 | Light emitting semiconductor device and method of fabricating the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002-75924 | 2002-03-19 | ||
| JP2002075924 | 2002-03-19 | ||
| JP2003064968A JP4307113B2 (ja) | 2002-03-19 | 2003-03-11 | 半導体発光素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003347585A JP2003347585A (ja) | 2003-12-05 |
| JP4307113B2 true JP4307113B2 (ja) | 2009-08-05 |
Family
ID=28043767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003064968A Expired - Lifetime JP4307113B2 (ja) | 2002-03-19 | 2003-03-11 | 半導体発光素子およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6844572B2 (ja) |
| JP (1) | JP4307113B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210292931A1 (en) * | 2018-08-29 | 2021-09-23 | Sciocs Company Limited | Method for manufacturing nitride semiconductor substrate, nitride semiconductor substrate, and laminate structure |
Families Citing this family (59)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4836410B2 (ja) * | 2004-04-07 | 2011-12-14 | シャープ株式会社 | 窒化物半導体発光素子およびその製造方法 |
| US8035113B2 (en) * | 2004-04-15 | 2011-10-11 | The Trustees Of Boston University | Optical devices featuring textured semiconductor layers |
| ATE527571T1 (de) * | 2004-04-15 | 2011-10-15 | Univ Boston | Optische bauelemente mit texturierten halbleiterschichten |
| JP2006104411A (ja) | 2004-10-08 | 2006-04-20 | Sharp Corp | 蛍光体、その製造方法およびこれを用いた発光装置 |
| KR100624448B1 (ko) | 2004-12-02 | 2006-09-18 | 삼성전기주식회사 | 반도체 발광소자 및 그 제조방법 |
| US20070145386A1 (en) * | 2004-12-08 | 2007-06-28 | Samsung Electro-Mechanics Co., Ltd. | Semiconductor light emitting device and method of manufacturing the same |
| KR100624449B1 (ko) * | 2004-12-08 | 2006-09-18 | 삼성전기주식회사 | 요철 구조를 포함하는 발광 소자 및 그 제조 방법 |
| US7652299B2 (en) * | 2005-02-14 | 2010-01-26 | Showa Denko K.K. | Nitride semiconductor light-emitting device and method for fabrication thereof |
| US7221000B2 (en) * | 2005-02-18 | 2007-05-22 | Philips Lumileds Lighting Company, Llc | Reverse polarization light emitting region for a semiconductor light emitting device |
| TWI453813B (zh) * | 2005-03-10 | 2014-09-21 | Univ California | 用於生長平坦半極性的氮化鎵之技術 |
| JP4541318B2 (ja) * | 2005-04-27 | 2010-09-08 | パナソニック株式会社 | 窒化物半導体発光・受光素子 |
| JP5743127B2 (ja) | 2005-06-01 | 2015-07-01 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 半極性（Ｇａ，Ａｌ，Ｉｎ，Ｂ）Ｎ薄膜、ヘテロ構造およびデバイスの成長と作製のための方法及び装置 |
| JP2007056164A (ja) * | 2005-08-25 | 2007-03-08 | Univ Nagoya | 発光層形成用基材、発光体及び発光物質 |
| JP4476912B2 (ja) | 2005-09-29 | 2010-06-09 | 株式会社東芝 | 半導体発光素子およびその製造方法 |
| KR100649749B1 (ko) * | 2005-10-25 | 2006-11-27 | 삼성전기주식회사 | 질화물 반도체 발광 소자 |
| JP5048236B2 (ja) * | 2005-11-10 | 2012-10-17 | 住友電気工業株式会社 | 半導体発光素子、および半導体発光素子を作製する方法 |
| JP2007220865A (ja) | 2006-02-16 | 2007-08-30 | Sumitomo Chemical Co Ltd | ３族窒化物半導体発光素子およびその製造方法 |
| US20080187018A1 (en) * | 2006-10-19 | 2008-08-07 | Amberwave Systems Corporation | Distributed feedback lasers formed via aspect ratio trapping |
| TWI460881B (zh) | 2006-12-11 | 2014-11-11 | Univ California | 透明發光二極體 |
| WO2008073435A1 (en) * | 2006-12-11 | 2008-06-19 | The Regents Of The University Of California | Lead frame for transparent and mirrorless light emitting diode |
| JP2008258503A (ja) * | 2007-04-06 | 2008-10-23 | Sumitomo Electric Ind Ltd | 窒化物系半導体発光素子、および窒化物系半導体発光素子を作製する方法 |
| US8546846B2 (en) | 2007-08-20 | 2013-10-01 | Samsung Electronics Co., Ltd. | Nitride semiconductor light emitting device |
| KR101012514B1 (ko) * | 2007-08-20 | 2011-02-08 | 렌슬러 폴리테크닉 인스티튜트 | 질화물 반도체 발광소자 |
| JP5172322B2 (ja) * | 2007-12-21 | 2013-03-27 | 三洋電機株式会社 | 窒化物系半導体発光ダイオードおよびその製造方法 |
| US8101447B2 (en) * | 2007-12-20 | 2012-01-24 | Tekcore Co., Ltd. | Light emitting diode element and method for fabricating the same |
| CN103199433A (zh) * | 2007-12-21 | 2013-07-10 | 未来之光有限责任公司 | 氮化物类半导体发光二极管、氮化物类半导体激光元件及其制造方法和氮化物类半导体层的形成方法 |
| JP5245030B2 (ja) * | 2008-01-11 | 2013-07-24 | フューチャー ライト リミテッド ライアビリティ カンパニー | 窒化物系半導体レーザ素子およびその製造方法 |
| JP5245031B2 (ja) * | 2008-01-15 | 2013-07-24 | フューチャー ライト リミテッド ライアビリティ カンパニー | 窒化物系半導体層の形成方法 |
| JP2009238834A (ja) * | 2008-03-26 | 2009-10-15 | Sanyo Electric Co Ltd | 窒化物系半導体層を有する支持基板およびその形成方法 |
| JP2010263184A (ja) * | 2008-08-04 | 2010-11-18 | Sumitomo Electric Ind Ltd | ＧａＮ系半導体光素子、ＧａＮ系半導体光素子を作製する方法、エピタキシャルウエハ及びＧａＮ系半導体膜を成長する方法 |
| JP4475358B1 (ja) * | 2008-08-04 | 2010-06-09 | 住友電気工業株式会社 | ＧａＮ系半導体光素子、ＧａＮ系半導体光素子を作製する方法、及びエピタキシャルウエハ |
| US8134163B2 (en) * | 2008-08-11 | 2012-03-13 | Taiwan Semiconductor Manfacturing Co., Ltd. | Light-emitting diodes on concave texture substrate |
| WO2010023846A1 (ja) * | 2008-08-25 | 2010-03-04 | 国立大学法人山口大学 | 半導体基板及びその製造方法 |
| EP2323180A1 (en) | 2008-09-11 | 2011-05-18 | Sumitomo Electric Industries, Ltd. | Nitride semiconductor optical device, epitaxial wafer for nitride semiconductor optical device, and method for manufacturing semiconductor light-emitting device |
| JP5008631B2 (ja) * | 2008-10-14 | 2012-08-22 | シャープ株式会社 | 蛍光体、その製造方法およびこれを用いた発光装置 |
| EP2357676A4 (en) | 2008-10-17 | 2013-05-29 | Univ Hokkaido Nat Univ Corp | SEMICONDUCTOR LIGHT EMITTING ELEMENT ARRAY AND METHOD FOR MANUFACTURING THE SAME |
| JP5522977B2 (ja) * | 2009-06-09 | 2014-06-18 | 三菱電機株式会社 | 多波長半導体レーザ装置 |
| JP5234022B2 (ja) * | 2009-07-15 | 2013-07-10 | 住友電気工業株式会社 | 窒化物系半導体発光素子 |
| JP2011023534A (ja) * | 2009-07-15 | 2011-02-03 | Sumitomo Electric Ind Ltd | 窒化物系半導体発光素子 |
| KR101081055B1 (ko) * | 2009-07-24 | 2011-11-07 | 엘지이노텍 주식회사 | 발광소자 패키지 및 그 제조방법 |
| TW201108328A (en) * | 2009-08-21 | 2011-03-01 | Univ Nat Central | Method for fabricating a semi-polar nitride semiconductor |
| US8283676B2 (en) * | 2010-01-21 | 2012-10-09 | Siphoton Inc. | Manufacturing process for solid state lighting device on a conductive substrate |
| JP5789782B2 (ja) * | 2010-05-20 | 2015-10-07 | パナソニックＩｐマネジメント株式会社 | 窒化物半導体発光素子および窒化物半導体発光素子の製造方法 |
| CN102339798B (zh) * | 2010-07-22 | 2014-11-05 | 展晶科技(深圳)有限公司 | 复合式基板、氮化镓基元件及氮化镓基元件的制造方法 |
| CN102376835B (zh) * | 2010-08-23 | 2015-06-10 | 展晶科技(深圳)有限公司 | 外延基板 |
| US20130087763A1 (en) * | 2011-10-06 | 2013-04-11 | Electronics And Telecommunications Research Institute | Light emitting diode and method of manufacturing the same |
| US10096742B2 (en) | 2012-03-28 | 2018-10-09 | Sensor Electronic Technology, Inc. | Light emitting device substrate with inclined sidewalls |
| WO2013148955A1 (en) | 2012-03-28 | 2013-10-03 | Sensor Electronic Technology, Inc. | Light emitting device substrate with inclined sidewalls |
| JP5896565B2 (ja) * | 2012-10-04 | 2016-03-30 | 株式会社ナノマテリアル研究所 | 半導体デバイス |
| GB2527045B (en) | 2014-06-09 | 2018-12-19 | Seren Photonics Ltd | Fabrication of semi-polar crystal structures |
| JP6211999B2 (ja) * | 2014-06-25 | 2017-10-11 | 株式会社東芝 | 窒化物半導体層、窒化物半導体装置及び窒化物半導体層の製造方法 |
| FR3029015B1 (fr) * | 2014-11-24 | 2018-03-02 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Dispositif optoelectronique a elements semiconducteurs tridimensionnels et son procede de fabrication |
| JP6374071B2 (ja) * | 2017-08-30 | 2018-08-15 | 株式会社東芝 | 窒化物半導体層、窒化物半導体装置及び窒化物半導体層の製造方法 |
| US10290768B2 (en) * | 2017-09-14 | 2019-05-14 | Globalfoundries Inc. | Nanowire formation methods |
| US10389090B2 (en) * | 2017-11-21 | 2019-08-20 | International Business Machines Corporation | Lateral growth of edge-emitting lasers |
| JP7414419B2 (ja) * | 2019-07-30 | 2024-01-16 | キヤノン株式会社 | 発光素子及び発光素子の製造方法 |
| US11592166B2 (en) | 2020-05-12 | 2023-02-28 | Feit Electric Company, Inc. | Light emitting device having improved illumination and manufacturing flexibility |
| US11876042B2 (en) | 2020-08-03 | 2024-01-16 | Feit Electric Company, Inc. | Omnidirectional flexible light emitting device |
| WO2024017953A1 (en) * | 2022-07-19 | 2024-01-25 | Ams-Osram International Gmbh | Method for processing an optoelectronic device and optoelectronic device |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05347432A (ja) * | 1992-06-15 | 1993-12-27 | Sharp Corp | 半導体発光素子 |
| JP2910023B2 (ja) | 1993-12-24 | 1999-06-23 | 日亜化学工業株式会社 | 窒化ガリウム系化合物半導体発光素子 |
| JP3620877B2 (ja) | 1994-09-16 | 2005-02-16 | 豊田合成株式会社 | ３族窒化物半導体平面発光素子 |
| DE69525128T2 (de) * | 1994-10-26 | 2002-09-05 | Mitsubishi Chem Corp | Lichtemittierende Halbleiteranordnung und Herstellungsverfahren |
| JP2830814B2 (ja) | 1996-01-19 | 1998-12-02 | 日本電気株式会社 | 窒化ガリウム系化合物半導体の結晶成長方法、及び半導体レーザの製造方法 |
| JP3644191B2 (ja) * | 1996-06-25 | 2005-04-27 | 住友電気工業株式会社 | 半導体素子 |
| JPH1187773A (ja) | 1997-09-08 | 1999-03-30 | Toshiba Corp | 発光素子 |
| JP3955367B2 (ja) * | 1997-09-30 | 2007-08-08 | フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー | 光半導体素子およびその製造方法 |
| JP2001044487A (ja) * | 1999-07-29 | 2001-02-16 | Fujitsu Ltd | 光半導体装置 |
| DE19952932C1 (de) * | 1999-11-03 | 2001-05-03 | Osram Opto Semiconductors Gmbh | LED-Weißlichtquelle mit breitbandiger Anregung |
| JP4651161B2 (ja) * | 2000-07-03 | 2011-03-16 | 宣彦 澤木 | 半導体素子およびその製造方法 |
| JP4743989B2 (ja) * | 2000-12-15 | 2011-08-10 | 宣彦 澤木 | 半導体素子およびその製造方法ならびに半導体基板の製造方法 |
| JP2002185041A (ja) | 2000-12-15 | 2002-06-28 | Nobuhiko Sawaki | 半導体素子 |
| US6635901B2 (en) * | 2000-12-15 | 2003-10-21 | Nobuhiko Sawaki | Semiconductor device including an InGaAIN layer |
| JP4712241B2 (ja) * | 2000-12-15 | 2011-06-29 | 宣彦 澤木 | 半導体レーザ素子およびその製造方法 |
| US6888867B2 (en) * | 2001-08-08 | 2005-05-03 | Nobuhiko Sawaki | Semiconductor laser device and fabrication method thereof |
| JP3884969B2 (ja) * | 2002-02-15 | 2007-02-21 | 宣彦 澤木 | 半導体発光素子およびその製造方法 |
| JP3843245B2 (ja) * | 2002-06-26 | 2006-11-08 | 宣彦 澤木 | 半導体発光素子および半導体発光装置 |
-
2003
- 2003-03-11 JP JP2003064968A patent/JP4307113B2/ja not_active Expired - Lifetime
- 2003-03-18 US US10/393,111 patent/US6844572B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210292931A1 (en) * | 2018-08-29 | 2021-09-23 | Sciocs Company Limited | Method for manufacturing nitride semiconductor substrate, nitride semiconductor substrate, and laminate structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003347585A (ja) | 2003-12-05 |
| US6844572B2 (en) | 2005-01-18 |
| US20030178702A1 (en) | 2003-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4307113B2 (ja) | 半導体発光素子およびその製造方法 | |
| KR101445810B1 (ko) | 감소된 변형 발광층을 갖는 ⅲ-질화물 발광 디바이스 | |
| US6635901B2 (en) | Semiconductor device including an InGaAIN layer | |
| JP4999866B2 (ja) | 窒化ガリウム系半導体ヘテロ構造体の成長方法 | |
| TWI437732B (zh) | 半導體發光元件 | |
| EP2164115A1 (en) | Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor | |
| JP2003152220A (ja) | 半導体発光素子の製造方法および半導体発光素子 | |
| JP2003142728A (ja) | 半導体発光素子の製造方法 | |
| JP5539395B2 (ja) | 半導体素子、発光素子及びこれの製造方法 | |
| JP2001160627A (ja) | Ｉｉｉ族窒化物系化合物半導体発光素子 | |
| JP2001313259A (ja) | Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子 | |
| WO2009142265A1 (ja) | Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ | |
| JP4406999B2 (ja) | Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子 | |
| JP6181661B2 (ja) | 窒化物半導体発光素子 | |
| JP3884969B2 (ja) | 半導体発光素子およびその製造方法 | |
| JP4743989B2 (ja) | 半導体素子およびその製造方法ならびに半導体基板の製造方法 | |
| JP5865271B2 (ja) | 結晶積層構造体及び発光素子 | |
| TW201320330A (zh) | 氮化物半導體結構之製造方法 | |
| JP2003124576A (ja) | 窒化物半導体基板及びその成長方法 | |
| JP2001077413A (ja) | Ｉｉｉ族窒化物半導体発光素子およびその製造方法 | |
| JP3753369B2 (ja) | 窒化物系半導体発光素子 | |
| JP2001345282A (ja) | Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子 | |
| TWI545798B (zh) | Nitride semiconductor light emitting device and manufacturing method thereof | |
| JP2001267243A (ja) | Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子 | |
| TW201419580A (zh) | 具有高亮度的氮化物發光裝置及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080704 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080826 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081016 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081030 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20090127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090325 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090421 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090428 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4307113 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
| EXPY | Cancellation because of completion of term |