JP2003229366A

JP2003229366A - 半導体積層構造

Info

Publication number: JP2003229366A
Application number: JP2002027829A
Authority: JP
Inventors: Koji Nishikawa; 孝司西川; Yoshiteru Hasegawa; 義晃長谷川
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2002-02-05
Filing date: 2002-02-05
Publication date: 2003-08-15

Abstract

(57)【要約】【課題】化合物半導体をＳｉ基板の上方にエピタキシ
成長して形成した半導体積層構造において、１×１０⁷
Ωｃｍ以上の高い抵抗率を持った半絶縁性の化合物半導
体層を実現することを目的とする。【解決手段】Ｓｉ基板１１の上方にエピタキシ成長に
よって設置されたIII−Ｖ族化合物結晶層１７が、Ｆｅ
（鉄）あるいはＣｒ（クロム）あるいはＭｎ（マンガ
ン）あるいはＶ（バナジウム）あるいはＣ（炭素）ある
いはＯ（酸素）あるいはＢ（ホウ素）のうちの一つある
いはその複数である不純物１６を含む半導体積層構造と
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、Ｓｉ基板の上方に
絶縁性あるいは半絶縁性のIII−Ｖ族半導体結晶層をエ
ピタキシ成長によって成膜、設置した半導体積層構造と
その製造方法に関する。

【０００２】

【従来の技術】従来からＳｉ基板上に砒化ガリウム（Ｇ
ａＡｓ）や燐化インジウム（ＩｎＰ）などに代表される
III−Ｖ族化合物半導体を形成するための検討が様々な
研究機関において行われている。ＧａＡｓ基板やＩｎＰ
基板など化合物半導体は、Ｓｉのみによる基板上に形成
された素子に比べて、より高速でかつ電力効率が高く、
またノイズの少ない高性能の電子素子や発光素子を形成
するのに非常に適した性質を持つ。

【０００３】しかしながら、６インチを超える大面積の
基板を形成するために必要な大きさの単結晶インゴット
を作製することは大変難しく、その製造コストはＳｉに
比べて数倍以上である。そのためＳｉに対してコスト力
のあるデバイスを作成することは非常に難しい。

【０００４】ところで基板作製方法として最も一般的で
ある「化合物半導体の単結晶インゴットを作製したの
ち、これをスライスして化合物半導体基板ウェハとする
方法」とは異なるやり方で化合物半導体基板を形成しよ
うとする試みがある。すなわち大面積で且つ低コストな
Ｓｉ基板上に、充分な厚さのＧａＡｓなどの化合物半導
体結晶層をエピタキシ成長し、ウェハ１枚毎の表面部分
のみを化合物半導体結晶層とすることで化合物半導体基
板を実現する方法である。例えばその化合物半導体がＧ
ａＡｓである場合には、これを「ＧａＡｓｏｎＳｉ
（ガリヒソオンシリコン）技術」、またその方法によっ
て作成された基板を「ＧａＡｓｏｎＳｉ（ガリヒソ
オンシリコン）基板」と呼ぶ。この技術を使い、その化
合物半導体層の性質がバルク化合物半導体の単結晶イン
ゴットから切り出して作製した基板のそれと同等の性能
であるならば、大面積な化合物半導体基板の製造方法と
して大幅なコスト削減ができると期待されている。また
Ｓｉのみでできた基板上に形成された素子では達成でき
なかった高い性能の素子を形成することが可能になると
も期待されている。

【０００５】Ｓｉ基板上にＳｉ半導体を元として素子を
作製する場合において、ｐ型やｎ型を示す不純物を添加
しないにもかかわらず、１×１０⁷Ωｃｍ以上の高い絶
縁性を持ったＳｉ層を入手することは不可能である。ま
たその上にトランジスタやダイオード、キャパシタやイ
ンダクタあるいは抵抗や配線などに代表される素子を個
別な素子分離を行うことなく形成することは不可能であ
る。これはＳｉ結晶中の真性キャリア濃度が室温で約
１．５×１０¹⁵／ｃｍ³あり、その結果、不純物を添加
しない状態の、真性抵抗率が２．５×１０³Ωｃｍしか
なく、電流が比較的流れやすいためである。そのため特
に対策を講じない状態での素子分離が不完全となり、寄
生抵抗が発生し、寄生素子も形成されてしまう。

【０００６】そこで、絶縁性の高い基板の上にＳｉ半導
体を用いた素子を形成しようとする場合、素子を形成す
るＳｉ基板表面から数十ｎｍ以上の深さの部分にＳｉＯ
₂からなる絶縁体層を設置することが行われている。そ
れを実現するためには、例えばＳｉ基板中のある深さに
酸素を大量にイオン注入し、これを高温でアニールする
ことによって、Ｓｉ基板の表面からある深さのところに
ＳｉＯ₂層を形成し、Ｓｉ／ＳｉＯ₂／Ｓｉの積層構造基
板を形成する方法がある。また、表面にＳｉＯ₂を形成
したＳｉ基板上に、更に非常に薄くした導電性のＳｉ基
板を張り合わせることにより、Ｓｉ／ＳｉＯ₂／Ｓｉの
積層構造基板を形成する手法などもある。これらを総じ
てＳＯＩ（ＳｉｌｉｃｏｎｏｎＩｎｓｕｌａｔｏ
ｒ）基板と呼ぶ。このＳＯＩ基板では、ＳｉＯ₂による
高抵抗層を利用して素子分離を容易にしたり、高速動作
を行う電子回路において基板側との寄生容量を削減した
りすることが可能であり、高速、低消費電力の回路の実
現が可能である。

【０００７】

【発明が解決しようとする課題】しかしながら、これら
の積層構造においても次の様な問題が存在する。

【０００８】先ずＳＯＩ基板では、その特殊な製造方法
のために、製造コストが非常に高く、これを利用してＬ
ＳＩを形成した場合には、従来のＳｉ基板を用いて作ら
れていた回路よりもその製造コストが高く成り過ぎる。
その結果、市場競争力のある製品をつくることができな
かった。また、その性能も、高集積化の観点以外では、
高速・高効率を求めるなどの用途について、結局ＧａＡ
ｓなどの化合物半導体基板上に形成した素子との対コス
ト性能が及ばなかった。

【０００９】また、例えばＧａＡｓオンシリコンなどに
代表される「化合物半導体をＳｉ基板上にエピタキシ成
長して形成した積層基板」においては、ＧａＡｓ層など
の化合物半導体層とＳｉ基板との間に発生する欠陥や歪
の発生により、形成された化合物半導体層の結晶性が、
高性能の素子を形成するためにはまだ不充分であった。
これはＧａＡｓのみに限らず、ＩｎＰやＧａＰ、ＩｎＧ
ａＡｓなどの他の化合物半導体でも同様である。このと
き発生する歪と欠陥は、Ｓｉ結晶とＧａＡｓ結晶との格
子定数の違いに起因する歪に加え、点欠陥や線欠陥、積
層欠陥などの欠陥類であり、またＳｉ結晶とＧａＡｓ結
晶の熱膨張係数の違いに起因する歪や欠陥である。更に
は、無極性のＳｉ結晶上に極性結晶であるＧａＡｓをエ
ピタキシ成長して積層することによって生じる位相欠陥
（アンチフェイズ）などもある。これらの欠陥や歪を大
量に内包したＧａＡｓ層上に、発光素子や電子素子、抵
抗やインダクタ、キャパシタや配線などの素子を形成し
た場合、その個々のデバイスの性能は、バルクのＧａＡ
ｓ結晶から切り出して作製した基板上のそれと比べて著
しく劣るものになってしまう。また、そのデバイスの動
作によって引き起こされる時間経過に依存した劣化が、
バルクのそれよりも早く、素子の信頼性を充分にとるこ
とができない。そのため、ＧａＡｓオンシリコンなどの
「化合物半導体をＳｉ基板上にエピタキシ成長して形成
した基板」の検討は、結晶性が高くかつ欠陥と歪が少な
い結晶の形成に多大な注意が払われ検討が行われてき
た。そして、そのＧａＡｓオンシリコン基板上で高い性
能を持つ素子を形成することが多くの検討の目的であっ
た。その結果、ＧａＡｓオンシリコン基板でエピタキシ
成長によって形成されているＧａＡｓ層は無ドープであ
るか、あるいはｎ型あるいはｐ型に不純物がドープされ
たものであり、その抵抗率は１×１０³Ωｃｍ以下の比
較的低抵抗なものであった。

【００１０】無ドープのＧａＡｓ結晶は、本来その抵抗
率が非常に高く、その真性抵抗率は１×１０⁶Ωｃｍに
近いと考えられている。しかしながら、何らかの基板上
にエピタキシ成長して積層した薄膜ＧａＡｓ層ではその
成長中に混入する不純物や歪、欠陥などによってキャリ
アが発生し、故意には不純物を添加しない無ドープの結
晶層であるにもかかわらず、その抵抗率は１×１０⁵Ω
ｃｍより低くなる（不純物としては、結晶成長に用いる
治具に付着する硫黄Ｓや炭素Ｃ、あるいは空気から供給
される炭素Ｃや石英などの治具そのものから出る珪素Ｓ
ｉなどがある）。この無ドープのエピタキシ成長ＧａＡ
ｓ結晶層上にトランジスタを形成した場合、隣り合う素
子同士の間で電気的な分離が充分には達成されない。そ
の結果、目的としないリーク電流が発生して、素子の消
費電力を著しく上昇させる。そのことによって、投入し
た電力に対する仕事の効率は著しく低下する。また寄生
容量がいろいろな部分に発生し、素子の動作時にはそれ
らが充電されるために、素子のスピードが著しく低下す
る。また、その様なリークや寄生容量の発生により、意
図しない回路接続が発生してしまい、当初の目的の動作
が安定して正しく行えなくなるなどの課題があった。こ
れらのことはＧａＡｓに限らず他の化合物半導体をＳｉ
基板やその化合物半導体自身も含めた何らかの基板上に
エピタキシ成長して形成した場合でも同様である。

【００１１】ＧａＡｓ結晶とＳｉ結晶はその結晶系が閃
亜鉛鉱型とダイヤモンド型で非常に似ている一方、格子
定数の差（格子不整合率）が約４％と大きい。またＧａ
Ａｓの線熱膨張係数が５．５×１０^-6である一方、Ｓｉ
の線熱膨張係数は２．３３×１０^-6である。またＳｉ結
晶がＳｉ元素のみからなる結晶で、隣り合う原子同士で
何の電荷の偏りも無いのに比べ、ＧａＡｓ結晶の場合に
はＧａよりもＡｓの方にその電子の分布が偏る。このこ
とにより、ＧａＡｓ結晶においては、そのＧａとＡｓが
交互に並んで結晶をつくることとなる。つまり、閃亜鉛
鉱のＧａＡｓ結晶において、（００１）面を水平な面と
し、先ず第１にＧａが配置されたとすると、その面のす
ぐ上には必ずＡｓからなる面が積層される。そしてその
上にはＧａからなる層が積層され、延々とＧａとＡｓが
交互に積層した形で結晶が形作られることになる。この
様なＧａＡｓ結晶を、ダイヤモンド構造であるＳｉの
（００１）面上に積層する場合、Ｓｉとの界面にはＧａ
のみからなる層が来る場合と、Ａｓのみからなる層が来
る場合の二つがある。すなわち、Ｓｉ（００１）面上に
Ｇａの原料とＡｓの原料を同時に供給した場合には、そ
のＳｉ原子との界面にはＧａがＳｉに接する部分とＡｓ
がＳｉに接する部分との二つの場合が、２次元的に分布
することとなる。その結果、ＧａＡｓ層の厚みを増して
いった場合にＧａがＳｉに接して始まった結晶部分とＡ
ｓがＳｉに接して始まった結晶部分の二つのドメインが
斑に分布した一種の多結晶状態になる。そのため、それ
らの結晶粒の境界で結晶粒界が発生することとなる。こ
れを位相境界あるいはアンチフェイズという。このアン
チフェイズによって区切られたそれぞれの領域をアンチ
フェイズドメインと呼ぶ。アンチフェイズは結晶中の原
子が本来の並び方からずれたために生じていることから
欠陥となる。つまりＳｉ上に配置したＧａＡｓではアン
チフェイズによる欠陥が大量に入ることとなる。またＧ
ａの原料とＡｓの原料を同時に供給せず、どちらかを先
に供給した後、各々の原料を交互に供給することでアン
チフェイズを発生させないようとする方法もある。しか
しながら、この場合もＳｉ結晶の最表面が完全な平滑表
面であることが無いため難しい。例えばＳｉ最表面の直
上がＡｓのみで始まったとしても、Ｓｉ最表面上に二次
元的に分布する１原子分の段差により、やはり原子の配
列順序がずれてアンチフェイズが発生することになる。

【００１２】これまで行われたＧａＡｓオンシリコンの
試みの中では、アンチフェイズの発生を抑えるために例
えば次の様なことが行われている。つまりＳｉ基板を
（００１）面から数度傾けた「オフ基板」と呼ばれる基
板を用いる。これによりＳｉ基板上に発生する段差を揃
えることができる。例えばこのオフ角度を２〜５度にし
た場合、Ｓｉ基板上にはＳｉ原子２層分の段差が均等に
現れることになる（角度によってその現れる間隔が変化
する）。このことにより、いろいろな形でまちまちに発
生していたＳｉ表面に発生する段差のほとんどを、原子
２層分の段差にすることができる。この状態でＧａある
いはＡｓのどちらかを最初に供給してＳｉ最表面をその
原子で被服し、成膜を行えばＧａとＡｓの二つの原子種
が交互に重なることによって形成される結晶格子がどの
段差を挟んでも同じ繰り返しとなり、その結果アンチフ
ェイズを生ずることがなくなる。

【００１３】ところでＧａＡｓ層などＳｉ基板上方にエ
ピタキシ成長される化合物半導体層とＳｉ基板との間に
は、Ｓｉ結晶の格子情報を化合物半導体層に伝播させる
ことが可能であるならば、当該の化合物半導体でもＳｉ
でもない別の物質からなる層が挿入されていてもよい。
この別の層の挿入によって、化合物半導体層とＳｉ基板
との間にある格子定数差や熱膨張係数の違い、あるいは
極性や表面粗さなど、欠陥や歪などを生じる原因となる
悪い影響の一つあるいはいくつかを緩和したり影響を抑
えたりすることができる。このことにより、Ｓｉ基板表
面の（００１）面に対して、わざわざオフ角を設けずと
も、アンチフェイズのない化合物半導体層をＳｉ基板上
方に設置することができる。これは挿入した層のＳｉ側
界面および開放側表面が自動的に決定されてしまうから
であり、またＳｉ側界面でＳｉ表面のラフネスにより発
生した段差により生じた原子の繰り返し順がずれていて
も、挿入層を成膜しているあいだに、アンチフェイズが
解消されていくからである。この様な目的で挿入される
層のことを総じてバッファー層と呼ぶ。またＳｉ基板上
化合物半導体積層基板においてバッファー層となる物質
には、ＳｒＴｉＯ₃やＢａＳｒＴｉＯ₃、ＢｉＴｉＯ₃な
どが知られている。この技術についての例としては、例
えばモトローラ社から出されている欧州特許公開公報
「ＥＰ１０４３４２６Ａ１」などがある。

【００１４】バルク化合物半導体単結晶から切り出され
て作製される基板の場合には、この課題を解決するため
に意図的に高抵抗化することが行われていた。その方法
にはいくつかある。その一つとして、例えば化合物半導
体としてＧａＡｓを考えた場合、溶融されたＧａＡｓ材
料からＧａＡｓ単結晶を形成する際に、異なる元素を不
純物として添加する。この不純物はｐ型やｎ型に低抵抗
化する不純物とは異なり、ＧａＡｓ結晶の抵抗率を上昇
させるように働く。その不純物には例えば酸素（Ｏ）や
クロム（Ｃｒ）などがある。これらの不純物は、ＧａＡ
ｓをｐ型やｎ型化させる不純物とは異なり、ＧａＡｓ結
晶の禁制帯中に数百ｍｅＶ前後の深いエネルギー準位を
形成し、電子やホールなどのキャリアを捕獲して動けな
くする働きがある。すなわち、ＣやＳｉなど低抵抗化を
促す不純物を、ＯやＣｒが補償するのである。その結
果、ＧａＡｓ結晶の抵抗率が上昇し１×１０⁷Ωｃｍ以
上の半絶縁性とすることができる。また、この様な不純
物を添加する方法のほかにも、半絶縁性のＧａＡｓ結晶
を形成する方法はある。その代表的な例であるＬＥＣ
（ＬｉｑｕｉｄＥｎｃａｐｓｕｌａｔｅｄＣＺ）法
で形成した無ドープのＧａＡｓ単結晶では、高温に耐え
る酸化ボロン（Ｂ₂Ｏ₃）からなるキャップをＧａＡｓ融
液に被せて引き上げを行うことにより、半絶縁性を達成
している。その原理は未だ完全に明らかにされてはいな
いが、ＧａＡｓ中の過剰なＡｓに関係して発生すると考
えられるＥＬ２と呼ばれる深い準位がＣやＳｉなどの不
純物を補償して１×１０⁸Ωｃｍ以上に高抵抗化するの
であると考えられている。

【００１５】本発明の目的は、化合物半導体をＳｉ基板
の上方にエピタキシ成長して形成した半導体積層構造に
おいて、１×１０⁷Ωｃｍ以上の高い抵抗率を持った半
絶縁性の化合物半導体層を実現することであり、これに
よりこの化合物半導体層上に形成した複数のデバイスの
間で充分な素子分離を行うことが可能になり、かつ意図
しない寄生容量や回路の発生がなくなる。また基板の大
面積化が低コストで行えるようになる。その結果、高速
・低消費電力の素子を安価に実現することができるよう
になる。

【００１６】

【課題を解決するための手段】Ｓｉ基板上方への化合物
半導体層のエピタキシ成長において、ＦｅあるいはＣｒ
あるいはＭｎあるいはＶあるいはＯあるいはＢの一つ、
あるいはそれらのいくつかを不純物として添加すること
で化合物半導体層を高抵抗化し、Ｓｉ基板上方に半絶縁
性の化合物半導体層が設置されたＳｉ上化合物半導体積
層基板とすることを考えた。

【００１７】Ｓｉ上化合物半導体積層基板おいて化合物
半導体層はＳｉ基板の上方にエピタキシ成長される。成
膜方法には液相エピタキシ成長（ＬＰＥ：Ｌｉｑｕｉｄ
ＰｈａｓｅＥｐｉｔａ×ｙ）法、分子線エピタキシ
成長（ＭＢＥ：ＭｏｌｅｃｕｌａｒＢｅａｍＥｐｉ
ｔａ×ｙ）法や有機金属気相成長（ＭＯＶＰＥ：Ｍｅｔ
ａｌＯｒｇａｎｉｃＶａｐｏｒＰｈａｓｅＥｐ
ｉｔａ×ｙ）法、有機金属化学堆積（ＭＯＣＶＤ：Ｍｅ
ｔａｌＯｒｇａｎｉｃｃｈｅｍｉｃａｌｖａｐｏｒ
ｉｚａｔｉｏｎｄｅｐｏｓｉｔｉｏｎ）法などがある
（ＭＯＶＰＥ法とＭＯＣＶＤ法とは似た技術で、区別さ
れず用いられる場合もある）。いずれも基板上に、その
基板を種結晶として結晶層をエピタキシ成長していく方
法である。例えば化合物半導体層をＧａＡｓとした場合
のＭＢＥ法では、ＧａＡｓ層の原料としてＧａ金属とＡ
ｓ金属を用い、これらを抵抗加熱することによって気化
させ、Ｓｉ基板上方にエピタキシ成長して堆積する。こ
のときＧａＡｓ層はＳｉ基板を種結晶としてそれに倣っ
て結晶構造を形成し結晶成長を行う。このＧａＡｓの成
膜時において、Ｇａ金属とＡｓ金属に加えてＦｅ金属あ
るいはＣｒ金属あるいはＭｎ金属あるいはＶ金属あるい
はＣあるいはＢ金属の一つあるいはいくつかを加熱気化
させ同時に供給する。その蒸気圧が高い場合にはクヌー
ドセンセル（Ｋ−セル）を用いて加熱気化させる。また
低い場合には電子線ビーム（ＥＢ）を用いて加熱気化さ
せる。これによりエピタキシ成長したＧａＡｓ層中にそ
れらの不純物が添加される。

【００１８】また化合物半導体層をＧａＡｓとした場合
のＭＯＶＰＥ法あるいはＭＯＣＶＤ法ではＧａＡｓ層の
原料として例えばＧａ（ＣＨ₃）₃（ＴＭＧ：ｔｒｉ−ｍ
ｅｔｈｙｌｇａｒｉｕｍ）とＡｓＨ₃（アルシン：Ａ
ｒｓｉｎｅ）を用いる。これらをバブリングなどによっ
てＡｒや窒素といったキャリアガスとともに気化させ、
反応管中に置かれた基板上に流すと、加熱機構によって
加熱された基板上でそれぞれのガスが熱分解し化学反応
を起こして基板上にエピタキシ成長して堆積する。この
ＧａＡｓの成膜時においてそれぞれの原料と同時にＦ
ｅ、Ｃｒ、Ｍｎ、Ｖ、Ｂのそれぞれの有機金属のうちの
一つ、あるいはいくつかを供給する。これによりエピタ
キシ成長したＧａＡｓ層中にそれらの不純物が添加され
る。またＯを添加させたい場合にはキャリアガスに酸素
を混ぜて流すことで行うことができる。またＧａ、Ａｓ
のそれぞれの原料ガスあるいは加える不純物元素の有機
錯体中に酸素を導入しておき、成膜条件を選ぶことによ
ってその酸素をＧａＡｓ層中に添加することもできる。

【００１９】以下、以上の考察から導かれた本発明につ
いて説明する。

【００２０】本発明はＳｉ基板の上方にエピタキシ成長
によって設置されたIII−Ｖ族化合物結晶層がＦｅ
（鉄）あるいはＣｒ（クロム）あるいはＭｎ（マンガ
ン）あるいはＶ（バナジウム）あるいはＣ（炭素）ある
いはＯ（酸素）あるいはＢ（ホウ素）のうちの一つある
いはその複数を含むことを特徴とする半導体積層構造と
する。

【００２１】また本発明はＳｉ基板の上方にエピタキシ
成長によって配置されたIII−Ｖ族化合物結晶層が、適
当な濃度のＦｅあるいはＣｒあるいはＭｎあるいはＶあ
るいはＣあるいはＯあるいはＢのうちの一つあるいはそ
の複数をを含むことにより、上記III−Ｖ族化合物薄膜
結晶層の比抵抗が１×１０⁷Ωｃｍ以上となって半絶縁
性を示すことを特徴とする半導体積層構造とする。

【００２２】また本発明はＳｉ基板の上方にエピタキシ
成長によって配置された半絶縁性III−Ｖ族化合物結晶
層において、半絶縁性III−Ｖ族化合物結晶層の上部あ
るいは下部あるいはその両方に、エピタキシ成長された
無ドープIII−Ｖ族化合物結晶層が設置されていること
を特徴とする半導体積層構造とする。

【００２３】また本発明はＳｉ基板の上方にエピタキシ
成長によって配置された半絶縁性III−Ｖ族化合物結晶
層の上方にｎ型あるいはｐ型の導電性を示すIII−Ｖ族
化合物結晶層を設置したことを特徴とする半導体積層構
造とする。

【００２４】また本発明はＳｉ基板の上方にエピタキシ
成長によって配置されたIII−Ｖ族化合物結晶層におい
て、半絶縁性を示すIII−Ｖ族化合物薄膜結晶層の膜厚
が１μｍ以上であることを特徴とする半導体積層構造と
する。

【００２５】また本発明はＳｉ基板の上方にエピタキシ
成長によって配置されたIII−Ｖ族化合物結晶層におい
て、半絶縁性層の上方あるいは下方あるいはその両方に
エピタキシ成長により設置された無ドープIII−Ｖ化合
物半導体結晶層の膜厚が５０ｎｍ以上であることを特徴
とする半導体積層構造とする。

【００２６】また本発明はＳｉ基板の上方にエピタキシ
成長によって配置されたIII−Ｖ族化合物結晶層からな
る半絶縁性層を含む半導体積層構造を用い、それを基板
としてトランジスタ、ダイオード、抵抗、キャパシタ、
インダクタ、配線などの素子を集積したことを特徴とす
る半導体素子とする。

【００２７】また本発明はＳｉ基板の上方にIII−Ｖ族
化合物結晶層をエピタキシ成長させる過程において、II
I族元素原料とＶ族元素原料と共にＦｅあるいはＣｒあ
るいはＭｎあるいはＶあるいはＣあるいはＯのあるいは
Ｂうちの一つ、あるいはそれらの複数を供給することを
特徴とする半導体積層構造の形成方法とする。

【００２８】また本発明はＳｉ基板の上方にIII−Ｖ族
化合物結晶層をエピタキシ成長させる半導体基板の形成
方法において、１０^-6Ｔｏｒｒ（１Ｔｏｒｒ＝１３３．
３２２Ｐａ）以下の超高真空に減圧可能なＭＢＥ装置を
用い、III族元素原料およびＶ族元素原料のIII−Ｖ族化
合物構成材料金属に加えて、Ｆｅ原料あるいはＣｒ原料
あるいはＭｎ原料あるいはＶ原料あるいはＣ原料あるい
はＢ原料の一つ、あるいは複数の金属を供給し、その供
給方法にクヌードセンセルやフィラメントセルを用いた
抵抗加熱による供給方法かあるいは電子線（ＥＢ：Ｅｌ
ｅｃｔｒｏｎＢｅａｍ）加熱による供給方法を用いるか
あるいは酸素ガスを導入することを特徴とする半導体積
層構造の形成方法とする。

【００２９】また本発明はＳｉ基板の上方にIII−Ｖ族
化合物結晶層をエピタキシ成長させる半導体基板の形成
方法において、１０^-6Ｔｏｒｒ以下の超高真空に減圧可
能なＭＢＥ装置を用い、III−Ｖ族化合物半導体の構成
材料であるIII族元素原料およびＶ族元素原料の金属に
加えて、Ｏ原料を供給し、その供給方法にＮ₂Ｏ（亜酸
化窒素）やＯ₃（オゾン）などの高酸化性ガスを用いる
か、あるいはＯ₂ガスをプラズマ化などにより励起する
ことによってＯ₂ガスそのものよりも高い反応性の状態
にして用いることを特徴とする半導体積層構造の形成方
法とする。

【００３０】また本発明はＳｉ基板の上方にIII−Ｖ族
化合物結晶層をエピタキシ成長させる半導体基板の形成
方法において、有機金属気相成長法を用いIII族金属ア
ルキル化合物およびＶ族水素化物のIII−Ｖ族化合物構
成材料に加えてＦｅあるいはＣｒあるいはＭｎあるいは
ＶあるいはＣあるいはＢのいずれか一つ、あるいは複数
の有機金属化合物あるいはその錯体を加えて成膜するこ
とによって、半絶縁性III−Ｖ族化合物薄膜結晶層を結
晶性基板の上方に形成することを特徴とする半導体積層
構造の形成方法とする。

【００３１】また本発明はＳｉ基板の上方にエピタキシ
成長によって配置された無ドープのIII−Ｖ族化合物薄
膜結晶層上にＦｅあるいはＣｒあるいはＭｎあるいはＶ
あるいはＣあるいはＯあるいはＢのうちの一つ、あるい
は複数の元素あるいはその化合物をイオン注入すること
により、Ｓｉ基板の上方に形成されたIII−Ｖ族化合物
薄膜結晶層の比抵抗を１×１０⁷Ωｃｍ以上として半絶
縁性にすることを特徴とする半導体積層構造の形成方法
とする。

【００３２】また本発明はＳｉ基板の上方にIII−Ｖ族
化合物結晶層をエピタキシ成長させた半導体積層構造に
おいて上記III−Ｖ族化合物がＧａあるいはＩｎあるい
はＡｌのIII族元素のいずれか一つあるいはその複数
と、Ａｓ（砒素）あるいはＰ（燐）あるいはＮ（窒素）
のＶ族元素のいずれか一つあるいはその複数とによる化
合物であることを特徴とする半導体積層構造とする。

【００３３】また本発明はＳｉ基板の上方にIII−Ｖ族
化合物結晶層をエピタキシ成長させる半導体基板の形成
方法において、上記III−Ｖ族化合物がＧａあるいはＩ
ｎあるいはＡｌのIII族元素のいずれか一つあるいはそ
の複数と、Ａｓ（砒素）あるいはＰ（燐）あるいはＮ
（窒素）のＶ族元素のいずれか一つあるいはその複数と
による化合物であることを特徴とする半導体積層構造の
形成方法とする。

【００３４】

【発明の実施の形態】次に本発明におけるＳｉ基板の上
方にエピタキシ成長によって設置された半絶縁性層を含
むIII−Ｖ族化合物半導体積層構造とその成膜方法、お
よびそれによって形成されるデバイスについて図面を参
照しながら説明する。

【００３５】（第１の実施形態）先ず本発明におけるＳ
ｉ基板の上方にエピタキシ成長によって設置された半絶
縁性層を含むIII−Ｖ族化合物半導体積層構造を形成す
るための成膜方法について、その第１の実施例について
説明する。

【００３６】図１は、本発明に係る半導体積層構造の形
成方法の一つである分子線エピタキシ（ＭＢＥ）成長法
について、その装置を模式的に示したものである。

【００３７】今、形成する半導体積層構造においてＳｉ
基板の上方にエピタキシ成長によって設置するIII−Ｖ
族化合物半導体の構成を簡単のためにＧａＡｓとする。
なおこのIII−Ｖ族化合物半導体におけるIII族元素、Ｖ
族元素の構成はそれぞれＧａ、Ｉｎ、ＡｌおよびＡｓ、
Ｐ、Ｎのうちのそれぞれどの一個ずつでもよいし、複数
個ずつでもよい。

【００３８】真空チャンバ１はＭＢＥ成長法において用
いられるＭＢＥ成長装置の本体であり、内部を１×１０
^-7Ｔｏｒｒ以下の高度な気密状態に保つことのできる真
空容器である。真空チャンバ１中には半導体積層構造が
形成される基板２が導入、設置され基板加熱装置３によ
って所望の温度に加熱、保持される。基板２において半
導体積層構造が形成される前の最初の状態はＳｉであ
る。またその表面にはＳｉ（００１）面が露出してい
る。真空チャンバ１は真空ポンプ４によって排気されて
おり、これによって高度な真空状態を達成することがで
きる。真空チャンバ１は基板導入室５を備えており、基
板２は外部で洗浄されてから、先ずこの基板導入室５に
導入され真空チャンバ１に導入される。基板導入室５は
通常、真空チャンバ１とは個別に真空ポンプによって排
気されていることが多く、また真空チャンバ１とは高度
に気密な開閉可能な隔壁（ゲート）によってしきられて
いることが多い。これによって真空チャンバ１が直接大
気と接することを防ぎ、真空チャンバ１の真空度を高度
なものに保つことができる。今ＭＢＥ成長におけるIII
族元素の原料としてＧａ金属を使用し、これをＫ−セル
（クヌードセンセル）６に充填して用いる。Ｋ−セル６
には抵抗加熱によって充填されたＧａ金属を加熱、蒸発
させ、基板２へと供給する。Ｖ族元素の原料としてはＡ
ｓ金属を使用し、これをＫ−セル７に充填して用いる。
Ｇａ金属と同様に加熱によって蒸発させ基板２へと供給
する。なおＧａＡｓ以外の化合物を形成する場合はＫ−
セル６、Ｋ−セル７にそれぞれその構成するIII族およ
びＶ族元素を充填して用いればよいし、それぞれについ
て複数の元素を用いる場合はＫ−セルの数をその数だけ
追加して用いれば良い。

【００３９】III−Ｖ族化合物半導体の構成元素の原料
だけを基板２に供給した場合は不純物が故意には添加さ
れていない無ドープのＧａＡｓ層が形成されるが、半絶
縁性層の形成やｐ型あるいはｎ型層の形成のためにはド
ーパントを追加して供給する必要がある。ドーパント
（不純物）の固体であり、その蒸発のための温度が１３
００℃以下の場合はＧａやＡｓの場合と同様Ｋ−セル８
が持ち入られる。また１３００℃を超える場合にはＥＢ
（電子線）加熱装置９が用いられる。またドーパントが
常温で気体である場合にはガスセル１０が用いられる。
ガスセル１０はチャンバ１の外から供給されるガス流量
をコントロールしながら基板２に供給することができる
とともに、加熱（クラッキング）やＲＦ（高周波）プラ
ズマ励起などによってガスを高励起状態にして供給する
ことができる。なおＳｉ基板とＧａＡｓ層との間に別の
構成からなる層であるバッファ層を挿入する場合も同様
に、その蒸発温度やガスの有無に応じてＫ−セル、ＥＢ
加熱装置、ガスセルを追加する。

【００４０】図２は本発明に係る第１の実施例における
半導体積層構造の形成工程をその段階にそって模式的に
示した図面である。

【００４１】図２（ａ）は半導体積層構造を形成する最
初の状態であるＳｉ基板１１を示しており、この場合は
更にバッファ層１２がその表面に積層され露出してい
る。バッファ層には例えばＳｒＴｉＯ₃やＢａＳｒＴｉ
Ｏ₃、ＢｉＴｉＯ₃などがある。バッファ層はこれらＳｉ
基板とＧａＡｓ層との間でその格子定数の違いや熱膨張
係数の違いによる歪を緩和し、欠陥の発生を抑制してか
つアンチフェイズの発生を抑える効果を持つ。なお以下
述べる図２における工程でこのバッファ層を用いない場
合もある。その場合ＧａＡｓ層はＳｉ基板１１上に直接
積層されることになる。

【００４２】図２（ｂ）はこのバッファ層１２上にＫ−
セルによって加熱蒸発されたＧａ原料、Ａｓ原料が到達
する様子を示している。バッファ層１２を含むＳｉ基板
１１はＭＢＥチャンバ１中の基板加熱装置３によってＧ
ａＡｓ層のエピタキシ成長に最も適した温度に保持され
ており、通常その温度は４５０℃から６８０℃の間にあ
る。またＧａ原料、Ａｓ原料の供給に先だって、バッフ
ァ層１２の表面には先ずどちらかの原料が供給されるこ
とが多く、この場合はＡｓ原料を先にバッファ層１２上
に供給し、その表面をＡｓ原料によって被覆している。
なお、Ａｓ原料はＫ−セル７によって加熱蒸発され気体
状態で基板２に供給されるがその気体の形体はＡｓ原子
のみでは無く、むしろＡｓが複数個結合したＡｓ₂から
Ａｓ₈までの分子が中心となった蒸気であると考えられ
ている。従って、基板上に到達したＡｓ原料１３もＡｓ
原子単体のみで無く、Ａｓが複数個結合した状態も含ん
でいると考えられる。またバッファ層に接する界面では
バッファ層の原子とも結合を形成した状態でもあると考
えられる。なお、バッファ層１２の表面にＡｓ原料では
無くＧａ原料を先に供給し被覆しておいてもよい。この
場合、Ｇａ原料はほぼＧａ原子の状態で供給されると考
えられており、バッファ層１２の表面にはＧａ原子ある
いはＧａ原子がバッファ層１２の表面の原子と結合を作
った状態のものが存在していると思われる。

【００４３】これら、Ａｓ原料あるいはＧａ原料でバッ
ファ層１２が被覆された表面にＧａ原料、Ａｓ原料を供
給することで図２（ｃ）で表される様にＧａＡｓ層が形
成される。この時バッファ層表面にはＧａ原料、Ａｓ原
料だけが供給される。従って形成されたＧａＡｓ層１５
は全く何も不純物が添加されていない無ドープのＧａＡ
ｓ層である。

【００４４】図２（ｄ）はＳｉ基板１１とバッファ層１
２の上方にエピタキシ成長された無ドープＧａＡｓ層１
５上に半絶縁性のＧａＡｓ層を形成する様子を現してい
る。すなわち無ドープＧａＡｓ層１５上にＡｓ原料１
３、Ｇａ原料１４と共に絶縁性を達成するための不純物
１６を供給する。絶縁層を達成するために供給される不
純物１６にはＦｅあるいはＣｒあるいはＭｎあるいはＶ
あるいはＣあるいはＯあるいはＢなどがあり、ここでは
例えばＣｒを用いるとする。

【００４５】図２（ｅ）は図２（ｄ）における成膜の結
果形成された積層構造を示すもので無ドープＧａＡｓ層
１５上にＣｒを不純物として含む半絶縁性ＧａＡｓ層１
７が形成されている。この時半絶縁性ＧａＡｓ層１７に
おけるＣｒ濃度は約５×１０ ¹⁵ｃｍ^-3から５×１０¹⁶ｃ
ｍ^-3の間である。

【００４６】図２（ｆ）は、同様な過程を経て半絶縁性
ＧａＡｓ層１７の上に第２の無ドープＧａＡｓ層１８
と、ｎ型あるいはｐ型不純物を添加されてｎ型あるいは
ｐ型半導体になったＧａＡｓ層１９を形成した状態を表
している。ここでは電気的に半導体であるＧａＡｓ層１
９として例えばｎ型ＧａＡｓ層を考え、添加されている
不純物２０をｎ型不純物の一つであるＳｉとする。

【００４７】なお無ドープＧａＡｓ層１５と半絶縁性層
１７および第２の無ドープ層１８は目的に応じて任意の
厚さで形成することができる。しかしながら、形成され
た積層半導体構造上にいろいろな素子を集積することを
考えた場合、その厚さには適当な厚さが存在する。第１
の無ドープ層１５の厚さを膜厚ａ、半絶縁性層１７の厚
さを膜厚ｂ、第２の無ドープ層１８の厚さを膜厚ｃとし
た場合、それぞれの厚さは５０ｎｍ以上、１μｍ以上、
５０ｎｍ以上である。

【００４８】半絶縁性層１７はその抵抗率が１×１０⁷
Ωｃｍ以上であるので集積回路において二つ以上の素子
を電気的に分離するには充分な抵抗率を持つ。その厚さ
は専ら半絶縁性層１７の上方に設置される集積回路上の
素子とＳｉ基板１１との間の破壊耐圧とリーク電流量、
およびキャパシタンスによって決定される。今５０μｍ
×５０μｍの正方形の金属電極が半絶縁性層１７上に直
接設置されてＳｉ基板１１との間で電圧が印加されると
すると、その抵抗は膜厚１μｍの時に、４×１０⁷Ωと
なるので電圧１０Ｖ印加した時もそのリーク電流量は、
２．５×１０^-7Ａ／ｃｍ²と非常に少ない。またその電
界強度は膜厚１μｍの時に１０ｋＶ／ｃｍとなり、Ｇａ
Ａｓ自身の破壊電圧に比べて充分小さく、電気的には非
常に安定である。しかしそのキャパシタンスは、２．５
４×１０^-13Ｆとなり、充分小さいが、これ以上大きく
なると素子の動作速度を下げる効果が目立ってくる。従
ってこれを利用して形成した集積回路を非常に安定でか
つ高速動作、低消費電力となるようにするためには半絶
縁性層１７が１μｍ以上あることが望ましい。

【００４９】半絶縁性層１７のＧａＡｓ結晶に対してＳ
ｉ基板の構成材料であるＳｉはｎ型の不純物である。ま
たバッファ層中にあるＧａＡｓ結晶層中に拡散していっ
た場合にＳｒ、Ｂａなどもｎ型の不純物として働く。従
ってＳｉ基板１１やバッファ層１２、あるいは上部に形
成したｎ型ドーピング層１９からの原子の拡散によっ
て、半絶縁性層１７の抵抗率が落ちる可能性がある。そ
こで半絶縁性層１７の周りに無ドープの層１５および１
８を設置する。このことによりＳｉ基板中のＳｉ、やバ
ッファ層中のＳｒ、あるいはｎ型ＧａＡｓ中のＳｉなど
が半絶縁性基板にまで浸透して絶縁性が落ちることを防
ぐ。そのためには無ドープ層の膜厚が５０ｎｍ以上ある
必要がある。

【００５０】（第２の実施形態）次に本発明におけるＳ
ｉ基板の上方にエピタキシ成長によって設置された半絶
縁性層を含むIII−Ｖ族化合物半導体積層構造を形成す
るための成膜方法について、その第２の実施例について
説明する。

【００５１】今、形成する半導体積層構造においてＳｉ
基板の上方にエピタキシ成長によって設置するIII−Ｖ
族化合物半導体の構成を簡単のためにＧａＡｓとする。
なおこのIII−Ｖ族化合物半導体におけるIII族元素、Ｖ
族元素の構成はそれぞれＧａ、Ｉｎ、ＡｌおよびＡｓ、
Ｐ、Ｎのうちのそれぞれどの一個ずつでもよいし、複数
個ずつでもよい。

【００５２】図３は第２の実施例においてエピタキシ成
長に用いるＭＯＶＰＥ装置について模式的に示した図面
である。反応管２１はその中でＭＯＶＰＥ成長ができる
よう低真空から低加圧状態までの気密状態に対応した容
器であり、通常石英などが用いられるがステンレスによ
って作られていることも多い。この反応管２１中に基板
２２が導入されて基板保持装置２３上に設置されてい
る。この基板保持装置には加熱機構が付加されているこ
とが多く、それによって基板をエピタキシ成長に適当な
温度まで加熱し保持することができる。また別の場合に
は基板保持装置には加熱機構を備えず、反応管２１の周
りに高周波コイルを設置して高周波による基板の直接加
熱をする場合もある。この反応管２１はポンプ２４によ
って排気されており、エピタキシ成長のために流されて
反応しなかった余分なガスをガス分解塔につながる配管
２５まで排気されている。この反応管２１中には配管２
６を通って原料ガスを導入する。導入されるガスにはキ
ャリアガス２７としては例えばＮ₂（窒素）やＨ₂（水
素）などがあり、原料ガス２８としてＧａＡｓの成膜に
対しては例えばＧａ原料であるＴＭＧ（Ａｌ（Ｃ
Ｈ₃）₃）、アルシン（ＡｒＨ₃）などがある。また不純
物原料２９としては例えば半絶縁性を達成するために導
入されるＦｅの原料であるフェロセンやｎ型ドーパント
のＳｉの原料であるシラン（ＳｉＨ₄）、ｐ型ドーパン
トのＤＭＺ（Ｚｎ（ＣＨ₃）₂）などがある。

【００５３】図４は本発明に係る第２の実施例における
半導体積層構造の形成工程をその段階にそって模式的に
示した図面である。

【００５４】図４（ａ）は半導体積層構造を形成する最
初の状態であるＳｉ基板３０を示しており、この場合は
更にバッファ層３１がその表面に積層され露出してい
る。バッファ層には第１の実施例と同様に例えばＳｒＴ
ｉＯ₃やＢａＳｒＴｉＯ₃、ＢｉＴｉＯ₃などがあり、そ
の働きも同様である。なお以下述べる図４における工程
でこのバッファ層を用いない場合もある。その場合Ｇａ
Ａｓ層はＳｉ基板３０上に直接積層されることになる。

【００５５】図４（ｂ）はＭＯＶＰＥ装置の反応管２１
中に設置された基板２２において、その表面のバッファ
層３１上に供給されたＡｓ原料であるアルシン３２が到
達する様子を示している。バッファ層３１を含むＳｉ基
板３０は反応管２１中の基板保持装置２３の加熱機構に
よってＧａＡｓ層のエピタキシ成長に最も適した温度に
保持されており、通常その温度は５００℃から９００℃
の間にある。またＧａ原料、Ａｓ原料の供給に先だっ
て、バッファ層３１の表面には先ずどちらかの原料が供
給されることが多く、この場合はＡｓ原料であるアルシ
ン３２を先にバッファ層１２上に供給し、その表面をＡ
ｓ３４によって被覆している。

【００５６】図４（ｂ）は供給されたアルシン３２の反
応の様子を示している。砒素の水素化物であるアルシン
３２はバッファ層３１の表面に到達し吸着し水素との結
合状態が弱くなった遷移状態３３を形成する。さらに基
板２２が持つ熱によって完全に水素との間の結合が離断
され、水素が雰囲気中に遊離する。その結果バッファ層
表面に砒素原子３４が単独で吸着する状態となる。

【００５７】図４（ｃ）は供給されたＴＭＧ３５の反応
の様子を示している。ガリウムのアルキル化合物である
ＴＭＧ３５は砒素原子３４で被覆されたバッファ層３１
の表面に到達、吸着し、アルキル基との結合状態が弱く
なった遷移状態３６を形成する。さらに基板２２が持つ
熱によって完全にアルキル基との間の結合が離断され、
アルキル分子３８が雰囲気中に遊離する。その結果バッ
ファ層３１上を被覆していた砒素原子３４とＧａ原子３
４が反応してＧａＡｓ化合物となる。

【００５８】なお、バッファ層３１の表面にＡｓ原料で
あるアルシン３２では無くＧａ原料であるＴＭＧ３５を
先に供給し被服しておいてもよい。

【００５９】これら、Ａｓ原料あるいはＧａ原料でバッ
ファ層３１が被覆された表面にＧａ原料、Ａｓ原料を供
給することでＧａＡｓ層が形成される。この時バッファ
層表面にはＧａ原料、Ａｓ原料だけが供給される。従っ
て形成されたＧａＡｓ層は全く何も不純物が添加されて
いない無ドープのＧａＡｓ層である。

【００６０】図４（ｄ）は成長された無ドープＧａＡｓ
層３９上に半絶縁性のＧａＡｓ層を形成する様子を現し
ている。すなわち無ドープＧａＡｓ層３９上にアルシン
３２、ＴＭＧ３５と共に絶縁性を達成するための不純物
であ不純物４０を供給する。絶縁層を達成するために供
給される不純物４０にはＦｅあるいはＣｒあるいはＭｎ
あるいはＶあるいはＣあるいはＯあるいはＢなどがあ
り、ここでは例えばＦｅを用いるとする。またＭＯＶＰ
Ｅ成長においては金属をそのまま用いることはできない
ので、金属についてはそのアルキル化合物を用いること
とする。すなわちこの場合半絶縁性を達成するための不
純物４０にはＦｅのアルキル化合物の一つであるフェロ
セン４０を用いることとする。

【００６１】フェロセン４０はアルシン３２やＴＭＧ３
５と同じく成長最表面に到達吸着した後、その最表面の
原子と弱い結合を作った遷移状態を経て最終的にアルキ
ル基部分４２が有利してＦｅ原子４１がＧａＡｓ結晶中
に取りこまれることとなる。

【００６２】図４（ｅ）は図４（ｄ）における成膜の結
果形成された積層構造を示すもので無ドープＧａＡｓ層
３９上にＦｅを不純物として含む半絶縁性ＧａＡｓ層４
３が形成されている。この時半絶縁性ＧａＡｓ層４３に
おけるＦｅ濃度は約５×１０ ¹⁵ｃｍ^-3から５×１０¹⁶ｃ
ｍ^-3の間である。

【００６３】この後半絶縁性ＧａＡｓ層４３上には第１
の実施例と同じく無ドープのＧａＡｓ層やｎ型あるいは
ｐ型の伝導性を持ったＧａＡｓ半導体層を積層してもよ
い。その構造および膜厚等は第１の実施例と同様なので
ここでは省略する。

【００６４】（第３の実施形態）次に本発明におけるＳ
ｉ基板の上方に、エピタキシ成長によって設置された半
絶縁性層を含むIII−Ｖ族化合物半導体積層構造を形成
するための成膜方法について、その第３の実施例である
イオン注入法を用いた方法を説明する。

【００６５】今、形成する半導体積層構造においてＳｉ
基板の上方にエピタキシ成長によって設置するIII−Ｖ
族化合物半導体の構成を簡単のためにＧａＡｓとする。
なおこのIII−Ｖ族化合物半導体におけるIII族元素、Ｖ
族元素の構成はそれぞれＧａ、Ｉｎ、ＡｌおよびＡｓ、
Ｐ、Ｎのうちのそれぞれどの一個ずつでもよいし、複数
個ずつでもよい。

【００６６】図５は本発明に係る第３の実施例における
半導体積層構造の形成工程をその段階にそって模式的に
示した図面である。

【００６７】図５（ａ）は第１の実施形態や第２の実施
形態と同様な方法を用いてＳｉ基板４４上のバッファ層
４５上に、無ドープＧａＡｓ層４６を積層した様子を示
している。その詳細については両者と同様なのでここで
は省略する。

【００６８】図５（ｂ）は図５（ａ）で形成された無ド
ープＧａＡｓ層にイオン注入装置を用いて半絶縁性を達
成するための不純物４７を打ち込んでいる状態を示して
いる。この例では不純物としてＣｒ原子を用いている。
イオン注入法ではその条件によってＣｒ原子の分布深さ
と濃度をある範囲で設定することができる。今、無ドー
プＧａＡｓ層４６とバッファ層４５との界面から充分離
れた距離まで（例えば５０ｎｍ）しか浸透しないように
注入条件を設定する。またその濃度を５×１０ ¹⁵ｃｍ^-3
から５×１０¹⁶ｃｍ^-3となるように設定する。しかしな
がら単にＣｒ原子を注入しただけでは半絶縁性は達成さ
れない。それは注入されただけではＣｒ原子がＧａＡｓ
結晶の格子位置からずれたところに存在しているだけで
不純物としての能力を発揮しないからである。

【００６９】この状態を模式的に現したのが図５（ｃ）
である。そこで注入の終わった基板を高温でアニールす
る。これによってＣｒ原子が移動し、ＧａＡｓ結晶の格
子位置に入って半絶縁性が発現するようになる。このア
ニールの条件はそのIII−Ｖ化合物半導体の構成元素に
よって異なるが、例えばＧａＡｓ結晶では５００℃〜７
００℃、１５分、アルシン雰囲気中か、Ｓｉ₃Ｎ₄膜でＧ
ａＡｓ表面を保護した状態で行う。

【００７０】図５（ｄ）は図５（ｃ）でアニールを行っ
た後の状態を模式的に示した図である。図５（ｃ）で格
子位置に入っていなかったＣｒ原子がＧａＡｓ結晶の格
子位置に入り、且つ少し拡散してある幅を持って均一に
分布する。これによって無ドープのままの領域である無
ドープ層４９と半絶縁性の領域である半絶縁層５０とが
できる。

【００７１】このとき、無ドープ層４９の膜厚ａと半絶
縁性層５０の膜厚ｂはそれぞれ５０ｎｍ以上、１μｍ以
上であることが好ましい。

【００７２】（第４の実施形態）次に本発明においてＳ
ｉ基板の上方にエピタキシ成長によって設置された半絶
縁性層を含むIII−Ｖ族化合物半導体積層構造上を用
い、これを基板として半導体素子を集積した半導体装置
の構成について説明する。

【００７３】今、Ｓｉ基板の上方にエピタキシ成長によ
って設置されたIII−Ｖ族化合物半導体の構成を簡単の
ためにＧａＡｓとする。なおこのIII−Ｖ族化合物半導
体におけるIII族元素、Ｖ族元素の構成はそれぞれＧ
ａ、Ｉｎ、ＡｌおよびＡｓ、Ｐ、Ｎのうちのそれぞれど
の一個ずつでもよいし、複数個ずつでもよい。

【００７４】図６は本発明の第４の実施形態に係る半導
体積層構造上に集積した半導体装置について示したもの
である。具体的には、本発明の第４の実施形態に係るＳ
ｉ基板上方にエピタキシ成長された半絶縁性層を含む化
合物半導体層を基板として用い、トランジスタ、ダイオ
ード、抵抗、キャパシタ、インダクタ、配線などの素子
を集積した構造の断面の模式図である。

【００７５】図６（ａ）は本発明における半導体積層構
造を用い、これを基板として発光素子および受光素子を
集積した構造について示してある。すなわちＳｉ基板５
１上にバッファ層５２を介して無ドープ層５３が積層さ
れており、その上に半絶縁性層５４が積層されている。
更に無ドープ層５４を介してｎ型ＡｌＧａＡｓ層５６が
積層されている。ｎ型ＡｌＧａＡｓ層５６はエッチング
によって加工されており、その段差の下部側にｎ側の電
極金属５９が蒸着されている。また段差の上部側には活
性層と呼ばれるＧａＡｓ層５７が積層されている。通常
このＧａＡｓ活性層５７は無ドープのものが用いられ
る。その上にはｐ型ＡｌＧａＡｓ層５８が積層されてい
る。ｎ型ＡｌＧａＡｓ層５６およびｐ型ＡｌＧａＡｓ層
５８は発光素子であるレーザダイオードあるいは発光ダ
イオードのクラッド層として機能するもので、電極金属
から供給した電流および素子自体が発生させた光を活性
層中に閉じ込め、効率よく発光させる働きを持つ。Ａｌ
ＧａＡｓはＧａＡｓに比べてそのバレンスバンドが低
く、コンダクションバンドが高くて総じてバンドギャッ
プが大きい。これによってｎ型ＡｌＧａＡｓ５６から供
給された電子はコンダクションバンド側で無ドープＧａ
Ａｓ活性層５７に落ち込み、ｐ型ＡｌＧａＡｓ５８には
流れ出さない。またｐ型ＡｌＧａＡｓ５８から供給され
たホールは同じくバレンスバンド側で無ドープＧａＡｓ
活性層５７に落ち込み、ｎ型ＡｌＧａＡｓ５６には流れ
出さない。よって電子とホールは効率よく無ドープＧａ
Ａｓ活性層５７で直接遷移によって閉じ込められて再結
合を起こしそのバンドギャップに応じた光を発する。ま
たＡｌＧａＡｓはＧａＡｓに比べてその屈折率が若干小
さい。今積層構造と垂直な方向で屈折率の分布を考えた
場合、活性層５７で最も屈折率が高く、クラッド層と呼
ばれるｎ型ＡｌＧａＡｓ層５６およびｐ型ＡｌＧａＡｓ
層５８で小さい。スネルの法則によって活性層中で発生
した光のうち積層構造に対して狭い角度で進行する光は
活性層５７とクラッド層５６、５８界面で全反射を起こ
して活性層５７中に閉じ込められることとなる。従って
発生した光によって更に誘導放出が起こる確率が高くな
り、発光の効率が増す。ｐ型ＡｌＧａＡｓクラッド層５
８上にはｐ側電極金属５９が蒸着されている。

【００７６】また同じ基板上の第２の無ドープ層４８上
にｐ型ＧａＡｓ層６０が積層されている。この上には無
ドープＧａＡｓ層６１が積層されており、更にその上に
ｎ型ＧａＡｓ層６２が積層されている。ｐ型ＧａＡｓ層
６０はエッチングによって段差が形成されており、段差
の下部にはｐ側の電極金属５９が、段差の上のｎ型Ｇａ
Ａｓ層６２上にはｎ側電極金属５９が蒸着されている。
この部分は、ｎ型ＧａＡｓ層６２の表面に光があたると
ｐ側―ｎ側電極間で電流が発生し、これによって受光素
子として働く。

【００７７】これらの発光素子と受光素子はエッチング
などによる溝構造（トレンチ）６３で分離されている。
両者を支持する半絶縁性層５４はその抵抗が非常に大き
いので二つの素子を電気的に完全に分離された状態にお
くことができ、両者は相互に電気的な影響を受けない。

【００７８】図６（ｂ）は本発明における半導体積層構
造を用い、これを基板として電界効果型トランジスタ６
７およびｐｎ接合ダイオード６８および金属配線とそれ
を用いたインダクタ６９およびＭＩＳ型キャパシタ７０
などの素子を集積した構造についてしめしてある。すな
わちＳｉ基板６４上にバッファ層６５を介して無ドープ
層６６が積層されており、その上に半絶縁性層６７が積
層されている。この半絶縁性層６７中に部分的にイオン
注入を行うことでｐ型注入領域６１とｎ型注入領域６２
を形成する。ｐ型注入領域６１はｐ型伝導半導体とな
り、ｎ型注入領域６２ｎ型伝導半導体となる。イオン注
入の条件を選ぶことによって一旦ｐ型とした半絶縁性層
６７もｎ型注入によってｎ型伝導半導体層とすることが
できる。さらにマスクを使って部分的にゲートスタック
構造６３、絶縁膜６４を形成する。ゲートスタック構造
６３は高融点金属のみで形成されている場合もあれば、
絶縁膜と金属とによる積層構造になっている場合もあ
る。ｐ型注入領域６１、ｎ型注入領域６２、ゲートスタ
ック６３、絶縁膜６４および半絶縁性ＧａＡｓ層６０上
に、マスクを使って部分的に電極金属６５および配線お
よびインダクタ６６を形成する。その結果領域６７には
電界効果型トランジスタ、領域６８にはｐｎ接合ダイオ
ード、領域６９には配線およびインダクタ、領域７０に
はＭＩＳ型キャパシタが形成される。

【００７９】半絶縁性ＧａＡｓ層６０が非常に高抵抗で
あるため、配線およびインダクタ６９を含めトランジス
タ６７やダイオード６８、キャパシタ７０は他の素子か
ら完全に分離されており電気的な影響を受けたり与えた
りすることが無い。

【００８０】

【発明の効果】本発明におけるＳｉ基板上方へのIII−
Ｖ族化合物半導体層のエピタキシ成長において、Ｆｅあ
るいはＣｒあるいはＭｎあるいはＶあるいはＯあるいは
Ｂの一つ、あるいはそれらのいくつかを不純物として添
加することで化合物半導体層を高抵抗化し、Ｓｉ基板上
方に半絶縁性の化合物半導体層が設置されたＳｉ上III
−Ｖ族化合物半導体積層基板を形成することが実現でき
る。これにより今まで存在しなかったＳｉ基板を利用し
た半絶縁性III−Ｖ族化合物半導体エピタキシ成長基板
が実現可能となり、低コストで８インチを超える大面積
の半絶縁性III−Ｖ族化合物半導体基板が実現する。更
にこの上に素子を集積することで高速で低消費電力な半
導体装置を安価に製造できるようになる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る分子線エピタキ
シ装置の断面模式図

【図２】本発明の第１の実施形態に係るＳｉ基板上方へ
の半絶縁性層を含む化合物半導体層のエピタキシ成長の
過程を段階的に示した模式図

【図３】本発明の第２の実施形態に係る有機金属気相成
長装置の断面模式図

【図４】本発明の第２の実施形態に係るＳｉ基板上方へ
の半絶縁性層を含む化合物半導体層のエピタキシ成長の
過程を段階的に示した模式図

【図５】本発明の第３の実施形態に係るＳｉ基板上方へ
の半絶縁性層を含む化合物半導体層のエピタキシ成長の
過程を段階的に示した模式図

【図６】本発明の第４の実施形態に係るＳｉ基板上方に
エピタキシ成長された半絶縁性層を含む化合物半導体層
を基板として用い、トランジスタ等の素子を集積した構
造の断面模式図

【符号の説明】

１１Ｓｉ基板１２バッファ層１３Ａｓ原料１４Ｇａ原料１５無ドープＧａＡｓ層１６不純物１７半絶縁性ＧａＡｓ層１８第２の無ドープＧａＡｓ層１９ＧａＡｓ層２０不純物

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 4G077 AA03 AB06 BE13 BE15 BE43 BE44 BE46 BE47 BE48 DA04 DA05 EA07 EB01 EB05 ED06 HA06 SA04 SA07 SC02 SC12 5F045 AA05 AB10 AD08 AD09 AD10 AD11 AF03 BB16 CA09 DA53 DA57

Claims

【特許請求の範囲】

【請求項１】Ｓｉ基板の上方にエピタキシ成長によっ
て設置されたIII−Ｖ族化合物結晶層が、Ｆｅ（鉄）あ
るいはＣｒ（クロム）あるいはＭｎ（マンガン）あるい
はＶ（バナジウム）あるいはＣ（炭素）あるいはＯ（酸
素）あるいはＢ（ホウ素）のうちの少なくとも一つを含
むことを特徴とする半導体積層構造。
【請求項２】 III−Ｖ族化合物薄膜結晶層の比抵抗が
１×１０⁷Ωｃｍ以上であり半絶縁性を示すことを特徴
とする請求項１に記載の半導体積層構造。
【請求項３】半絶縁性III−Ｖ族化合物結晶層の上部
あるいは下部あるいはその両方に、エピタキシ成長され
た無ドープIII−Ｖ族化合物結晶層が設置されているこ
とを特徴とする請求項２に記載の半導体積層構造。
【請求項４】半絶縁性層III−Ｖ族化合物結晶層の上
方にｎ型あるいはｐ型の導電性を示すIII−Ｖ族化合物
結晶層がエピタキシ成長によって設置されていることを
特徴とする請求項２又は３に記載の半導体積層構造。
【請求項５】半絶縁性III−Ｖ族化合物結晶層の膜厚
が１μｍ以上であることを特徴とする請求項２から４の
何れかに記載の半導体積層構造。
【請求項６】無ドープIII−Ｖ化合物半導体結晶層の
膜厚が５０ｎｍ以上であることを特徴とする請求項３か
ら５の何れかに記載の半導体積層構造。
【請求項７】請求項１から６の何れかに記載の半導体
積層構造を基板として、トランジスタ、ダイオード、抵
抗、キャパシタ、インダクタ、配線などの素子が集積さ
れていることを特徴とする半導体素子。
【請求項８】Ｓｉ基板の上方にIII−Ｖ族化合物半導
体結晶層をエピタキシ成長させる過程において、III族
元素原料とＶ族元素原料に加えてＦｅあるいはＣｒある
いはＭｎあるいはＶあるいはＣあるいはＯあるいはＢの
うちの少なくとも一つを供給することを特徴とする半導
体積層構造の製造方法。
【請求項９】１０^-6Ｔｏｒｒ（１Ｔｏｒｒ＝１３３．
３２２Ｐａ）以下に減圧可能なＭＢＥ装置を用い、III
−Ｖ族化合物半導体の構成材料であるIII族元素原料お
よびＶ族元素原料の金属に加えて、Ｆｅ原料あるいはＣ
ｒ原料あるいはＭｎ原料あるいはＶ原料あるいはＣ原料
あるいはＢ原料の一つ、あるいは複数の金属を供給し、
かつその供給方法にクヌードセンセル（Ｋ−セル）ある
いはフィラメントセルを用いた抵抗加熱による供給方法
かあるいは電子線（ＥＢ：ＥｌｅｃｔｒｏｎＢｅａ
ｍ）加熱による供給方法を用いることを特徴とする請求
項８に記載の半導体積層構造の製造方法。
【請求項１０】１０^-6Ｔｏｒｒ以下に減圧可能なＭＢ
Ｅ装置を用い、III−Ｖ族化合物半導体の構成材料であ
るIII族元素原料およびＶ族元素原料の金属に加えて、
Ｏ原料を供給し、その供給方法にＮ₂Ｏ（亜酸化窒素）
やＯ₃（オゾン）などの高酸化性ガスを用いるか、ある
いはＯ₂ガスをプラズマ化などにより励起することによ
ってＯ₂ガスそのものよりも高い反応性の状態にして用
いることを特徴とする請求項８に記載の半導体積層構造
の製造方法。
【請求項１１】有機金属気相成長法を用いIII族金属
アルキル化合物およびＶ族水素化物のIII−Ｖ族化合物
構成材料に加えてＦｅあるいはＣｒあるいはＭｎあるい
はＶあるいはＣあるいはＢのいずれか一つ、あるいはそ
の複数の有機金属化合物あるいはその錯体を加えて成膜
することによって、半絶縁性III−Ｖ族化合物半導体結
晶層をＳｉ基板の上方に形成することを特徴とする請求
項８に記載の半導体積層構造の製造方法。
【請求項１２】Ｓｉ基板の上方にエピタキシ成長によ
って設置された無ドープのIII−Ｖ族化合物薄膜結晶層
にＦｅあるいはＣｒあるいはＭｎあるいはＶあるいはＣ
あるいはＯあるいはＢのうちの一つ、あるいは複数の元
素あるいはその化合物をイオン注入することにより、Ｓ
ｉ基板の上方に形成されたIII−Ｖ族化合物薄膜結晶層
の全部あるいは所定の膜厚部分の比抵抗を１×１０⁷Ω
ｃｍ以上として半絶縁性にすることを特徴とする半導体
積層構造の製造方法。
【請求項１３】 III−Ｖ族化合物がＧａあるいはＩｎ
あるいはＡｌのIII族元素のいずれか一つあるいはその
複数と、Ａｓ（砒素）あるいはＰ（燐）あるいはＮ（窒
素）のＶ族元素のいずれか一つあるいはその複数とによ
って構成された化合物であることを特徴とする請求項１
から６の何れかに記載の半導体積層構造。
【請求項１４】 III−Ｖ族化合物がＧａあるいはＩｎ
あるいはＡｌのIII族元素のいずれか一つあるいはその
複数と、Ａｓ（砒素）あるいはＰ（燐）あるいはＮ（窒
素）のＶ族元素のいずれか一つあるいはその複数とによ
って構成された化合物であることを特徴とする請求項８
から１３の何れかに記載の半導体積層構造の製造方法。