TWI753915B - 用於GaN基底應用的磷屬化物緩衝結構和裝置 - Google Patents

用於GaN基底應用的磷屬化物緩衝結構和裝置 Download PDF

Info

Publication number
TWI753915B
TWI753915B TW106118355A TW106118355A TWI753915B TW I753915 B TWI753915 B TW I753915B TW 106118355 A TW106118355 A TW 106118355A TW 106118355 A TW106118355 A TW 106118355A TW I753915 B TWI753915 B TW I753915B
Authority
TW
Taiwan
Prior art keywords
layer
rare earth
lattice constant
phosphide
iii
Prior art date
Application number
TW106118355A
Other languages
English (en)
Other versions
TW201816947A (zh
Inventor
安德魯 克拉克
里蒂斯 達吉斯
麥克 雷比
羅迪尼 培賽爾
Original Assignee
英商Ｉｑｅ有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商Ｉｑｅ有限公司 filed Critical 英商Ｉｑｅ有限公司
Publication of TW201816947A publication Critical patent/TW201816947A/zh
Application granted granted Critical
Publication of TWI753915B publication Critical patent/TWI753915B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/09—Processes or apparatus for excitation, e.g. pumping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/14—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range characterised by the material used as the active medium
    • H01S3/16—Solid materials
    • H01S3/1601—Solid materials characterised by an active (lasing) ion
    • H01S3/1603—Solid materials characterised by an active (lasing) ion rare earth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/14—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range characterised by the material used as the active medium
    • H01S3/16—Solid materials
    • H01S3/1601—Solid materials characterised by an active (lasing) ion
    • H01S3/1603—Solid materials characterised by an active (lasing) ion rare earth
    • H01S3/1605—Solid materials characterised by an active (lasing) ion rare earth terbium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/14—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range characterised by the material used as the active medium
    • H01S3/16—Solid materials
    • H01S3/1601—Solid materials characterised by an active (lasing) ion
    • H01S3/1603—Solid materials characterised by an active (lasing) ion rare earth
    • H01S3/1611—Solid materials characterised by an active (lasing) ion rare earth neodymium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/14—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range characterised by the material used as the active medium
    • H01S3/16—Solid materials
    • H01S3/1628—Solid materials characterised by a semiconducting matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/14—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range characterised by the material used as the active medium
    • H01S3/16—Solid materials
    • H01S3/163—Solid materials characterised by a crystal matrix
    • H01S3/1655—Solid materials characterised by a crystal matrix silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/3027—IV compounds
    • H01S5/3031—Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29193—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/291 - H01L2224/29191, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01064—Gadolinium [Gd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0505—Lanthanides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/051—Phosphides composed of metals from groups of the periodic table
    • H01L2924/0525—Lanthanides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0545—Lanthanides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10335—Indium phosphide [InP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本結構可以包括具有第一晶格常數的III-N層、在III-N層上外延生長的具有第二晶格常數的第一稀土磷屬化物層、於第一稀土磷屬化物層上外延生長的具有第三晶格常數的第二稀土磷屬化物層、以及在第二稀土磷屬化物層上外延生長的具有第四晶格常數的半導體層。第一晶格常數和第二晶格常數之間的第一差異以及第三晶格常數和第四晶格常數之間的第二差異小於1%。

Description

用於GaN基底應用的磷屬化物緩衝結構和裝置 本申請案之交互參照
本申請案主張於2016年6月2日提出之美國臨時申請案第62/344,439號，以及於2016年9月9日提交的美國臨時申請案第62/385,744號之優先權，其中各申請案的全部內容於此併入本文作為參考。
外延(epitaxy)、外延生長和外延沉積是指晶體層在晶體基板上的生長或沉積。晶體層被稱為外延層。晶體基板用作模板並確定晶體層的晶向和晶格常數。在一些實例中，晶體層可以為晶格匹配(lattice matched)或晶格重合(lattice coincident)。晶格匹配的晶體層可以具有與晶體基板的頂表面相同或非常相似的晶格常數。晶格匹配的層由於允許在材料中形成能帶隙(band gap)變化的區域而不引入晶體結構變化，因而在半導體材料之間是有利的。因此允許構建諸如發光二極體、電晶體和射頻濾波器的裝置。
磷屬化物是賦予由稀土和第V族元素如N、As或P所形成的合金的名稱。在緩衝層中部份先前使用的磷屬化物包含在ScN緩衝層上生長的GaN，因為這兩種氮化物合金之間的晶格失配相對較小。另一個先前報告的例 子是由於其半金屬行為(semi metallic behavior)，在基於GaAs的裝置結構(如太陽能電池)中使用ErAs作為穿隧接合。半金屬特性是由大多數磷屬化物合金共有的屬性。基於稀土和氮的組合(RE+N)的其他磷屬化物，如GdN已經被研究並報導其鐵磁特性。這些例子中的每一個在描述具體特徵的使用非常有限。
本公開描述了使用稀土類磷屬化物合金以在III-N基底與第二半導體材料之間的生長緩衝層的系統和方法。本公開所述之系統和方法進一步包括將絕緣層設置在磷屬化物緩衝層，以電絕緣第二半導體材料與下面的III-N基底。
本文描述的系統和方法可以包括具有第一晶格常數的III-N層、具有第二晶格常數，在III-N層上外延生長的第一稀土磷屬化物層、具有第三晶格常數，在第一稀土磷屬化物層上外延生長的第二稀土磷屬化物層、以及具有第四晶格常數，在第二稀土磷屬化物層上外延生長的半導體層。第一晶格常數和第二晶格常數之間的第一差異以及第三晶格常數和第四晶格常數之間的第二差可以小於1%。
第一稀土磷屬化物層可以包含含有Sc和稀土元素的合金，該合金由ScxRE1-xN表示，其中x大於零且小於或等於1。
在一些示例中，III-N層可以是在GaN基板、Si基板、SiC基板和藍寶石基板之一上外延生長的裝置的一部分。III-N層可以包括GaN材料。III-N層可以包括Al、Ga和In中的一種或多種。
第二稀土磷屬化物層可以包含至少兩個稀土磷屬化物層。每個稀土磷屬化物層可以具有不同的固定晶格常數。
本結構還可以包括在第一稀土磷屬化物層和第二稀土磷屬化物層之間的第三稀土磷屬化物層。第三稀土磷屬化物層可以具有在第三稀土磷屬化物層的整體(across)厚度上變化的第五晶格常數。此外，第三稀土磷屬化物層可以具有與第一稀土磷屬化物層相鄰的第一表面和與第二稀土磷屬化物層相鄰的第二表面。第五晶格常數可以係漸變(graded)以在第一表面匹配第一晶格常數並且在第二表面匹配第二晶格常數。
在一個實施例中，III-N層可以包括GaN；第一稀土磷屬化物層可以包括ScN；第二稀土磷屬化物層可以包括包含Sc、稀土元素和N的第一合金；第三稀土磷屬化物層可以包括包含稀土元素、N和As的第二合金，並且半導體層可以包括GaAs。
在一個實施例中，III-N層可以包括GaN；第一稀土磷屬化物層可以包括ScN；第二稀土磷屬化物層可以包括包含Sc、稀土元素和N的第一合金；第三稀土磷屬化物層可以包括包含稀土元素、N和P的第二合金；並且半導體層可以包括Si。
在一個實施例中，III-N層可以包含GaN；第一稀土磷屬化物層可以包括ScN；第二稀土磷屬化物層可以包括包含Sc、稀土元素和N的第一合金；第三稀土磷屬化物層可包括包含稀土元素N和As的第二合金；並且半導體層可以包括InP。
這些實施例進一步包括於第三稀土磷屬化物層內的絕緣層。這些實施例可進一步包括連接到第三稀土磷屬化物層之第一電觸點；以及可連接到第二稀土磷屬化物層之第二電觸點。
III-N層可以是電晶體的一部分。
III-N層可以是二極體的一部分。
III-N層可以是射頻濾波器的一部分。
100:圖表
102、104、106、108、110:曲線
112、440、918:多邊形
114、116、118、120:水平線
200、300、:堆疊體
202、302、702、602、802:III-N層
204、304、604、704:第一稀土磷屬化物層
206、306、606、706、806:第二稀土磷屬化物層
208、308、608、708、808:半導體層
310、610:第三稀土磷屬化物層
402、412、502:GaN半導體材料
422、906、924:GaN層
404、414、424、504、908、926:ScN
406:ErN1-yAsy
408、418:GaAs半導體材料
410、510:Sc1-xErxN
416:Sc1-yEryAs
420:ScEr1-xAsx
426、428、430、432、916、922:箭頭
434、436、438、500、600、700、800、904:層圖
506:ErN1-yPy
508:Si半導體材料
710、810:底部第三稀土磷屬化物層
712、812:絕緣層
714、814:頂部第三稀土磷屬化物層
804:層
816:第一電觸點
818:第二電觸點
902:示意圖
910:Sc1-xGdxN1-yAsy
912:InP半導體材料
基於以下結合附圖的詳細描述的建議，將使本公開的上述和其它特徵更顯而易見，其中：第1圖繪示根據示例性實施例的具有各種第V族類和稀土元素的磷屬化物的晶格常數的磷屬化物合金圖表；第2圖繪示根據示例性實施例的包括具有兩個稀土磷屬化物的磷屬化物緩衝區的層圖；第3圖繪示根據示例性實施例的包括具有三個稀土磷屬化物的磷屬化物緩衝區的層圖；第4圖繪示根據示例性實施例的包括GaN和GaAs層的層圖；第5圖繪示根據示例性實施例的包括GaN和Si層的層圖；第6圖繪示根據示例性實施例的包括GaN和InP層的層圖；第7圖繪示根據示例性實施例的包括具有三個稀土磷屬化物的磷屬化物緩衝區和絕緣層的層圖；第8圖繪示根據示例性實施例的包括電觸點的層圖；以及第9圖繪示根據示例性實施例的包括具有梯度的磷屬化物緩衝區的層圖。
在下面的描述中，為解釋的目的闡述了許多細節。然而，本領域普通技術人員將認識到可以在不使用這些具體細節的情況下實施本文所描述的實施例。在其他情況下，習知的結構和裝置以方塊圖形式示出，使得該描述不會被不必要的細節混淆。
本文所述的系統和方法提供包含在設置於III-N基底和第二半導體材料之間的緩衝層中的稀土類磷屬化物合金。本文描述的系統和方法的一個目的是使用磷屬化物緩衝區(pnictide buffer region，PBR)以在單個製程步驟中外延連接兩個裝置結構。由於磷屬化物緩衝區的正確設計，兩個裝置結構可以由不同的III-V半導體構成，其包括連接III-N和GaAs、III-N和InP、III-N和矽或其他這樣的組合。磷屬化物緩衝區本身還可以透過提供用於第一裝置的前接觸材料以及用於第一裝置的前接觸材料和第二裝置的後接觸材料兩者來功能性增加至最終裝置結構。在位於氮化物類半導體和其他類型的半導體之間的緩衝層中包括稀土類磷屬化物合金將是非常有利的。
對於本文所述的任何示例和實施例，在此通常示出為GaN的III-N材料層可以是第一裝置的部分。第一裝置可以包括例如：電晶體、二極體、發光二極體(light emitting diode，LED)、Al(In)GaN LED、Al(In)GaN場效應電晶體(FET)、射頻(RF)濾波器，或任何其它合適的半導體裝置。在一個例子中，III-N層是第一個裝置的最終層(final layer)。然後在III-N層上外延生長磷屬化物緩衝區。對於本文所述的任何示例，第二裝置的第一層基板可以是由諸如矽、SiC藍寶石(sapphire)、GaN或任何其它合適的基板材料的半導體材料層製成的基板。
第1圖是示出磷屬化物合金的典型表示的圖表100。本公開的系統和方法不限於二進制結構(binary constructions)，並且可以包括二、三、四、五或任何適當數量的元件。然而，為了簡單起見，在第1圖中只顯示二進制結構。例如，磷屬化物合金可以包括兩種稀土元素，例如Sc-Er或Gd-Nd，或兩種第V族元素，例如N-P或P-As。本文使用的磷屬化物合金的一般形式是：(Re11-xRe2x)V或Re(V11-yV2y)，其中Re表示稀土元素，且V表示第V族元素。
在圖表100中，橫軸表示原子序數增加的稀土元素，且縱軸表示晶格常數，其在本文中可以稱為晶格參數或晶格間距。稀土合金顯示根據中在磷屬化物合金所含的第V族類分組。曲線102表示隨著合金中稀土元素的變化，Re-N合金的晶格常數如何變化。如圖表100所示，Re-N化合物的晶格常數通常隨著合金中稀土元素的原子序數增加而增加。例如，ScN(顯示於多邊形112的左下角)具有比GdN(顯示於多邊形112的右下角)更低的晶格常數(如所示)，其兩者皆在曲線102上。類似地，隨著合金中稀土元素的變化，曲線104表示Re-P合金的晶格常數如何變化，曲線106表示Re-As合金的晶格常數如何變化，曲線108表示Re-Sb合金的晶格常數如何變化，以及曲線110表示Re-Bi合金的晶格常數如何變化。
本公開的系統和方法使用或結合混合的磷屬化物緩衝層來橋接在III-N材料(例如，由水平線120所示的晶格常數的GaN)和第二半導體材料，例如GaAs(其晶格常數如水平線116所示)、InP(水平線114)或矽(水平線118)之間的晶格失配。在第1圖所示的示例中，晶格失配由水平線120和水平線114、116和118之間的晶格常數坐標的差異表示。當GaN是III-N材料時，與GaN相鄰的第一外延材料可以選擇為ScN，其基本上與根據圖表100的GaN進行晶格匹配。圖表100是允許確定或設計晶格匹配的正確晶格常數的磷屬化物合金圖表。多邊形112示出使用該磷屬化物合金圖表確定正確的晶格常數的具體示例。在該示例 中，InP(多邊形112的右上角)被併入一個裝置中，且GaN(多邊形112的左下角)被併入另一個裝置中。連接這兩種半導體材料的磷屬化物緩衝區可以包括由2種稀土和2種第V族材料構成的四元磷屬化物合金(quaternary pnictide alloy)。這種合金可以由通式(RE11-xRE2x)(V11-yV2y)表示。多邊形112的右上角表示InP晶格常數114和Re-As曲線106的交點。該交點是指示GdAs的晶格常數與InP的晶格常數相同或接近相同。因為GdAs和InP具有相似的晶格常數，所以它們被認為是晶格匹配。與不匹配的兩種材料相比，當GdAs在InP上外延生長時，缺陷的可能性和缺陷的數量或濃度較低。關於第9圖描述了這種結構的具體示例，並且僅作為說明性示例提供。將理解的是，通常本公開也可以與三元或四元合金一起使用。
本文所述的系統和方法的一個目的是使用磷屬化物緩衝區(PBR)以在單個製程步驟中外延連接兩個裝置結構。如本文所使用的，堆疊體是指透過技術將一系列材料彼此沉積，以構建和連接裝置結構。第2圖和第3圖示出了包括磷屬化物緩衝區的示例性堆疊體。在這些堆疊體中，磷屬化物緩衝區(由至少兩個稀土磷屬化物製成)連接III-N層和半導體層。第4圖至第6圖示出在III-N層(示為GaN)上具有三個稀土磷化物的堆疊體的示例性實施例。第7圖示出包含在磷屬化物緩衝區內的絕緣層的示例性堆疊。第8圖顯示具有電觸點的裝置中的示例性堆疊體。第9圖顯示具有透過磷屬化物緩衝區連接到半導體(InP)的III-N層(GaN)的堆疊體。在此堆疊體中，磷屬化物緩衝區包括稀土磷屬化物層，其中層的元素組成中的一個沿梯度變化。第4圖和第9圖包括與第1圖中的多邊形112相似的多邊形，其繪示各自堆疊中的稀土磷屬化物、III-N材料及們半導體的晶格常數之間的關係。
第2圖示出包括PBR的示例性堆疊體200的簡化層圖。堆疊體200的基底是具有第一晶格常數的III-N層202。第一稀土磷屬化物層204在III-N層 202上外延生長，並且具有與第一晶格常數稍微不同的第二晶格常數。第一晶格常數和第二晶格常數之間的絕對差小，但大於0，且通常低於部分閾值，例如4%、3%、2%、1%、0.5%或任何其它合適的量。此兩個晶格常數之間的差異構成III-N層與第一稀土磷屬化物層之間的晶格匹配。
在第一稀土磷屬化物層204上外延生長第二稀土磷屬化物層206。第二稀土磷屬化物層206具有不同於第一晶格常數和第二晶格常數兩者的第三晶格常數。在第二稀土磷屬化物層206上外延生長半導體層208。半導體層208具有與第一晶格常數、第二晶格常數和第三晶格常數不同的第四晶格常數。在一個實施例中，第二晶格常數和第三晶格常數之間的絕對差小，但大於0，並且通常低於部分閾值，例如4%、3%、2%、1%、0.5%或任何其他合適的量。在一個實施例中，第三晶格常數在層的整體厚度上分級，使得組合物變化，並使第三晶格常數從第一晶格常數變化到第四晶格常數。因此，可以基於材料之間的晶格常數的差異選擇稀土磷屬化物以使用在簡化層圖200中所示的這種堆疊體中。
第3圖描繪包括具有三個稀土磷屬化物層的磷屬化物緩衝區的堆疊體300的圖。堆疊體300類似於第2圖所示的堆疊體200，但是在第一稀土磷屬化物層304和第二稀土磷屬化物層306之間包括第三稀土磷屬化物層310。堆疊體300的基底是具有第一晶格常數的III-N層302。第一稀土磷屬化物層304在III-N層上外延生長，並具有不同於第一晶格常數的第二晶格常數。層302類似於層202；層304類似於層204；層306類似於層208；層308類似於層208；並且第2圖中的層202、層204、層206和層208的描述可適用於第3圖中的層302、層304、層306、層308。
在第一稀土磷屬化物層304上外延生長第三稀土磷屬化物層310。第三稀土磷屬化物層306具有在第三稀土磷屬化物層的整體厚度上變化的 第五晶格常數。第三稀土磷屬化物層310具有與第一稀土磷屬化物層304相鄰的第一表面(在第3圖中示出為底面)和與第二稀土磷屬化物層306相鄰的第二表面(在第三圖中示出為頂面)。在一個示例中，第五晶格常數在第三稀土磷屬化物層310的整體厚度上分級，使得組合物變化並使第五晶格常數從第一晶格常數(在第一表面)改變成第二晶格常數(在第二表面)。或者，第五晶格常數可以在第三稀土磷屬化物層的整體厚度上固定，並且與第一晶格常數、第二晶格常數、第三晶格常數或第四晶格常數相同或不同。
在一個實施例中，III-N層302包括GaN；第一稀土磷屬化物層304包括ScN；第三稀土磷屬化物層310包括包含Sc、稀土元素和N的第一合金；第二稀土磷屬化物層306包括包含稀土材料、N和As的第二合金；並且半導體層308包括GaAs。
第4圖描繪根據本公開的示例性實施例的各包含GaN層和ScN層的三個層圖434、436和438。層圖436和438各自包括GaAs層，而層圖434示出設計用於橋接GaN和GaAs之間的晶格失配的PBR緩衝設計之示意性表示(類似於第1圖的多邊形112)。多邊形440可以用於導向磷屬化物合金圖表(如第1圖所示)，以確定晶格匹配的合金，但是多邊形440橋接GaN和GaAs之間的晶格失配，而不是GaN和InP，如第1圖的多邊形112所示。在一個示例中，由於ScN與GaN晶格匹配，所以首先在GaN層422上外延生長ScN 424層。將ScN過度(transitioned)(由箭頭426表示)為ScAs。由於ErAs與GaAs晶格匹配，所以隨後將ScAs過度(由箭頭428表示)到ErAs。在一個例子中，ScN過度(由箭頭430表示)到ErN。ErN過度(由箭頭432表示)到ErAs。
圖層436和438表示可以根據示意圖434建構的示例性堆疊體。在一個示例中，圖層436示出利用用於GaAs半導體材料408(頂層)和GaN半導體材料402(底層)的三元合金的兩部分緩衝層。在本示例中，III-N層是GaN半導體材 料402，第一稀土磷屬化物層是ScN層404，第三稀土磷屬化物層是Sc1-xErxN410，第二稀土磷屬化物層是ErN1-yAsy 406，且半導體層是GaAS半導體材料408。
x和y值用於確定層內的各自元素的比例量。變量x的範圍從底面的大約0到頂面的約1。在一些實施例中，x和y值分別沿著層410和層406的厚度變化，其沿著層的厚度產生組成等級(compositional grade)。在第三稀土磷屬化物410與第一稀土磷屬化物ScN之間的交接處，x的值為0或接近於0，此時第三稀土磷屬化物層410完全或幾乎完全由ScN構成。當Sc1-xErxN層410生長並接近層406時，x沿箭頭430增加。隨著x增加，Sc1-xErxN層410中的Sc的量減少，而Er的量成比例地增加。在層410的整體厚度中，x具有0和1之間的值，其產生含有Sc、Er和N的磷屬化物合金。在第三稀土磷屬化物層410和第二稀土磷屬化物層406之間的相交處，x的值為1或接近1，此時第三稀土磷屬化物層410完全或幾乎完全由ErN構成。
變量y的範圍從底面的約0到頂面的約1。在第三稀土磷屬化物層410與第二稀土磷屬化物層406之間的交接處，y的值為0或接近於0，此時第二稀土磷屬化物層完全或幾乎完全由ErN構成。在層406和Sc1-xErxN層410之間的交接處，ErN1-yAsy層406和Sc1-xErxN層410是晶格匹配，因為兩者皆完全或幾乎完全由ErN組成。隨著ErN1-yAsy層406生長並接近GaAs層408，y沿箭頭432增加。隨著y增加，ErN1-yAsy層406中的N的量減少，而As的量成比例地增加。在層406的整體厚度中，y佔據0和1之間的值，其產生含有Er、N和As的磷屬化物合金。在第二稀土磷屬化物406與GaAs半導體層408之間的交接處，y的值為1或接近1，此時第三稀土磷屬化物層410完全或幾乎完全由ErAs組成。ErAs和GaAs為晶格匹配，如第1圖所示。因此，在ErN1-yAsy層406和GaAs層408之間的交接處，ErN1-yAsy層406和GaAs層408是晶格匹配。透過提供從GaN層436到GaAs層 408的晶格常數的過度，稀土磷屬化物層(404、406、410)允許以最小缺陷進行GaAs層408的外延生長。
層圖438繪示實現橋接GaN和GaAs的晶格匹配的PBR的另一種方式。在層圖438中，三部分緩衝層利用用於橋接上部GaAs半導體材料418和下部GaN半導體材料412的三元合金。在該示例中，III-N層是GaN半導體材料412，第一稀土磷屬化物層是ScN 414，第三稀土磷屬化物層是ScEr1-xAsx420，第二稀土磷屬化物層是Sc1-yEryAs 416，且半導體層是GaAs半導體材料418。
類似於層圖436的層406和410，稀土磷屬化物層Sc1-yEryAs層416和ScN1-xAsx層420沿著其厚度而成分上漸變。變量x的範圍從底面的約0到頂面的約1，變量y的範圍從底面的約0到頂面的約1。在該示例中，x沿箭頭426增加，而y沿著箭頭428增加。在Sc1-xErxN層416和ScN1-xAsx層420之間的相交處，層416和層420是晶格匹配，因為其兩者皆整體包括或幾乎整體包含ScAs。y的值沿著箭頭428增加，直到Sc1-yEryAs層416完全或幾乎完全由ErAs組成。ErAs和GaAs為晶格匹配，如第1圖所示。因此，在ErN1-yAsy層416和GaAs層418之間的交接處，ErN1-yAsy層416和GaAs層418是晶格匹配。透過提供從GaN層412到GaAs層418的晶格常數的過度，稀土磷屬化物層(414、416、420)允許以最小缺陷外延生長GaAs層418。
在一個實施例中，III-N層包含GaN；第一稀土磷屬化物層包括ScN；第二稀土磷屬化物層包括包含Sc、稀土材料和N的第一合金；第三稀土磷屬化物層包括包含稀土材料、N和P的第二合金；以及半導體層包含Si。第5圖繪示根據說明性實施方式的該實施例的層圖500。層圖500繪示利用用於GaN和Si之間的導電緩衝層的三元合金的兩部分PBR緩衝層。在本示例中，III-N層是GaN半導體材料502，第一稀土磷屬化物層是ScN 504，第三稀土磷屬化物層 是Sc1-xErxN 510，第二稀土磷屬化物層是ErN1-yPy 506，且半導體層是Si半導體材料508。
與第4圖中描述的結構類似，GaN和矽之間的晶格失配可由PBR緩衝層橋接。類似於多邊形440的多邊形可用於導向如第1圖所示的磷屬化物合金圖表，以透過橋接GaN和矽之間的晶格失配而不是GaN和GaAs來確定晶格匹配的合金(如第4圖所示多邊形440)。在該示例中，下層是GaN半導體材料502，下一層是ScN504，第三層是Sc1-xErxN 510，第四層是ErN1-yPy 506，且最終層是Si半導體材料508。在該示例中，通過增加Sc1-xErxN層510中的x值，ScN逐漸過渡為ErN。變量x的範圍從底面的大約0到頂面的約1。ErN透過增加ErN1-yPy層506中的y值逐漸過渡為ErP。變量y的範圍從底面的大約0到頂面的約1。因為ErP和Si是晶格匹配，所以在ErN1-yPy層506和Si層508之間的交接處，ErN1-yPy層506和Si層508是晶格匹配。
在一個實示例中，第一層是GaN半導體材料，第二層是ScN，第三層是ScPxN1-x，第四層是Sc1-yEryP，最終層是矽半導體材料。在這個例子中，由於ScN與GaN為晶格匹配，所以第二層ScN在第一層GaN上外延生長。ScN透過增加包含ScPxN1-x的第三層中的x值而過渡到ScP。然後ScP透過增加層Sc1-yEryP中的y值而在第四層中過度成ErP。變量x和y各自在0和1之間，包括0和1。
在一個示例中，使用四元合金的兩部分緩衝層用於橋接GaN和矽之間的晶格失配。在本示例中，下層為GaN半導體材料，下一層為ScN，第三層為Sc1-xErxN1-yPy，且最終層為矽半導體材料。此外，在該示例中，x和y的範圍在0和1之間，包括0和1。在該示例的擴展中，第四層是絕緣層，且第五層是Sc1-xErxN1-yPy。這些第四層和第五層在ScN層上並在矽層下方外延生長。在該 實施例中，下部GaN材料和上部矽材料藉由第四層電絕緣。絕緣層可以是例如絕緣材料或結晶稀土氧化物(cREO)。
第6圖繪示本文所述的系統和方法的實施例的層圖600，其中III-N層包括GaN；第一稀土磷屬化物層包括ScN；第二稀土磷屬化物層包括包含包含Sc、稀土材料和N的第一合金；第三稀土磷屬化物層包括包含稀土材料、N和As的第二合金，且半導體層包含InP。在層圖600中，示出使用用於GaN和InP之間的導電緩衝層的三元合金的兩部分PBR緩衝層。在該示例中，III-N層602由GaN層構成，第一稀土磷屬化物層604由ScN層構成，第三稀土磷屬化物層610由Sc1-xGdxN構成，第二稀土磷屬化物層606由GdN1-yPy構成，並且半導體層608是InP半導體材料。
與第4圖中描述的結構類似，PBR緩衝層設計可以使用於橋接GaN和InP之間的晶格失配。類似於多邊形440的多邊形可以用於導向如第1圖所示的磷屬化物合金圖表，以透過橋接GaN和InP之間的晶格失配，而不是GaN和GaAs(如第4圖多邊形440所示)，來確定晶格匹配的合金。在該示例中，下層為GaN半導體材料602，第二層為ScN 604，第三層為Sc1-xGdxN 610，第四層為GdN1-yAsy 606，且頂層為InP半導體材料608。在該示例中，ScN透過增加Sc1-xGdxN層610中的x值而逐漸過渡為GdN。變量x的範圍從底面的大約0到頂面的大約1。GdN透過增加GdN1-yAsy層606中的值y而逐漸過渡為GdAs。變量y的範圍在從底面的大約0到頂面的大約1。因為GdAs和InP是晶格匹配，所以在GdN1-yAsy層606和InP層608之間的交接處，GdN1-yAsy層606和InP層608是晶格匹配。
在一個示例中，利用四元合金的兩部分緩衝層用於橋接GaN和InP之間的晶格失配。在本示例中，下層為GaN半導體材料，下一層為ScN，第三層為Sc1-xGdxN1-yAsy，最終層為InP半導體材料。
在一個示例中，第四層是絕緣層，且第五層是Sc1-xGdxN1-yAsy。這些第四和第五層在ScN層上並在矽層的下方外延生長。在該示例中，下部GaN材料和上部InP材料藉由絕緣層電絕緣。如本文所用，如果兩種材料之間的漏電流小於1mA，則認為兩種材料電絕緣。因此，在本示例中，下部GaN材料與上部InP材料之間的漏電流在本實施例中小於1mA。
第7圖繪示包括包含三種稀土磷屬化物和絕緣層的磷屬化物緩衝區的堆疊體的層圖700。堆疊體700包含與第3圖中所示的層圖300相似，除了在第三稀土磷屬化物層內添加絕緣層。堆疊體700的基底是具有第一晶格常數的III-N層702。在III-N層702上外延生長第一稀土磷屬化物層704。第一稀土磷屬化物層704具有不同於第一晶格常數的第二晶格常數。第一晶格常數和第二晶格常數之間的差可以是例如小於百分之一、小於千分之五、或在千分之五和百分之一之間。這種差異可以構成III-N層與第一稀土磷屬化物層之間的晶格匹配。
第二稀土磷屬化物層706在頂部第三稀土磷屬化物層714上外延生長。第二稀土磷屬化物706具有不同於第一晶格常數和第二晶格常數兩者的第三晶格常數。半導體層708在第二稀土磷屬化物層上外延生長。在一個實施例中，半導體具有與第一晶格常數、第二晶格常數和第三晶格常數不同的第四晶格常數。在一個實施例中，第二晶格常數和第三晶格常數之間的差異例如小於百分之二、小於百分之一、小於千分之五、介於百分之一和千分之五之間，或任何其它合適的量。在一個實施例中，第三晶格常數例如可以為漸變，以與下表面處的第一晶格常數相匹配，並與上表面處的第四晶格常數相匹配。因此，在簡化層圖700所示的結構中使用的稀土磷屬化物的選擇可以基於材料之間的晶格常數的差異。
在第一稀土磷屬化物層704上外延生長底部第三稀土磷屬化物層710。底部第三稀土磷屬化物層710具有在第三稀土磷屬化物層的整體厚度上變化的第五晶格常數。底部第三稀土磷屬化物層具有與第一稀土磷屬化物層相鄰的第一表面和與絕緣層712相鄰的第二表面。第五晶格常數可以例如為漸變，以在第一表面與第一晶格常數匹配且在第二表面與第二晶格常數匹配。或者，第五晶格常數例如可以始終相同且與第一晶格常數、第二晶格常數、第三晶格常數或第四晶格常數相同或不同。
絕緣層712具有與底部第三稀土磷屬化物層710相鄰的第一表面和與頂部第三稀土磷屬化物層714相鄰的第二表面。上部半導體708和下部III-N層702藉由插入其間的絕緣層712電絕緣。絕緣層712可以是例如絕緣材料或電介質，例如cREO層。
在一個實施例中，絕緣層包含在磷屬化物緩衝區中並且設置成與III-N層相鄰並接觸。在本實施例中，絕緣層用作第一裝置的閘極電介質，並且閘極接觸/端子連接到靠近下表面的磷屬化物緩衝區，因此磷屬化物緩衝區的下部或層作為第一裝置的閘極。例如，底部III-N層是第一裝置的一部分。絕緣層，如cREO，係在III-N層上外延生長。一系列稀土磷屬化物層(例如第3圖中的304、310、306)在絕緣層上方外延生長。在該示例中，底部絕緣層和一系列稀土磷屬化物層包含在磷屬化物緩衝區中。作為第二裝置的一部分的半導體層在磷屬化物緩衝區的最上層上外延生長。第一電觸點連接到底部III-N層。第二電觸點連接到磷屬化物緩衝區的最上層(如第3圖中的第二稀土磷屬化物層306)。第三電觸點連接到磷屬化物緩衝區的下層之一(例如，第3圖中的第一稀土磷屬化物層304或第三稀土磷屬化物層310)。由於大多數磷屬化物合金是半金屬，因此整個磷屬化物緩衝區可為導電的。因此，為了絕緣III-N層(其可為第一裝置的一部分)與半導體材料(其可為第二裝置的一部分)，將絕緣層插入在磷屬化物緩 衝區的上部或層與半導體材料的下表面之間的磷屬化物緩衝區中(如下面關於第8圖所述)。這些實施例中的任一個或兩個可以併入至最終結構。將注意的是，在正確設計插入的絕緣層，並且在絕緣層的頂部和底部兩者相鄰磷屬化物緩衝區的情況下，這些層本身將用作諧振穿隧二極體(resonant tunnel diode)，從而功能性增加至整個外延結構。
第8圖繪示根據示例性實施例的包括電觸點的層圖800。電觸點用於在設備之間連接和通信。結構800包含與第7圖的層圖700的相似性，除了添加兩個觸點816、818。層802類似於層702；層804類似於層704；層806類似於層706；層808類似於層708；層810類似於層710；層812類似於層712；層814類似於層714；並且第7圖中的層702、704、706、708、710、712和714的描述可適用於第8圖中的層802、804、806、808、810、812和814。
第一電觸點816連接到底部第三稀土磷屬化物層810。第二電觸點818連接到第二稀土磷屬化物層806。以這種方式，除了絕緣層之外，包括第一稀土磷屬化物層、第二稀土磷屬化物層、底部稀土磷屬化物層第三和頂部第三稀土磷屬化物層的磷屬化物緩衝區可例如藉由提供用於構建在III-N層802中的第一裝置的前觸點材料816及用於構建在III-N層802中的第一裝置的前觸點材料808與用於構建在半導體層808中的第二裝置的後觸點材料兩者而功能性增加至由層圖800所示的裝置結構。絕緣層812將半導體808和III-N層802電絕緣。
第9圖繪示根據示例性實施例之包括具有梯度的磷屬化物緩衝區的層圖。類似於第4圖中的示意圖434的示意圖902示出用於橋接GaN和InP之間的晶格失配的PBR緩衝層設計。多邊形918可用於導向磷屬化物合金圖表(如第1圖所示)，以確定晶格匹配的合金。多邊形918橋接GaN和GdAs之間的晶格失配，而不是GaN和GaAs，如第4圖中的多邊形440所示。由於ScN與GaN為晶格 匹配，所以首先在GaN層924上外延生長ScN 926。ScN過渡(由箭頭922表示)成與InP晶格匹配的GdAs。
層圖904示出利用用於上部InP半導體材料912和下部GaN層906的四元合金的兩部分緩衝層。在本示例中，下層是GaN半導體材料906，第一稀土元素層是ScN 908，第二稀土磷屬化物層是Sc1-xGdxN1-yAsy 910，且上層是InP半導體材料912。
實現層圖904的一種方式是透過使用用於GaN和InP之間的導電緩衝層的四元合金的PBR緩衝層。在本示例中，III-N層是GaN半導體材料906，第一稀土磷屬化物層是ScN 908，第二稀土磷屬化物層是Sc1-xGdxN1-yAsy 910，且半導體層是InP半導體材料912。稀土磷屬化物層Sc1-xGdxN1-yAsy 910沿其厚度分級。在Sc1-xGdxN1-yAsy 910和ScN411之間的表面上，「x」和「y」為它們的最低值。變量x的範圍從底面的大約0到頂面的約1。變量y的範圍從底面的大約0到頂面的約1。當材料生長並接近GaN半導體材料層906時，x和y沿箭頭916增加。箭頭916表示與箭頭922相同的漸變。隨著x增加，Sc1-xGdxN1-yAsy 910中的Sc的量減少，而Gd量增加。隨著y增加，Sc1-xGdxN1-yAsy 910中的N的量減少，而As的量增加。在InP 912與Sc1-xGdxN1-yAsy 910之間的交接處，Sc1-xGdxN1-yAsy 910中的x及y將增加，直到Sc1-xGdxN1-yAsy層910主要包含GdAs。此時，由於InP和GdAs是晶格匹配，所以Sc1-xGdxN1-yAsy 910可以被認為是與InP 904晶格匹配，如第1圖所示。
該示例可以包括在層910內的絕緣層，例如cREO。在層910內絕緣層的添加電絕緣上半導體材料和下半導體材料。應注意的是，上述實施例簡單地示出可設計的部分四元和三元PBR緩衝層，並且旨在證明可以使用本發明的工程概念可適應各種半導體材料。
在一個實施例中，層圖可以描繪利用用於GaN和GdAs之間的導電緩衝層的三元合金的兩部分PBR緩衝層。在本示例中，下層為GaN半導體材料，下一層為ScN，第三層為Sc1-xGdxN，第四層為GdN1-yAsy，且最終層為InP半導體材料。
生長上述的一種方法是調節磷屬化物緩衝層生長的製程。在此製程中，稀土元素和第V族來源分開使用，並在生長腔室中交替地切換。將稀土元素(RE1或RE2)引入腔室內一段時間tRE，暫時地暫停一段時間tpause，然後將第V族材料(如As、N、P、Sb)引入腔室一段時間tV。如圖所示，該調節方案允許在稀土和第V族步驟之間暫停。完整的緩衝層由RE/暫停/V循環的N個重複組成。應注意的是，該製程可以替代地從第V族步驟開始。
在PBR緩衝層由兩種三元合金構成的情況下，一種可能的製程方案包括(RE11-xRE2x)V合金的生長。使用等於組成比x/(1-x)的時間比率獨立地切換兩個稀土成分(RE1和RE2)，其中x在0和1之間，包括0和1。以這種方式，三元合金是由二元合金成分構成。類似的方案可以使用兩個第V組成分(例如V1和V2)用於三元合金RE(V11-yV2y)的構建，其中y在0和1之間，包括0和1。該第二製程方案也可以使用上述調製方法。在整體或在PBR緩衝層中所需的(或期望的)任何漸變可以是線性、逐步(stepwise)、超線性(superlinear)，或者使用所屬領域中具有通常知識者已知的任何其它方案。對於PBR緩衝層內的任何突發介面或介面，兩個相鄰的成分可以非化學計量生長(即，富含稀土元素或富含第V族)，以促進整體介面上的材料的變化。
對於所屬領域中具有通常知識者而言，在為了說明的目的而選擇的本文實施例進行各種改變和修改將是顯而易見的。在這些修改和變化不偏離本發明的精神的範圍內，它們旨在被包括在其範圍內。
晶格常數或晶格參數或晶格間距是指晶格中單位晶胞的物理尺寸。晶格常數通常在幾埃的級(order)(Å)。半導體材料之間的匹配晶格常數允許在不改變晶體結構的情況下生長層。
第V族元素是屬於週期表的第V族(用於半導體物理學)的元素。在本領域中理解的第V族包括氮(N)、磷(P)、砷(As)、銻(Sb)和鉍(Bi)。這族元素被理解為例如與現代IUPAC符號中的第15族，氮族或氮族元素(pnictogens)相同的族。
鑭系元素包括金屬鈰(Ce)、鐠(Pr)、釹(Nd)、鉕(Pm)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)和鑥(Lu)。應當理解的是，在本公開全文中的稀土元素或稀土金屬包括鈧和釔以及所有鑭系元素。
本文所述的生長和/或沉積可以使用化學氣相沉積(chemical vapor deposition，CVD)、有機金屬化學澱積法(metalorganic chemical vapor deposition，MOCVD)、有機金屬氣相外延(OMVPE)、原子層沉積(ALD)、分子束外延(MBE)、鹵化物氣相外延(halide vapor phase epitaxy，HVPE)、脈衝雷射沉積(pulsed laser deposition，PLD)和/或物理氣相沉積(physical vapor deposition，PVD)執行。
第III族氮化物(III-N)材料是包含氮和一種或多種III族元素的半導體材料。用於形成III族氮化物材料的通常第III族元素包括鋁、鎵和銦。第III族氮化物材料具有大的直接帶隙，使其適用於高壓裝置、射頻裝置和光學裝置。此外，由於多重第III族元素可以不同成分結合於單個第III族氮化物膜，所以第III族氮化物膜的性質是高度可調變的。
在一些實施例中，在本文所述的層結構中使用的III-V和第III族氮化物材料是使用有機金屬化學氣相沉積(MOCVD)生長。在有機化學氣相沉積 中，一種或多種第III族前體(precursor)與V族前體反應，以在基板上沉積第III族氮化物膜。一些第III族前體包括作為鎵源的三甲基鎵(trimethylgallium，TMGa)，作為鋁源的三甲基鋁(trimethylaluminum，TMA)和作為銦源的三甲基銦(trimethylindium，TMI)。氨(ammonia)是可用作氮源的第V族前體。叔丁基胂(Tert-butylarsine)和胂(arsine)是可用作砷源的第V族前體。叔丁基膦(Tert-butylphosphine)和膦(phosphine)是可用作磷源的第V族前體。
在一些實施例中，本文所述的層結構中使用的III-V族和第III族氮化物材料是使用分子束外延(molecular beam epitaxy，MBE)生長的。分子束外延是用於在高或超高真空中進行的單晶的薄膜沉積的外延方法。在分子束外延中，氣體原子或分子的精密光束在加熱的基板處燒製。當分子落在基板的表面上時，它們在超薄層中緩慢且系統地凝結並逐漸增加(build up)。
如本文所述，層是指覆蓋表面的材料的實質上均勻的厚度。層可以是連續的或不連續的(即，在材料的區域之間具有間隙)。例如，層可以完全覆蓋表面，或者被分割成離散區域，其共同限定層(即，使用選擇性區域外延形成的區域)。層結構是指一組層，並且可以是獨立結構或更大結構的一部分。第III族氮化物結構是指含有第III族氮化物材料的結構，並且可以含有除第III族氮化物之外的其他材料，其中的一些示例為Si、氧化矽(silicon oxide，SiOx)、氮化矽(silicon nitride，SixNy)和III-V材料。同樣，III-V結構是指含有第III-V族材料的結構，並且可以含有除了第III-V族以外的其他材料，其中一些示例為Si、氧化矽(SiOx)、氮化矽(SixNy)和III-氮化物材料(III-V的子集)。
「單片積體(Monolithically-integrated)」意旨為形成在基板表面上，通常透過沉積設置於表面上的層。
設置於其上(disposed on)表示意味為「存在於(exists on)」下面的材料或層上。此層可以包括為確保合適的表面所必需的中間層，例如過渡 層。例如，如果將材料描述為「設置在基板上」，則這可以意味著(1)材料與基板直接接觸；或(2)材料與駐留在基板上的一個或多個過渡層接觸。
單晶是指實質上僅包含一種類型的單位晶胞的晶體結構。然而，單晶層可能出現一些晶體缺陷，如堆疊缺陷、錯位或其他常見的晶體缺陷。
單晶域(或單晶體)是指包含實質上僅一種結構的單位晶胞並且實質上僅單位晶胞的一個晶向的晶體結構。換句話說，單域晶體不顯示雙晶或反相晶域。
單相是指單晶和單晶域兩者的晶體結構。
晶體是指實質上單晶並且實質上單晶域的晶體結構。結晶度是指晶體結構為單晶和單晶域的程度。高度結晶的結構將幾乎完全或完全是單晶和單晶域。
外延(Epitaxy)、外延生長(epitaxial growth)和外延沉積(epitaxial deposition)是指晶體層在晶體基板上的生長或沉積。晶體層被稱為外延層。結晶基板用作模板本並確定晶體層的晶向和晶格間距。在一些實例中，晶體層可以是晶格匹配的或晶格一致(lattice coincident)。晶格匹配的晶體層可以具有與晶體基板的頂面相同或非常相似的晶格間距。晶格一致的晶體層可以具有與晶體基板的晶格間隔的整數倍或近似於整數倍的晶格間距。在一些實施例中，如果數字在整數的0.5%內，則數字可以被認為是整數。例如，1.95和2.05之間的數字可以被認為是整數2。在一些實施例中，晶格匹配的晶體結構中的晶格間距可以是大約0.1%、0.2%、0.3%、0.4%、0.5%或任何其它合適的百分比。通常，晶格匹配的晶體結構中的晶格間距可能小於1%。或者，晶體基板的晶格間距可以是晶格一致的晶體層的晶格間距的整數倍或近似於整數倍。外延的品 質部分基於晶體層的結晶度。實際上，高品量的外延層將是具有最小缺陷和很少或沒有晶粒邊界的單晶。
基板是指其上形成有沉積層的材料。示例性基板包括但不限於：塊體矽晶圓，其中晶圓包括同質厚度的單晶矽；複合晶圓，例如包含設置在二氧化矽層上的矽層之絕緣體上覆矽晶圓(silicon-on-insulator wafer)，二氧化矽層設置於塊體矽操作晶圓上；或用作為在其中或其上形成裝置之基層的的任何其他材料。適合作為應用功能以使用作為基底層和塊材基板的此類其它材料的實例包括但不限於氮化鎵(gallium nitride)、碳化矽(silicon carbide)、氧化鎵(gallium oxide)、鍺(germanium)、鋁(alumina)、砷化鎵(gallium-arsenide)、磷化銦(indium-phosphide)、矽(silica)、二氧化矽(silicon dioxide)、硼矽酸鹽玻璃(borosilicate glass)、耐熱玻璃(pyrex)和藍寶石。
稀土磷屬化物材料是含有一個或多個第V族元素和一種、兩種或更多種稀土(RE)元素的材料。稀土元素包括鑭(lanthanum，La)、鈰(cerium，Ce)、鐠(praseodymium，Pr)、釹(neodymium，Nd)、鉕(promethium，Pm)、釤(samarium，Sm)，銪(europium，Eu)、釓(gadolinium，Gd)、鋱(terbium，Tb)、鏑(dysprosium，Dy)、鈥(holmium，Ho)、鉺(erbium，Er)、銩(thulium，Tm)、鐿(ytterbium，Yb)，鑥(luthium，Lu)、鈧(scandium，Sc)和釔(yttrium，Y)。
絕緣體覆半導體(Semiconductor-on-Insulator)是指包括單晶半導體層，單相電介質層和基板的組合物，其中電介質層介於半導體層和基板之間。該結構可以包括絕緣體覆矽(「SOI」)組合物。
載體濃度是指每單位體積的多數載體數。
電荷載流子密度表示每個體積的電荷載體的數量。
介面是指不同結晶半導體的兩層或多個區域之間的表面。
絕緣體覆半導體組成包括但不限於矽、鍺或矽-鍺「主動(active)」層。換句話說，例示性絕緣體覆半導體組成包括但不限於：矽覆絕緣體、鍺覆絕緣體和矽-鍺覆絕緣體。在一些實施例中，可以使用的Si的各種結構例如是Si<100>、Si<110>、Si<111>。
本發明中描述和/或描繪為在第二層「上(on)」或「之上(over)」的第一層可以與第二層緊鄰，或者一個或多個中間層可以位於第一層和第二層之間。描述和/或描繪為「在」第一層和第二層「之間(between)」的中間層可以緊鄰第一層和/或第二層，或者一個或多個附加的中間層可以在中間層與第一層和第二層之間。在本文中描述和/或描繪為「直接在」第二層或基板「上(directly on)」或「之上(directly over)」的第一層與第二層或基板緊鄰，而不存在中間層，除了可能由於第一層與第二層或基板的混合而形成的中間合金層之外。此外，本文描述為和/或繪示為「在」、「直接在」第二層或基板「上(on)」、「上(over)」、「上(directly on)」或「之上(directly over)」的第一層可覆蓋整個第二層或基板，或者第二層或基板的一部分。
基板在層生長期間設置在基板座上，並使頂面或上表面是離基板座最遠的基板或層的表面，而底面或下表面是最接近基板座的基板或層的表面。本文描繪和描述的任何結構可以是具有在所描繪的上方和/或下方的附加層的較大結構的一部分。為了清楚起見，本文的圖可以省略這些附加層，儘管這些附加層可以是所公開結構的一部分。此外，所繪示的結構可以單位重複，即使該重複未在圖中示出。
從上面的描述可以看出，在不脫離本公開的範圍的情況下，可以使用各種技術來實現本文所描述的概念。所描述的實施例在所有方面都被認為是說明性的而不是限制性的。還應當理解，本文所述的技術和結構不限於本 文所述的具體實施例，而是可以在其它實施例中實施而不脫離本公開的範圍。類似地，雖然在附圖中以特定順序描繪操作，但是這不應被理解為要求以所示的特定順序或按順序執行這些操作，或者執行所有所示的操作以獲得期望的結果。另外，所描述的不同示例不是單個示例，並且一個示例的特徵可以包括在其他公開的示例中。因此，應當理解，申請專利範圍不限於本文公開的示例，而是透過上述提供的技術教示，由於該教示將使所屬技術領域中具有通常知識者理解。
200:堆疊體
202:III-N層
204:第一稀土磷屬化物層
206:第二稀土磷屬化物層
208:半導體層

Claims (15)

  1. 一種結構，其包括：一III-N層，係具有一第一晶格常數；一第一稀土磷屬化物層，係在該III-N層上外延生長，具有一第二晶格常數，其中該第一晶格常數和該第二晶格常數之間的一第一差小於1%；一第二稀土磷屬化物層，係在該第一稀土磷屬化物層上外延生長，具有一第三晶格常數；以及一半導體層，係外延生長在該第二稀土磷屬化物層上，具有一第四晶格常數，其中該第三晶格常數和該第四晶格常數之間的一第二差小於1%。
  2. 如請求項1所述之結構，其中該第一稀土磷屬化物層包括含Sc和稀土元素的一合金，該合金由ScxRE1-xN表示，其中x大於零且小於或等於1。
  3. 如請求項1所述之結構，其中該III-N層是在一GaN基板、一Si基板，一SiC基板及一藍寶石基板之其一上外延生長的裝置的一部分。
  4. 如請求項1所述之結構，其中該III-N層包括GaN材料。
  5. 如請求項1所述之結構，其中該III-N層包括Al、Ga以及In中的一種或多種材料。
  6. 如請求項1所述之結構，其中該第二稀土磷屬化物層包括至少兩個稀土磷屬化物層，該稀土磷屬化物層中的每一個具有不同的固定晶格常數。
  7. 如請求項1所述之結構，其進一步包括一第三稀土磷屬 化物層，係設置在該第一稀土磷屬化物層和該第二稀土磷屬化物層之間，其中：該第三稀土磷屬化物層具有在該第三稀土磷屬化物層的整體厚度中變化的一第五晶格常數；該第三稀土磷屬化物層具有與該第一稀土磷屬化物層相鄰的一第一表面及與該第二稀土磷屬化物層相鄰的一第二表面；以及該第五晶格常數係漸變以在該第一表面匹配該第一晶格常數，並在該第二表面匹配該第二晶格常數。
  8. 如請求項7所述之結構，其中：該III-N層包括GaN；該第一稀土磷屬化物層包括ScN；該第三稀土磷屬化物層包括一第一合金，該第一合金包含Sc、稀土元素和N；該第二稀土磷屬化物層包括一第二合金，該第二合金包含稀土元素、N和As；以及該半導體層包括GaAs。
  9. 如請求項7所述之結構，其中：該III-N層包括GaN；該第一稀土磷屬化物層包括ScN；該第三稀土磷屬化物層包括一第一合金，該第一合金包括Sc、稀土元素和N；該第二稀土磷屬化物層包括一第二合金，該第二合金包括稀土元素、 N及P；以及該半導體層包括Si。
  10. 如請求項7所述之結構，其中：該III-N層包括GaN；該第一稀土磷屬化物層包括ScN；該第三稀土磷屬化物層包括一第一合金，該第一合金包含Sc、稀土元素和N；該第二稀土磷屬化物層包括一第二合金，該第二合金包括稀土元素、N和As；以及該半導體層包括InP。
  11. 如請求項7所述之結構，其進一步包括於該第三稀土磷屬化物層內的一絕緣層。
  12. 如請求項7所述之結構，其進一步包括連接到該第三稀土磷屬化物層之一第-電觸點、以及連接到該第二稀土磷屬化物層之一第二電觸點。
  13. 如請求項1所述之結構，其中該III-N層是一電晶體的一部分。
  14. 如請求項1所述之結構，其中該III-N層是一二極體的一部分。
  15. 如請求項1所述之結構，其中該III-N層是一射頻濾波器的一部分。
TW106118355A 2016-06-02 2017-06-02 用於GaN基底應用的磷屬化物緩衝結構和裝置 TWI753915B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662344439P 2016-06-02 2016-06-02
US62/344,439 2016-06-02
US201662385744P 2016-09-09 2016-09-09
US62/385,744 2016-09-09

Publications (2)

Publication Number Publication Date
TW201816947A TW201816947A (zh) 2018-05-01
TWI753915B true TWI753915B (zh) 2022-02-01

Family

ID=59062105

Family Applications (3)

Application Number Title Priority Date Filing Date
TW106118364A TW201810542A (zh) 2016-06-02 2017-06-02 用於機械性地層疊不同的半導體晶圓的稀土族中間層
TW106118355A TWI753915B (zh) 2016-06-02 2017-06-02 用於GaN基底應用的磷屬化物緩衝結構和裝置
TW106118363A TW201813010A (zh) 2016-06-02 2017-06-02 用於應變管理之稀土磷屬化物

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW106118364A TW201810542A (zh) 2016-06-02 2017-06-02 用於機械性地層疊不同的半導體晶圓的稀土族中間層

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW106118363A TW201813010A (zh) 2016-06-02 2017-06-02 用於應變管理之稀土磷屬化物

Country Status (6)

Country Link
US (3) US10615141B2 (zh)
EP (3) EP3465744A1 (zh)
JP (2) JP6937783B2 (zh)
CN (2) CN109478504B (zh)
TW (3) TW201810542A (zh)
WO (3) WO2017210629A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10605987B2 (en) * 2018-01-19 2020-03-31 Iqe Plc Re-based integrated photonic and electronic layered structures
TWI820085B (zh) 2018-02-15 2023-11-01 英商Ｉｑｅ有限公司 具有成長於半導體上的稀土氧化物極性配向層之間的二維電子氣的電子裝置
CN110165555A (zh) * 2019-04-28 2019-08-23 西安理工大学 一种基于GexSi1-x可变晶格常数基体的红光半导体激光器
GB2612040A (en) 2021-10-19 2023-04-26 Iqe Plc Porous distributed Bragg reflector apparatuses, systems, and methods

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200845137A (en) * 2007-03-28 2008-11-16 Siltronic Ag Semiconductor wafer and process for its production
US20150203990A1 (en) * 2014-01-23 2015-07-23 Rytis Dargis REN SEMICONDUCTOR LAYER EPITAXIALLY GROWN ON REAlN/REO BUFFER ON Si SUBSTRATE

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2646020B1 (fr) * 1989-04-13 1991-07-12 Lecorre Alain Materiau composite comportant une couche d'un compose iii-v et une couche de pnicture de terres rares, procede de fabrication et application
JP2000243947A (ja) * 1999-02-19 2000-09-08 Sharp Corp 窒化物系化合物半導体装置
US20040126993A1 (en) * 2002-12-30 2004-07-01 Chan Kevin K. Low temperature fusion bonding with high surface energy using a wet chemical treatment
GB2398672A (en) * 2003-02-19 2004-08-25 Qinetiq Ltd Group IIIA nitride buffer layers
WO2005065357A2 (en) * 2003-12-29 2005-07-21 Translucent, Inc. Rare earth-oxides, rare-earth-nitrides, rare earth-phosphides and ternary alloys with silicon
US7384481B2 (en) * 2003-12-29 2008-06-10 Translucent Photonics, Inc. Method of forming a rare-earth dielectric layer
US7655327B2 (en) * 2003-12-29 2010-02-02 Translucent, Inc. Composition comprising rare-earth dielectric
KR100541111B1 (ko) * 2004-06-25 2006-01-11 삼성전기주식회사 다파장 반도체 레이저 제조방법
JP2006080379A (ja) * 2004-09-10 2006-03-23 Sharp Corp 異種結晶多層構造体ならびに異種結晶多層構造体を含む金属ベーストランジスタ、面発光レーザ、磁気抵抗膜および共鳴トンネルダイオード
US8542437B1 (en) * 2010-03-09 2013-09-24 Translucent, Inc. Earth abundant photonic structures
CN102157654B (zh) * 2011-03-30 2013-09-25 重庆大学 基于双面凹孔衬底及组分渐变缓冲层的倒装led芯片
US8636844B1 (en) * 2012-07-06 2014-01-28 Translucent, Inc. Oxygen engineered single-crystal REO template
US9431526B2 (en) * 2013-02-22 2016-08-30 Translucent, Inc. Heterostructure with carrier concentration enhanced by single crystal REO induced strains
US8748900B1 (en) * 2013-03-27 2014-06-10 Translucent, Inc. Re-silicide gate electrode for III-N device on Si substrate
US9236249B2 (en) * 2013-07-11 2016-01-12 Translucent, Inc. III-N material grown on REN epitaxial buffer on Si substrate
CN103367577B (zh) * 2013-07-25 2016-02-03 圆融光电科技有限公司 一种高亮度GaN基发光二极管外延片及其制备方法
US8796121B1 (en) * 2013-11-19 2014-08-05 Translucent, Inc. Stress mitigating amorphous SiO2 interlayer
WO2015102830A1 (en) * 2013-12-30 2015-07-09 Dow Global Technologies Llc Processes for using flux agents to form polycrystalline group iii-group v compounds from single source organometallic precursors
US9460917B2 (en) * 2014-02-12 2016-10-04 Translucent, Inc. Method of growing III-N semiconductor layer on Si substrate
KR102296108B1 (ko) * 2014-04-02 2021-09-02 사이먼 에드워드 그랜빌 희토류 나이트라이드를 포함하는 자성체 및 장치
US9142406B1 (en) * 2014-05-02 2015-09-22 Translucent, Inc. III-N material grown on ErAlN buffer on Si substrate
CN104253184A (zh) * 2014-09-24 2014-12-31 山西飞虹微纳米光电科技有限公司 一种带有渐变式dbr层的蓝光led外延结构
US10075143B2 (en) * 2015-11-13 2018-09-11 IQE, plc Layer structures for RF filters fabricated using rare earth oxides and epitaxial aluminum nitride

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200845137A (en) * 2007-03-28 2008-11-16 Siltronic Ag Semiconductor wafer and process for its production
US20150203990A1 (en) * 2014-01-23 2015-07-23 Rytis Dargis REN SEMICONDUCTOR LAYER EPITAXIALLY GROWN ON REAlN/REO BUFFER ON Si SUBSTRATE

Also Published As

Publication number Publication date
JP6937784B2 (ja) 2021-09-22
WO2017210597A1 (en) 2017-12-07
US10332857B2 (en) 2019-06-25
CN109478504A (zh) 2019-03-15
US10615141B2 (en) 2020-04-07
EP3465744A1 (en) 2019-04-10
EP3488462A1 (en) 2019-05-29
TW201813010A (zh) 2018-04-01
TW201810542A (zh) 2018-03-16
JP6937783B2 (ja) 2021-09-22
CN109478504B (zh) 2023-08-29
EP3465743A1 (en) 2019-04-10
TW201816947A (zh) 2018-05-01
WO2017210629A1 (en) 2017-12-07
CN109478503A (zh) 2019-03-15
WO2017210622A1 (en) 2017-12-07
US20170353002A1 (en) 2017-12-07
JP2019522359A (ja) 2019-08-08
JP2019522358A (ja) 2019-08-08
US20180012858A1 (en) 2018-01-11
US20190139761A1 (en) 2019-05-09

Similar Documents

Publication Publication Date Title
US10573686B2 (en) Epitaxial AIN/cREO structure for RF filter applications
TWI725143B (zh) 用於磊晶iii-v層之緩衝的磊晶金屬氧化物之層結構
US10825912B2 (en) Integrated epitaxial metal electrodes
US20170141750A1 (en) Layer structures for rf filters fabricated using rare earth oxides and epitaxial aluminum nitride
TWI753915B (zh) 用於GaN基底應用的磷屬化物緩衝結構和裝置
US8636844B1 (en) Oxygen engineered single-crystal REO template
US20190122885A1 (en) Group iii semiconductor epitaxy formed on silicon via single crystal ren and reo buffer layers
WO2017077805A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
JP2004235193A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体装置
US11757008B2 (en) Electronic device with 2-dimensional electron gas between polar-oriented rare-earth oxide layer grown over a semiconductor
KR101037569B1 (ko) 화합물 반도체 에피택셜 기판 및 그 제조 방법
TW201807269A (zh) 具有化學障壁之基板上磊晶成長之結構

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees