TW201810542A - 用於機械性地層疊不同的半導體晶圓的稀土族中間層 - Google Patents

用於機械性地層疊不同的半導體晶圓的稀土族中間層 Download PDF

Info

Publication number
TW201810542A
TW201810542A TW106118364A TW106118364A TW201810542A TW 201810542 A TW201810542 A TW 201810542A TW 106118364 A TW106118364 A TW 106118364A TW 106118364 A TW106118364 A TW 106118364A TW 201810542 A TW201810542 A TW 201810542A
Authority
TW
Taiwan
Prior art keywords
layer
silicon
rare earth
phosphide
lattice
Prior art date
Application number
TW106118364A
Other languages
English (en)
Inventor
安德魯 克拉克
里蒂斯 達吉斯
麥克 雷比
羅迪尼 培賽爾
Original Assignee
英商Ｉｑｅ有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商Ｉｑｅ有限公司 filed Critical 英商Ｉｑｅ有限公司
Publication of TW201810542A publication Critical patent/TW201810542A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/09—Processes or apparatus for excitation, e.g. pumping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/14—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range characterised by the material used as the active medium
    • H01S3/16—Solid materials
    • H01S3/1601—Solid materials characterised by an active (lasing) ion
    • H01S3/1603—Solid materials characterised by an active (lasing) ion rare earth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/14—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range characterised by the material used as the active medium
    • H01S3/16—Solid materials
    • H01S3/1601—Solid materials characterised by an active (lasing) ion
    • H01S3/1603—Solid materials characterised by an active (lasing) ion rare earth
    • H01S3/1605—Solid materials characterised by an active (lasing) ion rare earth terbium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/14—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range characterised by the material used as the active medium
    • H01S3/16—Solid materials
    • H01S3/1601—Solid materials characterised by an active (lasing) ion
    • H01S3/1603—Solid materials characterised by an active (lasing) ion rare earth
    • H01S3/1611—Solid materials characterised by an active (lasing) ion rare earth neodymium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/14—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range characterised by the material used as the active medium
    • H01S3/16—Solid materials
    • H01S3/1628—Solid materials characterised by a semiconducting matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/14—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range characterised by the material used as the active medium
    • H01S3/16—Solid materials
    • H01S3/163—Solid materials characterised by a crystal matrix
    • H01S3/1655—Solid materials characterised by a crystal matrix silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/3027—IV compounds
    • H01S5/3031—Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29193—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/291 - H01L2224/29191, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01064—Gadolinium [Gd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0505—Lanthanides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/051—Phosphides composed of metals from groups of the periodic table
    • H01L2924/0525—Lanthanides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0545—Lanthanides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10335—Indium phosphide [InP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明描述的結構可以包含形成在第一III-V族半導體層以及第二半導體層間的機械性接合中間層。機械性接合中間層透過在III-V族半導體層以及可以是矽的第二半導體層之間的應變平衡，提供減少的晶格應變。

Description

用於機械性地層疊不同的半導體晶圓的稀土族中間層
相關申請案之交互參照
本申請主張於2016年9月9日提交之美國臨時案62/385744以及於2016年6月2日提交之美國臨時案62/344439的優先權，其整體通過引用以併入本文。
本發明係關於一種用於機械性地層疊不同的半導體晶圓的中間層，特別係關於一種用於機械性地層疊不同的半導體晶圓的稀土族中間層。
III-V族半導體，且特別係磷化銦(InP)半導體，難以形成在像是矽之半絕緣材料上。磷化銦因為其在需要使用半絕緣磷化銦基板的異質結構雙極電結晶(HBT)技術上的廣泛應用而特別令人感興趣。例如，在矽基板上提供磷化銦的薄主動層將有助於降低所得到的晶圓和基板的成本。然而，磷化銦和矽之間的晶格不匹配(lattice mismatch)使得目前無法無裂紋或錯位地直接在矽上形成磷化銦。在矽上形成III-V族半導體的先前解決方案包括使用GaAs或Ge的中間層，然而，在許多情況下，這將造成會降低裝置性能的在III-V族半導體和矽之間的界面的導電通路。
本文中描述的結構係使用機械接合中間層來降低III-V族半導體和第二半導體材料之間的晶格應變。本文中描述的結構描述了從包括磷屬化物(pnictides)和稀土氧化物(REOs)之各種稀土族材料形成的機械接合中間層。
本文中描述的結構可以包括IV族半導體的第一層，以及至少一種稀土族元素的第二層。第二層的一部分與第一層是晶格匹配或應變平衡的。該結構可以包括III-V族半導體的第三層。層結構可包含至少一接合界面。
在一些實施例中，第三層與第二層的第二部分包括至少一共用元素。在一些實施例中，至少一個接合界面是在第二和第三層之間。在一些實施例中，第二層抵銷了第一層和第三層之間至少一部分的晶格不匹配。在一些實施例中，第一層是矽。
在一些實施例中，第二層是導電的。在一些實施例中，第二層包括至少一種稀土磷屬化物。在一些實施例中，第二層的第一區域包括具有第一比例之稀土族元素的第一稀土磷屬化物合金。第二層的第二區域包括具有第二比例之稀土族元素的第一稀土磷屬化物合金。
在一些實施例中，第二層的第一區域包括具有第一比例之V族元素的第一稀土磷屬化物合金。第二層的第二區域包括具有第二比例之V族元素的第一稀土磷屬化物合金。
在一些實施例中，第二層包括具有至少兩個二元稀土磷屬化物之多層結構。在一些實施例中，第二層的第二部分包括GdAs。在一些實施例中，第二層的第二部分包括ErP。在一些實施例中，第二層的部分包括稀土氧化物。在一些實施例中，第二層的第二部分包括III族氧化物。
在下面的描述中，許多細節是為了解釋的目的而闡述。然而，本領域中具有通常知識者將認識到，本文中所描述的實施例可以在不使用這些具體細節的情況下實踐。在其它示例中，以框圖的形式呈現習知的結構和裝置，以避免描述被不必要的細節所混淆。
III-V族半導體材料的晶格常數和矽的晶格常數之間的晶格不匹配，使得在矽上形成III-V族半導體材料是非常困難的。在大多數的情況下，在兩種材料之間產生的晶格應力導致了在界面處的差排(dislocations)、結晶缺陷以及斷裂。然而，對於某些應用而言，於半絕緣基板上形成III-V族半導體材料在商業上是重要的。例如，在異質結構雙極電結晶技術中，磷化銦必須在半絕緣基板上形成。此外，對於場效電結晶(FET)、雷射二極體、發射器及檢測器技術而言，用絕緣中間層在矽基板上形成III-V族半導體在商業上是重要的。層間絕緣層確保電流沿磷化銦層流過，並減少電流洩漏到矽基板。透過在III-V族半導體材料和矽之間形成附加層來減少晶格應變可有助於將應變分佈在多個層中，使得各個層的完整性得以被保存，同時仍允許高品質半導體材料的形成。例如，使用如GaAs或Ge2的中間層是用來減少磷化銦和矽之間的晶格應變的一種解決方案。然而，此種解決方案因其可能產生會降低裝置性能的導電路徑於磷化銦和矽之間的界面處，而可能是不可取的。
其他的解決方案使用形成在第一半導體晶圓上的矽化合物的絕緣層，以及形成在第二半導體晶圓的一個表面上的稀土材料的層。材料的每一層具有不同量或不同類型的晶格應力。然後這兩個表面可以被機械性地接合，以提供預定量的應力於最終的主動半導體層中。然而，這種技術產生了兩個半導體之間的絕緣層，並且還可能在稀土層和矽化合物層間的界面處產生破損和錯位。
因此，有必要改進層結構以允許III-V族半導體形成在矽和其它半導體材料上，以及有必要改進包括導電/非導電性、應力的形成或降低之一或多個中間層的特性。
第1圖描繪了具有應力降低中間層的機械接合層結構。如在結構100中所示，中間層104形成在第一半導體層102上，中間層104接著允許了第二半導體層106的形成。第一半導體層102的晶格常數和第二半導體層106的晶格常數之間的不匹配所造成的晶格應變被分佈在整個中間層104。因此，中間層104成為應力降低層，並改善了半導體102和半導體106的結晶結構的完整性。此外，中間層104可以具有接合界面，其允許在第一半導體層102和第二半導體層106中的每一個上中間層104的部分的各別生長。
結構120包括形成在矽層122上的中間層124，裝置晶圓126形成在中間層124和矽層122上，裝置晶圓126可以是第二半導體層106，中間層124可以是中間層104，以及矽層122可以是第一半導體層102，如結構100所示。如示於結構120中之矽層122可以具有＜111＞方向、＜100＞方向或＜110＞方向。
結構140包括形成在矽層142上的中間層144。磷化銦層146接著形成在中間層144和矽層142上。磷化銦層146可以是裝置晶圓126，中間層144可以是中間層124，以及矽層142可以是矽層122，如結構120所示。磷化銦層146可以是第二半導體層106，中間層144可以是中間層104，以及矽層142可以是第一半導體層102，如結構100所示。
在一些實施例中，在結構100、120和140中，中間層104、124和144分別包含接合界面。接合界面可以在中間層104、124和144的子層之間，其更詳細地在第4-6圖和第8-12 圖中描述。在一些實施例中，如參照第7圖更詳細地描述的，中間層104、124和144為漸變的。在一些實施例中，中間層104與第一半導體層102和/或第二半導體層106共用一個或更多個元素。在一些實施例中，中間層124與裝置晶圓126共用一個或多個元素。在一些實施例中，中間層144和磷化銦層146共用一個或多個元素。在一些實施例中，中間層104的晶格常數與第一半導體層102和/或第二半導體層106的晶格常數匹配。在一些實施例中，中間層124的晶格常數與矽層122和/或裝置晶圓126的晶格常數匹配。在一些實施例中，中間層144的晶格常數與矽層142和/或磷化銦層146晶格匹配。
在一些實施例中，中間層104、124和144的部分可以分別與矽層102、122和142晶格匹配。在一些實施例中，中間層104、124和144的部分可以分別與層106、126和146晶格匹配。在一些實施例中，中間層104、124和144的部分可以分別與矽層102、 122和142應變平衡。中間層104、124和144的部分可以是中間層的子層，如參照第2-5和9圖中進一步的詳細說明的那些層。
一種材料的晶格常數與另一種材料晶格匹配是指第一晶格常數與第二晶格常數之間的絕對差小，但也可以是大於或等於0，且通常低於某一閾值，如4％、3％、2％、1％、0.5％，或任何其他適合的值。
第2圖描繪了具有形成在機械接合的稀土族中間層和矽上的磷化銦的層結構200。結構200示出了形成在矽層202上的第一立方稀土氧化物(REO)層404 。第二立方REO層206形成在第一立方REO層204上。磷化銦層208形成在第二立方REO層206、第一立方REO層404 以及矽層202上。
結構200具有在第一REO層 204和第二REO層206間的第一界面210，界面210可以是機械接合界面。第一立方REO層204可以在矽層202上磊晶生長(epitaxially grown)，第二立方REO層206可以在磷化銦層208上磊晶生長。因此，接合界面210可以是接合在一起以形成結構200的兩個單獨的結構(例如，第一結構是在矽層202上磊晶生長的第一立方REO層204，而第二結構是在磷化銦層208上磊晶生長的第二立方REO層206)之間的機械接合界面。
界面212可以是在第二立方REO層406 和磷化銦層208間的機械接合界面。如果界面212為機械地接合的，則第二立方REO層206可以在第一立方REO層204上磊晶生長。在一些實施例中，界面210是在第二立方REO層206和第一立方REO層204間的機械接合界面。如果界面212為機械地接合的，則第一立方REO層204可以在矽層202上磊晶生長，且第二立方REO層406 可以在磷化銦層208上磊晶生長。在一些實施例中，兩個界面210和212可以是機械地接合的界面。
結構200是從第一立方REO層204和第二立方REO層206形成的絕緣中間層結構的例子。在這樣的方式中，第一立方REO層204和第二立方REO層206可以一起對應於如第1圖所示之中間層104、中間層124和/或中間層144。第一立方REO層204可以是如第1圖所示的中間層104、124和/或144的一部分。第二立方REO層206可以是如第1圖所示的中間層104、124和/或144的一部分。第一立方REO層204的稀土族元素可以與第二立方REO層206的稀土族元素不同。同樣地，第一立方REO層204和第二立方REO層206降低了一部分若直接在矽層202上形成磷化銦層208將會產生的晶格應變。磷化銦層208和矽層202間的晶格應變是磷化銦和矽的晶格常數的差異所造成的結果。在此僅藉由說明性示例的方式來描述矽和磷化銦。一般情況下，第一立方REO層204和第二立方REO層206的組合可以被調整以減少在任何IV族半導體材料和第二半導體之間的晶格應變。
在一些實施例中，第一立方REO層204的晶格常數匹配於矽層202的晶格常數。第二立方REO層206的晶格常數可以匹配於磷化銦層208的晶格常數，或以另外提供用於形成磷化銦層208的接合點。因此，第二立方REO層206可為了磷化銦層208的形成而優化，且第一立方REO層204可為了形成在矽層202上而優化。第一立方REO層204可以與第二立方REO層206共用陰離子或陽離子。
在一些實施例中，在第一立方REO層204和矽層202之間的晶格應變由存在於第二立方REO層206和磷化銦層208間的晶格應變達到應變平衡。在這種情況下，第一立方REO層204的晶格常數匹配於矽層202的晶格常數，且第二立方REO層206的晶格常數匹配於磷化銦層208的晶格常數。在這種情況下，第一立方REO層204和矽層202之間的晶格常數不匹配導致的應變，藉由實質上相等且相反之第二立方REO層206和磷化銦層208之間的晶格常數不匹配導致的應變抵銷。由於第一立方REO層204和第二立方REO層206，從界面210或212處機械接合所形成的結構200將因此是應變平衡的。
在一些實施例中，第一和第二立方REO層204和206分別是由形成立方方鐵錳礦結晶結構的任何REO所形成的。作為一個例子，第一立方REO層204是由Er2 O3 或(Er1-x Scx )O3 形成，而第二立方REO層206的成分(composition)係選擇成具有相似於第一REO層204的結晶結構，同時包括用於磷化銦層208的接合位點。用於第二立方REO的材料示例可以是RE2 (O1-y Py )3 的形式，其中y的範圍為0 ＜= y，以維持由第一立方REO 204和第二立方REO 206所形成的中間層的絕緣性。位於界面212的第二立方REO 206的上表面可以是非化學計量的(non-stoichiometric)，例如，在第二立方REO層206的不同部分中，稀土族元素或氧化物中的任一或兩者可能會改變。在第二立方REO層206和磷化銦層208兩者中，元素磷(element phosphorous)可以是共同的元素(common element)。
第3圖描繪了具有形成在絕緣及機械接合的中間層和矽上的磷化銦之層結構。結構300具有形成在矽層302上的第一立方REO層304。第二立方REO層306形成在第一立方REO層304和矽層302上。界面層308形成在第二立方REO層306、第一立方REO層304和矽層302上。矽層302可以具有＜111＞方向、＜100＞方向或＜110＞方向。第一立方REO層304的稀土族元素可以是與第二立方REO層306不同的稀土族元素。在一些實施例中，第一立方REO層304的稀土族元素可以是與第二立方REO層306相同的稀土族元素。
在一些實施例中，界面層308具有與第二立方REO層306類似的材料成分。在這種情況下，界面層308具有與立方REO層306相同的稀土族元素。在一些實施例中，界面層308包含氧。在一些實施例中，第二立方REO層306具有成分(RE1-z Inz )2 O3 ，且界面層308具有成分InO3 ，其中z值的範圍從0到1。在這種情況下，界面層308提供了第二立方REO層306和磷化銦層310或裝置層間的界面，其中界面層308中的元素與第二立方REO層306共用，且第二元素與磷化銦或裝置層310共用。因此界面層308可以進一步減少在結構300中的晶格應變，並且也提供了於其上接合磷化銦或裝置層310或第二立方REO層306的改進的表面。
界面312、314和/或316(或它們的任何適當的組合)可以是接合界面。在一些實施例中，第一立方REO層304可以在矽層302上磊晶生長。在這個例子中，接合界面可以在第一立方REO層304和第二立方REO層306之間。這將接著允許由以下兩個結構的接合形成結構300：由在矽層302上磊晶生長的第一REO層304組成的第一結構，以及由在界面層308和磷化銦層310兩者上磊晶生長的第二立方REO層306形成的第二結構。在這個例子中，界面層308可以在磷化銦或裝置層310上磊晶生長。在結構300中的接合界面可以被選擇為介於非磊晶生長或者可能難以在彼此之上磊晶生長的兩層之間。接合界面允許形成結構300以及選擇哪個層在彼此之上磊晶生長的靈活性。
第一立方REO層304、第二立方REO層306和界面層308可以是絕緣的。將矽層302與磷化銦或裝置層310絕緣可以有助於FET、雷射二極體、發射器和檢測器技術、或電流可被限制在磷化銦或裝置層310之任何其它技術。在這些例子中，電流可以沿著磷化銦或裝置層310流動，而第一立方REO層304的絕緣層和第二立方REO層306減少從磷化銦或裝置層310到矽層302的漏電流。界面層308可以具有與第一立方REO層304和第二立方REO層306不同的導電性。從而界面層可以允許在磷化銦或裝置層310和矽層302之間定義的導電性的更大的靈活性。
在一些實施例中，結構300是類似於第2圖中所示的結構200。具體地，矽層302可以是矽層202，第一立方REO層304可以是第一立方REO層204，第二立方REO層306可以是第二立方REO層206，且磷化銦或裝置層310可以是磷化銦層208。
第一立方REO層304、第二立方REO層206 和界面層308可以一起對應於如第1圖所示的中間層104、中間層124和/或中間層144。第一立方REO層204 可以是如第1圖所示的中間層104、124和/或144的一部分。第二立方REO層206 可以是如第1圖所示的中間層104、124和/或144的一部分。界面層308可以是如第1圖所示的中間層104、124和/或144的一部分。
第4圖描繪了具有形成在機械地接合的導電稀土族中間層和矽上的磷化銦的層結構。結構400具有形成在矽層402上的第一稀土及V族(RE-V)磷屬化物層404。第二RE-V磷屬化物層( RE-V pnictide layer)406形成在第一RE-V層404和矽層402上。磷化銦或裝置層408形成在第二RE-V 磷屬化物層406、第一RE-V 磷屬化物層404和矽層402上。
第一RE-V 磷屬化物層404和第二RE-V 磷屬化物層406之間的界面410可以是機械地接合界面。在這個例子中，第二RE-V 磷屬化物層406可以在磷化銦或裝置層408上磊晶生長，而第一RE-V 磷屬化物層404係在矽層402上磊晶生長。結構 400將接著由在以下兩個獨立的結構之間的界面410機械接合而形成：包含在矽層402上磊晶生長的第一RE-V 磷屬化物層404之第一結構，以及包含在磷化銦層408上磊晶生長的第二RE-V 磷屬化物層406之第二結構。
在一些實施例中，第二RE-V 磷屬化物層406和磷化銦或裝置層408之間的界面412可以是機械接合界面。在這個例子中，第一RE-V 磷屬化物層404可以在矽層402上磊晶生長，且第二RE-V 磷屬化物層406可以在第一RE-V 磷屬化物層404上磊晶生長。結構 400接著將由在以下兩個獨立的結構之間的界面412機械接合來形成：包括在矽層402上磊晶生長的第一和第二RE-V 磷屬化物層404和406之第一結構，以及包括磷化銦層408之第二結構。
第一RE-V 磷屬化物層的晶格常數可以匹配於矽層402的晶格常數。矽層402可以具有＜100＞方向、＜100＞或＜110＞方向。第二RE-V 磷屬化物層的晶格常數可以匹配於磷化銦或裝置層408的晶格常數。
第一RE-V 磷屬化物層404和第二RE-V 磷屬化物層406是導電的，如同大多數磷屬化物是半金屬性質的。除了第一RE-V 磷屬化物層404晶格匹配於矽層402，和/或第二RE-V 磷屬化物層406晶格匹配於磷化銦或裝置層408以外，第一和第二RE-V 磷屬化物層404和406可應變平衡結構400。由於磷化銦層408和矽層402之間的晶格常數不匹配而存在的晶格應變，將因此分佈遍及第一和第二RE-V 磷屬化物層404和406。使用第一和第二RE -V磷屬化物層404和406來使結構400應變平衡的例子參照第6至10圖進一步詳細討論。
在一些實施例中，第一和第二RE-V 磷屬化物層404和406被包括在如第1圖所示的中間層104、中間層124和/或中間層144內。在這種情況下，矽層402可以和半導體層102、矽層122和/或矽層142相同，且磷化銦或裝置層408可以和半導體106、裝置晶圓126和/或磷化銦層146相同。第一RE-V 磷屬化物層404可以是如第1圖所示的中間層104、124和/或144的一部分。第二RE-V 磷屬化物層406可以是如第1圖所示的中間層104、124和/或144的一部分。
第5圖描繪了具有形成在漸變的中間層和矽上的半導體層之層結構的三個示例。層結構510、540和570具有各包括同質三元合金(homogenous ternary alloy)之稀土磷屬化物中間層514、544和574以代替一對二元合金(如第4圖所示)。在一些實施例中，透過引入三元合金，能夠實現與在稀土磷屬化物緩衝層內的一對二元合金相同的應力減少效果。三元合金化合物的成分為通式GdNx As1-x (0 ＜x ＜1)。
層結構510包括矽層512和半導體層520。它們之間的是稀土磷屬化物中間層514，其具有成分ErNx As1-x ，其中x的值取自0到1的值，並從x1 變化到x2 。在第一區域516中，x1 的值可以被選擇為使得與矽層512界面連接的稀土磷屬化物層514的底表面晶格匹配於矽層512。在第二區域518中，x2 的值可被選擇為使得與半導體520界面連接的稀土磷屬化物層514的頂表面晶格匹配於半導體層520。區域518和516中的晶格匹配減少了如果將半導體層520直接形成在矽層512上將會出現的應變。透過從x1到x2之x值的逐漸變化，稀土磷屬化物層514的晶格常數逐漸從第一區域516的晶格常數變化至第二區域518的晶格常數。
層結構540示出了類似於層結構510的結構，但三元合金包括磷而非砷。在一些實施例中，在第一區域546的三元合金GdNy1 P1-y1 的成分晶格匹配於矽542，以最小化導入於矽的應變。因此y1的值可以被選擇為使得與矽層542界面連接的稀土磷屬化物層544的底表面與矽542晶格匹配。在第二區域548，三元合金GdNy2 P1-y2 的成分晶格匹配於半導體550，以減少導入於半導體550的應變力。y2的值可以被選擇為使得稀土磷屬化物層544的頂表面晶格匹配於半導體550 。y的值取自0到1的值，且從y1變化到y2。稀土磷屬化物緩衝層544的晶格常數逐漸從第一區域546的晶格常數變化至第二區域548的晶格常數，以保持在結構540的結構應變平衡。
層結構570示出了類似層結構510和540的結構。在一些實施例中，在第一區域576的三元合金GdNz1 A1-z1 的成分晶格匹配於矽572，以最小化導入於矽的應變。因此z1的值可以被選擇為使得稀土磷屬化物層574的底表面晶格匹配於矽。在第二區域578，三元合金的成分是GdNz2 As1-z2 且晶格匹配半導體580，以減少導入於半導體580的應變力。因此z2的值可以被選擇為使得稀土磷屬化物的頂表面層574晶格匹配於半導體580。 z的值取自0到1的值，並且從z1變化到z2。稀土磷屬化物緩衝層574的晶格常數逐漸從第一區域576的晶格常數變化至第二區域578的晶格常數，以保持結構570的結構應變平衡。透過提供從矽層(例如，層512、542和572)至半導體層(例如，層520、550和580)晶格常數的過渡，稀土磷屬化物層(例如，層514、544和574) 允許具有最小缺陷程度的半導體層520、550和580的機械接合。
稀土磷屬化物緩衝層514、44和574可以是與如第1圖所示相同的中間層104、124和/或144。區域516、518、546、548、578和/或576可以是如第1圖所示的中間層104、124和/或144的一部分。
第6圖是相對於半導體材料之稀土合金的磷屬化物家族的晶格常數圖。為了簡單起見，僅在圖式600中顯示二元合金的構造。磷屬化物合金可以包括，例如，兩個稀土族元素，如Sc-Er或Gd-Nd，或者兩個V族元素，如N-P或P-As。本文中所使用的磷屬化物合金的通式是：(RE11-x RE2x )V或RE(V11-y V2y )，其中RE表示稀土族元素，且V表示V族元素。
在圖式600中，水平軸602表示依照原子序增加的稀土族元素，而垂直軸604表示晶格常數，在此其可以稱作晶格參數或晶格間距。稀土合金根據包含在磷屬化物合金中的V族物質(species)分組示出。曲線606表示當合金內的稀土族元素改變時，Re-N合金的晶格常數如何變化。如曲線圖600中所示，Re-N化合物的晶格常數隨著合金中的稀土族元素的原子序增加而變大。例如，ScN具有較GdN低的晶格常數，兩者都在曲線606上。同樣地，曲線608表示RE-P合金的晶格常數如何改變，曲線610表示RE-As合金的晶格常數如何改變，曲線612表示RE-Sb合金的晶格常數如何改變，而曲線614表示當合金內的稀土族元素改變時，RE-Bi合金的晶格常數如何改變。
本發明的系統和方法使用或合併混合的磷屬化物緩衝以橋接IV族半導體材料(諸如Si，其晶格常數以水平線616示出)和第二半導體材料，例如磷化銦(水平線618)，或砷化鎵(水平線620)，之間的晶格不匹配。在第6圖所示的例子中，晶格不匹配是透過水平線616以及水平線618和620之間的晶格常數坐標中的差異來表示。當Si是第IV族半導體材料，與Si相鄰的第一材料可被選擇為ErN，其沿著垂直線622與RE-N曲線606、RE-As曲線610和Si晶格常數相交。緊鄰ErN層的層可以選擇為ErAs。ErN具有小於Si的晶格常數，而ErAs具有大於Si的晶格常數。基於這些晶格常數與Si晶格常數的距離，將可能構建ErAs層和ErN層的應變平衡磷屬化物中間層，其將平衡與在Si上形成的這些材料相關的應變。圖式600是磷屬化物合金圖，其允許為了晶格匹配而決定或設計正確的晶格常數。此將參考第7圖和第8圖詳細描述。圖式600亦示出表示Gd的垂直線與RE-N曲線606以及RE-As曲線610的相交。類似於成對的ErN以及ErAs，GdN具有低於Si的晶格常數，而GdAs具有高於Si的晶格常數。因此，將可能構建GdAs層和GdN層的應變平衡磷屬化物中間層，其將降低與在Si上形成的這些材料相關的應變。此將參考第7圖和第8圖詳細描述。
第7圖描繪了兩對不同的稀土族和砷化物/氮化物的晶格間距不匹配值的圖式700。圖式700示出了兩個不同的磷屬化物對，相對於矽的磷屬化物晶格不匹配的示例。垂直軸702表示矽的晶格常數。點704、706、708和710，透過它們與垂直軸702的橫向距離，表示了不同的化合物的晶格常數和矽的晶格常數之間的百分比差異。位於垂直軸702右側的點704表示ErAs的晶格常數比矽的晶格常數大。ErAs相對於矽的晶格常數不匹配是5.7％。位於垂直軸702左側的點708表示ErN的晶格常數小於矽的晶格常數。ErN相對於矽的晶格常數的晶格不匹配是-10.8％。若參照第4圖所示的例子，第一RE-V 磷屬化物層404是ErN層，而第二RE-V 磷屬化物層406是ErAs層，其將可能使包括這些層的中間層相對於矽層402應變平衡。每個層的應變貢獻直接正比於該層的厚度以及點708及704所示之晶格不匹配值兩者。因此，透過調整ErN層的厚度和ErAs層的厚度，其各相對於矽的各別晶格不匹配的應變貢獻得到平衡。這以下列方程式來描述：(1) 其中表示ErAs相對於矽的晶格不匹配，t1表示ErAs層的厚度，表示ErN相對於矽的晶格不匹配，以及t2表示ErN層的厚度。因此，可以計算出來對於各種厚度的ErAs層，為了相對於矽達到應變平衡，ErN層所需要的厚度。這些值的示例結合第8圖示出並描述。
同樣地，點706示出了GdAs相對於矽的晶格不匹配。位於垂直軸702右側的點706表示GdAs的晶格常數比矽的晶格常數大。GdAs相對於矽的晶格常數的晶格不匹配為7.9％。位於垂直軸702左側的點710表示GdN的晶格常數小於矽的晶格常數。GdN相對於矽的晶格常數的晶格不匹配是-8.9％。為了使結構應變平衡，可能在GdAs層上形成GdN層，且層厚度是由上面的方程式(1)來決定。應變平衡可以透過磷屬化物合金的任何其它組合來實現。應變平衡也可從除了矽以外的任何其他半導體計算，因此和的值可以表示相對於除了矽以外的半導體的晶格不匹配。
第8圖描繪了在ErN和ErAs之間相對於矽的晶格應變平衡的表示圖。可以為了任何其他的磷屬化物，例如GdN和GdAs，對計算類似的表示圖。水平軸802表示ErAs層的奈米厚度。這可以是本文描述的任何RE-V層的厚度。垂直軸804表示使對應的ErAs層相對於矽應變平衡所需的ErN層的奈米厚度。由於ErAs相對於矽的晶格不匹配的百分比是正的，而ErN相對於矽的晶格不匹配為負，線806的斜率是負的。隨著ErAs層的應變貢獻增加， ErN相應的負應變也必須增加。參照方程式(1)，由線806所示的關係由下式給出：(2) 可計算類似的關係以確定相對於除了矽以外的半導體應變平衡所需的層厚度。
雖然第6-8圖描繪了相對於矽層應變平衡自磷屬化物對形成的中間層，其也可能包括附加的磷屬化物子層(未示出)，以對例如第4圖所示的磷化銦層408之裝置晶片應變平衡。參照第4圖，附加的磷屬化物子層可以被包括在第二RE-V 磷屬化物層406和磷化銦或裝置層408之間。附加的磷屬化物子層可以包括GdAs。附加的磷屬化物子層可以與磷化銦或裝置層408共用一個或多個元素。因此，在第4圖所示的例子，其中的裝置層408包括磷化銦，附加的磷屬化物子層可以是ErP、磷化銦或Er1-x Inx P形式的任何化合物。附加的磷屬化物子層可以在第二RE-V 磷屬化物層406上磊晶生長，機械地接合到第二RE-V 磷屬化物層406，和/或在磷化銦或裝置層408上磊晶生長。
第9圖描繪了在半導體層上形成用於機械接合的中間層的層結構的例子。如在第一結構902中所示，成分Erx P1-x 的磷屬化物層906形成在磷化銦層上。如在第二結構908中所示，在矽層910上形成成分Er2 (O1-y Py )3 的REO層912。矽層可具有＜111＞方向、＜100＞方向或＜110 ＞方向。
x的範圍在跨越層906的厚度為從0到1的值，從而形成梯度。在與磷化銦層904的界面處，x的值可以是0，使得其形成與磷化銦層904化學上類似的界面。如果x的值是0，材料906在與磷化銦層904的界面降到P。在層906的頂部，x可以是1，使得材料906成為Er。y的範圍在跨越層912的厚度為從0到1的值。在層912的頂部(例如，與矽層910的界面相對)y的值可以是1，使得層912的頂的為RE-V形式，並且是磷屬化物。當y的值是1時，材料912降為Er2 P3 。第一結構902可機械地接合到第二結構908，使得機械接合的界面存在於磷屬化物層906和層912之間。透過將x和y的值從0變化到1，接合界面可以介於兩個磷屬化物界面之間。 層906可以由具有成分RE-P的任何材料形成，而層912可以由具有成分RE-OP的任何材料形成。
總之，層906和層912可以形成如第1圖所示的中間層104、124和/或144。層906可以是第1圖所示的中間層104、124和/或144的一部分。層912可以是第1圖所示的中間層104、124和/或144的一部分。
第10圖描繪了在半導體層上形成的具有不同的溫度膨脹係數(CTE’s)之機械接合的中間層內應力減小的示意圖。在第10圖的頂部的例子，在矽層1010上形成磷化銦層1008，從而得到第一結構1006。由於磷化銦的CTE是4.6E-6℃-1 ，且矽的CTE是2.3E-6℃-1 ，所得的結構1006將因任何應用的熱而凹入。結構1006的彎曲通常是不被希望的，尤其是如果被整合到一個裝置中，並且可能導致結構1006的開裂或破裂。
在第10圖的中間例子，在矽1014上形成立方REO層1012，從而得到第二結構1004。立方REO層1012的厚度可以改變，使得當其在矽層1014上形成時，形成所得結構1004的凸曲率。立方REO層1012的厚度可以調整以改變所得結構1004的凸曲率的程度。產生這樣的凸曲率作為其結晶結構的結果的立方REO的示例包括Er2 O3 。
在第10圖底部的例子，第二結構1004的凸曲率與存在於磷化銦層1008和矽層1010之間之固有的凹曲率相結合以平衡機械應變，從而產生應變平衡的第三結構1002。立方REO層1012的厚度可以進行調整，以部分地或完全地應變平衡第三結構1002。
本文中描述的結構描述了使用機械接合中間層在III-V族半導體層和IV族半導體之間應變平衡的各種方式。中間層的各種子層可允許在一層結構中的機械接合區域的位置的靈活性，同時將子層晶格匹配於半導體層以減少所得的結構中的應變。
如本文中所描述，層的一部分可以指層的子層、區域或比例。層的一部分可以指層內的任何區域。
對為了說明的目的而選擇的本文實施例的各種改變和修改將是本領域技術人員容易想到的。在這些修改和變化不偏離本發明的精神的範圍內，它們旨在被包括在其範圍內。
晶格常數、或晶格參數或晶格間距是指晶格中單位晶格的物理尺寸。晶格常數通常為幾埃(Å)的數量級。在半導體材料之間匹配晶格常數允許了層的生長，而不改變結晶結構。
V族元素是週期表中屬於第V族(如在半導體物理學中使用的)的元素。V族於本領域中被理解為包括氮(N)、磷(P)、砷(As)、銻(Sb)和鉍(Bi)。此族元素被理解為與被稱為，例如，在現代IUPAC表示法的第15族、氮族或氮族元素(pnictogens) 相同族。
鑭系元素(lanthanide series)包括金屬鈰(Ce)、鐠(Pr)、釹(Nd)、鉅(Pm)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)和鎦(Lu)。應當理解在整篇揭露中，術語稀土族元素或稀土金屬包括鈧和釔，以及所有的鑭系元素。
本文所描述的生長和/或沉積可以使用化學氣相沉積(CVD)、金屬有機化學氣相沉積(MOCVD)、有機金屬氣相外延(OMVPE)、原子層沉積(ALD)、分子束外延(MBE)、鹵化物氣相外延(HVPE)、脈衝雷射沉積(PLD)和/或物理氣相沉積(PVD)中之一或多種來執行。
III族氮化物(III-N)材料是包括氮和一種或多種III族元素的半導體材料。用於形成III族氮化物材料的常用III族元素包括鋁、鎵和銦。 III族氮化物的材料具有大的直接帶隙，這使得它們對於高電壓裝置、射頻裝置和光學裝置是有用的。此外，因為多個III族元素可以以不同的成分結合在單一的III族氮化物膜內，III族氮化物薄膜的特性是高度可調的。
在一些實施例中，在本文所描述的層結構中所用的III-V族和III族氮化物材料是使用金屬有機化學氣相沉積(MOCVD)生長。在MOCVD中，一個或多個III族前體與V族前體反應以在基板上沉積III族氮化物膜。一些III族前體包括三甲基鎵(TMGa)作為鎵源、三甲基鋁(TMA)作為鋁源以及三甲基銦(TMI)作為銦源。氨是可以用作為氮源的V族前體。叔丁基胂(Tert-butylarsine)和胂是可被用作砷源的V族前體。叔丁基膦和膦是可以用作為磷源的V族前體。
在一些實施例中，在本文所述的層結構中所用的III-V族和III族氮化物材料是使用分子束磊晶(MBE)生長。MBE為發生在高或超高真空中的單晶薄膜沉積的外延法。在MBE中，氣體原子或分子的準確束(precise beams)在加熱的基板燒製。當分子著陸於基板表面上時，它們凝結並以超薄層慢慢地且系統地建立。
如本文中所描述的，層是指覆蓋在一表面上，實質上均勻厚度的材料。層可以是連續的或者不連續的(即，於材料的區域之間具有間隙)。例如，層可以完全覆蓋表面，或被分段成離散區域，它們共同限定了層(即，使用選擇性區域外延形成的區域)。層結構是指一組層，並且可以是一個獨立的結構或一個較大結構的一部分。 III族氮化物結構是指含有III族氮化物材料，並且可以包含III族氮化物以外的其他材料的結構，III族氮化物以外的其他材料幾個示例是矽、氧化矽(SiOx )、氮化矽(Six Ny )和III-V材料。同樣地，III-V族結構是指含有III-V材料，並且可以包含III-V族以外的其他材料的結構，III-V族以外的其他材料的幾個例子為矽、氧化矽(SiOx )、氮化矽(Six Ny )為和III族氮化物材料(III-V族的子集)。
“單片整合(Monolithically-integrated)”意指形成在基板的表面上，其通常係透過沉積設置在表面上的層。
“設置於下面的材料或層上”指 “存在於下面的材料或層上”。此層可以包括中間層，例如過渡層，係需要確保合適的表面。例如，如果材料被描述為”設置在基板上，”這可能意味著：(1)該材料與基板直接接觸；或(2)該材料與留在基板上的一個或多個過渡層接觸。
單晶指實質上只包含一種類型的單位晶格的結晶結構。但是，單晶層可以顯示出一些結晶缺陷諸如疊差(stacking faults)、差排或其它通常出現的結晶缺陷。
單域(或單晶)指實質上僅包括一種單位晶格結構且實質上只有一個單位晶格方向的結晶結構。換言之，單域結晶顯示沒有孿晶域(twinning domain)或反相晶域(anti-phase domain)。
單相指的結晶結構既是單晶也是單域。
結晶(Crystalline)指結晶結構實質上是單晶且實質上為單域。結晶度指的是結晶結構是單晶和單域的程度。高度結晶結構將是幾乎完全或完全單晶和單域。
外延、磊晶生長和外延沉積指的是在結晶基板上結晶層的生長或沉積。結晶層被稱為外延層。結晶基板用作為模板，並決定結晶層的方向和晶格間距。在一些例子中，結晶層可以是晶格匹配或晶格一致的。晶格匹配的結晶層可以具有與結晶基板的頂面相同的或非常相似的晶格間距。晶格一致結晶層可以具有為結晶基板的晶格間距的整數倍或非常類似整數倍的晶格間距。在一些實施例中，如果數字是在一個整數的0.5％之內，則其可被認為是一個整數。例如，1.95和2.05之間的數字可以被認為是整數2。在一些實施例中，晶格匹配的結晶結構的晶格間距可以是約0.1％、0.2％、0.3％、0.4％、0.5％或任何其它合適的百分比。一般來說，晶格匹配的結晶結構的晶格間距可以小於1％。或者，結晶基板的晶格間距可以是晶格一致的結晶層的晶格間距的整數倍或非常類似於整數倍。外延的品質部分是根據結晶層的結晶度。實際上，高品質的外延層將是具有最少缺陷和很少或沒有晶粒邊界的單晶。
基板是指在沉積的層其上形成的材料。示例性的基板包括，但不限於：塊狀矽晶圓(bulk silicon wafers)，其中晶圓包括厚度均勻的單晶矽；複合晶圓，例如絕緣體上的矽晶圓(silicon-on-insulator wafer)，其包括設置在二氧化矽層上的矽層，二氧化矽層設置在塊狀矽加工晶圓上；或在其上或其中形成裝置支用作為基礎層的任何其他材料。適合(隨著應用的功能)被使用作為基板的層和塊狀基板的此種其他材料的示例包括，但不限於，氮化鎵、碳化矽、氧化鎵、鍺、氧化鋁、砷化鎵、磷化銦、矽石、二氧化矽、硼矽酸鹽玻璃、派熱克斯玻璃和藍寶石。
稀土磷屬化物材料是包含一種或多種V族元素和一種、兩種或多種稀土族(RE)元素的材料。稀土族元素包括鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、鉅(Pm)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鎦(Lu)、鈧(Sc)和釔(Y)。
絕緣體上半導體指包含單晶半導體層、單相電介質層和基板的組合物，其中介電層是設置在半導體層和基板之間。這種結構可以包括絕緣體上矽(“SOI”)的組合物。
載子濃度是指每單位體積的多數載子(majority carriers)的數量。
電荷載子密度表示每單位體積電荷載子的數量。
界面指不相似的結晶半導體的兩個層或區域之間的表面。
絕緣體上半導體的組合物包括但不限於矽、鍺或矽鍺活性層。換言之，絕緣體上半導體的組合物示例包括，但不限於：絕緣體上矽、絕緣體上鍺以及絕緣體上矽鍺。在一些實施例中，可以使用的矽的各種結構為，例如矽＜100＞、矽＜110＞、矽＜111＞。
本文中描述和/或示出為在第二層 “上(on)”或 “上方(over)”的第一層可緊鄰第二層，或是可有一個或多個中間層在第一層和第二層之間。描述和/或示出為在第一層和第二層 “之間(between)”的中間層可緊鄰於第一和/或第二層，或可有一個或多個附加的中間層在該中間層和第一層以及第二層之間。本文中描述和/或示出為 “直接位於(directly on)” 第二層或基板 “上”或“直接位於(directly over)”第二層或基板 “上方”的第一層是鄰近第二層或基板而除了由於第一層與第二層或基板混合而形成的可能居間之合金層以外沒有中間層的存在。另外，本文中描述和/或示出為在第二層或基板 “上”、“上方 ”或“直接位於” 第二層或基板“上”或“上方 ”的第一層可以覆蓋整個第二層或基板，或覆蓋第二層或基板的一部分。
在層生長期間，基板被放置在基板支撐器上，所以頂表面或上表面是距離基板支撐器最遠的基板表面或層表面，而底表面或下表面是最靠近基板支撐器的基板表面或層表面。本文中描述和/或示出的任何結構可以是在描述的那些的上面和/或下面具有其他層之較大結構的一部分。為了清楚起見，本文的附圖可以省略這些額外的層，儘管這些附加層可以是公開的結構的一部分。此外，所描繪的結構可以單元性地重複，即使這種重複未在圖中描繪。
從上面的描述，顯然可使用各種技術來實現本文中描述的概念，而不脫離本公開的範圍。所描述的實施例在所有態樣皆被認為是在說明性的而不是限制性的。也應當理解，本文中所描述的技術和結構不限於本文中所描述的具體示例，而是可以在其它實施例中而不脫離本公開的範圍的情況下實現。同樣地，雖然操作是在以特定順序描述於附圖中，但是這不應被理解為要求這樣的操作以所示的特定順序或依序執行，或者執行所有圖示的操作，以實現期望的結果。此外，所描述的不同的示例不是單個示例且來自一個示例的特徵可以包括在其他公開的示例內。因此，將理解的是，申請專利範圍並不限於本文中公開的實施例，而是將從上面提供的技術教示中理解，因為這些教示將使本領域中具有通常知識者所知悉。
100、120、140、200、300、400、510、540、570‧‧‧結構
102‧‧‧第一半導體層
104、124、144‧‧‧中間層
106‧‧‧第二半導體層
122、142、202、302、402、512、542、572、910、1010、1014‧‧‧矽層
126‧‧‧裝置晶圓
146、208、310、408、904、1008‧‧‧磷化銦層
204、304‧‧‧第一立方REO層
206、306‧‧‧第二立方REO層
210、212、312、314、316、410、412‧‧‧界面
308‧‧‧界面層
404‧‧‧第一RE-V 磷屬化物層
406‧‧‧第二RE-V 磷屬化物層
514、544、574‧‧‧稀土磷屬化物層
516、546、576‧‧‧第一區域
518、548、578‧‧‧第二區域
520、550、580‧‧‧半導體層
600、700‧‧‧圖式
604、702、804‧‧‧垂直軸
704、706、708、710‧‧‧點
602、802‧‧‧水平軸
606、608、610、612、614‧‧‧曲線
616、618、620‧‧‧水平線
622‧‧‧垂直線
806‧‧‧線
902、1006‧‧‧第一結構
906‧‧‧磷屬化物層
908、1004‧‧‧第二結構
912‧‧‧REO層
1002‧‧‧第三結構
1012‧‧‧立方REO層
本公開內容的上述部分以及其他特徵將結合附圖透過考慮下面的詳細描述而更顯而易見，其中：
第1圖描繪了根據本發明的說明性的實施，具有應力降低中間層的機械接合層結構；
第2圖描繪了根據本發明的說明性的實施，具有形成在機械接合的稀土族中間層和矽上的磷化銦之層結構；
第3圖描繪了根據本發明的說明性的實施，具有形成在絕緣及機械接合的中間層和矽上的磷化銦之層結構；
第4圖描繪了根據本發明的說明性的實施，具有形成在機械接合的導電稀土族中間層和矽上的磷化銦之層結構；
第5圖描繪了根據本發明的說明性的實施，具有形成在漸變的中間層和矽上的半導體層之層結構；
第6圖是根據本發明的說明性的實施，相對於半導體材料之稀土合金之磷屬化物家族的晶格常數圖；
第7圖描繪了根據本發明的說明性的實施，在兩種不同的稀土族和砷化物/氮化物的晶格間距不匹配值的表示圖；
第8圖描繪了根據本發明的說明性的實施，在ErN和ErAs之間相對於矽的晶格應變平衡的表示圖；
第9圖描繪了根據本發明的說明性的實施，在半導體層上形成用於機械接合的中間層的層結構之示例；以及
第10圖描繪了根據本發明的說明性的實施，在半導體層上形成的具有不同的溫度膨脹係數(CTE’s)的機械接合的中間層內應力減小的示意圖。
100、120、140‧‧‧結構
102‧‧‧第一半導體層
104、124、144‧‧‧中間層
106‧‧‧第二半導體層
122、142‧‧‧矽層
126‧‧‧裝置晶圓
146‧‧‧磷化銦層

Claims (15)

  1. 一種結構，其包含： 一第一層，包含V族半導體； 一第二層，包含至少一稀土族元素，其中該第二層之一第一部分係與該第一層晶格匹配或應變平衡；以及 一第三層，包含III-V族半導體，且其中該結構包含至少一接合界面。
  2. 如申請專利範圍第1項所述之結構，其中該第三層與該第二層之一第二部分包含至少一共用元素。
  3. 如申請專利範圍第1項或第2項所述之結構，其中該至少一接合界面在該第二層以及該第三層之間。
  4. 如申請專利範圍第1項至第3項中之任一項所述之結構，其中該第二層抵銷了該第一層和該第三層之間至少一部分的晶格不匹配。
  5. 如申請專利範圍第1項至第4項中之任一項所述之結構，其中該第一層是矽。
  6. 如申請專利範圍第1項至第5項中之任一項所述之結構，其中該第二層是導電的。
  7. 如申請專利範圍第1項至第6項中之任一項所述之結構，其中該第二層包含至少一稀土磷屬化物。
  8. 如申請專利範圍第1項至第7項中之任一項所述之結構，其中該第二層之一第一區域包含具有一第一比例之稀土族元素的一第一稀土磷屬化物合金；以及該第二層之一第二區域包含具有一第二比例之稀土族元素的該第一稀土磷屬化物合金。
  9. 如申請專利範圍第1項至第7項中之任一項所述之結構，其中該第二層之一第一區域包含具有一第一比例之V族元素的一第一稀土磷屬化物合金；以及該第二層之一第二區域包含具有一第二比例之V族元素的該第一稀土磷屬化物合金。
  10. 如申請專利範圍第1項至第7項中之任一項所述之結構，其中該第二層包含一多層結構，該多層結構具有至少兩個二元稀土磷屬化物。
  11. 如申請專利範圍第1項至第10項中之任一項所述之結構，其中該第二層的一第二部分包含GdAs。
  12. 如申請專利範圍第1項至第10項中之任一項所述之結構，其中該第二層的一第二部分包含ErP。
  13. 如申請專利範圍第1項至第5項中之任一項所述之結構，其中該第二層的一部分包含稀土氧化物。
  14. 如申請專利範圍第1項至第5項以及第11項中之任一項所述之結構，其中該第二層的該第二部分包含III族氧化物。
  15. 如申請專利範圍第1項至第5項、第11項以及第12項中之任一項所述之結構，其中該第二層的該第二部分包含RE-OP。
TW106118364A 2016-06-02 2017-06-02 用於機械性地層疊不同的半導體晶圓的稀土族中間層 TW201810542A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662344439P 2016-06-02 2016-06-02
US62/344,439 2016-06-02
US201662385744P 2016-09-09 2016-09-09
US62/385,744 2016-09-09

Publications (1)

Publication Number Publication Date
TW201810542A true TW201810542A (zh) 2018-03-16

Family

ID=59062105

Family Applications (3)

Application Number Title Priority Date Filing Date
TW106118355A TWI753915B (zh) 2016-06-02 2017-06-02 用於GaN基底應用的磷屬化物緩衝結構和裝置
TW106118363A TW201813010A (zh) 2016-06-02 2017-06-02 用於應變管理之稀土磷屬化物
TW106118364A TW201810542A (zh) 2016-06-02 2017-06-02 用於機械性地層疊不同的半導體晶圓的稀土族中間層

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW106118355A TWI753915B (zh) 2016-06-02 2017-06-02 用於GaN基底應用的磷屬化物緩衝結構和裝置
TW106118363A TW201813010A (zh) 2016-06-02 2017-06-02 用於應變管理之稀土磷屬化物

Country Status (6)

Country Link
US (3) US10332857B2 (zh)
EP (3) EP3488462A1 (zh)
JP (2) JP6937784B2 (zh)
CN (2) CN109478503A (zh)
TW (3) TWI753915B (zh)
WO (3) WO2017210622A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3718182A1 (en) * 2018-01-19 2020-10-07 IQE plc Re-based integrated photonic and electronic layered structures
US11757008B2 (en) 2018-02-15 2023-09-12 Iqe Plc Electronic device with 2-dimensional electron gas between polar-oriented rare-earth oxide layer grown over a semiconductor
CN110165555A (zh) * 2019-04-28 2019-08-23 西安理工大学 一种基于GexSi1-x可变晶格常数基体的红光半导体激光器
GB2612040A (en) 2021-10-19 2023-04-26 Iqe Plc Porous distributed Bragg reflector apparatuses, systems, and methods

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2646020B1 (fr) * 1989-04-13 1991-07-12 Lecorre Alain Materiau composite comportant une couche d'un compose iii-v et une couche de pnicture de terres rares, procede de fabrication et application
JP2000243947A (ja) * 1999-02-19 2000-09-08 Sharp Corp 窒化物系化合物半導体装置
US20040126993A1 (en) * 2002-12-30 2004-07-01 Chan Kevin K. Low temperature fusion bonding with high surface energy using a wet chemical treatment
GB2398672A (en) * 2003-02-19 2004-08-25 Qinetiq Ltd Group IIIA nitride buffer layers
US7655327B2 (en) * 2003-12-29 2010-02-02 Translucent, Inc. Composition comprising rare-earth dielectric
WO2005065357A2 (en) 2003-12-29 2005-07-21 Translucent, Inc. Rare earth-oxides, rare-earth-nitrides, rare earth-phosphides and ternary alloys with silicon
US7384481B2 (en) * 2003-12-29 2008-06-10 Translucent Photonics, Inc. Method of forming a rare-earth dielectric layer
KR100541111B1 (ko) * 2004-06-25 2006-01-11 삼성전기주식회사 다파장 반도체 레이저 제조방법
JP2006080379A (ja) * 2004-09-10 2006-03-23 Sharp Corp 異種結晶多層構造体ならびに異種結晶多層構造体を含む金属ベーストランジスタ、面発光レーザ、磁気抵抗膜および共鳴トンネルダイオード
EP1975988B1 (en) * 2007-03-28 2015-02-25 Siltronic AG Multilayered semiconductor wafer and process for its production
US8542437B1 (en) * 2010-03-09 2013-09-24 Translucent, Inc. Earth abundant photonic structures
CN102157654B (zh) * 2011-03-30 2013-09-25 重庆大学 基于双面凹孔衬底及组分渐变缓冲层的倒装led芯片
US8636844B1 (en) * 2012-07-06 2014-01-28 Translucent, Inc. Oxygen engineered single-crystal REO template
US9431526B2 (en) * 2013-02-22 2016-08-30 Translucent, Inc. Heterostructure with carrier concentration enhanced by single crystal REO induced strains
US8748900B1 (en) * 2013-03-27 2014-06-10 Translucent, Inc. Re-silicide gate electrode for III-N device on Si substrate
US9236249B2 (en) * 2013-07-11 2016-01-12 Translucent, Inc. III-N material grown on REN epitaxial buffer on Si substrate
CN103367577B (zh) * 2013-07-25 2016-02-03 圆融光电科技有限公司 一种高亮度GaN基发光二极管外延片及其制备方法
US8796121B1 (en) * 2013-11-19 2014-08-05 Translucent, Inc. Stress mitigating amorphous SiO2 interlayer
WO2015102830A1 (en) * 2013-12-30 2015-07-09 Dow Global Technologies Llc Processes for using flux agents to form polycrystalline group iii-group v compounds from single source organometallic precursors
US9139934B2 (en) * 2014-01-23 2015-09-22 Translucent, Inc. REN semiconductor layer epitaxially grown on REAIN/REO buffer on Si substrate
US9460917B2 (en) 2014-02-12 2016-10-04 Translucent, Inc. Method of growing III-N semiconductor layer on Si substrate
KR102296108B1 (ko) 2014-04-02 2021-09-02 사이먼 에드워드 그랜빌 희토류 나이트라이드를 포함하는 자성체 및 장치
US9142406B1 (en) * 2014-05-02 2015-09-22 Translucent, Inc. III-N material grown on ErAlN buffer on Si substrate
CN104253184A (zh) * 2014-09-24 2014-12-31 山西飞虹微纳米光电科技有限公司 一种带有渐变式dbr层的蓝光led外延结构
WO2017083150A1 (en) * 2015-11-13 2017-05-18 IQE, plc Layer structures for rf filters fabricated using rare earth oxides and epitaxial aluminum nitride

Also Published As

Publication number Publication date
JP2019522359A (ja) 2019-08-08
JP2019522358A (ja) 2019-08-08
US10615141B2 (en) 2020-04-07
EP3465744A1 (en) 2019-04-10
WO2017210597A1 (en) 2017-12-07
TW201816947A (zh) 2018-05-01
CN109478504A (zh) 2019-03-15
JP6937784B2 (ja) 2021-09-22
WO2017210629A1 (en) 2017-12-07
EP3465743A1 (en) 2019-04-10
US20170353002A1 (en) 2017-12-07
TWI753915B (zh) 2022-02-01
TW201813010A (zh) 2018-04-01
CN109478503A (zh) 2019-03-15
US20190139761A1 (en) 2019-05-09
EP3488462A1 (en) 2019-05-29
US10332857B2 (en) 2019-06-25
JP6937783B2 (ja) 2021-09-22
WO2017210622A1 (en) 2017-12-07
CN109478504B (zh) 2023-08-29
US20180012858A1 (en) 2018-01-11

Similar Documents

Publication Publication Date Title
TWI725143B (zh) 用於磊晶iii-v層之緩衝的磊晶金屬氧化物之層結構
US20170170283A1 (en) Iii-nitride structures grown on silicon substrates with increased compressive stress
US9437688B2 (en) High-quality GaN high-voltage HFETs on silicon
CN104518062B (zh) 制造半导体发光器件的方法
TW201810542A (zh) 用於機械性地層疊不同的半導體晶圓的稀土族中間層
TWI822908B (zh) 半導體結構中iii-n到稀土的過渡層
TW201802884A (zh) 經由單晶稀土族氮化物及稀土族氧化物緩衝層磊晶形成於矽上之第iii族半導體
TW202104682A (zh) 一種用於穩定晶格的磷屬化物奈米複合結構
TW202004836A (zh) 具有成長於半導體上的稀土氧化物極性配向層之間的二維電子氣的電子裝置
TW201807269A (zh) 具有化學障壁之基板上磊晶成長之結構
EP3387668A1 (en) Iii-nitride structures grown silicon substrates with increased compressive stress