CN109478503A - 用于GaN基底应用的磷属元素化物缓冲结构和器件 - Google Patents

用于GaN基底应用的磷属元素化物缓冲结构和器件 Download PDF

Info

Publication number
CN109478503A
CN109478503A CN201780034340.8A CN201780034340A CN109478503A CN 109478503 A CN109478503 A CN 109478503A CN 201780034340 A CN201780034340 A CN 201780034340A CN 109478503 A CN109478503 A CN 109478503A
Authority
CN
China
Prior art keywords
layer
rare earth
lattice constant
iii
pnictide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780034340.8A
Other languages
English (en)
Inventor
安德鲁·克拉克
吕蒂斯·达吉斯
迈克尔·莱比
罗德尼·佩尔策尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IQE PLC
Original Assignee
IQE PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IQE PLC filed Critical IQE PLC
Publication of CN109478503A publication Critical patent/CN109478503A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/09—Processes or apparatus for excitation, e.g. pumping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/14—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range characterised by the material used as the active medium
    • H01S3/16—Solid materials
    • H01S3/1601—Solid materials characterised by an active (lasing) ion
    • H01S3/1603—Solid materials characterised by an active (lasing) ion rare earth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/14—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range characterised by the material used as the active medium
    • H01S3/16—Solid materials
    • H01S3/1601—Solid materials characterised by an active (lasing) ion
    • H01S3/1603—Solid materials characterised by an active (lasing) ion rare earth
    • H01S3/1605—Solid materials characterised by an active (lasing) ion rare earth terbium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/14—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range characterised by the material used as the active medium
    • H01S3/16—Solid materials
    • H01S3/1601—Solid materials characterised by an active (lasing) ion
    • H01S3/1603—Solid materials characterised by an active (lasing) ion rare earth
    • H01S3/1611—Solid materials characterised by an active (lasing) ion rare earth neodymium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/14—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range characterised by the material used as the active medium
    • H01S3/16—Solid materials
    • H01S3/1628—Solid materials characterised by a semiconducting matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/14—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range characterised by the material used as the active medium
    • H01S3/16—Solid materials
    • H01S3/163—Solid materials characterised by a crystal matrix
    • H01S3/1655—Solid materials characterised by a crystal matrix silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/3027—IV compounds
    • H01S5/3031—Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29193—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/291 - H01L2224/29191, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01064—Gadolinium [Gd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0505—Lanthanides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/051—Phosphides composed of metals from groups of the periodic table
    • H01L2924/0525—Lanthanides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0545—Lanthanides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10335—Indium phosphide [InP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

一种结构可包括具有第一晶格常数的III‑N层、在III‑N层上外延生长的具有第二晶格常数的第一稀土磷属元素化物层、在所述第一稀土磷属元素化物层上外延生长的具有第三晶格常数的第二稀土磷属元素化物层和在所述第二稀土磷属元素化物层上外延生长的具有第四晶格常数的半导体层。第一晶格常数和第二晶格常数之间的第一差异以及第三晶格常数和第四晶格常数之间的第二差异小于百分之一。

Description

用于GaN基底应用的磷属元素化物缓冲结构和器件
对于相关申请的交叉引用
本申请要求2016年6月2日提交的美国临时申请序列号62/344,439和2016年9月9日提交的美国临时申请序列号62/385,744的优先权，其中的每件美国临时申请都通过引用以整体并入本文。
背景技术
外延、外延生长和外延沉积是指在晶体衬底上生长或沉积结晶层。结晶层称为外延层。晶体衬底用作模板并确定结晶层的取向和晶格常数。在一些示例中，结晶层可以是晶格匹配的或晶格重合的。晶格匹配的晶体层可以具有与晶体衬底的顶部表面相同或非常相似的晶格常数。晶格匹配层在半导体材料之间是有利的，因为它们允许在材料中形成带隙变化区域而不引入晶体结构的变化。这允许构造诸如发光二极管、晶体管和射频滤波器的器件。
磷属元素化物是由稀土和V族元素如N、As或P形成的合金的名称。磷属元素化物在缓冲层中的先前使用包括在ScN缓冲层上生长的GaN，因为在这两种氮化物合金之间存在相对小的晶格失配。另一个先前报道的示例是由于其半金属行为而在基于GaAs的器件结构(例如，太阳能电池)中使用ErAs作为隧道结。半金属特性是大多数磷属元素化物合金共有的属性。已经研究了基于稀土和氮组合(RE+N)的其他磷属元素化物，例如GdN，并报道了它们的铁磁性质。这些示例中的每一个在其对所述特定特征的使用方面都非常有限。
发明内容
本文描述了用于使用基于稀土的磷属元素化物合金在III-N基底和第二半导体材料之间生长缓冲层的系统和方法。本文描述的系统和方法还包括在磷属元素化物缓冲层内放置隔离层以将第二半导体材料与下面的III-N基底电隔离。
本文所述的系统和方法可包括具有第一晶格常数的III-N层、在III-N层上外延生长的具有第二晶格常数的第一稀土磷属元素化物层、在第一稀土磷属元素化物层上外延生长的具有第三晶格常数的第二稀土磷属元素化物层和在第二稀土磷属元素化物层上外延生长的具有第四晶格常数的半导体层。第一晶格常数和第二晶格常数之间的第一差异以及第三晶格常数和第四晶格常数之间的第二差异可小于百分之一。
第一稀土磷属元素化物层可包括含Sc和稀土元素的合金，其中所述合金由ScxRE1-xN表示，其中x大于0且小于或等于1。
在一些示例中，III-N层可以是在GaN衬底、Si衬底、SiC衬底和蓝宝石衬底中的一种上外延生长的器件的一部分。III-N层可包括GaN材料。III-N层可包括Al、Ga和In中的一种或多种。
第二稀土磷属元素化物层可包含至少两种稀土磷属元素化物层。每种稀土磷属元素化物层可以具有不同的固定晶格常数。
该结构还可包括在第一稀土磷属元素化物层和第二稀土磷属元素化物层之间的第三稀土磷属元素化物层。第三稀土磷属元素化物层可具有第五晶格常数，其在第三稀土磷属元素化物层的厚度上变化。此外，第三稀土磷属元素化物层可具有与第一稀土磷属元素化物层相邻的第一表面和与第二稀土磷属元素化物层相邻的第二表面。可以对第五晶格常数进行分级以在第一表面处匹配第一晶格常数并在第二表面处匹配第二晶格常数。
在一个实施方式中，III-N层可包含GaN；第一稀土磷属元素化物层可包含ScN；第二稀土磷属元素化物层可包括含有Sc、稀土元素和N的第一合金；第三稀土磷属元素化物层可包括含有所述稀土元素、N和As的第二合金，并且半导体层可包含GaAs。
在一个实施方式中，III-N层可包含GaN；第一稀土磷属元素化物层可包含ScN；第二稀土磷属元素化物层可包括含有Sc、稀土元素和N的第一合金；第三稀土磷属元素化物层可包括含有所述稀土元素、N和P的第二合金；半导体层可以包括Si。
在一个实施方式中，III-N层可包含GaN；第一稀土磷属元素化物层可包含ScN；第二稀土磷属元素化物层可包括含有Sc、稀土元素和N的第一合金；第三稀土磷属元素化物层可包括含有所述稀土元素、N和As的第二合金；半导体层可以包括InP。
这些实施方式还可包括第三稀土磷属元素化物层内的隔离层。这些实施方式还可以进一步包括连接到第三稀土磷属元素化物层的第一电触点，并且第二电触点可以连接到第二稀土磷属元素化物层。
III-N层可以是晶体管的一部分。
III-N层可以是二极管的一部分。
III-N层可以是射频滤波器的一部分。
附图说明
结合附图考虑以下详细描述，本公开的上述和其他特征将更加明显，在附图中：
图1描绘了根据说明性实施方式的磷属元素化物合金图，其示出了具有各种V族物质和稀土元素的磷属元素化物的晶格常数；
图2描绘了根据说明性实施方式的包括具有两种稀土磷属元素化物的磷属元素化物缓冲区的层图；
图3描绘了根据说明性实施方式的包括具有三种稀土磷属元素化物的磷属元素化物缓冲区的层图；
图4描绘了根据说明性实施方式的包括GaN和GaAs层的层图；
图5描绘了根据说明性实施方式的包括GaN和Si层的层图；
图6描绘了根据说明性实施方式的包括GaN和InP层的层图；
图7描绘了根据说明性实施方式的包括具有三种稀土磷属元素化物和隔离层的磷属元素化物缓冲区的层图；
图8描绘了根据说明性实施方式的包括电触点的层图；以及
图9描绘了根据说明性实施方式的包括具有梯度的磷属元素化物缓冲区的层图。
具体实施方式
在以下描述中，出于解释的目的阐述了许多细节。然而，本领域普通技术人员将认识到，可以在不使用这些具体细节的情况下实践本文描述的实施方式。在其他情况下，以框图形式示出了公知的结构和器件，使得描述不会被不必要的细节所遮掩。
本文所述的系统和方法提供包含在位于III-N基底和第二半导体材料之间的缓冲层中的基于稀土的磷属元素化物合金。本文描述的系统和方法的一个目的是使用磷属元素化物缓冲区(PBR)在单个工艺步骤中外延地连接两个器件结构。利用PBR的正确设计，所述两个器件结构可以由不同的III-V半导体构成，包括连接III-N和GaAs、III-N和InP、III-N和硅或其他这样的组合。PBR本身还可以通过为第一器件提供前接触材料并且为第一器件提供前接触材料和为第二器件提供后接触材料来为最终器件结构添加功能。将基于稀土的磷属元素化物合金包括在位于氮化物基半导体和其他类型半导体之间的缓冲层中是非常有利的。
对于本文所述的任何示例和实施方式，III-N材料层通常在本文中示为GaN，可以是第一器件的一部分。该第一器件可包括例如晶体管、二极管、发光二极管(LED)、Al(In)GaN LED、Al(In)GaN场效应晶体管(FET)、射频(RF)滤波器或任何其他合适的半导体器件。在一个示例中，III-N层是第一器件的最后一层。然后在III-N层上外延生长PBR。对于本文所述的任何示例，第二器件的第一层衬底可以是由半导体材料层制成的衬底，所述半导体材料例如是硅、SiC蓝宝石、GaN或任何其他合适的衬底材料。
图1是示出磷属元素化物合金的典型代表的图表100。本公开的系统和方法不限于二元构造，并且可以包括两个、三个、四个、五个或任何合适数量的元件。然而，为简单起见，图1中仅示出了二元构造。磷属元素化物合金可以例如包括两种稀土元素如Sc-Er或Gd-Nd或两种V族元素如N-P或P-As。本文使用的磷属元素化物合金的一般形式是：(Re11-xRe2x)V或Re(V11-yV2y)，其中Re表示稀土元素，并且V表示V族元素。
在图表100中，横轴表示以原子序数递增顺序的稀土元素，并且纵轴表示晶格常数，这里可以将其称为晶格参数或晶格间距。示出根据磷属元素化物合金中包含的V族物质分组的稀土合金。曲线102表示Re-N合金的晶格常数如何随着合金中的稀土元素的变化而变化。如图表100所示，Re-N化合物的晶格常数通常随着合金中稀土元素的原子序数增加而增加。例如，ScN具有比GdN(在多边形112的右下角处示出)更低的晶格常数(在多边形112的左下角处示出)，两者都在曲线102上。类似地，曲线104表示Re-P合金的晶格常数如何随着合金中稀土元素的变化而变化，曲线106表示Re-As合金的晶格常数如何随着合金中稀土元素的变化而变化，曲线108表示Re-Sb合金的晶格常数如何随着合金中稀土元素的变化而变化，并且曲线110表示Re-Bi合金的晶格常数如何随着合金中稀土元素的变化而变化。
本公开的系统和方法使用或并入混合的磷属元素化物缓冲层以桥接III-N材料(例如GaN，其晶格常数显示为水平线120)与第二半导体材料如GaAs(其晶格常数显示为水平线116)、InP(水平线114)或硅(水平线118)之间的晶格失配。在图1所示的示例中，由水平线120与水平线114、116和118之间的晶格常数坐标的差异表示晶格失配。当GaN是III-N材料时，可以将与GaN相邻的第一外延材料选择为ScN，其根据图表100基本上与GaN晶格匹配。图表100是磷属元素化物合金图，其允许确定或设计用于晶格匹配的正确晶格常数。多边形112示出了使用该磷属元素化物合金图确定正确晶格常数的具体示例。在该示例中，InP(多边形112的右上角)被并入在一个器件中，并且GaN(多边形112的左下角)被并入在另一个器件中。连接这两种半导体材料的PBR可包括由2种稀土和2种V族材料构成的四元磷属元素化物合金。这种合金可以用通式(RE11-xRE2x)(V11-yV2y)表示。多边形112的右上角表示InP晶格常数114和Re-As曲线106的交点。该交点表示GdAs的晶格常数与InP的晶格常数相同或几乎相同。因为GdAs和InP具有相似的晶格常数，所以它们被认为是晶格匹配的。与两种非晶格匹配的材料相比，当GdAs在InP上外延生长时，缺陷的可能性和缺陷的数量或浓度更低。关于图9描述了这种结构的具体示例，并且其仅作为说明性示例被提供。通常，应理解本公开还可以使用三元或四元合金。
本文描述的系统和方法的一个目的是使用磷属元素化物缓冲区(PBR)在单个工艺步骤中外延连接两个器件结构。如本文所使用的，堆叠是指通过构建和连接器件结构的技术在另一层上沉积的一系列材料。图2和3示出了包括PBR的示例性堆叠。在这些堆叠中，PBR(由至少两种稀土磷属元素化物构成)连接III-N层和半导体层。图4-6示出了在III-N层(显示为GaN)上具有三种稀土磷属元素化物的堆叠的示例性实施方式。图7示出了包括PBR内的隔离层的示例堆叠。图8示出了具有电触点的器件中的示例堆叠。图9示出了具有通过PBR连接到半导体(InP)的III-N层(GaN)的堆叠。在该堆叠中，PBR包括稀土磷属元素化物层，其中层的元素组成之一沿梯度变化。图4和9包括与图1中的多边形112类似的多边形，所述多边形描绘了在它们的相应堆叠中的稀土磷属元素化物、III-N材料和半导体的晶格常数之间的关系。
图2是示出包括PBR的示例堆叠200的简化层图。堆叠200的基底是具有第一晶格常数的III-N层202。第一稀土磷属元素化物层204在III-N层202上外延生长，并具有与第一晶格常数略微不同的第二晶格常数。第一晶格常数和第二晶格常数之间的绝对差值小，但是大于0并且通常低于某个阈值，例如4％、3％、2％、1％、0.5％或任何其他合适的量。两个晶格常数之间的这种差异构成在III-N层和第一稀土磷属元素化物层之间的晶格匹配。
第二稀土磷属元素化物层206在第一稀土磷属元素化物层204上外延生长。第二稀土磷属元素化物层206具有不同于第一和第二晶格常数的第三晶格常数。半导体层208在第二稀土磷属元素化物层206上外延生长。半导体层208具有不同于第一、第二和第三晶格常数的第四晶格常数。在一个实施方式中，第二晶格常数和第三晶格常数之间的绝对差值小，但是大于0并且通常低于某个阈值，例如4％、3％、2％、1％、0.5％或任何其他合适的量。在一个实施方式中，第三晶格常数在整个层的厚度上分级，使得组分变化并使第三晶格常数从第一晶格常数变化到第四晶格常数。因此，在简化层图200中示出的这种堆叠中使用的稀土磷属元素化物的选择可以基于材料之间在晶格常数上的差异。
图3描绘了包括具有三个稀土磷属元素化物层的PBR的堆叠300的图。堆叠300类似于图2中所示的堆叠200，但是在第一稀土磷属元素化物层304和第二稀土磷属元素化物层306之间包括第三稀土磷属元素化物层310。堆叠300的基底是具有第一晶格常数的III-N层302。第一稀土磷属元素化物层304在III-N层上外延生长，并具有与第一晶格常数不同的第二晶格常数。层302类似于层202；层304类似于层204；层306类似于层208；层308类似于层208；并且图2中的层202、204、206和208的描述适用于图3中的层302、304、306、308。
第三稀土磷属元素化物层310在第一稀土磷属元素化物层304上外延生长。第三稀土磷属元素化物层306具有在第三稀土磷属元素化物层的厚度上变化的第五晶格常数。第三稀土磷属元素化物层310具有与第一稀土磷属元素化物层304相邻的第一表面(在图3中描绘为底表面)和与第二稀土磷属元素化物层306相邻的第二表面(在图3中描绘为顶表面)。在一个示例中，第五晶格常数在层310的整个厚度上分级，使得组分变化并使第五晶格常数从第一晶格常数(在第一表面处)变化到第二个晶格常数(在第二个表面处)。或者，第五晶格常数可以在第三稀土磷属元素化物层的整个厚度上固定，并且与第一、第二、第三或第四晶格常数相同或不同。
在一个实施方式中，III-N层302包括GaN；第一稀土磷属元素化物层304包含ScN；第三稀土磷属元素化物层310包括含有Sc、稀土元素和N的第一合金；第二稀土磷属元素化物层306包括含有所述稀土材料、N和As的第二合金；并且，半导体层308包括GaAs。
图4描绘了根据本公开的说明性实施方式的三个层图434、436和438，各自包括GaN层和ScN层。层图436和438各自包括GaAs层，而层图434示出了类似于图1的多边形112的、工程化用于桥接GaN和GaAs之间的晶格失配的PBR缓冲层设计的示意图。多边形440可用于导航磷属元素化物合金图(例如，图1中所示的图)以确定晶格匹配的合金，但是多边形440桥接GaN和GaAs而不是如图1中的多边形112中所示的GaN和InP之间的晶格失配。在一个示例中，因为ScN与GaN晶格匹配，所以首先在GaN层422上外延生长ScN的层424。将ScN转变(由箭头426表示)为ScAs。因为ErAs与GaAs晶格匹配，所以然后将ScAs转换(由箭头428表示)为ErAs。在一个示例中，ScN被转换(由箭头430表示)为ErN。ErN被转换(由箭头432表示)为ErAs。
层图436和438表示可以根据示意图434构造的示例堆叠。在一个示例中，层图436示出了用于GaAs半导体材料408(顶层)和GaN半导体材料402(底层)的利用三元合金的两部分缓冲层。在该示例中，III-N层是GaN半导体材料402，第一稀土磷属元素化物层是ScN404，第三稀土磷属元素化物层是Sc1-xErxN 410，第二稀土磷属元素化物层是ErN1-yAsy 406，并且半导体层是GaAS半导体材料408。
值x和y用于确定层内各个元素的比例量。变量x的范围为从底面的大约0到顶面的大约1。在一些实施方式中，值x和y分别沿着层410和层406的厚度变化，从而沿着层的厚度产生组成等级。在第三稀土磷属元素化物410和第一稀土磷属元素化物ScN之间的交叉处，x的值为0或接近0，此时第三稀土磷属元素化物层410完全或几乎完全由ScN组成。随着Sc1- xErxN层410生长并接近层406，x沿箭头430增加。随着x增加，Sc1-xErxN层410中的Sc量减少，而Er的量成比例增加。在层410的整个厚度中，x具有0和1之间的值，产生含有Sc、Er和N的磷属元素化物合金。在第三稀土磷属元素化物层410和第二稀土磷属元素化物层406的交叉处，x的值是1或接近1，此处第三稀土磷属元素化物层410完全或几乎完全由ErN组成。
变量y的范围是从底表面处的大约0到顶表面处的大约1。在第三稀土磷属元素化物层410和第二稀土磷属元素化物层406之间的交叉处，y的值为0或接近0，此时第二稀土磷属元素化物层完全或几乎完全由ErN组成。在层406和Sc1-xErxN 410之间的交叉处，层ErN1- yAsy 406和Sc1-xErxN 410是晶格匹配的，因为它们都完全或几乎完全由ErN组成。随着ErN1- yAsy层406生长并接近层GaAs层408，y沿箭头432增加。随着y增加，ErN1-yAsy层406中的N量减少，而As的量成比例增加。在层406的整个厚度中，y占据0和1之间的值，产生含有Er、N和As的磷属元素化物合金。在第二稀土元素406和半导体层GaAs 408之间的交叉处，y的值为1或接近1，此处第三稀土元素层410完全或几乎完全由ErAs组成。ErAs和GaAs是晶格匹配的，如图1所示。因此，在层ErN1-yAsy 406和GaAs层408之间的交叉处，层ErN1-yAsy 406和GaAs 408是晶格匹配的。通过提供从GaN层436到GaAs层408的晶格常数的过渡，稀土磷属元素化物层(404、406、410)允许外延生长具有最小的缺陷的GaAs层408。
层图438描绘了实现桥接GaN和GaAs的晶格匹配的PBR的另一种方式。在层图438中，三部分缓冲层利用三元合金来桥接上方的GaAs半导体材料418和下方的GaN半导体材料412。在该示例中，III-N层是GaN半导体材料412，第一稀土磷属元素化物层是ScN 414，第三稀土磷属元素化物层是ScEr1-xAsx 420，第二稀土磷属元素化物层是Sc1-yEryAs 416，并且半导体层是GaAs半导体材料418。
类似于层图436的层406和410，稀土磷属元素化物层Sc1-yEryAs 416和ScN1-xAsx420沿其厚度按组成分级。变量x的范围是从底表面处的大约0到顶表面处的大约1。变量y的范围是从底表面处的大约0到顶表面处的大约1。在该示例中，x沿箭头426增加，而y沿箭头428增加。在层Sc1-xErxN 416和ScN1-xAsx 420之间的交叉处，层416和420是晶格匹配的，因为它们完全或几乎完全由ScAs组成。y的值沿箭头428增加，直到Sc1-yEryAs层416完全或几乎完全由ErAs组成。ErAs和GaAs是晶格匹配的，如图1所示。因此，在层ErN1-yAsy 416和GaAs层418之间的交叉处，层ErN1-yAsy 416和GaAs 418是晶格匹配的。通过提供从GaN层412到GaAs层418的晶格常数的过渡，稀土磷属元素化物层(414、416、420)允许外延生长具有最小的缺陷的GaAs层418。
在一个实施方式中，III-N层包含GaN；第一稀土磷属元素化物层包含ScN；第二稀土磷属元素化物层包括含有Sc、稀土材料和N的第一合金；第三稀土磷属元素化物层包括含有所述稀土材料、N和P的第二合金，并且半导体层包含Si。图5描绘了根据说明性实施方式的该实施方式的层图500。层图500描绘了用于GaN和Si之间的导电缓冲层的利用三元合金的两部分PBR缓冲层。在该示例中，III-N层是GaN半导体材料502，第一稀土磷属元素化物层是ScN 504，第三稀土磷属元素化物层是Sc1-xErxN 510，第二稀土磷属元素化物层是ErN1-yPy506，并且半导体层是Si半导体材料508。
类似于图4中描述的结构，可以通过PBR缓冲层桥接GaN和硅之间的晶格失配。类似于多边形440的多边形可用于导航磷属元素化物合金图，例如图1中所示的图，以通过桥接GaN和硅而不是GaN和GaAs(如图4中的多边形440所示)之间的晶格失配来确定晶格匹配的合金。在该示例中，下层是GaN半导体材料502，上一层是ScN 504，第三层是Sc1-xErxN 510，第四层是ErN1-yPy 506，并且最后一层是硅半导体材料508。在这个例子中，通过增加Sc1- xErxN层510中的值x，ScN逐渐转变为ErN。变量x的范围是从底表面处的约0到顶表面处的约1。通过增加ErN1-yPy层506中的值y，ErN逐渐转变为ErP。变量y的范围是从底表面的约0到顶表面的约1。因为ErP和Si是晶格匹配的，所以在ErN1-yPy层506和Si层508之间的交叉处，层ErN1-yPy层506和Si 508是晶格匹配的。
在一个示例中，第一层是GaN半导体材料，第二层是ScN，第三层是ScPxN1-x，第四层是Sc1-yEryP，并且最后一层是硅半导体材料。在该示例中，因为ScN与GaN晶格匹配，所以在第一GaN层上外延生长ScN的第二层。通过增加包括ScPxN1-x的第三层中的值x，ScN转变为ScP。然后通过增加层Sc1-yEryP中的值y，将ScP转变到第四层中的ErP。变量x和y各自范围在0和1之间，包括0和1。
在一个示例中，将使用四元合金的两部分缓冲层用于桥接GaN和硅之间的晶格失配。在该示例中，下层是GaN半导体材料，上一层是ScN，第三层是Sc1-xErxN1-yPy，并且最后一层是硅半导体材料。同样，在该示例中，x和y的范围在0和1之间，包括0和1。在该示例的扩展中，第四层是隔离层，并且第五层是Sc1-xErxN1-yPy。这些第四和第五层在ScN层上和硅层下外延生长。在该示例中，通过第四层电隔离下方的GaN材料和上方的硅材料。隔离层可以是例如绝缘材料或结晶稀土氧化物(cREO)。
图6描绘了本文描述的系统和方法的实施方式的层图600，其中III-N层包含GaN；第一稀土磷属元素化物层包含ScN；第二稀土磷属元素化物层包括含有Sc、稀土材料和N的第一合金；第三稀土磷属元素化物层包括含有所述稀土材料、N和As的第二合金，并且半导体层包含InP。在层图600中，示出了用于GaN和InP之间的导电缓冲层的利用三元合金的两部分PBR缓冲层。在该示例中，III-N层602由GaN制成，第一稀土磷属元素化物层604由ScN制成，第三稀土磷属元素化物层610由Sc1-xGdxN制成，第二稀土磷属元素化物层606由GdN1-yPy制成，并且半导体层是InP半导体材料608。
类似于图4中描述的结构，PBR缓冲层设计可用于桥接GaN和InP之间的晶格失配。类似于多边形440的多边形可用于导航磷属元素化物合金图，例如图1中所示的图，以通过桥接GaN和InP而不是GaN和GaAs(如图4中的多边形440所示)之间的晶格失配来确定晶格匹配的合金。在该示例中，下层是GaN半导体材料602，第二层是ScN 604，第三层是Sc1-xGdxN610，第四层是GdN1-yAsy 606并且顶层是InP半导体材料608。在该示例中，通过增加Sc1-xGdxN层610中的值x，ScN逐渐转变为GdN。变量x的范围是从底表面处的约0到顶表面处的约1。通过增加GdN1-yAsy层606中的值y，GdN逐渐转变为GdAs。变量y的范围是从底部表面处的约0到顶部表面处的约1。因为GdAs和InP是晶格匹配的，所以在GdN1-yAsy层606和InP层608之间的交叉处，层GdN1-yAsy 606和InP 608是晶格匹配的。
在一个示例中，将使用四元合金的两部分缓冲层用于桥接GaN和InP之间的晶格失配。在该示例中，下层是GaN半导体材料，上一层是ScN，第三层是Sc1-xGdxN1-yAsy，并且最后一层是InP半导体材料。
在一个示例中，第四层是隔离层，并且第五层是Sc1-xGdxN1-yAsy。这些第四和第五层在ScN层上外延生长并位于硅层下面。在该示例中，通过隔离层电隔离下方的GaN材料和上方的InP材料。如本文所用，如果两种材料之间的漏电流小于1mA，则认为两种材料是电隔离的。因此，在该示例中，下方的GaN材料和上方的InP材料之间的漏电流小于1mA。
图7描绘了层图700，其示出了包括含有三种稀土磷属元素化物和隔离层的磷属元素化物缓冲区的堆叠。堆叠700包含与图3中所示的层图300的相似性，并且在第三稀土磷属元素化物层内加入隔离层。堆叠700的基底是具有第一晶格常数的III-N层702。第一稀土磷属元素化物层704在III-N层702上外延生长。该第一稀土磷属元素化物层704具有不同于第一晶格常数的第二晶格常数。第一晶格常数和第二晶格常数之间的差异可以是例如小于百分之一、小于百分之一的一半或在一半和百分之一之间。这种差异可以构成III-N层和第一稀土磷属元素化物层之间的晶格匹配。
第二稀土磷属元素化物层706在顶部第三稀土磷属元素化物层714上外延生长。第二稀土磷属元素化物706具有不同于第一和第二晶格常数的第三晶格常数。半导体层708在第二稀土磷属元素化物层上外延生长。在一个实施方式中，半导体具有不同于第一、第二和第三晶格常数的第四晶格常数。在一个实施方式中，第二晶格常数和第三晶格常数之间的差异例如小于百分之二、小于百分之一、小于百分之一的一半、在一半和百分之一之间或任何其它合适的量。在一个实施方式中，第三晶格常数可以例如被分级以在下表面处匹配第一晶格常数并且在上表面处匹配第四晶格常数。因此，在简化层图700中示出的这种结构中使用的稀土磷属元素化物的选择可以基于材料之间的晶格常数的差异。
底部第三稀土磷属元素化物层710在第一稀土磷属元素化物层704上外延生长。底部第三稀土磷属元素化物层710具有在第三稀土磷属元素化物层的厚度上变化的第五晶格常数。底部第三稀土磷属元素化物层具有与第一稀土磷属元素化物层相邻的第一表面和与隔离层712相邻的第二表面。第五晶格常数可以例如被分级以在第一表面处匹配第一晶格常数并在第二表面处匹配第二晶格常数。或者，第五晶格常数可以例如始终相同，并且与第一、第二、第三或第四晶格常数相同或不同。
隔离层712具有与底部第三稀土磷属元素化物层710相邻的第一表面和与顶部第三稀土磷属元素化物层714相邻的第二表面。上方的半导体708和下方的III-N材料702被插入其间的隔离层712电隔离。隔离层712可以是例如绝缘材料或电介质，例如cREO层。
在一个实施方式中，隔离层包含在PBR中并且定位在III-N层附近并与之接触。在该实施方式中，隔离层用作第一器件的栅极电介质，并且栅极接触/端子连接到下表面附近的PBR，因此PBR的下部分或下层用作第一器件的栅极。例如，底部III-N层是第一器件的一部分。诸如cREO的隔离层在III-N层上外延生长。一系列稀土磷属元素化物层(例如，图3中的层304、310、306)在隔离层上方外延生长。在该示例中，底部隔离层和一系列稀土磷属元素化物层包含在PBR中。作为第二器件的一部分的半导体层在PBR的最上层上外延生长。第一电触点连接到底部III-N层。第二电触点连接到PBR的最上层(例如，图3中的第二稀土磷属元素化物层306)。第三电触点连接到PBR的下层之一(例如，图3中的第一稀土磷属元素化物层304或第三稀土磷属元素化物层310)。由于大多数磷属元素化物合金是半金属性的，因此整体PBR可能是导电的。因此，为了将半导体材料(其可以是第二器件的一部分)与III-N层(其可以是第一器件的一部分)隔离，将隔离层插入PBR的上部分或上层和半导体材料(例如下面关于图8所描述的)的下表面之间的PBR中。这些示例中的任何一个或两个都可以被并入在最终结构中。还要注意，通过插入的隔离层的正确设计，以及隔离层顶部和底部的相邻PBR，这些层本身将作为谐振隧道二极管，从而为整个外延结构增加功能。
图8描绘了根据说明性实施方式的包括电触点的层图800。电触点用于在设备之间进行连接和通信。结构800包含与图7的层图700的相似性，并且添加了两个触点816、818。层802类似于层702；层804类似于层704；层806类似于层706；层808类似于层708；层810类似于层710；层812类似于层712；层814类似于层714；并且图7中的层702、704、706、708、710、712和714的描述适用于图8中的层802、804、806、808、810、812和814。
第一电触点816连接到底部第三稀土磷属元素化物层810。第二电触点818连接到第二稀土磷属元素化物层806。以这种方式，除了隔离层之外还包括第一、第二、底部第三和顶部第三稀土磷属元素化物层的PBR可以例如通过下述方式来向由层图800表示的器件结构增加功能：为内置在III-N层802中的第一器件提供前接触材料816，和为内置在III-N层802中的第一器件提供前接触材料808并且为内置在半导体层808中的第二器件提供后接触材料。隔离层812电隔离半导体808和III-N层802。
图9描绘了根据说明性实施方式的包括具有梯度的磷属元素化物缓冲区的层图。示意图902，类似于图4中的示意性表示434，示出了用于桥接GaN和InP之间的晶格失配的PBR缓冲层设计。多边形918可用于导航磷属元素化物合金图(例如，图1中所示的图)以确定晶格匹配的合金。多边形918桥接GaN和GdAs而不是如图4中的多边形440中所示的GaN和GaAs之间的晶格失配。因为ScN与GaN晶格匹配，所以首先在GaN层924上外延生长ScN层926。将ScN转变(由箭头922表示)到GdAs，其与InP晶格匹配。
层图904示出了用于上方的InP半导体材料912和下方的GaN半导体材料906的利用四元合金的两部分缓冲层。在该示例中，下层是GaN半导体材料906，第一稀土磷属元素化物层是ScN 908，第二稀土磷属元素化物层是Sc1-xGdxN1-yAsy 910，并且上层是InP半导体材料912。
实现层图904的一种方式是通过用于GaN和InP之间的导电缓冲层的利用四元合金的PBR缓冲层。在该示例中，III-N层是GaN半导体材料906，第一稀土磷属元素化物层是ScN908，第二稀土磷属元素化物层是Sc1-xGdxN1-yAsy910，并且半导体层是InP半导体材料912。稀土磷属元素化物层Sc1-xGdxN1-yAsy 910沿其厚度分级。在Sc1-xGdxN1-yAsy 910和ScN 414之间的表面处，“x”和“y”处于它们的最低值。变量x的范围是从底表面处的大约0到顶表面处的大约1。变量y的范围是从底表面处的大约0到顶表面处的大约1。随着材料生长并接近层GaN半导体材料906，x和y沿箭头916增加。箭头916表示与箭头922相同的分级。随着x增加，Sc1- xGdxN1-yAsy 910中的Sc量减少，而Gd量增加。随着y增加，Sc1-xGdxN1-yAsy 910中的N量减少，而As的量增加。在InP 904和Sc1-xGdxN1-yAsy 910之间的交叉处，Sc1-xGdxN1-yAsy 910的x和y将增加，直到Sc1-xGdxN1-yAsy 910层主要包括GdAs。此时，可以认为Sc1-xGdxN1-yAsy 910与InP904晶格匹配，因为InP和GdAs是晶格匹配的，如图1所示。
该示例可以包括层910内的隔离层，例如cREO。层910内的隔离层的添加使上方的半导体材料和下方的半导体材料电隔离。应当注意，上述示例仅示出了一些四元和三元PBR缓冲层，其可以被设计并且旨在证明使用本发明的设计概念可以适应各种半导体材料。
在一个实施方式中，层图可以描绘用于GaN和GdAs之间的导电缓冲层的利用三元合金的两部分PBR缓冲层。在该示例中，下层是GaN半导体材料，上一层是ScN，第三层是Sc1- xGdxN，第四层是GdN1-yAsy，并且最后一层是InP半导体材料。
生长上述的一种方法是用于生长磷属元素化物缓冲层的调整过程。在该过程中，稀土元素和V族源分开使用并交替切换到生长室中。将稀土元素(RE1或RE2)引入腔室中一段时间tRE，暂停一段时间t暂停，并且然后将V族材料(例如，As、N、P、Sb)引入到腔室中持续时间tV。还如图所示，该调整方案允许稀土和V族步骤之间的暂停。然后，完整缓冲层由RE/暂停/V循环的N次重复构成。应该注意，该过程可以替选性地从V族步骤开始。
在PBR缓冲层由两种三元合金构成的情况下，一种可能的工艺方案包括(RE11- xRE2x)V合金的生长。使用等于组成比x/(1-x)的时间比独立地切换两种稀土组分(RE1和RE2)，其中x在0和1之间，包括0和1。这样，三元合金由二元合金组分构成。可以使用两种V族组分(例如V1和V2)为三元合金RE(Vl1-y，V2y)构建类似的方案，其中y在0和1之间，包括0和1。该第二工艺方案也可以使用上述调整方法。跨越PBR缓冲层或在PBR缓冲层内所需(或期望)的任何分级可以是线性的、逐步的、超线性的，或者使用本领域精通或博学人员已知的任何其他方案。对于PBR缓冲层内的任何一个或多个突变界面，两个相邻组分可以非化学计量(即，富稀土元素或富V族)地生长，以促进跨界面的材料变化。
对于出于说明的目的在本文所选择的实施方式的各种改变和修改对于本领域技术人员来说是容易想到的。在这些修改和变化不脱离本发明的精神的程度内，它们旨在包括于本发明的范围内。
晶格常数或晶格参数或晶格间距是指晶格中晶胞的物理尺寸。晶格常数通常在几埃的数量级。半导体材料之间的匹配晶格常数允许在不改变晶体结构的情况下生长层。
V族元素是属于周期表的V族(如半导体物理学中使用的)的元素。V族在本领域中被理解为包括氮(N)、磷(P)、砷(As)、锑(Sb)和铋(Bi)。该族元素被理解为相同的族，其被称为例如在现代IUPAC表示法中的第15族、氮族或磷属元素。
镧系元素包括金属铈(Ce)、镨(Pr)、钕(Nd)、钷(Pm)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)和铼(Lu)。在整个本公开中，应该理解，术语稀土元素或稀土金属包括钪和钇以及所有镧系元素。
可以使用化学气相沉积(CVD)、金属有机化学气相沉积(MOCVD)、有机金属气相外延(OMVPE)、原子层沉积(ALD)、分子束外延(MBE)、卤化物气相外延(HVPE)、脉冲激光沉积(PLD)和/或物理气相沉积(PVD)中的一种或多种来执行本文所述的生长和/或沉积。
III族氮化物(III-N)材料是包含氮和一种或多种III族元素的半导体材料。用于形成III族氮化物材料的常见III族元素包括铝、镓和铟。III族氮化物材料具有大的直接带隙，使其可用于高压器件、射频器件和光学器件。此外，因为多个III族元素可以以不同的组成在单个III族氮化物膜中组合，所以III族氮化物膜的性质是高度可调的。
在一些实施方式中，使用金属有机化学气相沉积(MOCVD)来生长在本文所述的层结构中使用的III-V和III族氮化物材料。在MOCVD中，一种或多种III族前体与V族前体反应以在衬底上沉积III族氮化物膜。一些III族前体包括作为镓源的三甲基镓(TMGa)、作为铝源的三甲基铝(TMA)和作为铟源的三甲基铟(TMI)。氨是可用作氮源的V族前体。叔丁基胂和胂是可用作砷源的V族前体。叔丁基膦和膦是可用作磷源的V族前体。
在一些实施方式中，使用分子束外延(MBE)生长本文所述的层结构中使用的III-V和III-氮化物材料。MBE是一种用于单晶薄膜沉积的外延方法，其在高真空或超高真空中进行。在MBE中，在加热的衬底上发射精确的气态原子或分子束。当分子落在衬底表面上时，它们缓慢且系统地凝聚并积聚在超薄层中。
如本文所述，层指的是覆盖表面的基本均匀厚度的材料。层可以是连续的或不连续的(即，在材料的区域之间具有间隙)。例如，层可以完全覆盖表面，或者被分割成离散区域，其共同限定所述层(即，使用区域选择性外延形成的区域)。层结构指的是一组层，并且可以是独立结构或更大结构的一部分。III族氮化物结构指的是包含III族氮化物材料的结构，并且可以除III族氮化物之外还包含其他材料，其中一些示例是Si、氧化硅(SiOx)、氮化硅(SixNy)和III-V材料。同样，III-V结构是指含有III-V材料的结构，并且可以包含除III-V之外的其他材料，其中一些示例是Si、氧化硅(SiOx)、氮化硅(SixNy)和III族氮化物材料(III-V的子集)。
“单片集成”意指通常通过沉积设置在表面上的层而形成在衬底的表面上。
设置在指的是“存在于”下面的材料或层上。该层可包括确保合适表面所必需的中间层，例如过渡层。例如，如果描述材料为“设置在衬底上”，则这可以意味着：(1)材料与衬底直接接触；或(2)该材料与位于衬底上的一个或多个过渡层接触。
单晶是指基本上仅包含一种类型的晶胞的晶体结构。然而，单晶层可以表现出一些晶体缺陷，例如堆垛层错、位错或其他常见的晶体缺陷。
单畴(或单晶)是指晶体结构，其基本上仅包含一种结构的晶胞，并且基本上仅包含该晶胞的一种取向。换句话说，单畴晶体不显示孪晶或反相畴。
单相是指单晶且单畴的晶体结构。
结晶是指基本上是单晶并且基本上是单畴的晶体结构。结晶度是指晶体结构为单晶和单畴的程度。高度结晶的结构几乎完全或完全是单晶和单畴。
外延、外延生长和外延沉积是指在晶体衬底上生长或沉积结晶层。结晶层称为外延层。晶体衬底用作模板并确定结晶层的取向和晶格间距。在一些示例中，结晶层可以是晶格匹配的或晶格重合的。晶格匹配的结晶层可以具有与晶体衬底的顶表面相同或非常相似的晶格间距。晶格重合的结晶层的晶格间距可以是晶体衬底的晶格间距的整数倍，或非常接近于整数倍。在一些实施方式中，如果数字在整数的0.5％之内，则该数字可以被认为是整数。例如，1.95和2.05之间的数字可以被认为是整数2。在一些实施方式中，晶格匹配的晶体结构中的晶格间距可以是大约0.1％、0.2％、0.3％、0.4％、0.5％或任何其他适当的百分比。通常，晶格匹配的晶体结构中的晶格间距可小于1％。或者，晶体衬底的晶格间距可以是晶格重合的结晶层的晶格间距的整数倍，或非常接近于整数倍。外延的质量部分地基于结晶层的结晶度。实际上，高质量的外延层将是具有最小缺陷且具有很少或没有晶界的单晶。
衬底是指在其上形成沉积层的材料。示例性衬底包括但不限于：体硅晶片，其中晶片包括均匀厚度的单晶硅；复合晶片，例如，绝缘体上硅晶片，其包括设置在体硅处理晶片上的二氧化硅层上的硅层；或者用作基层的任何其他材料，在该基层上或在其中形成器件。作为应用的功能，适合用作衬底层和体衬底的这种其他材料的示例包括但不限于氮化镓、碳化硅、氧化镓、锗、氧化铝、砷化镓、磷化铟、硅石、二氧化硅、硼硅酸盐玻璃、派热克斯玻璃(pyrex)和蓝宝石。
稀土磷属元素化物材料是包含一种或多种V族元素和一种、两种或更多种稀土(RE)元素的材料。稀土元素包括镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钷(Pm)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)、铼(Lu)、钪(Sc)和钇(Y)。
绝缘体上半导体是指包括单晶半导体层、单相介电层和衬底的组合物，其中介电层插入在半导体层和衬底之间。该结构可包括绝缘体上硅(“SOI”)组合物。
载流子浓度是指每单位体积的多数载流子的数量。
电荷载流子密度表示每体积的电荷载流子的数量。
界面是指不同晶体半导体的两个层或区域之间的表面。
绝缘体上半导体组合物包括但不限于硅、锗或硅-锗“活性”层。换句话说，示例性绝缘体上半导体组合物包括但不限于：绝缘体上硅、绝缘体上锗和绝缘体上硅-锗。在一些实施方式中，可以使用的各种硅结构是例如Si<100>、Si<110>、Si<111>。
本文描述和/或描绘为在第二层“上”或“上方”的第一层可以紧邻第二层，或者一个或多个中间层可以在第一层和第二层之间。描述和/或描绘为“在第一层和第二层之间”的中间层可以紧邻第一和/或第二层，或者一个或多个另外的中间层可以在所述中间层与所述第一和第二层之间。在本文中描述和/或描绘为“直接在第二层或衬底上”或“直接在第二层或衬底上方”的第一层紧邻第二层或衬底而不存在中间层，除了可能的中间合金层之外，该可能的中间合金层可以由于第一层与第二层或衬底的混合而形成。另外，在本文中描述和/或描绘为在第二层或衬底“上”、“上方”、“直接之上”或“直接上方”的第一层可以覆盖整个第二层或衬底或者所述第二层或衬底的一部分。
在层生长期间将衬底放置在衬底支架上，并且因此顶表面或上表面是离衬底支架最远的衬底或层的表面，而底表面或下表面是最靠近衬底支架的衬底或层的表面。本文描绘和描述的任何结构可以是更大结构的一部分，所述更大结构在所描绘的那些结构之上和/或之下具有附加层。为清楚起见，这里的附图可以省略这些附加层，尽管这些附加层可以是所公开结构的一部分。另外，所描绘的结构可以以单元重复，即使这种重复未在图中示出。
从以上描述中表明，在不偏离本公开的范围的情况下，可以使用各种技术来实现本文描述的概念。所描述的实施方式在所有方面都被认为是说明性的而非限制性的。还应当理解，本文描述的技术和结构不限于本文描述的特定示例，而是可以在不偏离本公开的范围的情况下以其他示例实现。类似地，虽然在附图中以特定顺序描绘了操作，但是这不应该被理解为要求以所示的特定顺序或按顺序执行这些操作，或者执行所有示出的操作，以实现期望的结果。另外，所描述的不同示例不是单个示例，并且来自一个示例的特征可以包括在其他公开的示例中。因此，应当理解，权利要求书不限于本文公开的示例，而是应从上文提供的技术教导理解，正如那些教导将告知本领域技术人员的。

Claims (15)

1.一种结构，所述结构包括：
具有第一晶格常数的III-N层；
在所述III-N层上外延生长的具有第二晶格常数的第一稀土磷属元素化物层，其中所述第一晶格常数和所述第二晶格常数之间的第一差异小于百分之一；
在所述第一稀土磷属元素化物层上外延生长的具有第三晶格常数的第二稀土磷属元素化物层；以及
在所述第二稀土磷属元素化物层上外延生长的具有第四晶格常数的半导体层，其中所述第三晶格常数和所述第四晶格常数之间的第二差异小于百分之一。
2.权利要求1的结构，其中所述第一稀土磷属元素化物层包括含有Sc和稀土元素的合金，其中所述合金由ScxRE1-xN表示，其中x大于0且小于或等于1。
3.权利要求1-2任一项的结构，其中所述III-N层是在GaN衬底、Si衬底、SiC衬底和蓝宝石衬底中的一种上外延生长的器件的一部分。
4.权利要求1-3任一项的结构，其中所述III-N层包括GaN材料。
5.权利要求1-4任一项的结构，其中所述III-N层包括Al、Ga和In中的一种或多种。
6.权利要求1-5任一项的结构，其中所述第二稀土磷属元素化物层包含至少两个稀土磷属元素化物层，其中每个所述稀土磷属元素化物层具有不同的固定晶格常数。
7.权利要求1-6任一项的结构，所述结构还包含在所述第一稀土磷属元素化物层和所述第二稀土磷属元素化物层之间的第三稀土磷属元素化物层，其中：
所述第三稀土磷属元素化物层具有第五晶格常数，所述第五晶格常数在所述第三稀土磷属元素化物层的厚度上变化，
所述第三稀土磷属元素化物层具有与所述第一稀土磷属元素化物层相邻的第一表面和与所述第二稀土磷属元素化物层相邻的第二表面，并且
所述第五晶格常数被分级以在所述第一表面处匹配所述第一晶格常数并在所述第二表面处匹配所述第二晶格常数。
8.权利要求7的结构，其中：
所述III-N层包含GaN，
所述第一稀土磷属元素化物层包含ScN，
所述第二稀土磷属元素化物层包括含有Sc、稀土元素和N的第一合金，
所述第三稀土磷属元素化物层包括含有所述稀土元素、N和As的第二合金，并且
所述半导体层包括GaAs。
9.权利要求7的结构，其中：
所述III-N层包含GaN，
所述第一稀土磷属元素化物层包含ScN，
所述第二稀土磷属元素化物层包括含有Sc、稀土元素和N的第一合金，
所述第三稀土磷属元素化物层包括含有所述稀土元素、N和P的第二合金，并且
所述半导体层包含Si。
10.权利要求7的结构，其中：
所述III-N层包含GaN，
所述第一稀土磷属元素化物层包含ScN，
所述第二稀土磷属元素化物层包括含有Sc、稀土元素和N的第一合金，
所述第三稀土磷属元素化物层包括含有所述稀土元素、N和As的第二合金，并且
所述半导体层包括InP。
11.权利要求7-10任一项的结构，所述结构还包括在所述第三稀土磷属元素化物层内的隔离层。
12.权利要求7-11任一项的结构，所述结构还包括连接到所述第三稀土磷属元素化物层的第一电触点和连接到所述第二稀土磷属元素化物层的第二电触点。
13.权利要求1-12任一项的结构，其中所述III-N层是晶体管的一部分。
14.权利要求1-13任一项的结构，其中所述III-N层是二极管的一部分。
15.权利要求1-14任一项的结构，其中所述III-N层是射频滤波器的一部分。
CN201780034340.8A 2016-06-02 2017-06-02 用于GaN基底应用的磷属元素化物缓冲结构和器件 Pending CN109478503A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662344439P 2016-06-02 2016-06-02
US62/344,439 2016-06-02
US201662385744P 2016-09-09 2016-09-09
US62/385,744 2016-09-09
PCT/US2017/035794 WO2017210622A1 (en) 2016-06-02 2017-06-02 Pnictide buffer structures and devices for gan base applications

Publications (1)

Publication Number Publication Date
CN109478503A true CN109478503A (zh) 2019-03-15

Family

ID=59062105

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201780034375.1A Active CN109478504B (zh) 2016-06-02 2017-06-02 用于应变管理的稀土磷属元素化物
CN201780034340.8A Pending CN109478503A (zh) 2016-06-02 2017-06-02 用于GaN基底应用的磷属元素化物缓冲结构和器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201780034375.1A Active CN109478504B (zh) 2016-06-02 2017-06-02 用于应变管理的稀土磷属元素化物

Country Status (6)

Country Link
US (3) US10615141B2 (zh)
EP (3) EP3488462A1 (zh)
JP (2) JP6937783B2 (zh)
CN (2) CN109478504B (zh)
TW (3) TW201810542A (zh)
WO (3) WO2017210597A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3718182A1 (en) * 2018-01-19 2020-10-07 IQE plc Re-based integrated photonic and electronic layered structures
WO2019159001A1 (en) * 2018-02-15 2019-08-22 Iqe Plc Electronic device with 2-dimensional electron gas between polar-oriented rare-earth oxide layer grown over a semiconductor
CN110165555A (zh) * 2019-04-28 2019-08-23 西安理工大学 一种基于GexSi1-x可变晶格常数基体的红光半导体激光器
GB2612040A (en) 2021-10-19 2023-04-26 Iqe Plc Porous distributed Bragg reflector apparatuses, systems, and methods

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1751379A (zh) * 2003-02-19 2006-03-22 秦内蒂克有限公司 用于修正硅衬底的缓冲结构
US20140008644A1 (en) * 2012-07-06 2014-01-09 Rytis Dargis Oxygen engineered single-crystal reo template
US8748900B1 (en) * 2013-03-27 2014-06-10 Translucent, Inc. Re-silicide gate electrode for III-N device on Si substrate
US20150014676A1 (en) * 2013-07-11 2015-01-15 Rytis Dargis III-N MATERIAL GROWN ON REN EPITAXIAL BUFFER ON Si SUBSTRATE
US20150203990A1 (en) * 2014-01-23 2015-07-23 Rytis Dargis REN SEMICONDUCTOR LAYER EPITAXIALLY GROWN ON REAlN/REO BUFFER ON Si SUBSTRATE
US20150228484A1 (en) * 2014-02-12 2015-08-13 Rytis Dargis III-N SEMICONDUCTOR LAYER ON Si SUBSTRATE

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2646020B1 (fr) * 1989-04-13 1991-07-12 Lecorre Alain Materiau composite comportant une couche d'un compose iii-v et une couche de pnicture de terres rares, procede de fabrication et application
JP2000243947A (ja) * 1999-02-19 2000-09-08 Sharp Corp 窒化物系化合物半導体装置
US20040126993A1 (en) * 2002-12-30 2004-07-01 Chan Kevin K. Low temperature fusion bonding with high surface energy using a wet chemical treatment
WO2005065357A2 (en) 2003-12-29 2005-07-21 Translucent, Inc. Rare earth-oxides, rare-earth-nitrides, rare earth-phosphides and ternary alloys with silicon
US7655327B2 (en) * 2003-12-29 2010-02-02 Translucent, Inc. Composition comprising rare-earth dielectric
US7384481B2 (en) * 2003-12-29 2008-06-10 Translucent Photonics, Inc. Method of forming a rare-earth dielectric layer
KR100541111B1 (ko) * 2004-06-25 2006-01-11 삼성전기주식회사 다파장 반도체 레이저 제조방법
JP2006080379A (ja) * 2004-09-10 2006-03-23 Sharp Corp 異種結晶多層構造体ならびに異種結晶多層構造体を含む金属ベーストランジスタ、面発光レーザ、磁気抵抗膜および共鳴トンネルダイオード
EP1975988B1 (en) * 2007-03-28 2015-02-25 Siltronic AG Multilayered semiconductor wafer and process for its production
US8542437B1 (en) * 2010-03-09 2013-09-24 Translucent, Inc. Earth abundant photonic structures
CN102157654B (zh) * 2011-03-30 2013-09-25 重庆大学 基于双面凹孔衬底及组分渐变缓冲层的倒装led芯片
US9431526B2 (en) * 2013-02-22 2016-08-30 Translucent, Inc. Heterostructure with carrier concentration enhanced by single crystal REO induced strains
CN103367577B (zh) * 2013-07-25 2016-02-03 圆融光电科技有限公司 一种高亮度GaN基发光二极管外延片及其制备方法
US8796121B1 (en) * 2013-11-19 2014-08-05 Translucent, Inc. Stress mitigating amorphous SiO2 interlayer
WO2015102830A1 (en) * 2013-12-30 2015-07-09 Dow Global Technologies Llc Processes for using flux agents to form polycrystalline group iii-group v compounds from single source organometallic precursors
CN106537624B (zh) * 2014-04-02 2020-09-25 S·E·格兰维尔 包含稀土氮化物的磁性材料和设备
US9142406B1 (en) * 2014-05-02 2015-09-22 Translucent, Inc. III-N material grown on ErAlN buffer on Si substrate
CN104253184A (zh) * 2014-09-24 2014-12-31 山西飞虹微纳米光电科技有限公司 一种带有渐变式dbr层的蓝光led外延结构
EP3375091A1 (en) * 2015-11-13 2018-09-19 IQE Plc. Layer structures for rf filters fabricated using rare earth oxides and epitaxial aluminum nitride

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1751379A (zh) * 2003-02-19 2006-03-22 秦内蒂克有限公司 用于修正硅衬底的缓冲结构
US20140008644A1 (en) * 2012-07-06 2014-01-09 Rytis Dargis Oxygen engineered single-crystal reo template
US8748900B1 (en) * 2013-03-27 2014-06-10 Translucent, Inc. Re-silicide gate electrode for III-N device on Si substrate
US20150014676A1 (en) * 2013-07-11 2015-01-15 Rytis Dargis III-N MATERIAL GROWN ON REN EPITAXIAL BUFFER ON Si SUBSTRATE
US20150203990A1 (en) * 2014-01-23 2015-07-23 Rytis Dargis REN SEMICONDUCTOR LAYER EPITAXIALLY GROWN ON REAlN/REO BUFFER ON Si SUBSTRATE
US20150228484A1 (en) * 2014-02-12 2015-08-13 Rytis Dargis III-N SEMICONDUCTOR LAYER ON Si SUBSTRATE

Also Published As

Publication number Publication date
JP2019522359A (ja) 2019-08-08
EP3488462A1 (en) 2019-05-29
TWI753915B (zh) 2022-02-01
US10615141B2 (en) 2020-04-07
TW201816947A (zh) 2018-05-01
JP6937784B2 (ja) 2021-09-22
JP2019522358A (ja) 2019-08-08
WO2017210629A1 (en) 2017-12-07
US20190139761A1 (en) 2019-05-09
TW201813010A (zh) 2018-04-01
US20180012858A1 (en) 2018-01-11
TW201810542A (zh) 2018-03-16
EP3465743A1 (en) 2019-04-10
WO2017210622A1 (en) 2017-12-07
EP3465744A1 (en) 2019-04-10
US20170353002A1 (en) 2017-12-07
CN109478504B (zh) 2023-08-29
JP6937783B2 (ja) 2021-09-22
CN109478504A (zh) 2019-03-15
WO2017210597A1 (en) 2017-12-07
US10332857B2 (en) 2019-06-25

Similar Documents

Publication Publication Date Title
JP7005604B2 (ja) 統合されたエピタキシャル金属電極
TWI725143B (zh) 用於磊晶iii-v層之緩衝的磊晶金屬氧化物之層結構
CN109478503A (zh) 用于GaN基底应用的磷属元素化物缓冲结构和器件
US8636844B1 (en) Oxygen engineered single-crystal REO template
US9276070B2 (en) Semiconductor structures including stacks of indium gallium nitride layers
CN102610719A (zh) 变质基板体系、其制备方法以及iii-氮化物半导体器件
US20190362967A1 (en) Formation of a III-N Semiconductor Structure
TW201802884A (zh) 經由單晶稀土族氮化物及稀土族氧化物緩衝層磊晶形成於矽上之第iii族半導體
US10418457B2 (en) Metal electrode with tunable work functions
JP4051311B2 (ja) 窒化物系半導体の結晶成長方法
US11133389B2 (en) Pnictide nanocomposite structure for lattice stabilization
US11757008B2 (en) Electronic device with 2-dimensional electron gas between polar-oriented rare-earth oxide layer grown over a semiconductor
TW201807269A (zh) 具有化學障壁之基板上磊晶成長之結構

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20240507

AD01 Patent right deemed abandoned