JP2019522359A - 歪み管理のための希土類プニクタイド - Google Patents

歪み管理のための希土類プニクタイド Download PDF

Info

Publication number
JP2019522359A
JP2019522359A JP2018563172A JP2018563172A JP2019522359A JP 2019522359 A JP2019522359 A JP 2019522359A JP 2018563172 A JP2018563172 A JP 2018563172A JP 2018563172 A JP2018563172 A JP 2018563172A JP 2019522359 A JP2019522359 A JP 2019522359A
Authority
JP
Japan
Prior art keywords
rare earth
layer
earth pnictide
semiconductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018563172A
Other languages
English (en)
Other versions
JP6937784B2 (ja
Inventor
アンドリュー クラーク,
アンドリュー クラーク,
リーティス ダルジス,
リーティス ダルジス,
マイケル レビー,
マイケル レビー,
ロドニー ペルゼル,
ロドニー ペルゼル,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IQE PLC
Original Assignee
IQE PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IQE PLC filed Critical IQE PLC
Publication of JP2019522359A publication Critical patent/JP2019522359A/ja
Application granted granted Critical
Publication of JP6937784B2 publication Critical patent/JP6937784B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02389Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02483Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02491Conductive materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02502Layer structure consisting of two layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/0251Graded layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02543Phosphides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02546Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/09Processes or apparatus for excitation, e.g. pumping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/14Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range characterised by the material used as the active medium
    • H01S3/16Solid materials
    • H01S3/1601Solid materials characterised by an active (lasing) ion
    • H01S3/1603Solid materials characterised by an active (lasing) ion rare earth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/14Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range characterised by the material used as the active medium
    • H01S3/16Solid materials
    • H01S3/1601Solid materials characterised by an active (lasing) ion
    • H01S3/1603Solid materials characterised by an active (lasing) ion rare earth
    • H01S3/1605Solid materials characterised by an active (lasing) ion rare earth terbium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/14Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range characterised by the material used as the active medium
    • H01S3/16Solid materials
    • H01S3/1601Solid materials characterised by an active (lasing) ion
    • H01S3/1603Solid materials characterised by an active (lasing) ion rare earth
    • H01S3/1611Solid materials characterised by an active (lasing) ion rare earth neodymium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/14Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range characterised by the material used as the active medium
    • H01S3/16Solid materials
    • H01S3/1628Solid materials characterised by a semiconducting matrix
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/14Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range characterised by the material used as the active medium
    • H01S3/16Solid materials
    • H01S3/163Solid materials characterised by a crystal matrix
    • H01S3/1655Solid materials characterised by a crystal matrix silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/3027IV compounds
    • H01S5/3031Si
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29075Plural core members
    • H01L2224/2908Plural core members being stacked
    • H01L2224/29082Two-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29193Material with a principal constituent of the material being a solid not provided for in groups H01L2224/291 - H01L2224/29191, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01064Gadolinium [Gd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/0505Lanthanides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/051Phosphides composed of metals from groups of the periodic table
    • H01L2924/0525Lanthanides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053Oxides composed of metals from groups of the periodic table
    • H01L2924/0545Lanthanides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10335Indium phosphide [InP]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00Functional characteristics
    • H01S2301/17Semiconductor lasers comprising special layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Abstract

本明細書に説明されるシステムおよび方法は、第1の格子定数を伴う第1の半導体層と、第1の半導体にわたってエピタキシャルに成長する、希土類プニクタイド緩衝材であって、第1の半導体に隣接する希土類プニクタイド緩衝材の第1の領域は、1%を下回る正味歪みを有する緩衝材と、希土類プニクタイド緩衝材にわたってエピタキシャルに成長する、第2の半導体層であって、第2の半導体に隣接する希土類プニクタイド緩衝材の第2の領域は、所望される歪みである、正味歪みを有する層とを含み得、希土類プニクタイド緩衝材は、1つ以上の希土類元素と、1つ以上の第V族元素を含み得る。いくつかの実施例では、所望される歪みは、約ゼロである。

Description

(関連出願の相互参照)
本願は、2016年6月2日に出願された米国仮出願第62/344,439号、および2016年9月9日に出願された米国仮出願第62/385,744号に対する優先権を主張するものであり、これらの各々は、全体的に参照により本明細書中に援用される。本願は、2017年6月2日に出願された同時係属中の米国出願第15/612,355号に関連しており、該出願は、全体的に参照により本明細書中に援用される。
光子および/または電子デバイスは、多くの場合、III−V材料から作製されるが、III−V基板は、高価である。シリコン基板は、比較的に安価であるが、III−V材料は、それらの上に直接成長することはできない。緩衝層が使用されるときであっても、III−V材料は、多くの場合、III−V材料とシリコンとの間の格子誤整合に起因する断層と欠陥とを含有し、光子および/または電子デバイスの性能を減損させる。
第1の格子定数を伴う第1の半導体層と第2の半導体材料との間に緩衝材を成長させるために、希土類系プニクタイド合金を使用するためのシステムおよび方法が、本明細書に説明される。説明されるシステムおよび方法は、安定性を維持するために、徐々に、層構造の格子定数を、第1の半導体の格子定数から半導体の格子定数に修正する、変動する格子定数の副層に緩衝材を分割するステップをさらに含む。
本明細書に説明されるシステムおよび方法は、第1の格子定数を伴う第1の半導体層と、第1の半導体にわたってエピタキシャルに成長する、希土類プニクタイド緩衝材であって、第1の半導体に隣接する希土類プニクタイド緩衝材の第1の領域は、1%を下回る正味歪みを有する緩衝材と、希土類プニクタイド緩衝材にわたってエピタキシャルに成長する、第2の半導体層であって、第2の半導体に隣接する希土類プニクタイド緩衝材の第2の領域は、所望される歪みである、正味歪みを有する層とを含み得、希土類プニクタイド緩衝材は、1つ以上の希土類元素と、1つ以上の第V族元素とを含み得る。いくつかの実施例では、所望される歪みは、1%を下回る。
希土類プニクタイド緩衝材の第1の領域は、第1の希土類プニクタイド合金を含み、かつ第1の厚さを有する、第1の副層と、第2の希土類プニクタイド合金を含み、かつ第2の厚さを有する、第2の副層とを含み得、第2の厚さに対する第1の厚さの比は、1%を下回る第1の領域の第1の正味歪みをもたらす。いくつかの実施例では、希土類プニクタイド緩衝材の第2の領域は、第3の希土類プニクタイド合金を含み、かつ第3の厚さを有する、第3の副層と、第2の希土類プニクタイド合金を含み、かつ第2の厚さを有する、第4の副層とを含み、第2の厚さに対する第3の厚さの比は、所望される歪みである、第2の領域の第2の正味歪みをもたらす。いくつかの実施例では、所望される歪みは、1%〜3%である。
いくつかの実施例では、第1、第2、および第3の希土類プニクタイド合金は、一般的な希土類元素を含み得る。いくつかの実施例では、第1の希土類プニクタイド合金は、ErNを含み、第2の希土類プニクタイド合金は、ErPを含み、第3の希土類プニクタイド合金は、ErAsを含む。いくつかの実施例では、第1の希土類プニクタイド合金は、GdNを含み、第2の希土類プニクタイド合金は、GdAsを含み、第3の希土類プニクタイド合金は、GdNを含む。いくつかの実施例では、第1の希土類プニクタイド合金は、ErNを含み、第2の希土類プニクタイド合金は、ErPを含み、第3の希土類プニクタイド合金は、GdPを含む。
いくつかの実施例では、第1の半導体は、Siを含み、第2の半導体は、Si1−xGe(0<x≦1)を含む。いくつかの実施例では、第1の半導体は、Siを含み、第2の半導体は、InGa1−xAs1−y、AlGa1−xAs、Ga1−x−yAlInSb1−pAs、GaIn1−xAs1−y(0≦x、y、およびp≦1)のうちの1つ以上を含む、請求項1に記載の層構造。
希土類プニクタイド緩衝材の第1の領域は、第1の比率の元素を伴う第1の希土類プニクタイド合金を含み得、希土類プニクタイド緩衝材の第2の領域は、第2の比率の元素を伴う第1の希土類プニクタイド合金を含み得る。
希土類プニクタイド緩衝材の第2の領域は、第3の比率の元素を伴う第3の希土類プニクタイド合金を含み、第3の比率は、所望される歪みである、第2の領域の第2の正味歪みをもたらす。いくつかの実施例では、第1の半導体層は、基部材料にわたってエピタキシャルに成長し、上側半導体層は、第2の半導体層にわたってエピタキシャルに成長する。
いくつかの実施例では、第2および第3の厚さは、選択され、所望される波長光のBragg反射をもたらす、請求項1に記載の層構造を含む、鏡構造。
本開示の上記および他の特徴は、添付図面と併せて、以下の詳細な説明を考慮することによって、より明白となるであろう。
図1は、例証的な実施形態による、希土類プニクタイド層にわたる第2の半導体層を伴う層構造を図示する。 図2は、例証的な実施形態による、図1に示される層構造の具体的な実施例である層構造を描写する。 図3は、例証的な実施形態による、図1に示される層構造の具体的な実施例である層構造を描写する。 図4は、例証的な実施形態による、本明細書に説明される層構造内で使用されることができる種々の材料の格子定数を示すグラフを描写する。 図5は、例証的な実施形態による、図2に示される層構造の具体的な実施例である層構造を描写する。 図6は、例証的な実施形態による、本明細書に説明される層構造内で使用されることができる種々の材料の格子定数を示すグラフを描写する。 図7は、例証的な実施形態による、図5に示される層構造の具体的な実施例である層構造を描写する。 図8は、例証的な実施形態による、本明細書に説明される層構造内で使用されることができる種々の材料の格子定数を示すグラフを描写する。 図9は、例証的な実施形態による、図7に示される層構造の具体的な実施例である三層構造を描写する。 図10は、例証的な実施形態による、本明細書に説明される層構造内で使用されることができる種々の材料の格子定数を示すグラフを描写する。 図11は、例証的な実施形態による、第2の半導体層106内の歪みの誘起を示すグラフを描写する。 図12は、例証的な実施形態による、図1に示される層構造の具体的な実施例である層構造を描写する。 図13は、例証的な実施形態による、図9に示される層構造の具体的な実施例である層構造を描写する。 図14は、例証的な実施形態による、図1に示される層構造の具体的な実施例である層構造を描写する。 図15は、例証的な実施形態による、図9に示される層構造の具体的な実施例である層構造を描写する。 図16は、例証的な実施形態による、光子デバイス用途のための分散ブラッグ反射器構造を含む層構造を描写する。 図17は、例証的な実施形態による、光子デバイス用途のための分散ブラッグ反射器に対応する波長の集合を示すグラフを描写する。 図18は、例証的な実施形態による、図1に示される層構造を成長させるための方法のフローチャートを描写する。 図19は、例証的な実施形態による、図2に示される層構造を成長させるための方法のフローチャートを描写する。
以下の説明では、説明の目的のために多数の詳細が述べられる。しかしながら、当業者は、本明細書に説明される実施形態が、これらの具体的な詳細点を使用することなく実践され得ることを理解するであろう。他の事例では、説明が不要な詳細を伴って不明瞭にならないであろうように、周知の構造およびデバイスが、ブロック図の形態で示される。
希土類プニクタイド材料は、シリコン基板上のゲルマニウムまたは他の半導性材料のエピタキシャルな成長のために、緩衝層として使用されることができる。シリコン基板にわたって成長する、シリコンと、ゲルマニウムまたは他の半導性材料との間に、大きい誤整合が、存在する。これは、層内に高レベルの欠陥を作成する。層内の高レベルの欠陥は、層内の一貫性の喪失をもたらし得る。高レベルの欠陥は、格子定数が、徐々に、シリコンとゲルマニウムとの間に位置付けられる緩衝層全体を通して変更される場合、回避され得る。希土類プニクタイド緩衝層は、組成および格子定数内に勾配が付けられ、層全体を通して格子定数ならびに高結晶品質内に小さい誤整合をもたらす、または全くもたらさないことができる。希土類プニクタイド層が、使用され、歪みを平衡に保ち、徐々に、シリコン基板の構造と、シリコン上に成長するゲルマニウムまたは他の半導性材料との間の格子誤整合を低減させる。希土類プニクタイド層はまた、シリコン基板上に成長するゲルマニウムまたは半導性材料内に歪みを作成し、ゲルマニウムもしくは半導性材料の導電性を増加させる、電荷キャリアの移動性を改良させてもよい。いくつかの実施形態では、希土類プニクタイド層は、シリコン基板上に成長するゲルマニウムまたは半導性材料内に歪みを作成し、そのような材料内の光電子放出の効率を増加させるために、ゲルマニウムもしくは半導性材料の帯域構造を修正してもよい。
希土類プニクタイドは、1つ以上の希土類元素と、1つ以上の第V族元素とから形成される合金に与えられた名称である。第V族元素は、窒素(N)と、亜燐酸(P)と、砒素(As)と、アンチモン(Sb)と、ビスマス(Bi)とを含む。希土類元素は、ランタン(La)と、セリウム(Ce)と、プラセオジム(Pr)と、ネオジム(Nd)と、プロメチウム(Pm)と、サマリウム(Sm)と、ユーロピウム(Eu)と、ガドリニウム(Gd)と、テルビウム(Tb)と、ジスプロシウム(Dy)と、ホルミウム(Ho)と、エルビウム(Er)と、ツリウム(Tm)と、イッテルビウム(Yb)と、ルテチウム(Lu)と、スカンジウム(Sc)と、イットリウム(Y)とを含む。特に、プニクタイド合金を含む希土類プニクタイドは、1つの希土類(例えば、Sc、Er、Gd、Nd)および第V族元素(例えば、N、P、As)のうちの2つを使用し得る。
図1は、第1の半導体層102と、第1の半導体層102にわたってエピタキシャルに成長する希土類プニクタイド緩衝層104と、希土類プニクタイド緩衝層104にわたってエピタキシャルに成長する第2の半導体層106とを含む、層構造100を描写する。第1の半導体層102は、層構造100の成長のためにエピタキシャルなテンプレートを提供する、任意の半導体または絶縁層であってもよい。第1の半導体層102は、例えば、<100>の結晶配列を伴うシリコン基板である。いくつかの実施形態では、第1の半導体層102は、第III族からの少なくとも1つの元素と、(例えば、AlGa1−xAs、Ga1−x−yAlInSb1−pAs、GaIn1−xAs1−y(0≦x、y、およびp≦1)等の)第V族からの少なくとも1つの元素とを含むIII−V合金であってもよい。代替として、第1の半導体層102は、SOI基板内におけるもののような、絶縁層にわたるシリコン層である、または他の層にわたってエピタキシャルに成長するシリコン層である。
いくつかの実施形態では、希土類プニクタイド緩衝層104は、少なくとも1つの希土類元素と、少なくとも2つの第V族元素とを含む。希土類プニクタイド緩衝層104は、第1の半導体層102に隣接する第1の領域108と、第2の半導体層106に隣接する第2の領域110とを含むことができる。希土類プニクタイド緩衝材104の第1の領域108は、第1の半導体層102と同様の結晶格子定数を有し、希土類プニクタイド緩衝層104の第2の領域110は、第2の半導体層106と同様の結晶格子定数を有する。いくつかの実施形態では、第1の第V族元素は、第1の領域108内に第3の濃度と、第2の領域110内に第2の濃度とを有する。第1の第V族元素の濃度は、第1の領域108における第3の濃度から第2の領域110における第2の濃度に、勾配が付けられる、階段状、線形、劣線形、または超線形の様式で、希土類プニクタイド緩衝層104の厚さを横断して変動する。加えて、第2の第V族元素は、第1の領域108内に第3の濃度と、第2の領域110内に第4の濃度とを有する。第2の第V族元素は、第1の領域108における第3の濃度から第2の領域110における第4の濃度に、勾配が付けられる、階段状、線形、劣線形、または超線形の様式で、希土類プニクタイド緩衝層104の厚さを横断して変動する。第1の濃度、第2の濃度、第3の濃度、および第4の濃度は、0%から100%に変動してもよい。いくつかの実施形態では、希土類プニクタイド緩衝層104の第1の領域108は、意図しない不純物を除いては、第2の第V族元素を含有しない場合があり、希土類プニクタイド層104の第2の領域110は、意図しない不純物を除いては、第1の第V族元素を含有しない場合がある。第1の第V族元素および第2の第V族元素の濃度は、格子定数がシリコンの格子定数から第2の半導体層の格子定数に変動する(または、実質的に、シリコンの格子的数に整合される)(もしくは、実質的に、第2の半導体層の格子定数に整合される)ように、徐々に、変更される。故に、層104および106は、層102上に余分な歪みをもたらすことなく、シリコンにわたってエピタキシャルに成長する。
いくつかの実施形態では、希土類プニクタイド緩衝層104は、少なくとも2つの希土類元素と、少なくとも1つの第V族元素とを含む。希土類プニクタイド緩衝層104は、第1の半導体層102に隣接する第1の領域108と、第2の半導体層106に隣接する第2の領域110とを含むことができる。希土類プニクタイド緩衝材104の第1の領域108は、第1の半導体層102と同様の結晶格子定数を有し、希土類プニクタイド緩衝層104の第2の領域119は、第2の半導体層106と同様の結晶格子定数を有する。第1の希土類元素は、第1の領域108内に第1の濃度と、第2の領域110内に第2の濃度とを有する。第1の希土類元素の濃度は、第1の領域における第1の濃度から第2の領域における第2の濃度に、勾配が付けられる、階段状、線形、劣線形、または超線形の様式で、希土類プニクタイド緩衝層104の厚さを横断して変動する。加えて、第2の希土類元素は、第1の領域108内に第3の濃度と、第2の領域110内に第2の濃度とを有する。第2の希土類元素の濃度は、第1の領域内の第3の濃度から第2の領域内の第4の濃度に、勾配が付けられる、階段状、線形、劣線形、または超線形の様式で、希土類プニクタイド緩衝層104の厚さを横断して変動する。第1の濃度、第2の濃度、第3の濃度、および第4の濃度は、0%から100%に変動してもよい。故に、希土類プニクタイド緩衝層104の第1の領域108は、意図しない不純物を除いては、第2の希土類元素を含有せず、希土類プニクタイド層104の第2の領域110は、意図しない不純物を除いては、第1の希土類元素を含有しない。第1の希土類元素および第2の希土類元素濃度の変化が、もたらされ、層にいかなる歪みをももたらさずに、徐々に、格子定数をシリコンの格子定数から、シリコンにわたってエピタキシャルに成長している第2の半導体層の格子定数に変更する。
第2の半導体層106は、第IV族(例えば、ゲルマニウム)からの半導体、すなわち、シリコンゲルマニウム合金、または第III族および第V族元素の合金(例えば、ガリウム砒素)であってもよい。いくつかの実施形態では、第III族および第V族元素の合金は、ドープされている、または真性であってもよい。いくつかの実施例では、第2の半導体層106は、汚染および/または以前の堆積プロセスから生じ得る意図しない不純物を除いては、窒素を含有しない。格子定数内に第1の半導体層102から第2の半導体層106への遷移を提供することによって、希土類プニクタイド緩衝層104は、最小限の欠陥レベルを伴う第2の半導体層106のエピタキシャルな成長を可能にする。
図2は、希土類プニクタイド緩衝層104が複数の副層(212、214、216、218)を含む層構造200を描写する。層構造200は、第1の半導体層102と、第1の半導体層102にわたってエピタキシャルに成長する第1の希土類プニクタイド副層212と、希土類プニクタイド緩衝層104の第1の領域108内の第1の希土類プニクタイド副層212にわたってエピタキシャルに成長する、第2の希土類プニクタイド副層214とを含む。層構造200は、希土類プニクタイド緩衝層104の第2の領域110内の第3の希土類プニクタイド副層216にわたってエピタキシャルに成長する第4の希土類プニクタイド副層218にわたってエピタキシャルに成長する、第2の半導体層106をさらに含む。層構造200は、図1に示され、かつ希土類プニクタイド緩衝層104内に複数の副層を含有する層構造100の特定の実施例である。いくつかの実施形態では、副層212は、層200の格子構造を徐々に修正するために実質的に副層214に格子整合している、離散RE−V合金を含有する。いくつかの実施形態では、連続層は、本開示に後述に説明されるように、同様の元素または異なる元素を含有してもよい。第1の領域108および第2の領域110はそれぞれ、2つの副層を含むように図2に描写されるが、領域108ならびに110は、多層構造内に任意の数の付加的な副層を含むことができる。格子定数内に第1の半導体層102から第2の半導体層106への比較的になだらかな遷移を提供することによって、希土類プニクタイド緩衝層104は、最小限の欠陥レベルを伴う第2の半導体層106のエピタキシャルな成長を可能にする。
図3は、半導体1(層302)にわたってエピタキシャルに成長する材料1(層304、308)および材料2(層306、310)の複数の代替層を伴う層構造300を描写する。いくつかの実施形態では、材料1、材料2、および半導体1の格子構造は、異なる。任意の2つの層(例えば、材料1および材料2)の間の格子構造内の誤整合は、2つの層間に歪みを誘起させる。いくつかの実施形態では、約2〜3%の格子誤整合が、許容可能であり、3%以上の格子誤整合は、層構造300内に高レベルの欠陥をもたらす。いくつかの実施形態では、格子整合が、使用され、第2の半導体層106の臨界層厚を達成する。厚さが臨界層厚を下回る場合、第2の半導体層106は、薄すぎて有用ではない。例えば、Geの厚さがSiにわたって2nmである場合、SiとGeとの間の誤整合は、4%である。したがって、半導体1にわたってエピタキシャルに成長するように選定された材料は、徐々に、層300の格子定数を修正し、層構造300上の歪みを低減または最小限にさせる。
いくつかの実施形態では、層302にわたって層304によって誘起された格子歪みは、層304の層厚および層304と層302との間の格子誤整合の積として表される。層304は、層302上に引張歪力または圧縮歪力をもたらし得る。引張および圧縮歪力は、図5に関連して詳細に説明される。手短に述べると、歪み平衡は、異なる材料を使用して、歪力に等しくかつ正反対の量を印加し、相互を釣り合わせることによって達成され得る。図3の右図に示されるように、材料1および材料2は、半導体1上に正反対の歪力を誘起する。具体的には、材料1は、半導体1上に引張歪力314を誘起し、材料2は、半導体1上に圧縮歪力316を誘起する。他の実施形態では、材料1は、圧縮歪力を誘起し、材料2は、引張歪力を誘起する。図3に描写される力は、描写的であり、必ずしも材料1および2によって誘起される歪力の大きさを反映するわけではない。方向に加え、歪力は、材料の層厚に依存し得る。特に、層304および層306は、下記の場合、半導体1に対して歪み平衡の状態であると言われる。
(Δa1×t1)=(Δa2×t2) 方程式1
式中、Δa1は、半導体1に対する材料1の格子誤整合を表し、t1は、層304の厚さを表し、Δa2は、半導体1に対する材料2の格子誤整合を表し、t2は、層306の厚さを表す。方程式1が該当する場合、層304および306は、層302上のこれらの層の効果が相互に相殺するように、歪み平衡の状態となる。故に、層302上には結果として生じる歪みは存在しない。このスタックは、格子構造内の僅かなずれを伴って反復されながら、機械的安定性を維持し、層構造300の格子定数を半導体1(302)の格子定数から構造300上に堆積されるべき代替材料の格子定数に遷移してもよい。
図4は、本明細書に説明される層構造内で使用されることができる種々の材料の格子定数を示すグラフ400を描写する。X軸は、希土類金属を示し、Y軸は、測定された格子パラメータをオングストロームで示す。水平線412は、シリコンの格子定数を表し、水平線410は、ゲルマニウムの格子定数を表す。曲線402は、X軸上に描写されるような希土類金属の関数として、希土類窒化物(RE−N)に対する格子定数を描写する。同様に、曲線404は、希土類燐化物(RE−P)に対する格子定数を描写し、曲線406は、希土類砒化物(RE−As)に対する格子定数を描写し、曲線408は、希土類アンチモン化物(RE−Sb)に対する格子定数を描写する。1つの実施例では、点1(414)は、窒素と組み合わせられて窒化エルビウム(ErN)を形成する、希土類金属エルビウムの格子定数を描写する。点2(416)は、亜燐酸と組み合わせられて燐酸エルビウム(ErP)を形成する、希土類金属エルビウムの格子定数を描写し、点3(418)は、砒素と組み合わせられて砒化エルビウム(ErAs)を形成する、希土類金属エルビウムの格子定数を描写する。ErNの格子定数は、ErPの格子定数(約5.6Å)およびErAsの格子定数(約5.75Å)よりも低い、4.8Åである。ErPおよびErAsの格子定数は、ゲルマニウムの格子定数(約5.7Å)ならびにシリコンの格子定数(約5.5Å)と、比較的に同様である。いくつかの実施形態では、シリコン基板上にゲルマニウムをエピタキシャルに成長させるために、希土類プニクタイド緩衝材は、変動する厚さのErN、ErP、およびErAsの副層を含み、徐々に、図5に関連して下記に説明されるような実質的な量の格子歪みを誘起させることなく、層の格子定数をシリコンからゲルマニウムに修正する。
図5は、ゲルマニウムの層506が、希土類プニクタイド緩衝材504の一部としてEr(第V族)合金を使用して、シリコン502にわたってエピタキシャルに成長する層構造500の例示的な描写である。図5の表550は、シリコン(第2の列)およびゲルマニウム(第3の列)に対するErN、ErP、ならびにErAsの相対的な格子誤整合(Δa)を含む。図4に示されるように、ErPおよびErAsの格子定数は、ゲルマニウムの格子定数に近い。変動する厚さのErN、ErP、およびErAsの層の組み合わせが、使用され、徐々に、層構造500の格子定数をシリコンの格子定数からゲルマニウムの格子定数に修正する。ErNが、シリコンの格子定数より低い格子定数を有し、かつErPが、シリコンの格子定数より高い格子定数を有するため、ErNと、ErPとの組み合わせは、シリコン502の格子定数に近い格子定数を有する合金を生成するために十分である。徐々に、格子安定性を維持しながら、希土類プニクタイド緩衝材504の厚さ全体を通して、ErNの濃度が、低減され、ErAsの濃度が、増加され、最終的には、ゲルマニウム506として同一の格子定数(すなわち、ゲルマニウム506の格子定数に実質的に近い格子定数)を達成する。シリコン基板502に近接する領域508では、シリコン502上にErNおよびErPによって及ぼされる歪力は、シリコン基板にわたってエピタキシャルに成長すべき2つの層の厚さを決定するために使用されてもよい。ErPが、ゲルマニウムの格子定数より低い格子定数を有し、かつErAsが、ゲルマニウムの格子定数より高い格子定数を有するため、ErPと、ErAsとの組み合わせは、ゲルマニウム506の格子定数に近い格子定数を伴う層を生成するために十分である。ゲルマニウム506に近接する領域510では、ゲルマニウム上にErAsおよびErPの両方によって及ぼされる歪力は、そこにわたってゲルマニウムがエピタキシャルに成長する、2つの層の厚さを決定するために使用される。領域508および510との間では、層構造500の格子安定性を維持するために、ErNの濃度は、徐々に減少され、ErAsの濃度は、徐々に増加される。
表550内に示される値は、例示目的のみのための推定値である。表550に示されるように、ErNは、シリコンに対して−10.8%の格子誤整合を有し、ErPは、シリコンに対して+3.0%の格子誤整合を有する。負の誤整合は、シリコン基板上にErNによって及ぼされる引張歪力を示す。負の歪みは、(図4に示されるように、)ErNの格子定数が、シリコンの格子定数より低いため、もたらされる。ErNが、シリコンにわたってエピタキシャルに成長するとき、ErN分子は、シリコンの格子構造内の位置を占める。ErNが、シリコンより小さい格子定数を有するため、ErNの分子は、ErNが示す格子定数より遠くに離れた点を占めるように押進され(例えば、図4の点414において、ErNの格子定数は、約4.8Åであり、シリコンの格子定数は、約5.5Åである)、したがって、シリコン基板上に引張歪力を及ぼす。正の誤整合は、シリコン基板上にErPによって及ぼされる圧縮歪力を示す。ErPがシリコンにわたってエピタキシャルに成長するとき、ErP分子は、シリコンの格子構造上の位置を占める。ErPが、シリコンより大きい格子定数を有するため、ErPの分子は、ErPが示す格子定数よりともに近接する点を占めるように押進され、したがって、シリコン基板上に圧縮歪力を及ぼす。
図5に示されるように、1つのEr−V合金の厚さは、一定の厚さに維持され、他の合金の厚さは、ゲルマニウムおよびシリコンの格子定数に整合するように変動される。特に、ErP(514、518)の厚さは、緩衝材504を通して固定値(例えば、36nm)である。図5の表550はまた、シリコン上にErNによって及ぼされる歪み(−10.8%)が、シリコン上にErPによって反対の方向に及ぼされる力(+3.0%)の3倍以上であることを示す。ErPの厚さが、緩衝材504全体と通して一定であるため、ErN層512の厚さは、シリコン層502上の歪みを低減させるために10nmである。2つの層(512、514)の格子定数の値が、既知であり、かつ層514の厚さもまた既知であることを前提として、層512の厚さは、方程式1を使用して計算されることができる。方程式1から、ErN層512の厚さは、ErP(514、518)層の厚さの略3分の1であり、ErN層512のより高い歪力を取り消すことが推測され得る。同様に、ゲルマニウム基板506に近接する領域510では、ErPの厚さおよびErPならびにErAsの格子定数が、29nmであり、ゲルマニウム層506上の歪みを低減させるものであることが既知であることを前提として、ErAs516の厚さが、方程式1を使用して計算される。ErAs層516の厚さは、ErPおよびErAsによって及ぼされる歪力が同様であるが反対方向であるため、ErP層(514、518)の厚さと同様である。このように、層構造500は、格子定数の変化に起因する最小限の断層と、欠陥とを有する。格子定数内にシリコン層502からゲルマニウム層506への遷移を提供することによって、希土類プニクタイド緩衝層504は、低減される、または最小限の欠陥レベルを伴うゲルマニウム層506のエピタキシャルな成長を可能にする。
図6は、本明細書に説明される層構造内で使用されることができる種々の材料の格子定数を示すグラフ600を描写する。グラフ600は、X軸が、希土類金属を示し、Y軸が、測定された格子パラメータをオングストロームで示す、図4のグラフ400と同様である。水平線612は、シリコンの格子定数を表し、水平線610は、ゲルマニウムの格子定数を表す。曲線602は、X軸上に描写されるような希土類金属の関数として、RE−Nに対する格子定数を表す。同様に、曲線604は、RE−Pに対する格子定数を描写し、曲線606は、RE−Asに対する格子定数を描写し、曲線608は、RE−Sbに対する格子定数を描写する。1つの実施例では、点1(614)は、窒素と組み合わせられて窒化ガドリニウム(GdN)を形成する、希土類金属ガドリニウムの格子定数を描写する。点2(616)は、亜燐酸と組み合わせられて燐酸ガドリニウム(GdP)を形成する、希土類金属ガドリニウムの格子定数を描写する。GdNの格子定数は、GdPの格子定数(約5.6Å)およびシリコンの格子定数(約5.45Å)より大幅に低い、約4.8Åである。GdPの格子定数(約5.75Å)は、ゲルマニウムの格子定数(約5.7Å)に近い。例えば、シリコンにわたってゲルマニウムをエピタキシャルに成長させる実施例では、燐酸ガドリニウムの格子定数が、ゲルマニウムおよびシリコンの格子定数を上回り、かつ窒化ガドリニウムの格子定数が、ゲルマニウムならびにシリコンの格子定数を下回るため、窒化ガドリニウムと、燐酸ガドリニウムとの任意の組み合わせは、シリコンおよびゲルマニウムの両方の格子定数を達成するために使用され得る。シリコン基板に近接する領域では、ゲルマニウムの安定層が、図7に関連して下記に説明されるような希土類プニクタイド緩衝材にわたってエピタキシャルに成長し得るように、ゲルマニウムの格子定数と比較的に同様の格子定数に到達するために、希土類プニクタイド緩衝材において、燐酸ガドリニウムより多い窒化ガドリニウムが、存在してもよく、窒化ガドリニウムの濃度が、徐々に、減少してもよく、かつ燐酸ガドリニウムの濃度が、徐々に、増加してもよい。
図7は、ゲルマニウムの層706が、希土類プニクタイド緩衝材704の一部としてGd(第V族)合金を使用して、シリコン702にわたってエピタキシャルに成長する層構造700の例示的な描写である。表750は、シリコン(第2の列)およびゲルマニウム(第3の列)に対するGdN、ならびにGdAsの相対的な格子誤整合(Δa)を含む。変動する厚さのGdNおよびGdAsの層の組み合わせが、使用され、徐々に、層構造700の格子定数をシリコンの格子定数からゲルマニウムの格子定数に修正する。GdNと、GdAsとの組み合わせは、下記に説明されるようなシリコン702の格子定数に近い格子定数を有する合金を生成するために十分である。徐々に、格子安定性を維持しながら、希土類プニクタイド緩衝材704の厚さ全体を通して、GdNの濃度が、低減され、GdAsの濃度が、増加され、ゲルマニウム706の格子定数を達成する。シリコン基板702に近接する領域708では、シリコン702上にGdNおよびGdAsの両方によって及ぼされる歪力は、シリコン基板にわたってエピタキシャルに成長すべき2つの層の厚さを決定するために使用される。同様に、ゲルマニウム706に近接する領域710では、ゲルマニウム上にGdAsおよびGdNの両方によって及ぼされる歪力は、そこにわたってゲルマニウムがエピタキシャルに成長する、2つの層の厚さを決定するために使用される。
図7に示されるように、層700の格子安定性を維持するために、希土類プニクタイド緩衝材704の厚さを通して、GdNの濃度が、徐々に減少され、GdAsの濃度が、徐々に増加される。いくつかの実施形態では、GdNの濃度の低減は、GdAsの濃度の増加をもたらし得、GdAsの濃度の増加が存在する必要がない場合がある。いくつかの実施形態では、GdNの濃度の減少をもたらす、GdAsの濃度の実質的な増加が存在し得る。いくつかの実施形態では、層700の希土類プニクタイド緩衝層704の厚さを通して、GdNの濃度の実質的な減少およびGdAsの濃度の実質的な増加が、存在し得る。表750に示される値は、例示目的のみのための推定計算値である。表750に示されるように、GdNは、シリコンに対して−7.95%の格子誤整合を有し、GdAsは、シリコンに対して4.58%の格子誤整合を有する。負の誤整合は、シリコン基板上にGdNによって及ぼされる引張歪力を示す。負の歪みは、図6に示されるように、GdNの格子定数が、シリコンの格子定数より低いため、もたらされる。GdNがシリコンにわたってエピタキシャルに成長するとき、GdN原子は、シリコンの格子構造内の位置を占める。GdNが、シリコンより小さい格子定数を有するため、GdNの原子は、GdNが示す格子定数より遠くに離れた点を占めるように押進され、したがって、シリコン基板上に引張歪力を及ぼすであろう。正の誤整合は、シリコン基板上にGdAsによって及ぼされる圧縮歪力を示す。GdAsがシリコンにわたってエピタキシャルに成長するとき、GdAs原子は、シリコンの格子構造上の位置を占める。GdAsが、シリコンより大きい格子定数を有するため、GdAsの原子は、GdAsが示す格子定数よりともに近接する点を占めるように押進され、したがって、シリコン基板上に圧縮歪力を及ぼすであろう。
いくつかの実施形態では、1つのGd−V合金の厚さは、一定の厚さに維持され、他の合金の厚さは、ゲルマニウムおよびシリコンの格子定数に整合するように変動される。この実施形態では、GdAs(714、718)の厚さは、示されるように、32nmで一定に維持される。図7の表750はまた、シリコン上にGdNによって及ぼされる歪みが、シリコン上にGdAsによって反対の方向に及ぼされる力である4.58を上回る、−7.95%であることを示す。GdAsの厚さが、一定であるため、GdN層712の厚さは、シリコン層702上の歪みを低減させるために30nmに変動される。GdN層712の厚さは、GdAs(714、718)層の厚さと略同一であり、GdAs層714の歪力を取り消す。同様に、ゲルマニウム基板506に近接する領域710では、ゲルマニウム706近傍のGdAsの濃度を増加させ、ゲルマニウム706の格子定数に整合させるために、GdAs716の厚さは、32nmで一定であるが、GdNの厚さは、10nmに低減される。このように、層構造700は、格子定数の変化に起因する最小限の断層と、欠陥とを有する。格子定数内にシリコン層702からゲルマニウム層706への遷移を提供することによって、希土類プニクタイド緩衝層704は、最小限の欠陥レベルを伴うゲルマニウム層706のエピタキシャルな成長を可能にする。
図8は、本明細書に説明される層構造内で使用されることができる種々の材料の格子定数を示すグラフ800を描写する。X軸は、希土類金属を示し、Y軸は、測定された格子パラメータをオングストロームで示す。水平線812は、シリコンの格子定数を表し、水平線810は、シリコン基板上で成長し得るIII−V合金である、燐化インジウム(InP)の格子定数を表す。曲線802は、X軸上に描写されるような希土類金属の関数として、希土類窒化物(RE−N)に対する格子定数を描写する。同様に、曲線804は、希土類燐化物(RE−P)に対する格子定数を描写し、曲線806は、希土類砒化物(RE−As)に対する格子定数を描写し、曲線808は、希土類アンチモン化物(RE−Sb)に対する格子定数を描写する。1つの実施例では、点1(814)は、窒素と組み合わせられて窒化エルビウム(ErN)を形成する、希土類金属エルビウムの格子定数を描写する。点2(816)は、亜燐酸と組み合わせられて砒化エルビウム(ErAs)を形成する、希土類金属エルビウムの格子定数を描写し、点3(818)は、砒素と組み合わせられてアンチモン化エルビウム(ErSb)を形成する、希土類金属エルビウムの格子定数を描写する。ErNの格子定数は、ErPの格子定数(約5.6Å)およびErAsの格子定数(約5.75Å)よりも低い、約4.8Åである。ErPおよびErAsの格子定数は、InPの格子定数(約5.7Å)ならびにシリコンの格子定数(約5.5Å)と比較的に同様である。いくつかの実施形態では、シリコン基板上にInPをエピタキシャルに成長させるために、希土類プニクタイド緩衝材は、変動する厚さのErN、ErP、およびErAsの複数の副層を含み、徐々に、実質的な量の格子歪みを誘起させることなく、層の格子定数をシリコンからゲルマニウムに修正する。いくつかの実施形態では、図15に関連して下記に説明されるように、希土類プニクタイド緩衝層の第1の副層は、ErNと、ErAsとを含み、シリコンを歪み平衡の状態にし、希土類プニクタイド緩衝層の第2の副層は、ErAsと、ErSbとを含み、InPを歪み平衡の状態にする。
図9は、ゲルマニウムが、希土類プニクタイド緩衝材にわたってエピタキシャルに成長する、4つの層構造900、930、960、および990を描写する。層構造990では、希土類プニクタイド緩衝材994は、二元合金の対を含み、徐々に、格子構造をシリコン992からゲルマニウム996に修正する。層構造900では、希土類プニクタイド緩衝材904、934、および964は、層構造990内に示されるような二元合金の異なる対の代わりとして、同種の3元合金を含む。いくつかの実施形態では、3元合金をもたらすことによって、希土類プニクタイド緩衝材内に二元合金の対の同一の効果を達成することが、可能である。希土類プニクタイド緩衝層994の効果は、希土類プニクタイド層994内の副層998および999に取って代わるための2つの3元合金を作成することによって、達成され得る。層990の構造的安定性は、希土類プニクタイド緩衝層994(998および999)の各副層が、構造的に安定しているため、層900の中にもたらされる。希土類プニクタイド緩衝層994内の副層は、歪み平衡の状態であり、最小限の構造的欠陥を伴うシリコン層902にわたってゲルマニウム層996を成長させる。層構造900の希土類プニクタイド緩衝層904内の3元合金化合物908および910は、それぞれ、シリコン層902ならびにゲルマニウム層906に整合し、層安定性を維持する。3元合金の化合物の組成は、一般的形式GdNAs1−x(0<x<1)のものである。3元合金内の第V族元素の濃度は、層全体の比に対する、第V族元素を含有する層の厚さの比を決定することによって、決定されてもよい。
例えば、図9に示されるように、副層999では、GdNは、30nmの厚さを有し、GdAsは、32nmの厚さを有する。副層994における、GdNおよびGdAsの両方を含有する副層994のサブセットの合計に対するGdNの比率は、以下のように計算され得る。
この実施例は、副層994の一部のみを合計しているが、GdNおよびGdAsの集合は、副層994の比率を表す。計算に基づいて、副層999に対応する3元合金は、化学式GdN0.48As0.52に基づくものであり得る。同様に、副層998では、GdNと、GdAsとを含有する副層のサブセットの合計に対するGdNの比率は、以下のように計算される。
この実施例は、副層998の一部のみを合計しているが、GdNおよびGdAsの集合は、副層994の比率を表す。計算に基づいて、副層998に対応する3元合金は、化学式GdN0.23As0.77に基づくものであり得る。
層構造930は、層構造900と同様の構造を描写するが、3元合金は、砒素の代わりに亜燐酸を含む。いくつかの実施形態では、第1の領域938内の3元合金GdN0.380.62の組成は、シリコン932に格子整合し、シリコン内にもたらされる歪みを最小限にさせる。第2の領域940では、3元合金GdN0.060.94の組成は、ゲルマニウム936に格子整合し、ゲルマニウム936内にもたらされる歪力を低減させる。希土類プニクタイド緩衝層934の格子定数は、徐々に、第1の領域938の格子定数から中央領域950内の第2の領域940の格子定数に修正され、層930の構造的な歪み平衡を維持する。
層構造960は、層構造900と同様の構造を描写するが、3元合金は、ガドリニウムの代わりにエルビウムを含む。いくつかの実施形態では、第1の領域968内の3元合金ErN0.35As0.65の組成は、シリコン962に格子整合し、シリコン内にもたらされる歪みを最小限にさせる。第2の領域970では、3元合金の組成は、第1の領域970内のErN0.09As0.91であり、ゲルマニウム966に格子整合し、ゲルマニウム966内にもたらされる歪力を低減させる。希土類プニクタイド緩衝層964の格子定数は、徐々に、第1の領域968の格子定数から中央領域980内の第2の領域970の格子定数に修正され、層960の構造的な歪み平衡を維持する。格子定数内にシリコン層(例えば、層902、932、962、および992)からゲルマニウム層(例えば、層906、936、966、ならびに996)への遷移を提供することによって、希土類プニクタイド緩衝層(例えば、層904、934、964、および994)は、最小限の欠陥レベルを伴うゲルマニウム層506のエピタキシャルな成長を可能にする。
図10は、本明細書に説明される層構造内で使用されることができる種々の材料の格子定数を示すグラフ1000を描写する。X軸は、希土類金属を示し、Y軸は、測定された格子パラメータをオングストロームで示す。グラフ1000は、曲線1002、1004、1006、1008、1010、1012ならびに交点1014、1016、1018を含む。水平線1012は、シリコンの格子定数を表し、曲線1010は、ゲルマニウムの格子定数を表す。水平線1002は、X軸上に描写されるような希土類金属の関数として、希土類窒化物(RE−N)に対する格子定数を描写する。同様に、曲線1004は、希土類燐化物(RE−P)に対する格子定数を描写し、曲線1006は、希土類砒化物(RE−As)に対する格子定数を描写し、曲線1008は、希土類アンチモン化物(RE−Sb)に対する格子定数を描写する。1つの実施例では、点1(1014)は、窒素と組み合わせられて窒化エルビウム(ErN)を形成する、希土類金属エルビウムの格子定数を描写する。点2(1016)は、亜燐酸と組み合わせられて燐酸エルビウム(ErP)を形成する、希土類金属エルビウムの格子定数を描写し、点3(1018)は、亜燐酸と組み合わせられて燐酸ガドリニウム(GdP)を形成する、希土類金属ガドリニウムの格子定数を描写する。ErNの格子定数は、ErPの格子定数(約5.6Å)およびGdPの格子定数(約5.75Å)より大幅に低い、約4.8Åである。ErPおよびGdPの格子定数は、ゲルマニウムの格子定数(約5.7Å)ならびにシリコンの格子定数(約5.5Å)と、比較的に同様である。いくつかの実施形態では、シリコン基板上にゲルマニウムをエピタキシャルに成長させるために、希土類プニクタイド緩衝材は、変動する厚さのErN、ErP、およびGdPの副層を含み、徐々に、図15に関連して下記に説明されるような実質的な量の格子歪みを誘起させることなく、層の格子定数をシリコンからゲルマニウムに修正する。
いくつかの実施形態では、格子定数を変動させるために第V族元素の濃度を変動させる代わりに、格子定数を変動させるために希土類元素の濃度を変動させることが可能であってもよい。図10に示されるように、ErNおよびErPの二元対のセットが、使用され、図5に説明されるように、シリコンを歪み平衡の状態にしてもよい。これは、ErPが、シリコンの格子定数を上回る点2 1016において格子定数を有し、かつErNが、ゲルマニウムの格子定数を下回る点1 1014において格子定数を有するためである。これらの元素の組み合わせが、使用され、シリコンの格子定数に格子整合してもよい。ErPおよびGdPの二元対のセットが、使用され、ゲルマニウムを歪み平衡の状態にしてもよい。これは、GdPが、ゲルマニウムの格子定数を上回る点3 1018において格子定数を有し、かつErPが、ゲルマニウムの格子定数を下回る点2 1016において格子定数を有するためである。これらの合金の組み合わせが、使用され、ゲルマニウムの格子定数に格子整合してもよい。
図11は、図7に描写される第2の半導体層内の所望される歪みを誘起するようなグラフ1100および1150を描写する。いくつかの実施形態では、第2の半導体層706内で、(電荷キャリアの移動性、および光子デバイスに対する光子放出の効率を増加させるためのバンドギャップの修正等の)適合特性に格子誤整合を作成することによって、所望される歪みが、計画的に誘起される。いくつかの実施形態では、半導体層706と副層718との間の格子誤整合は、1%を下回る。いくつかの実施形態では、所望される歪みが、半導体層706と希土類プニクタイド緩衝層704の副層718との間の1〜3%の格子誤整合によって、作成される。いくつかの実施形態では、層構造700内の安定性を維持するために、1%を下回る格子誤整合が、好ましい。いくつかの実施形態では、半導体層706内の電荷キャリアの移動性を増加させるために、または光子の放出の効率を増加させるためのバンドギャップ値を修正するために、1〜3%の格子誤整合が、好ましい。グラフ1100は、層構造700内のGdN副層716に関する厚さ(t)と、二元合金に対する半導体層706上の希土類プニクタイド緩衝層704の結果として生じる効果とを描写する。図7に描写される例示的な層構造では、二元希土類プニクタイド合金は、GdNであるが、本明細書に説明される同一の原理が、他の希土類プニクタイド緩衝層に適用されることができる。曲線1106は、GdN副層716の厚さが10nmを上回る場合、GdN希土類プニクタイド緩衝層が、第2の半導体層706(例えば、ゲルマニウム)上に正味圧縮歪力を及ぼすことを示す。曲線1104は、GdN副層716の厚さが10nmに維持される場合、第2の半導体層706(例えば、ゲルマニウム)上に正味歪みが存在しないことを示す。曲線1102は、GdN副層716の厚さが10nmを下回る場合、第2の半導体層(例えば、ゲルマニウム)上に正味引張歪力が存在することを示す。
グラフ1150は、3元合金に対する半導体層906上の領域910の組成の効果を描写する。この実施形態では、3元希土類プニクタイド合金は、GdN1−xAsである。3元合金の場合、領域910内のNおよびAsの濃度は、3元合金内で決定されるNならびにAsの一部によって決定される。曲線1156は、領域910内のAs(x)の濃度が0.77を上回る場合、GdNAs1−x希土類プニクタイド緩衝層が、第2の半導体層902(例えば、ゲルマニウム)上に正味引張歪力を及ぼすことを示す。曲線1104は、領域910内のAsの濃度が0.77に維持される場合、第2の半導体層906(例えば、ゲルマニウム)上に正味歪みが存在しないことを示す。曲線1152は、領域910内のAsの濃度が0.77を下回る場合、第2の半導体層906(例えば、ゲルマニウム)上に正味引張歪力が存在することを示す。この図内の合金の選択、およびグラフならびに関連数の描写は、例示目的のみのためであり、原理は、他の材料組み合わせならびに層構造に適用され得る。
図12は、基部層1290と、III−V層1295とを伴う層構造1200を描写する。いくつかの実施形態では、この層構造1200に対する複数の構成要素が、存在してもよい。いくつかの実施形態では、層構造1200の構成要素のうちの1つは、図1に描写される層100と同様の副層であってもよい。層100は、第1の半導体層102と、希土類プニクタイド緩衝層104と、第2の半導体層106とを含む。同様に、層構造1200は、シリコン層1202と、シリコン層1202にわたってエピタキシャルに成長する、プニクタイド緩衝材1204と、プニクタイド緩衝層1204にわたってエピタキシャルに成長する、ゲルマニウム層1206とを含む。図12に描写されるシリコン/プニクタイド/ゲルマニウムの組み合わせは、より大きい層1200の部分である。いくつかの実施形態では、層1200は、シリコン層1202の下方および基部層1290の上方に、異なる構成要素を含有してもよい。いくつかの実施形態では、層1200は、ゲルマニウム1206の上方およびIII−V層1295の下方に、構成要素を含有してもよい。
図13は、希土類プニクタイド緩衝層1304にわたってエピタキシャルに成長する、シリコン層1306と、ゲルマニウム層1302にわたってエピタキシャルに成長する、希土類プニクタイド緩衝層1304とを伴う層構造1300を描写する。層1300は、図13において、第1の半導体層がシリコン962の代わりにゲルマニウム1302であり、かつ第2の半導体層がシリコン1306であることを除いては、図9に描写される層960と同様である。図9内のものに対して、第1の半導体層および第2の半導体層が入れ替えられたため、希土類プニクタイド緩衝材1304の組成勾配は、図9の希土類プニクタイド緩衝材964の組成勾配とは逆である。格子安定性を維持するために、ゲルマニウム近傍の領域1308は、より高い濃度(例えば、0.91)の砒素と、低い濃度(例えば、0.09)の窒素とを含有し、シリコン近傍の領域1310は、より高い濃度(例えば、0.35)の窒素と、より低い濃度(例えば、0.65)の砒素とを含有する。領域1320内の窒素および砒素の濃度は、徐々に、窒素に関しては、0.09から0.35に、砒素に関しては、0.91から0.65に変動しながら、格子安定性を維持する。格子定数内にゲルマニウム層1302からシリコン層1306への徐々の遷移を提供することによって、希土類プニクタイド緩衝層1304は、最小限の欠陥レベルを伴うゲルマニウム層1302上のシリコン層1306のエピタキシャルな成長を可能にする。
図14は、第2の半導体層1402が第IV族合金である、層構造1400および1450を描写する。第IV族合金は、2つ以上の第IV族の元素から成る異なる組成を含有する。層構造1400では、第2の半導体層1406は、形式Si1−xGeのシリコンゲルマニウム合金である。変数xは、0<x≦1の範囲に及ぶ。いくつかの実施形態では、xの値は、1であり、1406内の第IV族合金は、意図しない不純物を除いては、完全にゲルマニウムから成る。いくつかの実施形態では、xは、0〜1の値であり、層1406内でシリコンと、ゲルマニウムとを含有する第IV族合金を作成する。概して、xの値は、第IV族合金1406が完全にシリコンで成り、かつシリコン基板1402と第IV族合金1406とに差異がないであろう場合におけるように、0に到達することは許容されていない。プニクタイド緩衝材1404の組成は、上記に説明されるように、関連合金を含み、層1400の格子安定性を維持する。
層構造1450では、第2の半導体層1456は、形状Ge1−xSnのゲルマニウム錫合金である。変数xは、0<x≦1の範囲に及ぶ。いくつかの実施形態では、xの値は、1であり、1456内の第IV族合金は、意図しない不純物を除いては、完全に錫から成る。いくつかの実施形態では、xの値は、0であり、1456内の第IV族合金は、意図しない不純物を除いては、完全にゲルマニウムから成る。いくかの実施形態では、xは、0〜1の値であり、層1456内で錫と、ゲルマニウムとを含有する第IV族合金を作成する。プニクタイド緩衝材1454の組成は、関連合金を含み、上記に説明されるように、層1450の格子安定性を維持する。格子定数内にシリコン層(1402、1452)からシリコンゲルマニウムまたはゲルマニウム錫層(1406、1456)への遷移を提供することによって、希土類プニクタイド緩衝層(1404、1454)は、最小限の欠陥レベルを伴うゲルマニウム層706のエピタキシャルな成長を可能にする。
図15は、3元合金GdN1−xAsから構成される希土類プニクタイド層1504にわたる、燐化インジウム(InP)の第2の半導体層1506を伴う、層構造1500を描写する。層構造1500は、ゲルマニウムの第1の半導体層1502と、ゲルマニウム層1502にわたってエピタキシャルに成長する、希土類プニクタイド緩衝層1504と、希土類プニクタイド緩衝層1504にわたってエピタキシャルに成長する、InP層1506とを含む。ゲルマニウム層1502に近接する第1の領域1508では、3元合金の組成は、略GdN0.77As0.23であり、ゲルマニウム層1502の格子組成に整合する。InP層に近接する領域1510では、希土類プニクタイド層1504の組成は、変性GdAsである。GdAsの格子定数は、InPの格子定数と同様であり、そのため、希土類プニクタイド合金は、変性され、InPの格子定数に整合する。層構造1550は、GdNおよびGdAsの二元合金の対から構成される希土類プニクタイド層1504にわたる、燐化インジウム(InP)の第2の半導体層1506を含む。層構造1550は、ゲルマニウムの第1の半導体層1552と、ゲルマニウム層1552にわたってエピタキシャルに成長する、希土類プニクタイド緩衝層1554と、希土類プニクタイド緩衝層1504にわたってエピタキシャルに成長する、InP層1556とを含む。層1550内の希土類プニクタイド緩衝層は、二元合金の対を含む。希土類プニクタイド緩衝材1554内の二元合金の効果は、希土類プニクタイド緩衝層1504内の3元合金の効果と同一である。GdNおよびGdAsの層の厚さは、希土類プニクタイド緩衝層1554内のNならびにAsの濃度を監視し、InP層1556およびゲルマニウム1552層と格子整合するために使用される。希土類プニクタイド緩衝層1554の厚さ全体を通して、GdAsの層(1564、1568)の厚さは、32nmで一定に保たれる。ゲルマニウム1552近傍の第1の領域1558では、GdN1564の厚さが、10nmに設定され、希土類プニクタイド緩衝材1558の第1の領域が、ゲルマニウム1552に対して歪み平衡の状態であることを確実にする。InP1556近傍の第1の領域1560では、GdN1566の厚さが、2nmに低減され、希土類プニクタイド緩衝材1560の第2の領域が、InP1556に対して歪み平衡の状態であることを確実にする。GdNの層の厚さの、10nmから8nmへ、そこから2nmへの徐々の減少は、InP1556近傍の第2の領域1560内のGdAsの濃度の増加をもたらす。層の厚さを達成するために使用される詳細計算の実施例が、図5により詳細に説明される。格子定数内にゲルマニウム層(1502、1552)からInP層(1506、1556)への遷移を提供することによって、希土類プニクタイド緩衝層(1504、1554)は、最小限の欠陥レベルを伴うInP層(1506、1556)のエピタキシャルな成長を可能にする。
図16は、光子デバイス用途のための分散ブラッグ反射器(DBR)構成を含む層構造1600を描写する。層構造1600は、シリコン層1602と、いくつかの希土類プニクタイド層と、シリコンゲルマニウム合金またはゲルマニウム含有層1606とを含む。いくつかの実施形態では、層構造1600は、シリコンの代わりに、半導体層1602のための異なる材料を含んでもよく、かつゲルマニウムまたはゲルマニウム合金の代わりに、半導体層1606のための異なる材料を含んでもよい。概して、層1602および1606の代わりに、任意の組み合わせの第1ならびに第2の半導体が、使用されてもよい。シリコン層1602は、層構造1600の成長のためにエピタキシャルなテンプレートを提供する、任意のシリコン層であり得る。シリコン層1602は、例えば、<100>の結晶配列を伴うシリコン基板である。しかしながら、シリコン層1602はまた、SOI基板におけるように、絶縁層にわたるシリコン層であり得る、または別の層にわたってエピタキシャルに成長するシリコン層であり得る。層構造1600は、それぞれ、化学式GdNおよびGdAsを有する、希土類プニクタイド層1612、1614の2つの対を含む。GdNおよびGdAsの4分の1波長層(QWL)の対はそれぞれ、λ/4の総厚を有する(式中、λは、DBR構造によって反射されるべき光の波長である)。層構造1600は、希土類プニクタイド層の2つの対を含むものとして描写されるが、他の数の対もまた、考えられ、対の数は、十分な反射率をもたらすように選定される。より大きい数の対が、より高い反射率をもたらすであろう。
図17は、層構造1600の分散ブラッグ反射器の反射率を示すグラフを描写する。図17は、波長の関数として、DBRの反射率を描写する曲線1702、1704、および1706を含む。曲線1702は、3周期反射器(すなわち、3つの対のQWLを伴う反射器)に対応し、曲線1704は、6周期反射器(すなわち、6つの対のQWLを伴う反射器)に対応し、曲線1702は、9周期反射器(すなわち、9つの対のQWLを伴う反射器)に対応する。DBR内の周期の増加数は、より高い反射率およびより急勾配のロールオフをもたらす。
図18は、例証的な実施形態による、層構造100を成長させるためのプロセス1800のフローチャートである。本プロセスは、第1の半導体層が提供される、1802において開始する。1804では、本プロセスは、希土類プニクタイド緩衝層をエピタキシャルに成長させる。1806では、本プロセスは、第2の半導体層1806を成長させる。
1802では、第1の半導体層が、提供される。第1の半導体102層は、それにわたって希土類プニクタイド緩衝層104が成長する、シリコン基板であってもよい。いくつかの実施形態では、第1の半導体層は、図15に説明されるようなゲルマニウム層であってもよい。
1804では、希土類プニクタイド緩衝層104が、第1の半導体層102にわたってエピタキシャルに成長する。希土類プニクタイド緩衝層104の元素部分の実施例は、Er、Gd、In、N、P、As、またはその任意の好適な組み合わせを含む。エピタキシャルに成長する希土類プニクタイド緩衝層104が、成長し、層100の格子定数を第1の半導体の格子定数から第2の層の格子定数に修正しながら、希土類プニクタイド緩衝層104全体を通して格子安定性を維持する。
1806では、第2の半導体層106が、希土類プニクタイド緩衝層104にわたってエピタキシャルに成長する。いくつかの実施形態では、第2の半導体106は、III−V合金、第IV族元素、第IV族合金、または任意の他の好適な材料であってもよい。
図19は、例証的な実施形態による、層構造200を成長させるプロセス1900のフローチャートである。本プロセスは、第1の半導体層が提供される、1902において開始する。本プロセスは、希土類プニクタイド緩衝層をエピタキシャルに成長させ始める。1904では、本プロセスは、第1の副層212を第1の半導体層102上にエピタキシャルに成長させる。1906では、本プロセスは、第2の副層214を第1の副層212上に成長させる。1910では、本プロセスは、第3の副層216を希土類緩衝材の中間部分上にエピタキシャルに成長させる。1912では、本プロセスは、第4の副層218を第3の副層216上にエピタキシャルに成長させる。1906では、本プロセスは、第2の半導体層102を第4の副層218にわたってエピタキシャルに成長させる。
1902では、第1の半導体層が、提供される。第1の半導体102層は、それにわたって希土類プニクタイド緩衝層104が成長する、シリコン基板であってもよい。いくつかの実施形態では、第1の半導体層は、図15に説明されるようなゲルマニウム層であってもよい。
1904では、希土類プニクタイド緩衝層104の第1の副層212が、第1の半導体層102にわたってエピタキシャルに成長する。第1の副層212は、第1の半導体層102の格子定数に格子整合し、第1の半導体層212上に、特定の方向に歪力を及ぼす。
1906では、希土類プニクタイド緩衝層106の第2の副層214が、副層212にわたってエピタキシャルに成長する。第2の副層214は、第1の副層214の格子定数に格子整合し、第1の副層212によって及ぼされる力と反対の方向に歪力を及ぼす。
1908では、中間緩衝層が、副層214にわたってエピタキシャルに成長する。中間緩衝層の1つの領域は、副層214の格子定数に近い第1の格子定数を有し、中間緩衝層の第2の領域は、層216の格子定数に近い第2の格子定数を有する。いくつかの実施形態では、中間緩衝層の格子定数は、徐々に、第1の格子定数から第2の格子定数に修正される。いくつかの実施形態では、中間緩衝層は、図2に示されない他の副層を含む。これは、図7に関連して詳細に説明される。いくつかの実施形態では、中間緩衝層は、図9に関連して詳細に説明されるように、種々の濃度の希土類および第V族合金から構成される、3元合金を含む。
1910では、希土類プニクタイド緩衝層106の第3の副層216が、中間緩衝層にわたってエピタキシャルに成長する。第3の副層216は、中間緩衝材の格子定数に格子整合し、第2の半導体層102上に、第1の方向に歪力を及ぼす。
1912では、希土類プニクタイド緩衝層106の第4の副層218が、中間緩衝層にわたってエピタキシャルに成長する。第4の副層214は、中間緩衝層の格子定数に格子整合し、第2の半導体層102上に、第1の方向の反対の、第2の方向に歪力を及ぼす。
希土類プニクタイド緩衝層104の種々の副層の元素部分の実施例は、Er、Gd、In、N、P、およびAsである。
1914では、第2の半導体層102が、副層218にわたってエピタキシャルに成長する。第2の半導体層102は、第1の副層218の格子定数に格子整合する。いくつかの実施形態では、第2の半導体106は、III−V合金、第IV族元素、第IV族合金、または任意の他の好適な材料であってもよい。
例証のために選定される、本明細書の実施形態への種々の変更および修正が、当業者に容易に生じるであろう。そのような修正および変形例が本発明の精神から逸脱しない限り、それらが本明細書の範囲内に含まれることが、意図される。
格子定数、格子パラメータ、または格子間隔は、結晶格子内の単位胞の物理的寸法を指す。格子定数は、典型的には、約数オングストローム(Å)である。半導体材料間で整合する格子定数は、層が結晶構造内の変化なく成長することを可能にする。
第V族元素は、(半導体物理学で使用されるような)元素周期表の第V族に属する元素である。第V族は、本分野では、窒素(N)と、亜燐酸(P)と、砒素(As)と、アンチモン(Sb)と、ビスマス(Bi)とを含むと理解される。この元素族は、例えば、現代のIUPAC表記の第15族、すなわち、窒素族、またはプニクトゲンと称されるものと同一の族であると理解される。
ランタニド系列は、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、プロメチウム(Pm)、サマリウム(Sm)、ユーロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ルテチウム(Lu)等の金属を含む。本開示全体を通して、用語「希土類元素」または「希土類金属」は、スカンジウムおよびイットリウムならびに全てのランタニドを含むことを理解されたい。
本明細書に説明される成長および/または堆積は、化学蒸着(CVD)、有機金属気相成長法(MOCVD)、有機金属気相エピタキシ(OMVPE)、原子層堆積(ALD)、分子ビームエピタキシ(MBE)、ハライド気相エピタキシ(HVPE)、パルスレーザ堆積(PLD)、ならびに/もしくは物理蒸着(PVD)のうちの1つ以上のものを使用して実施されることができる。
III族窒化物(III−N)材料は、窒素と、1つ以上の第III族元素とを含む半導性の材料である。III族窒化物材料を形成するために使用される一般的な第III族元素は、アルミニウムと、ガリウムと、インジウムとを含む。III族窒化物材料は、大きい直接バンドギャップを有し、それ自体を高電圧デバイス、無線周波数デバイス、および光学デバイス向けに有用にしている。さらに、複数の第III族元素は、変動組成内の単一のIII族窒化物フィルム内に組み合わせられることができるため、III族窒化物フィルムの物性は、非常に調整可能である。
いくつかの実施形態では、本明細書に説明される層構造内で使用されるIII−VおよびIII族窒化物材料は、有機金属気相成長法(MOCVD)を使用して成長される。MOCVDでは、1つ以上の第III族前駆体が、第V族前駆体と反応し、基板上にIII族窒化物フィルムを堆積させる。いくつかの第III族前駆体は、ガリウム源としてのトリメチルガリウム(TMGa)と、アルミニウム源としてのトリメチルアルミニウム(TMA)と、インジウム源としてのトリメチルインジウム(TMI)とを含む。アンモニアは、窒素源として使用されることができる第V族前駆体である。ターシャリーブチルアルシンおよびアルシンは、砒素源として使用されることができる第V族前駆体である。ターシャリーブチルホスフィンおよびホスフィンは、亜燐酸源として使用されることができる第V族前駆体である。
いくつかの実施形態では、本明細書に説明される層構造内で使用されるIII−VおよびIII族窒化物材料は、分子ビームエピタキシ(MBE)を使用して成長される。MBEは、高真空または超高真空内で生じる、単一結晶の薄膜蒸着のためのエピタキシ方法である。MBEでは、ガス状の原子または分子の精密なビームが、加熱された基板において発射される。分子は、基板表面に到達すると、緩徐かつ体系的に濃縮し、超薄層に堆積する。
本明細書に説明されるように、層は、表面を被覆する略一様な厚さの材料を意味する。層は、連続的または不連続的(すなわち、材料の領域の間に間隙を有する)のいずれか一方であり得る。例えば、層は、表面を完全に被覆する、または集合的に層(すなわち、選択領域エピキタシを使用して形成される領域)を画定する、不連続領域に分割されることができる。層構造は、層のセットを意味し、独立型構造またはより大きな構造の部分であり得る。III族窒化物構造は、III族窒化物材料を含有する構造を意味し、Si、酸化硅素(SiO)、窒化硅素(Si)、およびIII−V材料であるいくつかの実施例等の、III族窒化物以外の付加的な材料を含有し得る。同様に、III−V構造は、III−V材料を含有する構造を意味し、Si、酸化硅素(SiO)、窒化硅素(Si)、およびIII族窒化物材料(III−Vのサブセット)であるいくつかの実施例等の、III−V以外の付加的な材料を含有し得る。
「モノリシックに統合される」は、典型的には、表面上に配置される層を堆積させることによって、基板の表面上に形成されることを意味する。
「〜上に配置される」とは、下層の材料または層の「上に存在する」ことを意味する。この層は、好適な表面を確実にするために必要である、転位層等の中間層を含んでもよい。例えば、材料が「基板上に配置される」ように説明される場合、これは、(1)材料は、基板と直接接触している、または(2)材料は、基板上に存在する1つ以上の転位層と接触しているのいずれか一方を意味し得る。
単結晶は、略1つのタイプの単位胞のみを含む結晶構造を意味する。しかしながら、単結晶層は、積層欠陥、断層、または他の一般的に発生する結晶欠陥等のいくつかの結晶欠陥を示し得る。
単一ドメイン(すなわち、単結晶)は、実質的に単位胞の1つの構造のみかつ実質的にその単位胞の1つの配向のみを含む結晶質構造を意味する。言い換えると、単一ドメイン結晶は、双ドメインまたは反位相ドメインを示さない。
単一位相は、単結晶および単一ドメインの両方である結晶構造を意味する。
結晶質は、実質的に単結晶および実質的に単一ドメインである結晶構造を意味する。結晶化度は、結晶構造が、単結晶および単一ドメインである程度を意味する。高結晶質構造は、略完全に、または完全に、単結晶かつ単一ドメインであるであろう。
エピタキシ、エピタキシャルな成長、およびエピタキシャルな堆積は、結晶性基板上の結晶層の成長または堆積を指す。結晶層は、エピタキシャル層と称される。結晶性基板は、テンプレートとして作用し、結晶層の配向および格子間隔を決定する。結晶層は、いくつかの実施例では、格子整合または格子一致の状態であり得る。格子整合結晶層は、結晶性基板の上面と同一または非常に同様の格子間隔を有し得る。格子一致結晶層は、結晶性基板の格子間隔の整数倍、またはその整数倍と非常に同様である格子間隔を有し得る。いくつかの実施形態では、数は、整数の0.5%以内である場合、整数と見なされてもよい。例えば、1.95〜2.05の数は、整数2であると見なされてもよい。いくつかの実施形態では、格子整合結晶構造内の格子間隔は、約0.1%、0.2%、0.3%、0.4%、0.5%、または任意の他の好適な割合であってもよい。概して、格子整合結晶構造内の格子間隔は、1%を下回ってもよい。代替として、結晶性基板の格子間隔は、格子一致結晶層の格子間隔の整数倍、またはその整数倍に非常に同様であり得る。エピタキシの品質は、部分的に、結晶層の結晶化度の程度に基づく。実際に、高品質なエピタキシャル層は、最小限の欠陥を伴う、かつ結晶粒界が殆どまたは全くない単結晶であるであろう。
基板は、その上に堆積層が形成される材料を意味する。例示的な基板は、限定ではないが、ウエハが均一な厚さの単結晶シリコンを含むバルクシリコンウエハ、バルクシリコンハンドルウエハ上に配置される二酸化硅素の層上に配置されるシリコンの層を含むシリコン・オン・インシュレータウエハ等の複合ウエハ、またはその上もしくはその中でデバイスが形成される基部層の役割を果たす任意の他の材料を含む。基板層およびバルク基板として使用するための用途の機能として好適である、そのような他の材料の実施例は、限定ではないが、窒化ガリウムと、炭化硅素と、酸化ガリウムと、ゲルマニウムと、アルミナと、ガリウム砒素と、燐化インジウムと、珪土と、二酸化硅素と、硼珪酸ガラスと、パイレックス(登録商標)ガラスと、サファイアとを含む。
希土類プニクタイド材料は、1つ以上の第V族元素と、1つ、2つ、もしくはそれを上回る希土類(RE)元素とを含有する材料である。希土類元素は、ランタン(La)と、セリウム(Ce)と、プラセオジム(Pr)と、ネオジム(Nd)と、プロメチウム(Pm)と、サマリウム(Sm)と、ユーロピウム(Eu)と、ガドリニウム(Gd)と、テルビウム(Tb)と、ジスプロシウム(Dy)と、ホルミウム(Ho)と、エルビウム(Er)と、ツリウム(Tm)と、イッテルビウム(Yb)と、ルテチウム(Lu)と、スカンジウム(Sc)と、イットリウム(Y)とを含む。
セミコンダクタ・オン・インシュレータは、単結晶半導体層と、単相誘電層と、基板とを含む組成を意味し、誘電層は、半導体層と基板との間に挿入される。この構造は、シリコン・オン・インシュレータ(「SOI」)組成を含んでもよい。
キャリア濃度は、単位体積あたりのバルクキャリアの数を意味する。
電荷キャリア密度は、体積あたりの電荷キャリアの数を示す。
界面は、異種結晶性半導体の2つの層の層または領域の間の表面を意味する。
セミコンダクタ・オン・インシュレータ組成は、限定ではないが、シリコン、ゲルマニウム、またはシリコンゲルマニウムの「活性」層を含む。言い換えると、例示的なセミコンダクタ・オン・インシュレータ組成は、限定ではないが、シリコン・オン・インシュレータと、ゲルマニウム・オン・インシュレータと、シリコンゲルマニウム・オン・インシュレータとを含む。いくつかの実施形態では、使用され得るシリコンの種々の構造は、例えば、Si<100>、Si<110>、Si<111>である。
本明細書において第2の層「上に存在する」またはそれ「にわたる」ものとして説明ならびに/もしくは描写される第1の層は、第2の層に直接的に隣接し得る、または第1の層と第2の層との間に存在し得る1つ以上の介在層であり得る。第1の層と第2の層「との間」に存在するものとして説明および/または描写される介在層は、第1の層ならびに/もしくは第2の層に直接的に隣接し得る、または第1の層と第2の層との間の介在層であり得る1つ以上の付加的な介在層であり得る。本明細書において「直接的に」第2の層または基板「上に存在する」もしくはそれ「にわたる」ものとして説明および/または描写される第1の層は、可能性として第1の層の、第2の層もしくは基板との混合に起因して形成し得る介在合金層以外の、介在層を伴わない第2の層または基板に直接的に隣接する。加えて、本明細書において第2の層または基板「上に存在する」、それ「にわたる」、「直接的に」その「上に存在する」、もしくは「直接的に」それ「にわたる」ものとして説明および/または描写される第1の層は、第2の層もしくは基板全体、または第2の層もしくは基板の一部を被覆し得る。
基板は、層成長の間に基板ホルダ上に設置され、そのため、上面または上側表面は、基板ホルダから最も遠い基板もしくは層の表面である一方、底部表面または下側表面は、基板ホルダに最も近い基板もしくは層の表面である。本明細書に描写かつ説明される任意の構造は、描写された構造の上方および/または下方に付加的な層を伴うより大きな構造の部分であり得る。明確化のために、本明細書における図は、これらの付加的な層を省略し得るが、これらの付加的な層は、開示された構造の部分であり得る。加えて、描写される構造は、たとえ反復が図内に描写されていなくても、その単位で反復され得る。
上記の説明から、種々の技術が、本開示の範囲から逸脱することなく、本明細書に説明される概念の実装のために使用され得ることが、明白である。説明される実施形態は、全ての点で、例証的でありかつ制限的ではないと見なされるべきである。本明細書に説明される技術および構造は、本明細書に説明される特定の実施例に限定されるものではないが、本開示の範囲から逸脱することなく、他の実施例に実装され得ることもまた、理解されたい。同様に、動作は、図面内に特定の順序に描写されるが、これは、望ましい結果を達成するために、そのような動作が示される特定の順序またはシーケンシャル順序で実施されること、もしくは全ての図示される動作が示される特定の順序またはシーケンシャル順序で実施されることを要求するものではないことを理解されたい。加えて、説明される異なる実施例は、1つの実施例ではなく、1つの実施例の特徴は、他の開示実施例内にも含まれ得る。故に、請求項は、本明細書に開示される実施例に限定されるものではないが、それらの教示が当業者に通知するであろうように、上記に提供される技術的教示から理解され得ることを理解されたい。

Claims (15)

  1. 層構造であって、
    第1の格子定数を伴う第1の半導体層と、
    前記第1の半導体にわたってエピタキシャルに成長する希土類プニクタイド緩衝材であって、前記第1の半導体に隣接する前記希土類プニクタイド緩衝材の第1の領域は、1%を下回る第1の正味歪みを有する、緩衝材と、
    前記希土類プニクタイド緩衝材にわたってエピタキシャルに成長する第2の半導体層であって、前記第2の半導体に隣接する前記希土類プニクタイド緩衝材の第2の領域は、所望される歪みである第2の正味歪みを有する、層と
    を含み、前記希土類プニクタイド緩衝材は、
    1つ以上の希土類元素と
    1つ以上の第V族元素と
    を含む、層構造。
  2. 前記所望される歪みは、1%を下回る、請求項1に記載の層構造。
  3. 前記希土類プニクタイド緩衝材の第1の領域は、
    第1の希土類プニクタイド合金を含み、かつ第1の厚さを有する、第1の副層と、
    第2の希土類プニクタイド合金を含み、かつ第2の厚さを有する、第2の副層と
    を含み、前記第2の厚さに対する前記第1の厚さの比は、1%を下回る前記第1の領域の第1の正味歪みをもたらす、請求項1に記載の層構造。
  4. 前記希土類プニクタイド緩衝材の第2の領域は、
    第3の希土類プニクタイド合金を含み、かつ第3の厚さを有する、第3の副層と、
    前記第2の希土類プニクタイド合金を含み、かつ前記第2の厚さを有する、第4の副層と
    を含み、前記第2の厚さに対する前記第3の厚さの比は、前記所望される歪みである前記第2の領域の第2の正味歪みをもたらす、
    請求項3に記載の層構造。
  5. 前記所望される歪みは、1%〜3%である、請求項4に記載の層構造。
  6. 前記第1、第2、および第3の希土類プニクタイド合金は、一般的な希土類元素を含む、請求項4に記載の層構造。
  7. 前記第1の希土類プニクタイド合金は、ErNを含み、
    前記第2の希土類プニクタイド合金は、ErPを含み、
    前記第3の希土類プニクタイド合金は、ErAsを含む、
    請求項6に記載の層構造。
  8. 前記第1の希土類プニクタイド合金は、GdNを含み、
    前記第2の希土類プニクタイド合金は、GdAsを含み、
    前記第3の希土類プニクタイド合金は、GdNを含む、
    請求項6に記載の層構造。
  9. 前記第1の希土類プニクタイド合金は、ErNを含み、
    前記第2の希土類プニクタイド合金は、ErPを含み、
    前記第3の希土類プニクタイド合金は、GdPを含む、
    請求項4に記載の層構造。
  10. 前記第1の半導体は、Siを含み、前記第2の半導体は、Si1−xGe(0<x≦1)を含む、請求項1に記載の層構造。
  11. 前記第1の半導体は、Siを含み、前記第2の半導体は、InGa1−xAs1−yおよびAlGa1−xAs(0≦x、y≦1)のうちの1つ以上を含む、請求項1に記載の層構造。
  12. 前記希土類プニクタイド緩衝材の第1の領域は、第1の比率の元素を伴う第1の希土類プニクタイド合金を含み、
    前記希土類プニクタイド緩衝材の第2の領域は、第2の比率の元素を伴う前記第1の希土類プニクタイド合金を含む、
    請求項1に記載の層構造。
  13. 前記希土類プニクタイド緩衝材の第2の領域は、第3の比率の元素を伴う第3の希土類プニクタイド合金を含み、前記第3の比率は、前記所望される歪みである前記第2の領域の第2の正味歪みをもたらす、請求項3に記載の層構造。
  14. 前記第1の半導体層は、基部材料にわたってエピタキシャルに成長し、
    上側半導体層は、前記第2の半導体層にわたってエピタキシャルに成長する、
    請求項1に記載の層構造。
  15. 前記第2および前記第3の厚さは、所望される波長の光のブラッグ反射をもたらすように選択される、請求項4に記載の層構造を含む、鏡構造。
JP2018563172A 2016-06-02 2017-06-02 歪み管理のための希土類プニクタイド Active JP6937784B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662344439P 2016-06-02 2016-06-02
US62/344,439 2016-06-02
US201662385744P 2016-09-09 2016-09-09
US62/385,744 2016-09-09
PCT/US2017/035744 WO2017210597A1 (en) 2016-06-02 2017-06-02 Rare earth pnictides for strain management

Publications (2)

Publication Number Publication Date
JP2019522359A true JP2019522359A (ja) 2019-08-08
JP6937784B2 JP6937784B2 (ja) 2021-09-22

Family

ID=59062105

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018563061A Active JP6937783B2 (ja) 2016-06-02 2017-06-02 GaN基板用途のためのプニクタイド緩衝材構造およびデバイス
JP2018563172A Active JP6937784B2 (ja) 2016-06-02 2017-06-02 歪み管理のための希土類プニクタイド

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018563061A Active JP6937783B2 (ja) 2016-06-02 2017-06-02 GaN基板用途のためのプニクタイド緩衝材構造およびデバイス

Country Status (6)

Country Link
US (3) US10615141B2 (ja)
EP (3) EP3488462A1 (ja)
JP (2) JP6937783B2 (ja)
CN (2) CN109478504B (ja)
TW (3) TWI753915B (ja)
WO (3) WO2017210629A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111656627A (zh) * 2018-01-19 2020-09-11 Iqe公司 基于re的集成光子和电子层状结构
US11757008B2 (en) 2018-02-15 2023-09-12 Iqe Plc Electronic device with 2-dimensional electron gas between polar-oriented rare-earth oxide layer grown over a semiconductor
CN110165555A (zh) * 2019-04-28 2019-08-23 西安理工大学 一种基于GexSi1-x可变晶格常数基体的红光半导体激光器
GB2612040A (en) 2021-10-19 2023-04-26 Iqe Plc Porous distributed Bragg reflector apparatuses, systems, and methods

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2646020B1 (fr) * 1989-04-13 1991-07-12 Lecorre Alain Materiau composite comportant une couche d'un compose iii-v et une couche de pnicture de terres rares, procede de fabrication et application
JP2000243947A (ja) * 1999-02-19 2000-09-08 Sharp Corp 窒化物系化合物半導体装置
US20040126993A1 (en) * 2002-12-30 2004-07-01 Chan Kevin K. Low temperature fusion bonding with high surface energy using a wet chemical treatment
GB2398672A (en) * 2003-02-19 2004-08-25 Qinetiq Ltd Group IIIA nitride buffer layers
WO2005065357A2 (en) * 2003-12-29 2005-07-21 Translucent, Inc. Rare earth-oxides, rare-earth-nitrides, rare earth-phosphides and ternary alloys with silicon
US7655327B2 (en) * 2003-12-29 2010-02-02 Translucent, Inc. Composition comprising rare-earth dielectric
US7384481B2 (en) * 2003-12-29 2008-06-10 Translucent Photonics, Inc. Method of forming a rare-earth dielectric layer
KR100541111B1 (ko) * 2004-06-25 2006-01-11 삼성전기주식회사 다파장 반도체 레이저 제조방법
JP2006080379A (ja) * 2004-09-10 2006-03-23 Sharp Corp 異種結晶多層構造体ならびに異種結晶多層構造体を含む金属ベーストランジスタ、面発光レーザ、磁気抵抗膜および共鳴トンネルダイオード
EP1975988B1 (en) * 2007-03-28 2015-02-25 Siltronic AG Multilayered semiconductor wafer and process for its production
US8542437B1 (en) * 2010-03-09 2013-09-24 Translucent, Inc. Earth abundant photonic structures
CN102157654B (zh) * 2011-03-30 2013-09-25 重庆大学 基于双面凹孔衬底及组分渐变缓冲层的倒装led芯片
US8636844B1 (en) * 2012-07-06 2014-01-28 Translucent, Inc. Oxygen engineered single-crystal REO template
US9431526B2 (en) * 2013-02-22 2016-08-30 Translucent, Inc. Heterostructure with carrier concentration enhanced by single crystal REO induced strains
US8748900B1 (en) * 2013-03-27 2014-06-10 Translucent, Inc. Re-silicide gate electrode for III-N device on Si substrate
US9236249B2 (en) * 2013-07-11 2016-01-12 Translucent, Inc. III-N material grown on REN epitaxial buffer on Si substrate
CN103367577B (zh) * 2013-07-25 2016-02-03 圆融光电科技有限公司 一种高亮度GaN基发光二极管外延片及其制备方法
US8796121B1 (en) * 2013-11-19 2014-08-05 Translucent, Inc. Stress mitigating amorphous SiO2 interlayer
US20160322224A1 (en) * 2013-12-30 2016-11-03 Dow Global Technologies Llc Processes for using flux agents to form polycrystalline group iii-group v compounds from single source organometallic precursors
US9139934B2 (en) * 2014-01-23 2015-09-22 Translucent, Inc. REN semiconductor layer epitaxially grown on REAIN/REO buffer on Si substrate
US9460917B2 (en) * 2014-02-12 2016-10-04 Translucent, Inc. Method of growing III-N semiconductor layer on Si substrate
KR102296108B1 (ko) * 2014-04-02 2021-09-02 사이먼 에드워드 그랜빌 희토류 나이트라이드를 포함하는 자성체 및 장치
US9142406B1 (en) * 2014-05-02 2015-09-22 Translucent, Inc. III-N material grown on ErAlN buffer on Si substrate
CN104253184A (zh) * 2014-09-24 2014-12-31 山西飞虹微纳米光电科技有限公司 一种带有渐变式dbr层的蓝光led外延结构
US10075143B2 (en) * 2015-11-13 2018-09-11 IQE, plc Layer structures for RF filters fabricated using rare earth oxides and epitaxial aluminum nitride

Also Published As

Publication number Publication date
WO2017210622A1 (en) 2017-12-07
EP3488462A1 (en) 2019-05-29
WO2017210629A1 (en) 2017-12-07
EP3465743A1 (en) 2019-04-10
CN109478504B (zh) 2023-08-29
CN109478504A (zh) 2019-03-15
CN109478503A (zh) 2019-03-15
JP2019522358A (ja) 2019-08-08
US20180012858A1 (en) 2018-01-11
TW201816947A (zh) 2018-05-01
WO2017210597A1 (en) 2017-12-07
JP6937784B2 (ja) 2021-09-22
US20170353002A1 (en) 2017-12-07
EP3465744A1 (en) 2019-04-10
JP6937783B2 (ja) 2021-09-22
US20190139761A1 (en) 2019-05-09
US10332857B2 (en) 2019-06-25
TW201810542A (zh) 2018-03-16
US10615141B2 (en) 2020-04-07
TW201813010A (zh) 2018-04-01
TWI753915B (zh) 2022-02-01

Similar Documents

Publication Publication Date Title
TWI725143B (zh) 用於磊晶iii-v層之緩衝的磊晶金屬氧化物之層結構
US10825912B2 (en) Integrated epitaxial metal electrodes
KR20180100562A (ko) 증가된 압축 응력으로 실리콘 기판 위에 성장된 iii-질화물 구조체
US20070128743A1 (en) Process of producing group III nitride based reflectors
JP6937784B2 (ja) 歪み管理のための希土類プニクタイド
US20120187540A1 (en) Metamorphic substrate system, method of manufacture of same, and iii-nitrides semiconductor device
US20130126896A1 (en) Iii-v semiconductor structures and methods for forming the same
JP2010225870A (ja) 半導体素子
TW201802884A (zh) 經由單晶稀土族氮化物及稀土族氧化物緩衝層磊晶形成於矽上之第iii族半導體
TW202105461A (zh) 集成磊晶金屬電極
WO2022185067A1 (en) Method of controlling bow in a semiconductor structure, semiconductor structure, and semiconductor device
TW201807269A (zh) 具有化學障壁之基板上磊晶成長之結構

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210625

TRDD Decision of grant or rejection written
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20210625

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210831

R150 Certificate of patent or registration of utility model

Ref document number: 6937784

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150