TW201802884A - 經由單晶稀土族氮化物及稀土族氧化物緩衝層磊晶形成於矽上之第iii族半導體 - Google Patents

經由單晶稀土族氮化物及稀土族氧化物緩衝層磊晶形成於矽上之第iii族半導體 Download PDF

Info

Publication number
TW201802884A
TW201802884A TW106112264A TW106112264A TW201802884A TW 201802884 A TW201802884 A TW 201802884A TW 106112264 A TW106112264 A TW 106112264A TW 106112264 A TW106112264 A TW 106112264A TW 201802884 A TW201802884 A TW 201802884A
Authority
TW
Taiwan
Prior art keywords
layer
rare earth
crystal orientation
earth oxide
cubic
Prior art date
Application number
TW106112264A
Other languages
English (en)
Inventor
里蒂斯 達吉斯
安德魯 克拉克
麥克 雷比
羅迪尼 培賽爾
Original Assignee
Ｉｑｅ有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｉｑｅ有限公司 filed Critical Ｉｑｅ有限公司
Publication of TW201802884A publication Critical patent/TW201802884A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Abstract

本揭露描述於矽＜110＞及矽＜100＞上形成第III-V族半導體材料之層結構。各種緩衝層及介面減少第III-V族半導體材料與矽＜110＞或矽＜100＞之間的晶格應變，以允許高質量第III-V族半導體材料的磊晶形成。

Description

經由單晶稀土族氮化物及稀土族氧化物緩衝層磊晶形成於矽上之第III族半導體
相關申請案的交互參照。
本申請案主張於2016年04月13日美國專利臨時申請案No.62/322,141的效益，其全部內容於此併入本文作為參考。
在許多例子中，由於半導體晶格和矽晶圓之間的晶格、熱膨脹以及其他不匹配而無法於矽(Si)＜100＞以及矽(Si)＜110＞晶圓上直接磊晶成長第III-V族半導體。磊晶的稀土族氧化物(rare earth oxides，REO)可使用作為矽晶圓和半導體層之間的中間層，以能夠成長第III族半導體，然而，稀土族氧化物層可能具有其本身的晶格不匹配的問題。對於具有立方方鐵錳礦(bixbyite)晶格結構之稀土族氧化物而言，氧化物的同質異形(polymorphisms)和不同的氧化狀態可引起各種的問題，其由於晶圓的矽＜110＞與矽＜100＞晶向與和稀土族氧化物之間的晶格不匹配所造成，且最終限制所需質量及厚度的第III族半導體成長之能力。
本文描述於矽＜110＞和矽＜100＞上形成第III-V族半導體之層結構。層結構包括具有＜100＞晶向的矽的第一層。稀土族氧化物層位於第一層之上。含第III族層(Group III containing layer)位於稀土族氧化物層之上。含第III族層具有＜100＞晶向或＜0001＞晶向。稀土族氧化物層和含第III族層為磊晶形成。
層結構可具有位於層之間且係為＜100＞晶向與＜110＞晶向之間的晶體晶向中的突變式轉向(abrupt rotation)之介面。此介面可介於第一層和鄰近層之間。層結構可具有位於含稀土族層與第一鄰近層之間且具有大於100nm的厚度的區域之介面。該區域具有稀土族層的第一元素和鄰近層的第二元素之合金。第一鄰近層可為含第III-V族層，且第一元素可為第V族元素。第一鄰近層可為結晶稀土族氧化物層，且第一元素為可為稀土族元素。
稀土族氧化物層可為結晶稀土族氧化物，且含第III族層可為具有＜100＞晶向之含第III-V族層。層結構可包括位於第一層與結晶稀土族氧化物層之間之具有＜100＞晶向的氮化物層。層結構可具有介於結晶稀土族氧化物層與含第III-V族層之間的含稀土族及第V族(RE-V)層。
層結構可包括位於第一層之上並具有＜0001＞晶向之六角稀土族氧化物層。稀土族氧化物層可為立方稀土族氧化物層，且含第III族層可為氮化物及第III族層。六角稀土族氧化物層可為磊晶形成。層結構也可包括位於六角稀土族氧化物層之上的含立方稀土族氮化物層。第一層和立方稀土族氧化物層之間的介面可為＜100＞晶向與＜110＞晶向之間的晶體晶向中的單一轉向。層結構也可包括具有＜0001＞晶向之稀土族矽化物(RESi)層。稀土族矽化物層可鄰近於立方稀土族氧化物層，並且在稀土族矽化物層與立方稀土族氧化物層之間的介面可為＜110＞晶向與＜0001＞晶向之間的晶體晶向中的單一轉向。在六角稀土族氧化物層與立方稀土族氧化物層之間的介面可為＜110＞晶向與＜0001＞晶向之間的晶體晶向中的單一轉向。
層結構具有矽的第一層，第一層具有＜110＞晶向。六角稀土族氧化物層位於第一層之上並具有＜0001＞晶向。含第III族氮化物層位於六角稀土族氧化物層之上。六角稀土族氧化物層和含第III族氮化物層為磊晶形成，且含第III族氮化物的層具有＜0001＞晶向。層結構可包括含具有＜111＞晶向並位於六角稀土族氧化物層之上的立方稀土族氮化物(RE-氮化物)層。
在下列敘述中，為了解釋目的而闡述許多細節。然而，所屬技術領域中具有通常知識者將瞭解的是，可不使用特定細節實施本文描述的實施例。在其他例子中，習知結構及裝置以方塊圖形式示出，使得該敘述將不被不必要細節混淆。
在半導體產業中，電子元件和光子元件的整合為降低晶片尺寸和成本的主要動力。由於大部分電子元件和光子元件形成於矽＜100＞上或矽＜110＞上，因為在這些晶體晶向中的電荷載體遷移率較高，而可有利於在矽＜100＞上或矽＜110＞上成長光子元件及電子元件的異質結構。然而，第III族半導體層幾乎無法直接成長於矽＜100＞或矽＜110＞上，並因此使用緩和晶格應變和改善第III族半導體層與矽＜100＞層或矽＜110＞層之間的熱膨脹差異之緩衝層，而開啟於商業上關鍵的矽＜100＞和矽＜110＞上磊晶第III族半導體層的可能性。
已發表的許多方案包括使用用於緩衝的稀土族氧化物，以於具有＜111＞晶向的結晶矽晶圓上成長半導體材料。舉例來說，於2008年6月10取得專利之美國專利號No. 7,384,481之名為「形成稀土族介電層之方法(Method of Forming a Rare-Earth Dielectric Layer)」，其全部內容於此併入作為參考，其中描述經由稀土族氧化物(REO)緩衝層於矽基板上成長化合物半導體(III-Vs)。再者，儘管稀土族氧化物和化合物半導體之間的實質晶格不匹配，但藉由一些基團證實於Gd2 O3 上成長質量可接受的磷化銦(InP)的可能性 (見於G. Saint-Girons等人，Applied Physics Letters 91, 241912 (2007)，其全文於此併入作為參考)。於此實例中，REO與化合物半導體之間的相對大的晶格不匹配在此例子中為有利的，由於其導致化合物半導體(單層範圍內)的低臨界層厚度(low critical layer thickness)，並通過侷限於具有稀土族氧化物的非常介面的差排網路(dislocation networks)而使半導體晶體結構中應力所引起的晶格不匹配鬆弛。第1圖繪示此類型的基本結構。
一些作者發表於矽＜100＞上的＜100＞晶向稀土族氧化物的結果。如第2圖所示，此製程使得＜100＞晶向的半導體層可能直接成長於稀土族氧化物＜100＞方向上。舉例來說，使用化學氣相沉積(CVD)技術以特定製程參數於矽＜100＞上形成Gd2 O3 和Dy2 O3 (見A.P. Milanov等人，Chem. Mater. 21, 5443 (2009)，其全部內容併入本文作為參考)。然而，以稀土族材料的非常特定前驅物所獲得的氧化物成長及改善層的形態需要進一步製程優化。再者，由W. Sitaputra 和 R. Tsu描述於矽＜100＞上分子束磊晶(molecular beam epitaxy，MBE)成長Gd2 O3 的可能性(App. Phys. Lett 101, 222903 (2012)，其全部內容併入本文作為參考)。低基板溫度影響成長動能並防止＜110＞晶向層和＜111＞晶向層的形成。因為製程的動能控制具有非常狹幅的製程參數視窗，利用此方法之重複性可為複雜的。
在RF和其他應用中，因為自發性沿＜0001＞軸發生的極化場，第III族氮化物(III-N)半導體層的極化方向(＜0001＞)為較佳晶向。雖然矽＜111＞上成長極性III-N半導體為最不複雜的矽晶向，但是因在CMOS電子學中使用矽＜110＞晶圓和矽＜100＞晶圓更為普遍。然而，於矽＜110＞和矽＜100＞上磊晶極性III-N的纖鋅礦(wurtzite)(＜0001＞)晶體結構由於其在表面晶體對稱性(長方形與六角形)差異而已證實為困難的。儘管已描述於矽＜110＞上成長極性＜0001＞氮化鎵(GaN)( D Marti et al.,Applied Physics Express 4, 064105 (2011)，其全部內容併入本文作為參考)，但本揭露描述的附加的介電緩衝層可使氮化鎵(GaN)和其他第III族氮化物(III-N)半導體能較佳地整合於使用矽＜100＞和矽＜110＞的主流矽基的CMOS電子和其他技術。
因此，需要允許在矽＜100＞晶向和矽＜110＞晶向的工業標準矽晶圓上成長第III族半導體(第III-V族和極性第III族氮化物(III-N)兩者)之晶圓結構。
本揭露提供一種於矽＜100＞上的III-V族半導體材料之新型及改良的成長，其分別於矽＜100＞和矽＜110＞上產生具有＜100＞晶向及＜0001＞晶向的第III族半導體層的結構。
第1圖為根據例示性實施方式之經由稀土族氧化物緩衝層於矽＜111＞上具有＜111＞晶向之第III-V族半導體層之習知結構的一般層狀圖。如第1圖所示之層結構100為習知，而為經由稀土族氧化物緩衝層於矽上產生第III族半導體層的有限解決方法。如第1圖所示，第III-V族半導體層106係於＜111＞晶向中，而矽底層102係於＜111＞晶向中以及稀土族氧化物緩衝層104係於＜111＞晶向中。於此情況下中，稀土族氧化物緩衝層104與第III-V族半導體層106之間的相對大的晶格不匹配為有利的，由於其導致第III-V族半導體層106的低臨界層厚度，並通過侷限於具有稀土族氧化物緩衝層104的非常介面的差排網路而使第III-V族半導體層106中之應力所引起的晶格不匹配鬆弛。當層結構100允許第III族半導體層經由稀土族氧化物緩衝層於矽上，此層結構100依據於＜111＞晶向中的矽層。從MOSFET電子與其他工業標準矽基板之整合觀點來看，因為MOSFET電子通常形成於具有＜100＞晶向或＜110＞晶向的矽上，所以不使用具有＜111＞晶向的矽之層結構100。
第2圖為根據例示性實施方式之於矽＜100＞上成長具有＜100＞晶向之稀土族氧化物的有限習知方法之層狀圖。如第2圖所示之層結構200具有位於具有＜100＞晶向之矽層上的＜100＞晶向的稀土族氧化物層。稀土族氧化物層204可利用化學氣相沉積法(CVD)所使用的特定製程參數形成為Gd2 O3 或Dy2 O3 。僅用稀土族材料的非常特定前驅物才能使用結構200，並造成稀土族氧化物層204的較不理想形態，其限制形成於稀土族氧化物層204上的任何後續半導體層的厚度。結構200的改良將允許緩和製程參數，並產生更一致的稀土族氧化物晶體結構。此外，因為由MBE形成的稀土族氧化物產生較佳的結晶性，並可使附加層建構於稀土族氧化物層之上，所以利用分子束磊晶(MBE)成長的稀土族氧化物層較佳於CVD。層結構200僅示出利用CVD沉積的稀土族氧化物層204。
第3圖為根據例示性實施方式之經由稀土族氧化物緩衝層於矽＜100＞上具有第III族半導體層的一般結構之層狀圖。層結構300包括位於稀土族氧化物緩衝層304之上之第III族半導體層306。第III族半導體層306和稀土族氧化物緩衝層304皆位於具有＜100＞晶向的矽層302上。第III族半導體層306可為具有＜100＞晶向之纖鋅礦晶體結構(如參考第4圖至第6圖的進一步詳細描述)，或為具有＜0001＞晶向之極性晶體結構(如參考第7圖至第10圖的進一步詳細描述)。可於矽層302和稀土族氧化物緩衝層304之間具有附加層(未繪示)。也可於第III族半導體層306和稀土族氧化物層304之間具有附加層(未繪示)。矽層302可形成於附加層之上(未繪示)。
如第3圖所示，稀土族氧化物緩衝層304介於第III族半導體層306和矽層302之間。稀土族氧化物緩衝層304遲緩第III族半導體層306和矽＜100＞層302之間的晶格應變，否則其將導致擴展至第III族半導體層306的缺陷形成和限制電荷載體遷移率的反相邊界形成。稀土族氧化物層的晶體晶格間距與矽＜100＞層的晶體晶格間距接近以減少應變，且各種的稀土族氧化物具有可與矽實質上匹配的晶體晶格間距，其於矽層302和稀土族氧化物緩衝層304之間的介面具有相當小的應變。舉例來說，Gd2 O3 具有10.81Å的晶體晶格間距a ，Er2 O3 具有10.55Å的晶體晶格間距a ，Nd2 O具有11.08Å的晶體晶格間距(a)以及矽具有10.86Å的雙倍間距2a 。再者，可混合兩種或多種稀土族材料於稀土族氧化物緩衝層304，以使晶體晶格間距移動至理想的程度，並根據需要產生拉伸或壓縮應變以補償(offset)上述形成的層的應變，例如第III族半導體層306。另外，可藉由改變成分的組成而改變稀土族氧化物緩衝層304的晶體晶格間距。稀土族氧化物緩衝層304從而作為用於第III族半導體層成長的順應基板(compliant substrate)，以允許形成具有減少晶格應變的第III族半導體層306。
稀土族氧化物緩衝層304可為立方晶向。假如稀土族氧化物緩衝層304係於＜110＞晶向中，矽層302和稀土族氧化物緩衝層304之間的介面於＜100＞晶向的矽與＜110＞晶向的稀土族氧化物緩衝層304之間的晶向中可為突變式轉向。此突變式轉向可於矽層302和稀土族氧化物緩衝層304之間的介面產生，其為於＜100＞晶向和＜110＞晶向之間的原子級尖銳介面(atomically sharp interface)。該介面因而可小於1nm。於2014年9月30日發布之美國專利號8,846,504B1之名為「利用外延─扭轉(Epi-Twist)之於矽上(100)的GaN」中，描述於具有＜100＞表面的矽基板(例如第3圖所示矽層302)及＜110＞晶向的稀土族氧化物層(例如第3圖所示稀土族氧化物層304)上成長單晶應變管理層之方法，其全部內容併入本文作為參考。於2012年1月31日發布之美國專利No.8,106,381B2之名為「利用稀土族之半導體結構」中，描述利用稀土族化合物來實現不同晶向之不同的半導體材料之異質磊晶(heteropitaxy)的結構和方法，其全部內容併入本文作為參考。
稀土族氧化物緩衝層304和第III族半導體層306之間的介面可為漸進轉變區域，其最小化晶格不匹配和減少錯位密度。此介面將參考第11圖更詳細描述。
第4圖為根據例示性實施方式之經由稀土族氧化物緩衝層於矽＜100＞上具有＜100＞晶向之第III-V族半導體層的結構之層狀圖。如第4圖所示之層結構400具有具有＜100＞晶向之矽層40。稀土族氧化物緩衝層404如圖所示形成於矽層402之上。具有＜100＞晶向之第III-V族半導體層406如圖所示形成於矽層402和稀土族氧化物緩衝層404之兩者上。矽層402可為矽層302，稀土族氧化物緩衝層404可為稀土族氧化物緩衝層304以及第III-V族半導體層406可為第III族半導體層306，其所有參考第3圖。於矽層302和稀土族氧化物緩衝層304之間可具有附加層(未繪示)。於稀土族氧化物緩衝層304和第III族半導體層306之間也可具有附加層(未繪示)。矽層302可形成於附加層之上(未繪示)。
第III-V族半導體層406如第4圖所示具有＜100＞晶向。稀土族氧化物緩衝層可為具有＜110＞晶向或＜100＞晶向之立方方鐵錳礦晶體結構。第III-V族半導體層406係於立方晶體晶向＜100＞中。
假如稀土族氧化物緩衝層係於＜110＞晶向中，於介面408處的矽層402之間的突變式轉向以及於介面410處的稀土族氧化物緩衝層404與第III-V族半導體層406之間的第二突變式轉向將允許第III-V族半導體成長於具有＜100＞晶向的矽上。介面408和介面410之兩者的突變式轉向利用例如406之第III-V族半導體層的趨勢(tendency)，以於稀土族氧化物緩衝層404的＜110＞晶向上形成時產生＜100＞晶體晶向，而稀土族氧化物緩衝層404於具有＜100＞晶向的矽上形成時有力地偏向(energetically prefer)於產生＜110＞晶向。因此產生的層結構400允許第III-V族半導體層406中反相區的抑制，否則將藉由試圖直接磊晶成長於矽層402上而形成。層結構400因而允許於矽＜100＞上的層406處形成高質量的第III-V族半導體材料，同時於減少通過轉向介面408和410兩者之晶格應變。
亦可藉由包括第III-V族半導體層406和稀土族氧化物緩衝層404之間的梯度轉變而實現於層結構400中的晶格應變的減少。因此，介面410可包括稀土族氧化物緩衝層404和第III-V族半導體層406之兩者中的化合物混合。此介面將參考第11圖更詳細描述。
第5圖為根據例示性實施方式之經由立方稀土族氧化物層和含有稀土族和第V族合金(RE-V)之層於矽＜100＞上具有＜100＞晶向之第III-V族半導體層的結構之層狀圖。如第5圖所示，具有＜110＞晶向之立方稀土族氧化物層504位於具有＜100＞晶向之矽層502之上。具有＜100＞晶向之含有RE-V層506位於立方稀土族氧化物層504和矽層502的兩者上。具有＜100＞晶向之第III-V族半導體層508位於含有RE-V層506、立方稀土族氧化物層504和矽層502之上。矽層502可為矽層302，立方稀土族氧化物層504可為稀土族氧化物緩衝層304以及第III-V族半導體層508可為第III族半導體層306，其所有參考第3圖。於矽層502和立方稀土族氧化物層504之間可具有附加層(未繪示)。於立方稀土族氧化物層504和含有RE-V層506之間可具有附加層(未繪示)。於第III-V族半導體層508和含有RE-V層506之間也可具有附加層(未繪示)。矽層302可形成於附加層之上(未繪示)。
層結構500出示層的另一種結合，其減少具有＜100＞晶向的矽和第III族半導體層之間的晶格應變，以允許於矽＜100＞上成長高質量的第III族半導體層。層結構500於立方稀土族氧化物層504和矽層502之間具有介面510。介面510於矽層502的＜100＞晶向和立方稀土族氧化物層的＜110＞晶向之間的晶體晶向中可為突變式轉向。此突變式轉向利用促使＜110＞立方REO有力地利於在＜100＞矽上成長，並從而減少立方稀土族氧化物層504中的同質異形以及矽層502和立方稀土族氧化物層504之間的晶格應變。
介面512可為於立方稀土族氧化物層504的＜110＞晶向和含有RE-V層506的＜100＞晶向之晶體晶向中的第二突變式轉向。此突變式轉向利用促使RE-V＜100＞有力地利於在＜110＞晶向的立方REO上成長。允許＜100＞晶體晶向和＜110＞晶體晶向之間的轉向減少立方稀土族氧化物層504和含有RE-V層506之間的晶格應變。於介面512的突變式轉向也可減少含有RE-V層506中的同質異形，其將影響第III-V族半導體層508的質量。
介面512也可為梯度轉變區域，其最小化晶格不匹配和減少錯位密度。此介面將參考第11圖更詳細描述。
含有RE-V層506和第III-V族半導體層508之間的介面514可為梯度轉變區域，其最小化晶格不匹配和減少錯位密度。此介面將參考第11圖更詳細描述。
含有RE-V層506中的第V族金屬可與第III-V族半導體層508中的第V族金屬相同。藉由這些層皆使用相同的第V族金屬減少交換反應並改善層結構500的性能，特別是光子裝置。含有RE-V層506也可提供用於成長第III-V族半導體層之熱穩定和能量穩定的成核作用(nucleation)。
第6圖為根據例示性實施方式之經由立方稀土族氮化物(REN)層和立方稀土族氧化物層於矽＜100＞上具有＜100＞晶向之第III-V族半導體層的結構之層狀圖。層結構600包括矽層602。具有＜100＞晶向之立方稀土族氮化物層604位於矽層602之上。具有＜100＞晶向之立方稀土族氧化物層606位於矽層602和立方稀土族氮化物層604之兩者上。最後，具有＜100＞晶向之第III-V族半導體層608位於立方稀土族氧化物層606、立方稀土族氮化物層604以及矽層602之上。矽層602可為矽層302，立方稀土族氧化物層606可為稀土族氧化物緩衝層304以及第III-V族半導體層608可為第III族半導體層306，其所有參考第3圖。於矽層602和立方稀土族氮化物層604之間可具有附加層(未繪示)。於立方稀土族氮化物層604和立方稀土族氧化物層606之間可具有附加層(未繪示)。於第III-V族半導體層608和立方稀土族氧化物層606之間也可具有附加層(未繪示)。矽層602可形成於附加層之上(未繪示)。
如第6圖所示，矽層602、立方稀土族氮化物層604、立方稀土族氧化物層606以及第III-V族半導體層608的晶向皆於＜100＞晶向中，因此層結構600不包含於晶體晶向之間的轉向。替代地，額外的立方稀土族氮化物層604和具有＜100＞晶向之立方稀土族氧化物層606減少具有＜100＞晶向之矽層602和具有＜100＞晶向之第III-V族半導體層608之間的晶格應變。這允許層結構600整體維持在單晶體晶向。立方稀土族氮化物層604穩定立方稀土族氧化物層606於＜100＞晶向中的成長。因為立方稀土族氧化物層606和立方稀土族氮化物層604兩者可使用相同陽離子(稀土金屬)，因而於具有＜100＞晶向的稀土族氧化物層604比在具有＜100＞晶向的矽晶向上更容易穩定稀土族氧化物層606的極性＜100＞晶向。陽離子的連續性從而產生高質量的立方稀土族氧化物層606，以於其上成長第III-V族半導體層608。
立方稀土族氧化物層606和立方稀土族氮化物層604之間的介面610可為梯度轉變區域，其最小化晶格不匹配和減少錯位密度。此介面將參考第11圖更詳細描述。
第4圖至第6圖所示的層結構皆包括立方晶體結構中的第III族半導體層。於具有＜100＞晶向之矽和第III族半導體層之間的各種中間層減少層結構400、層結構500以及層結構600中由具有＜100＞晶向的矽上的第III族半導體層引起的晶格應變。
第7圖為根據例示性實施方式之經由立方稀土族氧化物層和六角稀土族氧化物層於矽＜100＞上具有第III族氮化物(III-N)半導體層的結構之層狀圖。層結構700繪示第III族氮化物半導體層708形成於具有＜100＞晶向的矽層702上。中間層包括於矽層702上之立方稀土族氧化物層704和於矽層702及矽層702上之具有＜0001＞晶向的六角稀土族氧化物層706。第III族氮化物自然地形成具有六角結構之極性晶體晶向。位於立方結構之上的六角晶體結構可有力地產生更適合的介面，以允許極性晶體晶向中的第III族氮化物成長於具有＜100＞晶體晶向的矽上。
矽層702和立方稀土族氧化物層704之間的介面710可為於矽層702的＜100＞晶向和立方稀土族氧化物層704的＜110＞晶向之間的晶體晶向中的突變式轉向。立方稀土族氧化物層704可與六角稀土族氧化物層706假晶格匹配(pseudo lattice matched)，其意謂稀土族氧化物層704可沿一結晶學方向與六角稀土族氧化物層706晶格匹配，但立方稀土族氧化物層704可沿第二結晶學方向失配。因此在整體層結構700中，透過介面710以及含稀土層704和706減少矽層702和第III族氮化物半導體層708之間的晶格應變。
第8圖為根據例示性實施方式之經由立方稀土族氧化物層、六角稀土族氧化物層和立方稀土族氮化物層於矽＜100＞上具有＜0001＞晶向之第III族氮化物(III-N)半導體層之結構之層狀圖。層結構800繪示具有位於具有＜100＞晶向之矽層802上的極性晶體晶向＜0001＞之第III族氮化物半導體810。透過中間層804、806以及808的使用，減少第III族氮化物半導體810和矽層802之間的晶格應變。具有＜110＞晶向之立方稀土族氧化物層804位於具有＜100＞晶向之矽層802上。具有＜0001＞晶向之六角稀土族氧化物層806位於立方稀土族氧化物層804和矽層802上。具有＜111＞晶向之立方稀土族氮化物層808位於六角稀土族氧化物層806、立方稀土族氧化物層804和矽層802上。最後，具有＜0001＞晶向之第III族氮化物半導體層810位於立方稀土族氮化物層808、六角稀土族氧化物層806、立方稀土族氧化物層804和矽層802上。
矽層802和立方稀土族氧化物層804之間的介面812可為於矽層802的＜100＞晶向和立方稀土族氧化物層804的＜110＞晶向之間的晶體晶向中的突變式轉向。於立方稀土族氧化物層804和六角稀土族氧化物層806之間的介面814可為梯度轉變區域，其最小化晶格不匹配和減少錯位密度。此介面將參考第11圖更詳細描述。
立方稀土族氧化物層804可與六角稀土族氧化物層806假晶格匹配，意謂立方稀土族氧化物層804係沿一結晶學方向與六角稀土族氧化物層806匹配，但可沿第二結晶學方向失配。晶格匹配的立方-六角介面之實例可包括鄰近六角三氧化二鑭(La2 O3 ) ＜0001＞ 或六角三氧化二釹(Nd2 O3 )＜0001＞之三氧化二鈧(Sc2 O3 )。其他實例可包括鄰近於六角三氧化二鑭(La2 O3 )＜0001＞ 或六角三氧化二釹(Nd2 O3 )＜0001＞之三氧化二釓(Gd2 O3 )＜110＞、或鄰近於六角三氧化二鑭(La2 O3 )＜0001＞ 或六角三氧化二釹(Nd2 O3 )＜0001＞之六角三氧化二鐠(Pr2 O3 )、三氧化二鏑(Dy2 O3 )＜110＞、或鄰近於六角三氧化二鑭(La2 O3 )＜0001＞或六角三氧化二釹(Nd2 O3 )＜0001＞之六角三氧化二鐠(Pr2 O3 )、三氧化二鉺(Er2 O3 )＜110＞、或六角三氧化二鐠(Pr2 O3 )。立方稀土族氧化物層804可與使用多重二元合金或梯度三元合金之六角稀土族氧化物層806晶格匹配。稀土金屬可與立方稀土族氧化物層804、六角稀土族氧化物層806和稀土族氮化物層808之稀土金屬相同。
立方稀土族氮化物層808用於覆蓋六角稀土族氧化物層806，從而改善六角稀土族氧化物層806的化學穩定性。可由氮化鑭(LaN)、氮化鉺(ErN)、氮化鈧(ScN)或任何其他稀土族氮化物組成立方稀土族氮化物層，其形成＜111＞晶向的立方晶格結構。立方稀土族氮化物層808也可減少成長第III族氮化物半導體層810的晶格不匹配，從而提供更有利於用於第III族氮化物半導體層810成長並改善質量之適合介面。
層結構800可不包括立方稀土族氮化物層808。於此實例中，層結構800將具有於具有＜100＞晶向之矽層802上的＜110＞晶向之立方稀土族氧化物層804。具有＜0001＞晶向之六角稀土族氧化物層806將位於立方稀土族氧化物層804和矽層802上。接著，第III族氮化物半導體層810將位於六角稀土族氧化物層806、立方稀土族氧化物層804和矽層802上。於此實例中，立方稀土族氮化物層808的移除可減少磊晶成長層結構800所需步驟的數目。立方稀土族氮化物層808的移除也可避免使用在大氣中不穩定的稀土族氮化物材料的困難。
也可用具有＜111＞晶向之立方稀土族氧化物層代替立方稀土族氮化物層808(未繪示)。於此實例中，層結構800將具有位於具有＜100＞晶向之矽層802上的具有＜110＞晶向之立方稀土族氧化物層804。具有＜0001＞晶向之六角稀土族氧化物層806將位於立方稀土族氧化物層804和矽層802之上。立方稀土族氧化物層＜111＞將位於六角稀土族氧化物層806、立方稀土族氧化物層804和矽層802之上。最後，第III族氮化物半導體層810將位於立方稀土族氧化物層上(未繪示)。於具有＜111＞晶向的立方稀土族氧化物層和六角稀土族氧化物層806之間的介面可為於立方稀土族氧化物層的＜111＞晶向與六角稀土族氧化物層806的＜0001＞晶向之間的晶體晶向中的突變式轉向。六角稀土族氧化物層806和具有＜111＞晶向之立方稀土族氧化物層之間的介面也可為梯度轉變區域，其最小化晶格不匹配和減少錯位密度。此介面將參考第11圖更詳細描述。
第9圖為根據例示性實施方式之經由立方稀土族氧化物層、六角稀土族矽化物(RESi)層、六角稀土族氧化物層和立方稀土族氮化物層於矽＜100＞上具有＜0001＞晶向之第III族氮化物半導體層之結構的層狀圖。層結構900繪示於具有＜100＞晶向之矽層902上之具有＜0001＞晶向之第III族氮化物半導體層912。於半導體層912和矽層902之間的層減少這兩層間的晶格應變。具有＜110＞晶向之立方稀土族氧化物層904位於矽層902上。六角稀土族矽化物(RESi)位於立方稀土族氧化物層904和矽層902上。具有＜0001＞晶向之六角稀土族氧化物層908位於六角稀土族矽化物層906、立方稀土族氧化物層904和矽層902上。具有＜111＞晶向之立方稀土族氮化物層910位於六角稀土族氧化物層908、六角稀土族矽化物層906、立方稀土族氧化物層904和矽層902上。
介面914可為於立方稀土族氧化物層904的＜110＞晶向和矽層902的＜100＞晶向之間的晶體晶向中的突變式轉向。介面916可為於立方稀土族氧化物層904的＜110＞晶向和可於極性＜0001＞晶向中之六角稀土族矽化物層906的晶向之間的晶體晶向中的突變式轉向。因為稀土族矽化物材料為具有類似於矽化鎳(NiSi)的電阻率之半金屬，因而介面916改善層結構900的導電度。組成六角稀土族矽化物層906之稀土族矽化物材料實例可包括具有34 x 10-6 Ωcm電阻率之ErSi1 、具有86 x 10-6 Ωcm電阻率之GdSi1.7 或其他任何適當的稀土族矽化物材料。
稀土金屬可與立方稀土族氮化物層910、六角稀土族氧化物層908、六角稀土族矽化物層906、立方稀土族氧化物層904中的稀土金屬相同，從而減少晶格應變並改善第III族氮化物半導體層912的性能。
也可用具有＜111＞晶向之立方稀土族氧化物層代替立方稀土族氮化物層910(未繪示)。於此實例中，層結構900將包含位於矽層902上之具有＜110＞晶向的立方稀土族氧化物層904。六角稀土族矽化物](RESi)層906將位於立方稀土族氧化物層904和矽層902之上。具有晶向＜0001＞之六角稀土族氧化物層908將位於六角稀土族矽化物層906、立方稀土族氧化物層904和矽層902之上。具有＜111＞晶向之立方稀土族氧化物層(未繪示)將位於六角稀土族氧化物層908、稀土族矽化物層906、立方稀土族氧化物層904和矽層902之上。最後，第III族氮化物半導體層912將位於具有＜111＞晶向之立方稀土族氧化物層、六角稀土族氧化物層908、稀土族矽化物層906、立方稀土族氧化物層904和矽層902之上。具有＜111＞晶向之立方稀土族氧化物層和六角稀土族氧化物層908之間的介面可為於立方稀土族氧化物層的＜111＞晶向和六角稀土族氧化物層908的＜0001＞晶向之間的晶體晶向中的突變式轉向。具有＜111＞晶向之立方稀土族氧化物層和六角稀土族氧化物層908之間的介面也可為梯度轉變區域，其最小化晶格不匹配和減少錯位密度。此介面將參考第11圖更詳細描述。
第10圖為根據例示性實施方式之經由六角稀土族氧化物層和立方稀土族氮化物層於矽＜100＞上具有＜0001＞晶向之第III族氮化物半導體層之結構的層狀圖。層結構1000繪示位於具有＜110＞晶向之矽層1002上的第III族氮化物半導體層1008。中間層1004和中間層1006減少第III族氮化物半導體層1008和矽層1002之間的晶格應變。具有＜0001＞晶向之六角稀土族氧化物層1004位於矽層1002上。具有＜111＞晶向之立方稀土族氮化物層1006位於六角稀土族氧化物層1004和矽層1002上。接著，第III族氮化物半導體層1008位於立方稀土族氮化物層1006、六角稀土族氧化物層1004和矽層1002上。
將參考第12圖詳細描述矽層1002和立方稀土族氮化物層1006之立方晶格結構與第III族氮化物半導體層1008和六角稀土族氧化物層1004之六角晶格結構之間的介面。
第11圖為根據例示性實施方式之後續製程中所形成的層之間的化學障壁之層狀圖。如層結構1102所示，鄰近層1106和鄰近層1104可具有陰離子種類C1110或陽離子種類B1108之互相混合和移動。由於在鄰近層1104之上的層1106的成長製程的結果，陰離子種類C1110可移動並與鄰近層1104的材料互相混合。陽離子種類B1108也可移動並與鄰近層1106的材料互相混合。假如鄰近層1106和鄰近層1104共享相同陰離子或相同陽離子，陰離子1110和陽離子1108之兩者此行為可能為尤其普遍。產生的層結構1102可減少鄰近層1106和鄰近層1104之間的晶格應變、減少錯位密度以及改善鄰近層1106和鄰近層1104之間的介面的導電度而改善此介面行為。
如層結構1120所示，鄰近層1126和鄰近層1122之間的互相混合和移動可產生區域1124，區域1124係部分地由鄰近層1126中的合金材料和鄰近層1122材料所構成。材料Y可為陽離子或陰離子。材料X可為陽離子或陰離子。合金區域1124可介於50nm到200nm之間，且其較佳為約100nm(平均值±5 nm)。在鄰近層1126和鄰近層1122之間的介面之區域1124可減少鄰近層1126和鄰近層1122之間的晶格應變、減少錯位密度以及改善鄰近層1122和鄰近層1126之間的介面的導電度。
在一個實例中，在鄰近層1104和鄰近層1122中的材料X為稀土族氮化物材料以及在鄰近層1106和鄰近層1126中的材料Y為稀土族氧化物材料。於此特定實例中，稀土族氧化物層1106和1126作為稀土族氮化物半導體層1106和稀土族氮化物半導體層1126上的閘極介電層使用。稀土族氮化物的岩鹽結構和大部分稀土族氧化物的立方方鐵錳礦結構為磊晶相容(epitaxially compatible)。最小化鄰近層1104和鄰近層1106以及鄰近層1122和鄰近層1126之間介面的晶格不匹配將有助於減少閘極介電層1106和閘極介電層1126的錯位密度(因為錯位可當作介電質中的固定電荷中心，所以錯位密度係為重要的)。
第12圖為根據例示性實施方式之於立方材料上之六角材料的晶體校正的示意圖。如上述層結構700、800、900和1000所描述(分別如第7圖、第8圖、第9圖和第10圖所示)，具有＜100＞晶向或＜110＞晶向中的立方晶體結構的層可鄰近於具有＜0001＞晶向的六角晶體結構的層。圖式1200繪示立方晶體結構1202和六角晶體結構1204之間的校正。六角材料晶向繪示於具有軸1208和軸1210的1206中。立方材料晶向繪示於具有軸1214和軸1216的1212中，以出示兩種材料之間的相對晶向。
可使用化學氣相沉積(CVD)、有機金屬化學氣相沉積(metalorganic chemical vapor deposition，MOCVD)、有機金屬氣相磊晶(OMVPE)、原子層沉積(ALD)、分子束磊晶(MBE)、鹵化物氣相磊晶(halide vapor phase epitaxy，HVPE)、脈衝雷射沉積(PLD)及/或物理氣相沉積(PVD)之其一種或多種執行本文描述的沉積及/或成長。
第III族氮化物材料為包括氮及一種或多種的第III族元素之半導體材料。使用來形成第III族氮化物材料之通常第III族元素包括鋁、鎵以及銦。第III族氮化物材料具有大直接能隙，使其在高電壓裝置、射頻裝置及光學裝置上為有利的。再者，因為多重第III族元素可以不同成分結合於單一第III族氮化物膜，第III族氮化物膜的特性為高度可調變的。
可使用有機金屬化學氣相沉積(MOCVD)形成第III族氮化物材料及第III-V族材料。在有機金屬化學氣相沉積中，一種或多種第III族前驅物(precursor)與第V族前驅物反應，以於基板上沉積第III族氮化物膜。一些第III族前驅物包括作為鎵源的三甲基鎵(trimethylgallium，TMGA)、作為鋁源的三甲基鋁(trimethylaluminum，TMA)以及作為銦源的三甲基銦(trimethylindium，TMI)。氨(ammonia)為可使用作為氮源之第V族前驅物。叔丁基砷(Tert-butylarsine)和胂(arsine)為可使用作為砷源之第V族前驅物。叔丁基膦(Tert-butylphosphine)和膦(phosphine)為可使用作為磷源之第V族前驅物。
如本文描述，層意謂覆蓋表面之實質上均勻厚度的材料。層可為連續的或不連續的(即，材料的區域之間具有間隙)。舉例來說，層可完全覆蓋表面，或分割成共同定義層之分離區域(即，使用選定區域磊晶形成之區域)。層結構意謂層組，以及可為單一結構或較大部分的結構。第III族氮化物結構意謂含有第III族氮化物材料的結構，並可含有第III族氮化物之外的附加材料，其幾個例子為矽、氧化矽(SiOx )、氮化矽(Six Ny )以及III-V材料。同樣地，III-V結構意謂含有III-V材料之結構，並可含有III-V材料之外的附加材料，其幾個例子為矽、氧化矽(SiOx )、氮化矽(Six Ny )以及第III族氮化物材料(III-V材料的子集)。
「單晶整合(Monolithically-integrated)」意謂形成在基板表面之上，通常藉由沉積設置於表面之上的層。
設置於其上(disposed on) 表示「存在於」下面材料或層「上(exists on)」。這層可包括確保適當表面所需之中間層，例如過渡層。舉例來說，若材料被描述為「設置於基板上」，則此可意謂(1)材料直接與基板接觸；或(2)材料與在基板上的一種或多種過渡層接觸。
「單晶(single crystal)」意謂實質上僅包括一種單位晶胞的結晶結構。然而，單晶層可能顯出一些結晶缺陷，例如堆疊缺陷、錯位或其他通常發生的結晶缺陷。
「單晶域(single domain)」意謂包括實質上只有一種結構的單位晶胞及實質上只有一種單位晶胞的晶向的結晶結構。換句話說，單晶域結晶展現無雙晶域或反相晶域。
「單相(single phase)」意謂單晶且單晶域的結晶結構。
「結晶(crystalline)」意謂實質上單晶且實質上單晶域的結晶結構。結晶度意謂單晶及單晶域的結晶結構的程度。高結晶結構將是全部或幾乎全部為單晶且單晶域。
「磊晶(Epitaxy)」、「磊晶成長(epitaxial growth)」 以及「磊晶沉積(epitaxial deposition)」意指結晶層成長或沉積於結晶基板之上。「結晶層(crystalline layer)」意指磊晶層。「結晶基板(crystalline substrate)」作為模板，並決定結晶層的晶向和晶格間距。在一些例子中，結晶層可為晶格匹配或晶格一致(lattice coincident)。晶格匹配的結晶層可具有與結晶基板的頂面相同或非常相似的晶格間距。晶格一致的結晶層可具有為結晶基板的晶格間距的整數倍或近似整數倍之晶格間距。或者，晶格基板的晶格間距可為晶格一致的結晶層的晶格間距的整數倍或近似整數倍。磊晶的質量部分根據結晶層的結晶度。實際上，高質量磊晶層將是具有低缺陷及鮮少或無晶粒邊界的單晶。
「基板(Substrate)」意謂其上形成沉積層的材料。例示性基板包括但不限於：塊體矽晶圓，其中晶圓包括單晶矽的同質厚度；組成晶圓，例如包含設置在二氧化矽層上的矽層之絕緣體上覆矽晶圓(silicon-on-insulator wafer)，二氧化矽層設置於塊體矽操作晶圓之上；或用作為在其中或其上形成裝置之基底層的任何其他材料。適合作為應用功能以使用作為基板層及塊材基板的此類其他材料之例子包括但不限於氮化鎵(gallium nitride)、碳化矽(silicon carbide)、氧化鎵(gallium oxide)、鍺(germanium)、鋁(alumina)、砷化鎵(gallium-arsenide)、磷化銦(indium-phosphide)、矽土(silica)、二氧化矽(silicon dioxide)、硼矽玻璃(borosilicate glass)、耐熱玻璃(pyrex)及藍寶石(sapphire)。
「絕緣體覆半導體(Semiconductor-on-Insulator)」意謂包括單晶半導體層、單相介電層及基板的組成，其中介電層介於半導體層和基板之間。這結構使人聯想到先前技術的絕緣體覆矽(“SOI”)組成，其通常包括單晶矽基板、非單相介電層(如非晶二氧化矽等)及單晶矽半導體層。
絕緣體覆半導體組成包括具有單相形態(morphology)的介電層，然而SOI晶圓則無。事實上，通常SOI晶圓的絕緣體層甚至不是單晶。
絕緣體覆半導體組成包括矽、鍺或矽－鍺「主動(active)」層，然而先前技術的SOI晶圓使用矽主動層。換句話說，例示性之絕緣體覆半導體組成包括但不限於：絕緣體覆矽、絕緣體覆鍺及絕緣體覆矽－鍺。
本文所述的矽層可為絕緣體覆半導體組成中的矽層。本文所述的矽層可為基板層。本文所述的矽層可併入至其中矽層於其他層上的其他層結構(未繪示)。
本文描繪及/或描述為在第二層「上(on)」或「之上(over)」的第一層可緊密相鄰於第二層，或可有一個或多個中間層在第一層和第二層之間。本文描繪及/或描述之「在」第一層和第二層「之間(between)」的中間層可緊密相鄰於第一層及/或第二層，或一個或多個附加中間層可介於中間層與第一層及第二層之間。除了可因為第一層和第二層或基板混合而形成的的中間合金層以外，本文描繪及/或描述為「直接」在第二層或基板「上(directly on)」或「之上(directly over)」的第一層係不存在中間層而緊密相鄰於第二層或基板。除此之外，本文描繪及/或描述之在第二層或基板「上(on)」、「之上(over)」、「直接」在第二層或基板「上(directly on)」、「之上(directly over)」的第一層可覆蓋整個第二層或基板、或第二層或基板的一部分。
基板在層成長期間被放置在基板座上，以使頂面或上面為離基板座最遠的基板或層的表面，而底面或下面為離基板座最近的基板或層的表面。本文描述及描繪的任何結構可為具有於所繪的這些結構之上/之下的附加層的較大部分的結構。雖然這些附加層可為所揭露結構的一部分，但為了清楚起見，本文圖式可省略這些附加層。除此之外，所繪之結構可以單元重複，即使此些重複未描繪於圖式中。
如本文描述，矽＜100＞單晶層和矽＜111＞單晶層不限於＜100＞矽和＜111＞矽，但也可包括於任何方向中以於0度和10度之間的標稱值切斷的矽。
本文描述的稀土族氧化物(REO)材料可為含有氧及一種、兩種或多種稀土族(RE)元素的材料。如全文所述的稀土族元素可包括鑭（La）、鈰（Ce）、鐠（Pr）、釹（Nd）、鉕（Pm）、釤（Sm）、銪（Eu）、釓（Gd）、鋱（Tb）、鏑（Dy）、鈥（Ho）、鉺（Er）、銩（Tm）、鐿（Yb）、鎦（Lu）、鈧（Sc）和釔（Y）或其任何其他組合之一種或多種。
已知稀土族氧化物顯出螢石類型結構。這些結構隨著在任意其他因素中的存在於氧化物的稀土族元素的原子量的函數而顯出形態差異。
特別是，包括較輕稀土族之氧化物由於+2及/或+3及/或+4之可能離子狀態而導致形成立方CaF2 型結晶結構。具有這種結晶結構的氧化物由於多重的可能氧化狀態而顯出明顯的淨電荷缺陷。另一方面，由較重稀土族元素形成的氧化物(如RE2 O3 等)由於RE＜3+＞的離子狀態而顯示出包括陰離子空缺之已知作為方鐵錳礦之歪曲的CaF2 型結晶結構。由較重稀土族元素形成的氧化物包括三氧化二鎦(Lu2 O3 )、三氧化二鐿(Yb2 O3 )、三氧化二銩(Tm2 O3 )、三氧化二鉺(Er2 O3 )、三氧化二鈥(Ho2 O3 )、三氧化二鏑(Dy2 O3 )、三氧化二鋱(Tb2 O3 )、三氧化二釓(Gd2 O3 )、三氧化二釤(Sm2 O3 )。如本揭露中所描述，稀土族氧化物可形成四方單位晶胞、六角單位晶胞或纖鋅礦單位晶胞。
如本文描述，第III-V族包括使用砷(As)、磷(P)或氮(N)與第III族金屬之任何化合物。第III-V族可為InP、InGaAs、InGaAsP、InGaAsN、AlN、InGaN、InAlN、GaSb及第III族金屬與As、P或N的任何其他組合。
將理解的是前述僅為本揭露原理的說明性質，並且本揭露可藉由用於說明用途呈現而非限制性的本文實施例以外的實施例實現，且本發明僅由下列發明申請專利範圍所限。
100、200、300、400、500、600、700、800、900、1000、1102、1120‧‧‧層結構
102、302、402、502、602、702、802、902、1002‧‧‧矽層
104、304、404‧‧‧稀土族氧化物緩衝層
204‧‧‧稀土族氧化物層
106、406、508、608‧‧‧第III-V族半導體層
306‧‧‧第III族半導體層
408、410、510、512、514、610、710、812、814、914、916‧‧‧介面
504、606、704、804、904‧‧‧立方稀土族氧化物層
506‧‧‧含有RE-V層
604、808、910、1006‧‧‧立方稀土族氮化物層
706、806、908、1004‧‧‧六角稀土族氧化物層
708、810、912、1008‧‧‧第III族氮化物半導體層
906‧‧‧六角稀土族矽化物層
1104、1106、1122、1126‧‧‧鄰近層
1108‧‧‧陽離子
1110‧‧‧陰離子
1124‧‧‧區域
1200‧‧‧圖式
1202‧‧‧立方晶體結構
1204‧‧‧六角晶體結構
1206‧‧‧六角材料晶向
1208、1210、1214、1216‧‧‧軸
1212‧‧‧立方材料晶向
在結合附加圖式的以下詳細描述將使本揭露的申請標的之進一步特徵、其本質和其各種優點顯而易見，其中於全文中的相同元件符表示相同部分，其中：
第1圖為根據例示性實施方式之包括經由稀土族氧化物緩衝層於矽＜111＞上具有＜111＞晶向之第III-V族半導體層之習知結構的一般層狀圖；
第2圖為根據例示性實施方式之於矽＜100＞上成長具有＜100＞晶向之稀土族氧化物的有限習知方法之層狀圖；
第3圖為根據例示性實施方式之經由稀土族氧化物緩衝層於矽＜100＞上具有第III族半導體層的一般結構之層狀圖；
第4圖為根據例示性實施方式之經由稀土族氧化物緩衝層於矽＜100＞上具有＜100＞晶向之第III-V族半導體層的結構之層狀圖；
第5圖為根據例示性實施方式之經由立方稀土族氧化物層和含有稀土族和第V族合金(RE-V)層於矽＜100＞上具有＜100＞晶向之第III-V族半導體層的結構之層狀圖；
第6圖為根據例示性實施方式之經由立方稀土族氮化物(rare earth nitride，REN)層和立方稀土族氧化物層於矽＜100＞上具有＜100＞晶向之第III-V族半導體層的結構之層狀圖；
第7圖為根據例示性實施方式之經由立方稀土族氧化物層和六角稀土族氧化物層於矽＜100＞上成長第III族氮化物(III-N)半導體層的結構之層狀圖；
第8圖為根據例示性實施方式之經由立方稀土族氧化物層、六角稀土族氧化物層和立方稀土族氮化物層於矽＜100＞上具有＜0001＞晶向之III-N半導體層之結構之層狀圖；
第9圖為根據例示性實施方式之經由立方稀土族氧化物層、六角稀土族矽化物(RESi)層、六角稀土族氧化物層和立方稀土族氮化物層於矽＜100＞上具有＜0001＞晶向之III-N半導體層之結構的層狀圖；
第10圖為根據例示性實施方式之經由六角稀土族氧化物層和立方稀土族氮化物層於矽＜100＞上具有＜0001＞晶向之III-N半導體層之結構之層狀圖；
第11圖為根據例示性實施方式之於後續製程中形成於層之間的化學障壁之層狀圖；以及
第12圖為根據例示性實施方式之於立方材料上之六角材料的晶體校正(crystallographic alignment)的示意圖。
400‧‧‧層結構
402‧‧‧矽層
404‧‧‧稀土族氧化物緩衝層
406‧‧‧第III-V族半導體層
408、410‧‧‧介面

Claims (17)

  1. 一種層結構，其包含： 一第一層，包括矽並具有＜100＞晶向； 一含稀土族氧化物層，係位於該第一層之上；以及 一含第III族層，係位於該含稀土族氧化物層之上，並具有＜100＞晶向或＜0001＞晶向； 其中，該含稀土族氧化物層和該含第III族層為磊晶形成。
  2. 如申請專利範圍第1項所述之層結構，其中，於該第一層、該含稀土族氧化物層和該含第III族層之間的至少一介面係為＜100＞晶向與＜110＞晶向之間的晶體晶向中的一突變式轉向。
  3. 如申請專利範圍第2項所述之層結構，其中該至少一介面介於該第一層與一鄰近層之間。
  4. 如申請專利範圍第2項所述之層結構，其中該至少一介面介於該含稀土族氧化物層與一鄰近層之間。
  5. 如申請專利範圍第1項所述之層結構，其中於一含稀土族層與一第一鄰近層之間的至少一介面具有大於約100nm的厚度之一區域；且 該區域包括一合金，該合金包括： 該含稀土族層的一第一元素；以及 該第一鄰近層的一第二元素。
  6. 如申請專利範圍第5項所述之層結構，其中： 該第一鄰近層為一含第III-V族層；以及 該第一元素為一第V族元素。
  7. 如申請專利範圍第5項所述之層結構，其中： 該第一鄰近層為一結晶稀土族氧化物層；以及 該第一元素為一稀土族元素。
  8. 如申請專利範圍第1項所述之層結構，其中： 該含稀土族氧化物層為一結晶稀土族氧化物層；以及 該含第III族層為具有＜100＞晶向之一含第III-V族層。
  9. 如申請專利範圍第8項所述之層結構，其更包含具有＜100＞晶向之一氮化物層，該氮化物層係位於該第一層與該結晶稀土族氧化物層之間。
  10. 如申請專利範圍第8項所述之層結構，其更包括介於該結晶稀土族氧化物層與該含第III-V族層之間的一含稀土族及第V族(RE-V)層。
  11. 如申請專利範圍第1項所述之層結構，其更包括位於該第一層之上並具有＜0001＞晶向之一六角稀土族氧化物層，且其中： 該含稀土族氧化物層係為一立方稀土族氧化物層； 該含第III族層係為一含氮化物及第III族(第III族-氮化物)層；以及 其中該六角稀土族氧化物層為磊晶形成。
  12. 如申請專利範圍第11項所述之層結構，其更包括位於該六角稀土族氧化物層之上的一含立方稀土族氮化物層。
  13. 如申請專利範圍第12項所述之層結構，其中該第一層與該立方稀土族氧化物層之間的一介面係為於＜100＞晶向與＜110＞晶向之間的晶體晶向中的一單一轉向。
  14. 如申請專利範圍第13項所述之層結構，其更包括： 一稀土族矽化物(RESi)層，具有＜0001＞晶向；且 其中該稀土族矽化物層係鄰近於該立方稀土族氧化物層，且於該稀土族矽化物層與該立方稀土族氧化物層之間的一介面係為＜110＞晶向與＜0001＞晶向之間的晶體晶向中的一單一轉向。
  15. 如申請專利範圍第13項所述之層結構，其中該六角稀土族氧化物層與該立方稀土族氧化物層之間的一介面係為於＜110＞晶向與＜0001＞晶向之間的晶體晶向中的一單一轉向。
  16. 一種層結構，其包含： 一第一層，包括矽並具有＜110＞晶向； 一六角稀土族氧化物層，係位於該第一層之上並具有＜0001＞晶向；以及 一含第III族-氮化物層，係位於該六角稀土族氧化物層之上； 其中該六角稀土族氧化物層和該含第III族-氮化物層為磊晶成長，且該含第III族-氮化物層具有＜0001＞晶向。
  17. 如申請專利範圍第16項所述之層結構，其更包含具有＜111＞晶向並位於該六角稀土族氧化物層之上的一含立方稀土族氮化物(RE-氮化物)層。
TW106112264A 2016-04-13 2017-04-12 經由單晶稀土族氮化物及稀土族氧化物緩衝層磊晶形成於矽上之第iii族半導體 TW201802884A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662322141P 2016-04-13 2016-04-13
US62/322,141 2016-04-13
??PCT/US17/26856 2017-04-10
PCT/US2017/026856 WO2017180531A1 (en) 2016-04-13 2017-04-10 Group iii semiconductor epitaxy formed on silicon via single crystal ren and reo buffer layers

Publications (1)

Publication Number Publication Date
TW201802884A true TW201802884A (zh) 2018-01-16

Family

ID=58632629

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106112264A TW201802884A (zh) 2016-04-13 2017-04-12 經由單晶稀土族氮化物及稀土族氧化物緩衝層磊晶形成於矽上之第iii族半導體

Country Status (5)

Country Link
US (1) US20190122885A1 (zh)
EP (1) EP3443582A1 (zh)
CN (1) CN109690737A (zh)
TW (1) TW201802884A (zh)
WO (1) WO2017180531A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10923345B2 (en) * 2016-03-23 2021-02-16 Iqe Plc Epitaxial metal oxide as buffer for epitaxial III-V layers
EP3718182A1 (en) * 2018-01-19 2020-10-07 IQE plc Re-based integrated photonic and electronic layered structures
US10930734B2 (en) * 2018-10-30 2021-02-23 International Business Machines Corporation Nanosheet FET bottom isolation
GB2622272A (en) * 2022-09-12 2024-03-13 Iqe Plc A semiconductor structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8394194B1 (en) * 2012-06-13 2013-03-12 Rytis Dargis Single crystal reo buffer on amorphous SiOx
CN102903739B (zh) * 2012-10-19 2016-01-20 清华大学 具有稀土氧化物的半导体结构
US8846504B1 (en) * 2013-11-08 2014-09-30 Translucent, Inc. GaN on Si(100) substrate using epi-twist
US9139934B2 (en) * 2014-01-23 2015-09-22 Translucent, Inc. REN semiconductor layer epitaxially grown on REAIN/REO buffer on Si substrate

Also Published As

Publication number Publication date
WO2017180531A1 (en) 2017-10-19
EP3443582A1 (en) 2019-02-20
CN109690737A (zh) 2019-04-26
US20190122885A1 (en) 2019-04-25

Similar Documents

Publication Publication Date Title
TWI720050B (zh) 使用稀土金屬氧化物和磊晶氮化鋁製造的射頻濾波器的層結構及其製造方法
TWI725143B (zh) 用於磊晶iii-v層之緩衝的磊晶金屬氧化物之層結構
US20060060826A1 (en) Composition comprising rare-earth dielectric
TW201732871A (zh) 生長在矽基板上的具有增強壓應力的ⅲ族氮化物結構
US7575947B2 (en) Method for enhancing growth of semi-polar (Al,In,Ga,B)N via metalorganic chemical vapor deposition
TW201802884A (zh) 經由單晶稀土族氮化物及稀土族氧化物緩衝層磊晶形成於矽上之第iii族半導體
TW201826327A (zh) 集成外延金屬電極
US20140008644A1 (en) Oxygen engineered single-crystal reo template
TWI753915B (zh) 用於GaN基底應用的磷屬化物緩衝結構和裝置
TW202104682A (zh) 一種用於穩定晶格的磷屬化物奈米複合結構
US11757008B2 (en) Electronic device with 2-dimensional electron gas between polar-oriented rare-earth oxide layer grown over a semiconductor
TW201807269A (zh) 具有化學障壁之基板上磊晶成長之結構
TW202105461A (zh) 集成磊晶金屬電極