TWI720050B - 使用稀土金屬氧化物和磊晶氮化鋁製造的射頻濾波器的層結構及其製造方法 - Google Patents

使用稀土金屬氧化物和磊晶氮化鋁製造的射頻濾波器的層結構及其製造方法 Download PDF

Info

Publication number
TWI720050B
TWI720050B TW105135796A TW105135796A TWI720050B TW I720050 B TWI720050 B TW I720050B TW 105135796 A TW105135796 A TW 105135796A TW 105135796 A TW105135796 A TW 105135796A TW I720050 B TWI720050 B TW I720050B
Authority
TW
Taiwan
Prior art keywords
layer
epitaxial
rare earth
earth metal
substrate
Prior art date
Application number
TW105135796A
Other languages
English (en)
Other versions
TW201737462A (zh
Inventor
羅迪尼 培賽爾
瑞提斯 達吉斯
安德魯 克拉克
霍爾 威廉斯
派翠克 秦
麥克 雷比
Original Assignee
英商Ｉｑｅ有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商Ｉｑｅ有限公司 filed Critical 英商Ｉｑｅ有限公司
Publication of TW201737462A publication Critical patent/TW201737462A/zh
Application granted granted Critical
Publication of TWI720050B publication Critical patent/TWI720050B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H1/0007—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network of radio frequency interference filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/175—Acoustic mirrors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H10N30/708—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0064—Constructional details comprising semiconductor material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/025—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks comprising an acoustic mirror

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Acoustics & Sound (AREA)
  • Ceramic Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本發明揭露可使用稀土金屬氧化物和磊晶氮化鋁製造的射頻濾波器的層結構，以及成長層結構的方法。層結構可包括位於基板之上的磊晶結晶稀土金屬氧化物(REO)層、位於結晶稀土金屬氧化物(REO)層之上的第一磊晶電極層以及位於第一磊晶電極層之上的磊晶壓電層。層結構可更包括位於磊晶壓電層之上的第二電極層。第一電極層可包括磊晶金屬。磊晶金屬可為單晶體。第一電極層可包括一種或多中的稀土金屬磷屬化物和稀土金屬矽化物(RESi)。

Description

使用稀土金屬氧化物和磊晶氮化鋁製造的射頻濾波器的 層結構及其製造方法
相關申請案的交互參照。
本申請案主張於2015年11月13日向美國智慧財產局提交之美國臨時申請案第62/255,113號以及於2016年09月22日向美國智慧財產局提交之美國專利申請案第62/398,416號之優先權，其全部內容於此併入作為參考。
射頻濾波器可使用特定的質優值(FOM)進行評估。此種質優值中的其一為品質因素(Q)而此種質優值中的另一個為有效耦合係數(K2)。Q為材料機械耗損的量測並與濾波器的插入損失直接相關。Q為壓電材料的品質和特性的函數且為壓電介質和基板之間隔離之有效性。K2為壓電耦合有效性的量測且為決定濾波器的頻寬之關鍵。
磊晶、磊晶成長及磊晶沉積指涉在結晶基板之上結晶層的成長或沉積。結晶層稱為磊晶層。結晶基板用作為模板並決定結晶層的晶格間距和方向。在一些例子中，結晶層可為晶格匹配(lattice matched)或晶格共位(lattice coincident)。晶格匹配的結晶層可具有與結晶基板的頂表面相同或非常相似的晶 格間距。晶格共位的結晶層可具有為結晶基板的晶格間距的整數倍之晶格間距。磊晶的品質部分根據結晶層的結晶度。實際上，高品質磊晶層將是具有低缺陷及鮮少或無晶粒邊界的單晶。傳統上，在上游處理中，於某些點，金屬接觸層被用在磊晶結構。隨著現今通常整合多於一種功能性的複雜磊晶結構，這可能需要在具有大量表面形貌(topography)的晶圓上大量蝕刻及沉積金屬。
據此，本文描述使用稀土金屬氧化物和磊晶氮化鋁製造之射頻濾波器的層結構，以及成長該層結構的方法。層結構可包括位於基板之上的磊晶結晶稀土金屬氧化物(REO)層、位於結晶稀土金屬氧化物層之上的第一磊晶電極層以及位於第一磊晶電極層之上的磊晶壓電層。
層結構可更包括位於磊晶壓電層之上的第二電極層。第一電極層可包括磊晶金屬。磊晶金屬可為單晶。第一電極層可包括稀土金屬磷屬化物和稀土金屬矽化物(RESi)中之其一或多種。
層結構可更包括位於磊晶結晶稀土金屬氧化物層和基板之間的非晶氧化物層。層結構可更包括位於磊晶結晶稀土金屬氧化物層和基板之間的聲鏡結構，且聲鏡結構包括交替之結晶稀土金屬氧化物層和鏡面材料層。
層結構可更包括位於磊晶壓電層之上的含結晶稀土金屬(RE)之第二磊晶層以及位於含結晶稀土金屬之第二磊晶層之上的一或多個裝置層。一或多個裝置層可包括一或多個高電子遷移率電晶體(HEMT)層、一個或多異質接面雙極性電晶體(HBT)層及/或一或多個擬晶式高電子遷移率電晶體(pHEMT)層。
層結構可更包括在第二電極層之上的最終磊晶層，而最終磊晶層可包括金屬矽化物、結晶稀土金屬氧化物、稀土金屬磷屬化物及石墨烯中之其一或多種。
磊晶壓電層可包括氮化鋁和氮化鈧鋁中之至少其一。
含結晶稀土金屬之第二磊晶層可包括稀土金屬氧化物、稀土金屬磷屬化物及稀土金屬矽化物中之其一或多種。
結晶稀土金屬氧化物層的密度可介於約5 x 103kg/m3和約15 x 103kg/m3之間及/或約7 x 103kg/m3和約10 x 103kg/m3之間。
層結構可更包括位於第二電極層之上的上接觸層、位於第一電極層之上的下接觸層及位於下接觸層之上的內部連接件。
第一電極層可包括成分漸變層及多層結構中之其一或多個。
層結構可更包括鄰近第一電極層的稀土金屬磷屬化物層和稀土金屬之矽化物層中之至少其一。
基板包括矽基板、碳化矽基板及藍寶石基板。
100、200、300、400、500、900、1100、1130、1160、1200、1250、1300、1400、1500、1600、1700、1800、1900、2000、2030、2060、2090、2100、2200、2230、2260:層結構
102、202、302、402、502、1202、1402、1502、1702、1802、1902:基板
104、204、504:矽氧化物層
106、206、306、406、506、902、1102、1132、1162、1204、1302、1404、 1504、1602、1704、1804、1904、2266:結晶稀土金屬氧化物層
110、210、310、510:第一電極層
112、212、312、512:磊晶壓電層
114、214、314、514:第二電極層
116、216:接觸層
126、226、326、526:濾波器堆疊
208:聲鏡堆疊
218:第一鏡面材料層
220:第一結晶稀土金屬氧化物鏡層
222:第二鏡面材料層
224:第二結晶稀土金屬氧化物鏡層
426:射頻濾波器層結構
428:含結晶稀土金屬的層
430:裝置層
516:上接觸層
532:下接觸層
534:內部連接件
600、607、615:方法
602、604、606、608、610、612、614、616、618、620、622、624、624、626、702、704、706、802、804、1002、1004、1006、1008、1010:步驟
904、2006、2036、2066、2096:磊晶金屬層
906、1208、1308、1410、1510、1608、1710、1810、1910、2002、2032、2062、2092、2056、2202、2232、2262:半導體層
1000:製程
1104、1134、1138、1164:第一磊晶金屬層
1106、1136、1140、1166:第二磊晶金屬層
1168:漸變金屬
1206:金屬層
1252:矽<111>
1254:氧化鉺層
1256:鉬層
1258:Al1-xScxN
1304、1606:中間層
1306:磊晶金屬
1406、1708:稀土金屬矽化物層
1408、1508、1604、1706、1806、1906、2204、2234、2264:磊晶金屬層
1506、1908、2094:稀土金屬磷屬化物層
1708、2034、2206:金屬矽化物層
1808、2064:金屬氮化物層
2102、2104、2106:單元
2050:例示性單元
2052:第一磊晶金屬層
2054:第一中間層
2058:第二中間層
2060:第二磊晶金屬層
2236:石墨烯層
經由與附加圖式結合考量以下的詳細描述，包括其本質和其各種優點的本揭露的上述及其他特徵將會顯而易見，其中：第1圖為根據例示性實施方式描繪之包括射頻濾波器的複數層之層結構100；第2圖為根據例示性實施方式描繪之包括射頻濾波器的複數層及聲鏡(acoustic mirror)之層結構200； 第3圖為根據例示性實施方式描繪之包括射頻濾波器的複數層之層結構300；第4圖為根據例示性實施方式描繪之包括覆在射頻濾波器的複數層之上的裝置層之層結構400；第5圖為根據例示性實施方式描繪圖案化以接觸兩電極後之層結構500(包括射頻濾波器堆疊)；第6圖為根據例示性實施方式描繪沉積用作為射頻濾波器的層結構的方法600的流程圖；第7圖描繪製造聲鏡層結構的方法607。在702，根據例示性實施方式沉積鏡面材料層；第8圖為根據例示性實施方式描繪沉積上覆裝置層的方法615的流程圖；第9圖為根據例示性實施方式描繪之包括結晶稀土金屬氧化物層902之上的磊晶金屬層904及磊晶金屬層904之上的半導體層906之層結構900；第10圖為根據例示性實施方式描繪說明製造第9圖描繪的層結構900的單一磊晶製程的製程示意圖；第11圖為根據例示性實施方式描繪之包括位於結晶稀土金屬氧化物模板上的多個磊晶金屬層之結構；第12圖為根據例示性實施方式描繪於磊晶金屬層之上的半導體層的直接成長及代表性的實例結構，其中半導體層為III族氮化物層； 第13圖為根據例示性實施方式描繪之包括位於中間層1304之上的磊晶金屬1306之層結構1300，其中中間層1304本身是磊晶成長於結晶稀土金屬氧化物層1302之上；第14圖為根據例示性實施方式描繪之包括基板1402、基板1402之上的結晶稀土金屬氧化物層1404及結晶稀土金屬氧化物層1404之上的稀土金屬矽化物層1406之層結構1400；第15圖為根據例示性實施方式描繪之包括基板1502、基板1502之上的結晶稀土金屬氧化物層1504及結晶稀土金屬氧化物層1504之上的稀土金屬磷屬化物層1506之層結構1500；第16圖為根據例示性實施方式描繪之包括結晶稀土金屬氧化物層1602、結晶稀土金屬氧化物層1602之上的磊晶金屬層1604、磊晶金屬層1604之上的中間層1606及中間層1606之上的半導體層1608之層結構1600；第17圖為根據例示性實施方式描繪之包括金屬矽化物中間層之層結構1700；第18圖為根據例示性實施方式描繪之包括金屬氮化物中間層之層結構1800；第19圖為根據例示性實施方式描繪之包括稀土金屬磷屬化物中間層之層結構1900；第20圖為根據例示性實施方式描繪之半導體層之上的磊晶金屬層及金屬矽化物、金屬氮化物及稀土金屬磷屬化物之三種可能的磊晶中間層；第21圖為根據例示性實施方式描繪具有可選的中間層之重複的金屬/半導體結構的實例； 第22圖為根據例示性實施方式描繪在模擬(ex-situ)製程及/或裝置操作之下匹配複數層的最終磊晶層的實例。
除了其他事項以外，本文描述的系統、裝置及方法包括具有磊晶層的層結構，其可獲得改善的射頻濾波器性能。射頻濾波器堆疊中的壓電層可係結晶及磊晶的，所以其厚度與其為多晶時相比可更精準地控制。特別是，與其他沉積方法相比，隨著層厚度減少，磊晶造成改善的厚度控制。除此之外，與壓電層為多晶時相比，磊晶壓電層與相鄰層具有更高品質的介面。高品質介面可造成射頻濾波器的高Q值。高品質介面的特性包括低缺陷程度、急遽的過渡(sharp transitions)及低粗糙度。因為本文描述的磊晶壓電層係磊晶及結晶的，因該塊材壓電材料的品質也較高。這造成Q值和K2值增加，其造成改善的射頻濾波器性能。除此之外，讓射頻濾波器堆疊及接觸層結晶，將使其能夠用作為用於後續可使用在上覆裝置中的附加層(例如III族氮化物層)的磊晶成長的模板。
第1圖為描繪包括射頻濾波器的複數層之層結構100。層結構100包括基板102、基板102之上的矽氧化物(SiOx)層104及矽氧化物層104之上的結晶稀土金屬氧化物層106。結晶稀土金屬氧化物層106相對於基板102為磊晶的，意謂結晶稀土金屬氧化物層106的晶格與基板102的晶格近乎晶格匹配或晶格共位。結晶稀土金屬氧化物層106的晶格可與基板102的晶格晶格匹配，意謂兩個晶格實質上具有相同的或近似相同的晶格參數。結晶稀土金屬氧化物層106也可與基板102晶格共位，意謂結晶稀土金屬氧化物層106的一個或多個晶格參數約為基板102的相對應晶格參數的整數倍。
層結構100也包括相對於結晶稀土金屬氧化物層106為磊晶的濾波器堆疊126及可相對於濾波器堆疊126磊晶的接觸層116。濾波器堆疊126包含第一電極層110、磊晶壓電層112及第二電極層114。濾波器堆疊126中各層為磊晶的。因此，第一電極層110相對於結晶稀土金屬氧化物層106為磊晶的，磊晶壓電層112相對於第一電極層110為磊晶的而第二電極層114相對於磊晶壓電層112為磊晶的。值得一提的是第二電極層114為可選的並可依據運用或製程流程省略。第1圖描繪的層結構100中的任何層之間可包括一個或多個介面層(未描繪)。
磊晶壓電層112可為顯現出壓電響應(piezoelectric response)的任意材料，例如氮化鋁(aluminum nitride)、鈮酸鋰(lithium niobate)、鉭酸鋰(lithium tantalite)、鋯鈦酸鉛(lead zirconium titanate)、氧化鋅(zinc oxide)、氧化鎂(magnesium oxide)及氮化鈧鋁(aluminum scandium nitride)。可根據方程式1選擇磊晶壓電層112的厚度，方程式1提供頻率、透過層的聲速和厚度之間的關係。
fr=vs/(2*tf) [1]
其中，fr為頻率、vs為透過壓電層的聲速而tf為壓電層的厚度。
頻率fr可約為2.4GHz，可在約2.3GHz-2.7GHz之間、可在約2GHz-3GHz之間及可在約1GHz-4GHz之間。厚度可約為1μm，可在約0.5μm-1.5μm之間及可在約1μm-10μm之間。
因為磊晶壓電層112為結晶且磊晶的，其厚度與其為多晶時相比可更精準地控制。特別是，隨著層厚度減少，與其他沉積方法相比，磊晶造成改善的厚度控制。
與壓電層為多晶時相比，磊晶壓電層112與相鄰層具有更高品質介面。高品質介面可造成射頻濾波器的高Q值。高品質介面的特性包括低缺陷程度、急遽的過渡及低粗糙度。
因為磊晶壓電層112係結晶且磊晶的，該塊材壓電材料(bulk piezoelectric material)的品質較高。這造成Q值和K2值增加，其造成改善的射頻濾波器性能。
結晶稀土金屬氧化物層106可因為其高密度而具有比矽高的聲波阻抗。結晶稀土金屬氧化物材料的密度可介於約5 x 103kg/m3和約15 x 103kg/m3之間、介於約7 x 103kg/m3和約10x 103kg/m3之間及介於約7.7 x 103kg/m3和約9.7x 103kg/m3。矽具有約2.6x 103kg/m3的密度。如此，結晶稀土金屬氧化物層106用於將基板102與磊晶壓電層112隔音，實質上緩和傳輸到基板102的聲波。這種隔離減少因為基板102的插入損失。在一些實例中，結晶稀土金屬氧化物層106提供的聲波阻抗足以將插入損失維持在可接受的程度。然而，在一些實例中，可使用聲鏡結構(acoustic mirror structure)以減少及/或預防基板損失，如第2圖所示。
在接觸層116為結晶的例子中，可使用整個堆疊100作為後續可使用在上覆裝置中的附加層(如III族氮化物層)的磊晶成長的模板。
第一電極層110和第二電極層114可包括稀土金屬矽化物、稀土金屬磷屬化物及金屬中之一種或多種。因為第一電極層110及第二電極層114為磊晶的，他們與相同材料的多晶導電層相比具有更高導電率。低電阻(高導電性)增強射頻濾波器的性能。除此之外，磊晶電極層允許壓電層112磊晶成長。 磊晶金屬的較高導電率使金屬電極變薄而仍同時維持足夠的導電率。隨著頻率 增加及壓電層的厚度對應地減少，金屬電極的厚度開始限制整個系統可達到的頻率。如此，理想的是就給定的導電率具有盡可能薄的電極。
磊晶金屬提供獲得較薄電極的途徑。在一些例子中，第一電極層110和第二電極層114可為磊晶金屬，如參考第9圖到第22圖所描述的。
在一個特定實例中，結晶稀土金屬氧化物(REO)層可在基板或半導體之上磊晶成長，且金屬層可在結晶稀土金屬氧化物層之上磊晶成長。稀土金屬氧化物層為包含一種或多種稀土金屬(RE)類和氧的層。稀土金屬類包括鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、鉕(Pm)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鎦(Lu)、鈧(Sc)和釔(Y)。
已知稀土金屬氧化物顯出螢石類型結構。這些結構顯出隨著存在於氧化物的稀土金屬陽離子的原子量等任意其他因素之函數改變的形態差異。
特別是，包括較輕稀土金屬之氧化物由於+2及/或+3及/或+4之可能的離子狀態而導致形成立方CaF2型結晶結構。具有這種結晶結構的氧化物由於其多重可能性的氧化狀態(就稀土金屬氧化物而言)而顯出明顯的淨電荷缺陷。 另一方面，較重稀土金屬形成的氧化物(如RE2O3等)由於RE<3+>的離子狀態而顯出歪曲的CaF2型結晶結構，其包括陰離子空缺。關於較重稀土金屬的稀土金屬氧化物的結晶結構也被稱為”方鐵錳礦(Bixbyite)”。
具有RE2O3形式的稀土金屬氧化物的例示性實例為Er2O3。Er2O3的單元晶胞的結晶結構為氧缺位衍生的(oxygen-vacancy-derived)螢石衍生物(即方鐵錳礦結構)。稀土金屬氧化物介電層可包括這些單位晶胞的組合。
陽離子缺位的位置和數目決定RE2O3單位晶胞的結晶形狀。可設計此種晶胞的結晶形狀以提供與下面的半導體基板的晶格常數的適當匹配。沿著體對角線及/或面對角線的氧缺位導致C型立方結構。舉例來說，每螢石單位晶胞兩個陽離子缺位導致Er2O3的單位晶胞增加為約兩倍的矽單位晶胞之尺寸。 反過來說，這允許低應變、單相的Er2O3直接磊晶成長在矽基板之上。
再者，可設計陽離子缺位的位置和數目以引導在介電層及/或過度成長層(overgrown layer)中之理想的應力(拉伸或壓縮)。舉例來說，在一些實施例中，為了影響載子的遷移率而要求半導體層中的應力。
各螢石單位晶胞具有沿著體對角線置放的兩個氧缺位。這兩個氧缺位的存在使Er2O3的單位晶胞變為兩倍大，從而使其晶格常數為兩倍，其提供與矽<100>晶格常數的適當匹配。
在一些實例中，氧缺位置於面對角線的端點。在一些其他實例中，氧缺位分布於面對角線和體對角線的端點之間。
因為結晶稀土金屬氧化物層106為磊晶及結晶的，其提供用於上覆層的磊晶成長的模板。除此之外，因為結晶稀土金屬氧化物層可成長於矽基板之上，其允許上覆磊晶層成長於矽之上。
矽氧化物層104為矽的非晶氧化物(amorphous oxide of silicon)。矽氧化物層104可具有化學式SiO2，或其可具有不同的化學計量。矽氧化物層104在結晶稀土金屬氧化物層106和基板102之間提供順從性(compliance)。因此，矽氧化物層104於相鄰層之間吸收應力而非轉移應力。這減少在沉積所有層之後，層結構100中的凹面或凸面。矽氧化物層104為可選的並在一些例子中並非為層結構100的一部分。可使用矽及氧的前驅物沉積矽氧化物層104，或當基板102的 頂層包含矽時，其可透過氧化基板102而形成。儘管事實上矽氧化物層104為非晶的，結晶稀土金屬氧化物層106仍可為磊晶的並與基板102的晶格重合(registered)。因此，矽氧化物層104提供順從性及減少層結構100中的應力而無須預防上覆層的磊晶成長。
基板102可為矽<111>基板、矽<100>基板、其他方向的矽基板、鍺基板、碳化矽基板、藍寶石基板、絕緣體上的矽(SOI)基板、或其他半導體基板或絕緣基板。基板102可為斜切基板，或其方向可與結晶晶格向量對齊。
層結構100可被包括在射頻濾波器中。特別是，濾波器堆疊126作為層結構100的主動部分，並當施加射頻電壓在第一電極層110和第二電極層114之間時，磊晶壓電層112聲音上的共鳴及在電極之間選擇性地通過理想頻率，造成帶通濾波器。
第2圖描繪包括射頻濾波器的複數層及聲鏡之層結構200。層結構200為磊晶結構及包括基板202、基板202之上的矽氧化物層204、矽氧化物層204之上的結晶稀土金屬氧化物層206、結晶稀土金屬氧化物層206之上的聲鏡堆疊208、聲鏡堆疊208之上的濾波器堆疊226及濾波器堆疊226之上的接觸層216。
基板202可為矽<111>基板、矽<100>基板、其他方向的矽基板、鍺基板、碳化矽基板、藍寶石基板、絕緣體上的矽(SOI)基板、或其他導體基板或絕緣基板。基板202可為斜切基板，或其方向可與結晶晶格向量對齊。
矽氧化物層204為矽的非晶氧化物。矽氧化物層204可具有化學式SiO2，或其可具有不同的化學計量。矽氧化物層204在結晶稀土金屬氧化物層206和基板202之間提供順從性。因此，矽氧化物層204於相鄰層之間吸收應力而非轉移應力。這減少在沉積所有層之後，層結構200之中的凹面或凸面。矽氧化物 層204為可選的並在一些例子中並非為層結構200的一部分。若層結構200包括矽氧化物層204，則矽氧化物層204經由中斷稀土金屬氧化物的沉積製程並沉積非晶矽(a-Si)在稀土金屬氧化物層的上表面上而形成。接著在這層之上繼續稀土金屬氧化物的沉積製程。矽氧化物係經由在此階段導入氧退火或在之後如美國專利申請案第15/031,504號(其全部內容於此併入作為參考)描述的製程中升溫而從非晶矽形成。結晶重合(registry)在稀土金屬氧化物和下面的矽基板之間建立。注意在一些實例中，初始稀土金屬氧化物將經由矽氧化物之形成而消耗，導致包含一些非晶的稀土金屬矽酸鹽(RESiOx)之非晶層。因此，矽氧化物層204提供順從性及減少層結構200中的應力而無須預防上覆層的磊晶成長。
層結構200也包括相對於聲鏡堆疊208磊晶的濾波器堆疊226及可相對於濾波器堆疊226磊晶的接觸層216。濾波器堆疊226包含第一電極層210、磊晶壓電層212及第二電極層214。在濾波器堆疊226中的各層為磊晶的。因此，第一電極層210相對於第二結晶稀土金屬氧化物鏡層224為磊晶的，磊晶壓電層212相對於第一電極層210為磊晶的，而第二電極層214相對於磊晶壓電層212為磊晶的。當接觸層216相對於濾波器堆疊226為磊晶的時，接觸層216相對於第二電極層214為磊晶的。
第一電極層210及第二電極層214可包括稀土金屬矽化物、稀土金屬磷屬化物和金屬中之一種或多種。因為第一電極層210及第二電極層214為磊晶的，他們與相同材料的多晶導電層相比具有更高導電率。低電阻(高導電性)增強射頻濾波器的性能。除此之外，磊晶電極層使壓電層212能磊晶成長。 磊晶金屬的較高導電率使金屬電極變薄而仍同時維持足夠的導電率。隨著頻率增加及壓電層的厚度對應地減少，金屬電極的厚度開始限制整個系統可達到的 頻率。如此，理想的是就給定的導電率具有盡可能薄的電極。在一些實例中，第一電極層210及第二電極層214可為磊晶金屬，如參考第9圖到第22圖所描述的。
層結構200可被包括在射頻濾波器中。特別是，濾波器堆疊226作為層結構200的主動部分，且當施加射頻電壓在第一電極層210和第二電極層214之間時，磊晶壓電層212聲音上的共鳴及在電極之間選擇性地通過理想頻率，造成帶通濾波器。
結晶稀土金屬氧化物層相對於基板202為磊晶的，意謂結晶稀土金屬氧化物層206的晶格與基板202的晶格為晶格匹配或晶格共位。結晶稀土金屬氧化物層206可與基板202晶格匹配或幾乎晶格匹配，意謂兩個晶格具有實質上相同的晶格參數。結晶稀土金屬氧化物層206也可與基板202晶格共位或幾乎晶格共位，意謂結晶稀土金屬氧化物層206的一個或多個晶格參數為基板202的相對應晶格參數的整數倍。
聲鏡堆疊具有高聲波阻抗，並預防或實質上減少聲波跨越其厚度的傳播。聲鏡堆疊208具有高聲波阻抗，並預防或實質上減少聲波從磊晶壓電層212傳播到基板202。聲鏡堆疊208包括第一鏡面材料層218、第一結晶稀土金屬氧化物鏡層220、第二鏡面材料層222及第二結晶稀土金屬氧化物鏡層224。 第一鏡面材料層218及第二鏡面材料層222可為具有明顯異於鄰近結晶稀土金屬氧化物層的密度之任意材料。可使用於第一鏡面材料層218及第二鏡面材料層222的材料之一些例子為矽和金屬。結晶稀土金屬氧化物材料的密度可介於約5 x 103kg/m3和約15 x 103kg/m3之間、介於約7 x 103kg/m3和約10x 103kg/m3之間及介於約7.7 x 103kg/m3和約9.7x 103kg/m3。矽具有約2.6x 103kg/m3的密 度。因此，第一結晶稀土金屬氧化物鏡層220和第二結晶稀土金屬氧化物鏡層224可具有大於第一鏡面材料層218和第二鏡面材料層222之至少1.5倍、至少2倍、至少3倍、至少4倍及至少5倍之密度。
第一結晶稀土金屬氧化物鏡層220和第二結晶稀土金屬氧化物鏡層224可包括相同材料，或其可包括不同材料。除此之外，第一結晶稀土金屬氧化物鏡層220和第二結晶稀土金屬氧化物鏡層224可包括與結晶稀土金屬氧化物層206相同的材料，或其可包括不同材料。第一鏡面材料層218及第二鏡面材料層222可包括相同的鏡面材料，或其可包括不同的鏡面材料。雖然聲鏡堆疊208包括兩個結晶稀土金屬氧化物鏡層和兩個鏡面材料層，聲鏡堆疊208可包括與第2圖所繪的不同之層數目。除此之外，聲鏡堆疊208可包括與第2圖所繪的不同之層次序。舉例來說，結晶稀土金屬氧化物鏡層可為聲鏡堆疊208的最底層，及/或鏡面材料層可為聲鏡堆疊208的最上層。除此之外，在結晶稀土金屬氧化物層206和聲鏡堆疊208之間、聲鏡堆疊208和濾波器堆疊226之間和濾波器堆疊226和接觸層216之間可包括一個或多個介面層。因為聲鏡堆疊208包括具有不同密度的交替層，實質上減少或預防聲波從濾波器堆疊226傳播到基板202。這減少層結構200的插入損失。聲鏡堆疊208可用作為光學鏡及/或布拉格反射器。
第3圖描繪包括射頻濾波器的複數層之層結構300。層結構300包括基板302、基板302之上的結晶稀土金屬氧化物層306、結晶稀土金屬氧化物層306之上的濾波器堆疊326。層結構300在第3圖描繪的任何層之間可包括一個或多個可選的中間層(未描繪)。此類可選的中間層的一個例子為於基板302和結晶稀土金屬氧化物層306之間的非晶氧化物(如SiOx)。濾波器堆疊326包括 於結晶稀土金屬氧化物層306之上的第一電極層310、於第一電極層310之上的磊晶壓電層312及於磊晶壓電層312之上的第二電極層314。
基板302可為矽<111>基板、矽<100>基板、其他方向的矽基板、鍺基板、碳化矽基板、藍寶石基板、絕緣體上的矽(SOI)基板、或其他半導體基板或絕緣基板。基板302可為斜切基板，或其方向可與結晶晶格向量對齊。
層結構300可被包括在射頻濾波器中。特別是，濾波器堆疊326用作為層結構300的主動部分，並當施加射頻電壓在第一電極310和第二電極314之間時，磊晶壓電層312聲音上的共鳴及在電極之間選擇性地通過理想頻率，造成帶通濾波器。
結晶稀土金屬氧化物層相對於基板302為磊晶的，意謂結晶稀土金屬氧化物層306的晶格與基板302的晶格為晶格匹配(或幾乎晶格匹配)或晶格共位(或幾乎晶格共位)。結晶稀土金屬氧化物層306可與基板302晶格匹配或幾乎晶格匹配，意謂兩個晶格具有實質上相同的晶格參數。結晶稀土金屬氧化物層306也可與基板302晶格共位或幾乎晶格共位，意謂結晶稀土金屬氧化物層306的一個或多個晶格參數為基板302的相對應晶格參數的整數倍。
層結構300也包括相對於結晶稀土金屬氧化物層306為磊晶的濾波器堆疊326。濾波器堆疊326包含第一電極層310及磊晶壓電層312。在一些例子中，濾波器堆疊326可包含可選的第二電極層314。濾波器堆疊326的各層為磊晶的。因此，第一電極層310相對於結晶稀土金屬氧化物層306為磊晶的，以及磊晶壓電層312相對於第一電極層310為磊晶的。可選的第二電極層114可相對於磊晶壓電層312為磊晶的，或其可為非磊晶的。
第4圖描繪包括覆在射頻濾波器層之上的裝置層之層結構400。層結構400包括基板402、位於基板402之上的結晶稀土金屬氧化物層406及位於結晶稀土金屬氧化物層406之上的射頻濾波器層結構426。層結構400也包括位於射頻濾波器層結構426之上的含結晶稀土金屬之層(crystalline RE-containing layer)428及位於含結晶稀土金屬之層428之上的裝置層430。裝置層430可包括一個或多個子層(未繪示)。裝置層可包括一個或多個III族氮化物層、一個或多個氮化鎵類的高電子遷移率電晶體(HEMT)層、一個或多個III族-V族類的異質接面雙極性電晶體(HBT)層及/或一個或多個III族-V族類的擬晶HEMT(pHEMT)層。因為層結構400包括位於射頻濾波器層結構426之上的一個或多個裝置層430，可大幅減少具有例如上述的那些其他裝置及射頻濾波器的整合系統的底面積(footprint)。
層結構400也可包括可選的矽氧化物層在結晶稀土金屬氧化物層406和基板402之間以提供順從性及/或聲鏡堆疊在結晶稀土金屬氧化物層406和射頻濾波器層結構426之間。除此之外，第4圖描繪的層結構400中的任何層之間可包括一種或多種介面層(未描繪)。
含結晶稀土金屬之層428相對於濾波器層結構426為磊晶的。含結晶稀土金屬之層428可包括稀土金屬氧化物、稀土金屬磷屬化物(V族元素-氮(N)、磷(P)、砷(As)、銻(Sb)或鉍(Bi)和稀土金屬的組合)或其他含有稀土金屬類的材料的其一種或多種。為了列出許多實例，含結晶稀土金屬之層428可包括一種或多種含稀土金屬的材料，例如氮化鈧(scandium nitride)、氮化鉺(erbium nitride)、氧化鉺(erbium oxide)、氧化鈧(scandium oxide)、砷化鉺(erbium arsenide)、磷化鉺(erbium phosphide)、砷化鈧(scandium arsenide)、磷化鈧(scandium phosphide)及/或其他包含稀土金屬類的材料。含結晶稀土金屬之層428可包括一個或多個子層，或可在其厚度中為成分漸變(compositionally graded)。成分漸變指含結晶稀土金屬之層428之成分在其厚度中從一種含結晶稀土金屬材料變成另一種含結晶稀土金屬材料。成分漸變可在裝置層430和射頻濾波器層結構426的不同晶格常數之間橋接。特別是，含結晶稀土金屬之層428的頂面可為氮化鈧，因為其晶格常數與氮化鎵的晶格常數幾乎相同。在這個例子中，裝置層430可包括一個或多個氮化鎵層。含結晶稀土金屬之層428之底面可由與射頻濾波器層結構426的頂面晶格匹配或晶格共位的材料組成。因此，含結晶稀土金屬之層428在射頻濾波器層結構426頂面和裝置層430的底面的參數和晶格結構之間提供過渡。在一些例子中，含結晶稀土金屬之層可包括多個分離層，及/或可包括超晶格或其他多層結構。多層結構為包含多層的層結構，其通常具有重複的材料組。
基板402可為矽<111>基板、矽<100>基板、其他方向的矽基板、鍺基板、碳化矽基板、藍寶石基板、絕緣體上的矽(SOI)基板、或其他半導體基板或絕緣基板。基板402可為斜切基板，或其方向可與結晶晶格向量對齊。
結晶稀土金屬氧化物層406相對於基板402為磊晶的，意謂結晶稀土金屬氧化物層406的晶格與基板402的晶格為晶格匹配(或幾乎晶格匹配)或晶格共位(或幾乎晶格共位)。結晶稀土金屬氧化物層406可與基板402晶格匹配或幾乎晶格匹配，意謂兩個晶格具有實質上相同的晶格參數。結晶稀土金屬氧化物層406也可與基板402晶格共位或幾乎晶格共位，意謂結晶稀土金屬氧化物層406的一個或多個晶格參數為基板402的相對應晶格參數的整數倍。
濾波器堆疊426包含第一電極層(未繪示)、磊晶壓電層(未繪示)及第二電極層(未繪示)。濾波器堆疊426的各層為磊晶的。因此，第一電極層相對於結晶稀土金屬氧化物層406為磊晶的、磊晶壓電層相對於第一電極層為磊晶的以及第二電極層相對於磊晶壓電層為磊晶的。濾波器堆疊426可與濾波器堆疊126、濾波器堆疊226及濾波器堆疊326中的任一相同。
濾波器堆疊426可被包括在射頻濾波器中。特別是，濾波器堆疊426用作為層結構400的主動部分，並當施加射頻電壓在第一電極層和第二電極層之間時，磊晶壓電層聲音上的共鳴及在電極之間選擇性地通過理想頻率，造成帶通濾波器。
裝置層430相對於含結晶稀土金屬之層428為磊晶的。因為含結晶稀土金屬之層428、射頻濾波器層結構426及結晶稀土金屬氧化物層406為磊晶的，其用作為為隨後層(例如裝置層430)的磊晶成長的模板。因此，可於射頻濾波器層之上成長結晶的裝置層而不會遭遇任何結晶度或材料品質之降低。經由結合下面的射頻濾波器層結構426之上的上覆的磊晶裝置層430，層結構400允許在給定底面積中有較多裝置功能。
第5圖描繪圖案化以接觸兩電極之層結構500(其包括射頻濾波器堆疊)。層結構500包括基板502、基板502之上的可選的矽氧化物層504及矽氧化物層504之上的結晶稀土金屬氧化物層506。層結構500也包括結晶稀土金屬氧化物層506之上的濾波器堆疊526。濾波器堆疊526包括結晶稀土金屬氧化物層506之上的第一電極層510、第一電極層510之上的磊晶壓電層512及磊晶壓電層512之上的第二電極層514。第二電極層514為可選的且可為或可不為結構的一部分。除此之外，層結構500包括於第二電極層514之上的上接觸層516。層結構500 也包括第一電極層510的一部分之上的下接觸層532及下接觸層532之上的內部連接件534。
濾波器堆疊526相對於結晶稀土金屬氧化物層506為磊晶的，且第一電極層510、磊晶壓電層512及第二電極層514為磊晶的。接觸層516可為或可不為磊晶的。因此，第一電極層510相對於結晶稀土金屬氧化物層506為磊晶的、磊晶壓電層512相對於第一電極層510為磊晶的以及第二電極層514相對於磊晶壓電層512為磊晶的。
基板502可為矽<111>基板、矽<100>基板、其他方向的矽基板、鍺基板、碳化矽基板、藍寶石基板、絕緣體上的矽(SOI)基板、或其他半導體基板或絕緣基板。基板502可為斜切基板，或其方向可與結晶晶格向量對齊。
矽氧化物層504為矽的非晶氧化物。矽氧化物層504可具有化學式SiO2，或其可具有不同的化學計量。矽氧化物層504在結晶稀土金屬氧化物層506和基板502之間提供順從性。因此，矽氧化物層504於相鄰層之間吸收應力而非轉移應力。這減少在沉積所有層之後，層結構500之中的凹面或凸面。 矽氧化物層504為可選的並在一些例子中並非為層結構500的一部分。若層結構500包括矽氧化物層504，則矽氧化物層504經由中斷稀土金屬氧化物的沉積製程而沉積非晶矽(a-Si)在稀土金屬氧化物層的上表面上而形成。接著在這層之上繼續稀土金屬氧化物的沉積製程。矽氧化物係經由在此階段導入氧退火或在之後如美國專利申請案第15/031,504號(其全部內容於此併入作為參考)描述的製程中升溫而從非晶矽形成。結晶重合在稀土金屬氧化物和下面的矽基板之間建立。 注意一些實例中，初始稀土金屬氧化物將經由矽氧化物之形成而消耗，導致包 含一些非晶的稀土金屬矽酸鹽(RESiOx)之非晶層。因此，矽氧化物層504提供順從性及減少在層結構500的應力而無須預防上覆層的磊晶成長。
層結構500可被包括在射頻濾波器中。特別是，濾波器堆疊526作為層結構500的主動部分，且當施加射頻電壓在第一電極510和第二電極514之間時，磊晶壓電層512聲音上的共鳴及在電極之間選擇性地通過理想頻率，造成帶通濾波器。
結晶稀土金屬氧化物層506相對於基板502為磊晶的，意謂結晶稀土金屬氧化物層506的晶格與基板502的晶格為晶格匹配(或幾乎晶格匹配)或晶格共位(或幾乎晶格共位)。結晶稀土金屬氧化物層506可與基板502晶格匹配或幾乎晶格匹配，意謂兩個晶格具有實質上相同的的晶格參數。結晶稀土金屬氧化物層506也可與基板502晶格共位或幾乎晶格共位，意謂結晶稀土金屬氧化物層506的一個或多個晶格參數為基板502的相對應晶格參數的整數倍。
當接觸層516相對於濾波器堆疊526為磊晶的，接觸層516相對於第二電極514為磊晶的。
第6圖描繪沉積用作為射頻濾波器的層結構的方法600的流程圖。在步驟602，製備基板。製備基板可包括預先清理基板、將基板除氣、蝕刻基板、裝載基板進入沉積系統及對基板熱處理之其一種或多種。基板可為基板102、基板202、基板302、基板402及基板502中的任一個。在步驟606中，沉積結晶稀土金屬氧化物層。結晶稀土金屬氧化物層可鄰近於可選的矽氧化物層，矽氧化物層可鄰近於基板及/或可鄰近於另一中間層。結晶稀土金屬氧化物層可為結晶稀土金屬氧化物層106、結晶稀土金屬氧化物層206、結晶稀土金屬氧化物層306、結晶稀土金屬氧化物層406、結晶稀土金屬氧化物層506中的任一個。 若也包括矽氧化物層，則步驟606(稀土金屬氧化物製程)被中斷且方法前往到可選步驟604，其中非晶矽沉積於稀土金屬氧化物的上表面上。因為步驟604在一些例子中為可選的，故層結構未包括矽氧化物層，而在其他例子中，矽氧化物係經由其他方式形成。矽氧化物層可為矽氧化物層104、矽氧化物層204和矽氧化物層504中的任一個。接著，繼續步驟606(稀土金屬氧化物沉積製程)。在一些例子中，方法600前往到可選的方法607，聲鏡層結構在可選的方法607中沉積。 參考第7圖進一步描述方法607。
在步驟606或在可選的方法607(若包括可選的方法607)之後，方法600前往到步驟608。在步驟608中，沉積第一電極層。在步驟610中，沉積磊晶壓電層。在可選的步驟612，沉積第二電極層。在步驟614，於第二電極層之上沉積上接觸層。
步驟614之後，方法600可選地進行方法615，上覆裝置於方法615中沉積。參考第8圖進一步描述方法615。
在步驟614或方法615(若包括方法615)之後，方法600前往步驟616。在步驟616，蝕刻選定的區域以暴露第一電極層。然而，在其他未被選定的區域，磊晶壓電層、第二電極層和上接觸層未被蝕刻並維持為平台形(mesas)。 在步驟618，以介電材料填充在步驟616蝕刻的體積。介電材料為使平台彼此隔離之具有高介電常數的材料。在步驟620，蝕刻介電層的選定區域以再次暴露第一電極層。這具有打開穿過介電層而的貫穿孔的效果。在步驟622，下接觸層沉積於第一電極層和在步驟620蝕刻的暴露區域之上。在步驟624，內部連接件沉積於下接觸層之上。在步驟626，可進行進一步的製程。進一步的製程可包括覆蓋層、進一步的沉積、進一步的蝕刻、封裝及其他製程步驟中之一種或多種。
可執行所示步驟之外的步驟作為方法600的一部分。舉例來說，可在第6圖描述的任何層之間沉積中間層。方法600中的步驟可以與第6圖所示的順序不同之順序執行。再者，不需執行方法600中的所有步驟。舉例來說，層結構100可使用步驟602、步驟604、步驟606、步驟608、步驟610、步驟612及步驟614製成。作為另一實例，層結構200可使用步驟602、步驟604、步驟606、步驟607、步驟608、步驟610、步驟612及步驟614製成。再者，層結構300可使用步驟602、步驟606、步驟608、步驟610及可選的步驟612沉積。層結構400可使用步驟602、步驟606、步驟608、步驟610、步驟612及步驟615製成。層結構500可使用步驟602、步驟604、步驟606、步驟608、步驟610、步驟612、步驟614、步驟616、步驟618、步驟620、步驟622、步驟624及步驟626沉積。
第7圖描繪製造聲鏡層結構的方法607。在步驟702，沉積鏡面材料層。在步驟704，將結晶稀土金屬氧化物層沉積於鏡面材料層之上。若在步驟706中，已經沉積所需數目的鏡面層，則方法607前往方法600的步驟608。若在步驟706，尚未達到所需數目的鏡面層，方法600回到步驟702以沉積其他層。雖然第7圖繪示在結晶稀土金屬氧化物層前沉積鏡面材料層，層的順序可顛倒，且結晶稀土金屬氧化物層可在鏡面材料層前沉積。
第8圖描繪沉積上覆裝置層的方法615的流程圖。在步驟802，沉積一個或多個含結晶稀土金屬之層。在步驟804，於一個或多個含結晶稀土金屬之層之上沉積一個或多個裝置層。在步驟804之後，方法前往的方法600的步驟616。
埋入的金屬接觸層可使用金屬的磊晶沉積成長於半導體層之上。磊晶金屬層可直接成長於半導體層之上及/或基板之上。在一些例子中，可 選的過渡層可位於磊晶金屬層和下面的半導體層之間及/或磊晶金屬層和下面的基板之間。除了埋入金屬的接觸層將帶來的電性優點之外，可利用通常存在於下面的半導體和金屬之間的交互作用。當金屬和半導體(和中介面)之間的介面為具有少缺陷的高品質時，這些交互作用(例如射頻濾波器中的)通常更有用。除此之外，磊晶金屬可變得比濺鍍金屬薄並同時維持高膜品質。這部分是因為磊晶介面為高品質，並隨著層變薄，介面變為整個材料的大部分。因此，雖然厚膜較不易受不良品質介面影響並其特性受塊材特性控制，薄膜的特性更多是受到介面特性控制。因此，在沉積薄膜時高品質介面係重要的。
結晶稀土金屬氧化物(REO)磊晶層可用作為如矽之半導體基板上的磊晶金屬的模板。可使用矽以外之基板，且實例包括鍺、矽-鍺合金、藍寶石、二氧化矽(silicon dioxide)、絕緣體上的矽(SOI)及半導體上的矽(SOS)、具有上述中之其一的頂層之基板及任何半導體基板。為了金屬磊晶的目的，結晶稀土金屬氧化物(REO)為比YSZ好的材料。一開始，結晶稀土金屬氧化物(REO)和基板之間的介面設定為磊晶製程的一部分。以適當選擇的稀土金屬氧化物，可磊晶成長100%(或幾乎100%)立方而沒有第二相之稀土金屬氧化物的模板。有益於整個磊晶堆疊之結晶稀土金屬氧化物的其他參數及製程特性為沒有任何寄生電荷的氧化物-矽介面、高於YSZ(8.6到6.1g/cm3)之密度及優於YSZ 5倍之熱傳導率。 除了用作為磊晶金屬成長的模板以外，結晶稀土金屬氧化物層(REO)也可預防磊晶金屬層和下面的任何基板之間的交互擴散。此結晶稀土金屬氧化物層902預防例如不想要的金屬矽化物(其中基板為矽)的形成。
第9圖描繪包括結晶稀土金屬氧化物層902之上的磊晶金屬層904及磊晶金屬層904之上的半導體層906之層結構900。將氧化物的厚度定義為tox，其中，氧化物厚度通常可被定義為0<=tox<=500nm。第9圖描繪的層結構900可經由MBE、MOCVD或其他習知的磊晶沉積技術在單一磊晶製程中製造。視需求，工具可為單一腔室或可使用其中製程的特定部分在不同的內部連接腔室完成之任何習知的群集工具形式，或可使用多個沉積工具。結晶稀土金屬氧化物層902為磊晶金屬層904的模板，其包括一種或多種磊晶金屬層組成。半導體層906可包括III族氮化物材料、III族-V族材料及IV族材料中的一種或多種。III族-V族材料包括來自週期表III族(例如硼(B)、鋁(Al)、鎵(Ga)、銦(In)和鉈(Tl))之一或多種及來自週期表V族(例如：氮(N)、磷(P)、砷(As)、銻(Sb)和鉍(Bi))之一或多種。 III族氮化物為III族-V族材料及包括來自III族和氮中之一種。III族氮化物材料的實例包括GaN、InxAlyGa1-x-yN(0
Figure 105135796-A0305-02-0026-4
x，y
Figure 105135796-A0305-02-0026-5
1)及/或AlN。其他III族-V族材料的實例包括GaAs、InP、InAs、InSb、InGaAs、GaAsP、InGaAsP等之其一或多種。
第9圖描繪的層結構900可被包括於射頻(RF)濾波器中。半導體層906可為用作為耦接的機電共震器的壓電材料。磊晶金屬層904可為射頻濾波器的第一電極，而可選的第二金屬層(未在第9圖中繪示)可為射頻濾波器的第二電極。磊晶金屬層因為其提供具有用作為在金屬層之上後續成長的的單晶層(如半導體層)的模板之單晶結構的金屬高導電率而對射頻濾波器中的電極特別有用。 由於此高導電率，金屬層可比多晶的類似物薄。當減少壓電層厚度以產生較高頻裝置，金屬接觸開始限制裝置的性能。因此，理想的是讓金屬層盡可能變薄並維持足夠的導電率。單晶體金屬提供減少厚度的途徑並從而改善裝置的性能。單晶半導體層因為其提供較高壓電係數、較窄頻寬及較低損失，而有利於 作為對射頻濾波器中的半導體材料。部分地，增強的性能係由於磊晶金屬電極的品質及結晶重合，其導致後續膜的高品質。第9圖的層結構900可於如矽基板之基板之上磊晶成長。若濾波器中的半導體材料為磊晶的，則其提供其本身於可成長於濾波器之上的附加半導體元件(無需直接電性連接濾波器)的整合(integration)。舉例來說，電晶體(其實例包括場效電晶體、高電子遷移率電晶體及異質接面雙極電晶體)可成長於濾波器之上，因而減少給定的系統所需的晶片面積。
第10圖描繪說明製造第9圖描繪的層結構900的單一磊晶製程的製程示意圖。在步驟1004，於基板之上磊晶成長結晶稀土金屬氧化物層。在步驟1006，於結晶稀土金屬氧化物層之上磊晶成長金屬層。在步驟1008，於金屬層之上磊晶成長半導體層。在一些實例中，可於半導體層之上磊晶成長附加金屬層，如在步驟1010所描述的。在圖中描述的1000之各層可包括一個或多個子層。
使用的磊晶金屬可為稀土金屬或如釕(ruthenium)或鉬(molybdneum)之金屬或列於以下表1的其他代表金屬。需考量的關鍵屬性為決定層的光學特性及聲波特性之電阻、密度、楊氏模數及折射率。也可使用未列於表1的其他金屬。
Figure 105135796-A0305-02-0027-1
Figure 105135796-A0305-02-0028-3
(hcp-六方最密堆積，fcc-面心立方，bcc-體心立方，dhcp-雙六方最密堆積)
第11圖描繪包括位於結晶稀土金屬氧化物模板上的多個磊晶金屬層之層結構1100、層結構1130及層結構1160。第9圖及第10圖中的磊晶金屬層可包括多個金屬層。多個金屬層可成長為如層結構1100中之堆疊結構、如層結構1130中之超晶格或多層結構中或如層結構1160中之漸變合金。層結構1100包括結晶稀土金屬氧化物層1102、結晶稀土金屬氧化物層1102之上的第一磊晶金屬層1104及第一磊晶金屬層1104之上的第二磊晶金屬層1106。層結構1130包括結晶稀土金屬氧化物層1132、結晶稀土金屬氧化物層1132之上的第一磊晶金屬層1134及第一磊晶金屬層1134之上的第二磊晶金屬層1136。層結構1130也包括第二磊晶金屬層1136之上的第一磊晶金屬層1138及第一磊晶金屬層1138之上的第二磊晶金屬層1140。雖然層結構1130包括兩對第一磊晶金屬層和第二磊晶金屬層，層結構1130可包括兩對以外之複數對第一磊晶金屬層和第二磊晶金屬層。層結構1160包括結晶稀土金屬氧化物層1162及結晶稀土金屬氧化物層1162之上的漸變合金1168。漸變合金1168為第一磊晶金屬1164及第二磊晶金屬1166的合金。
漸變合金1168的漸變可為線性(如從第一磊晶金屬1164到第二磊晶金屬1166之成分線性改變)、超線性(如高階多項式)、劣線性或步進式(如材料 成分的不連續改變)。鄰近結晶稀土金屬氧化物1102、結晶稀土金屬氧化物1132及結晶稀土金屬氧化物1162及/或III族氮化物的使用的金屬1104、金屬1134及金屬1164可為相同或其可為不同。舉例來說，超晶格配置可包括不同金屬的交替層。各金屬層的厚度可為相同或其可為不同。
因為金屬層為磊晶的，故無與顆粒邊界相關的損失，以及除此之外，半導體和金屬層之間的介面為乾淨且分離的，當與多晶/濺鍍建構的DBR相比時，兩者皆減少半導體-金屬DBR的損失。
第12圖描繪具有於磊晶金屬層之上直接成長的半導體層之層結構1200及代表性實例層結構1250，其中半導體層為III族氮化物層。層結構1200包括於基板1202之上磊晶成長的結晶稀土金屬氧化物層1204、於結晶稀土金屬氧化物層1204之上磊晶成長的金屬層1206及於金屬層1206之上磊晶成長的半導體層1208。層結構1250為層結構1200的代表性實例，其中，半導體層1208為III族氮化物層，特別是Al1-xScxN(0
Figure 105135796-A0305-02-0029-6
x
Figure 105135796-A0305-02-0029-7
1)層1258，金屬層1206為鉬層1256，結晶稀土金屬氧化物層1204為Er2O3層1254而基板1202為矽<111>基板1252。結構1200的其他實例子亦為可能的，且各層可包括一個或多個子層。
可使用中間層來改善層之間的介面品質。第9圖所示的基礎單元可被改成在金屬904和半導體906之間或磊晶金屬904和氧化物902之間包括中間層。此中間層的用途為允許從氧化物變金屬或金屬變半導體之化學工程或結晶(crystallographic)工程的過渡。化學工程轉變可包括在半導體906或金屬層904的初始磊晶沉積期間促使半導體或金屬原子的遷移或成核。結晶工程可包括幫助在金屬904和半導體906之間的晶格常數或結晶結構的過渡。結晶結構的過渡實例為從六角型結晶結構到立方型結晶結構的過渡。
第13圖描繪包括位於中間層1304之上的磊晶金屬1306之層結構1300，其中中間層1304本身是磊晶成長於結晶稀土金屬氧化物層1302之上。第14圖及第15圖描繪中間層的實例。第14圖顯出稀土金屬矽化物，而第15圖為稀土金屬磷屬化物的實例。
第14圖描繪包括基板1402、基板1402之上的結晶稀土金屬氧化物層1404及結晶稀土金屬氧化物層1404之上的稀土金屬矽化物層1406之層結構1400。稀土金屬矽化物層1406為中間層1304的實例。層結構1400也包括稀土金屬矽化物層1406之上的磊晶金屬層1408及磊晶金屬層1408之上的半導體層1410。
第15圖描繪包括基板1502、基板1502之上的結晶稀土金屬氧化物層1504及結晶稀土金屬氧化物層1504之上的稀土金屬磷屬化物層1506之層結構1500。稀土金屬磷屬化物層1506為中間層1304的實例。層結構1500也包括稀土金屬磷屬化物層1506之上的磊晶金屬層1508及磊晶金屬層1508之上的半導體層1510。
第16圖描繪包括結晶稀土金屬氧化物層1602、結晶稀土金屬氧化物層1602之上的磊晶金屬層1604、磊晶金屬層1604之上的中間層1606及中間層1606之上的半導體層1608之層結構1600。如第16圖中描述，中間層1606可位於磊晶金屬層1604的上方。
第17圖到第19圖描繪中間層的成長。可能的中間層實例包括(但不限於此)如第17圖所示的金屬矽化物、如第18圖所示的金屬氮化物、稀土金屬氮化物、稀土金屬砷化物(rare earth arsenide)、稀土金屬磷化物(rare earth phosphide)、稀土金屬銻化物(rare earth antimonide)及稀土金屬鉍化物(rare earth bismuthide)。這些之中的最後五個通常稱為稀土金屬磷屬化物且示於第19圖中。
第17圖描繪包括金屬矽化物中間層之層結構1700。層結構1700包括基板1702、基板1702之上的結晶稀土金屬氧化物層1704、結晶稀土金屬氧化物層1704之上的磊晶金屬層1706、磊晶金屬層1706之上的金屬矽化物層1708、金屬矽化物層1708之上的半導體層1710。金屬矽化物層1708為中間層1606的實例。
第18圖描繪包括金屬氮化物中間層之層結構1800。層結構1800包括基板1802、基板1802之上的結晶稀土金屬氧化物層1804、結晶稀土金屬氧化物層1804之上的磊晶金屬層1806、磊晶金屬層1806之上的磊晶金屬氮化物層1808、磊晶金屬氮化物層1808之上的磊晶半導體層1810。磊晶金屬氮化物層1808為中間層1606的實例。
第19圖描繪包括稀土金屬磷屬化物中間層之層結構1900。層結構1900包括基板1902、基板1902之上的結晶稀土金屬氧化物層1904、結晶稀土金屬氧化物層1904之上的磊晶金屬層1906、磊晶金屬層1906之上的磊晶稀土金屬磷屬化物層1908、磊晶稀土金屬磷屬化物層1908之上的磊晶半導體層1910。磊晶稀土金屬磷屬化物層1908為中間層1606的實例。
在磊晶製程的此點，第一半導體材料充分地成長且層被完成。就一些應用(application)而言，這可為製程的尾端，就其他應用而言，不同成分/類型的半導體可磊晶成長於其他層之上。在其他應用中，第二金屬可為有利的。 就這個實例而言，此目的可利用任何前述的金屬磊晶機制。同樣地，可在整體磊晶程序的此點使用任何前述在金屬和半導體之間磊晶成長的中間層，其取決 於最終磊晶堆疊(見第16圖)所需的特性。半導體之上層無需匹配其之下層-無需對稱設計。
第20圖描繪半導體層之上的磊晶金屬層及具有磊晶中間層的層結構2030、層結構2060及層結構2090的三種實例，分別即金屬矽化物、金屬氮化物及稀土金屬磷屬化物。層節構2000包括於半導體層2002之上的磊晶金屬層2006。層結構2030包括半導體層2032、半導體層2032之上的磊晶金屬矽化物層2034及磊晶金屬矽化物層2034之上的磊晶金屬層2036。磊晶金屬矽化物層2034為金屬層和半導體層之間的中間層。層結構2060包括半導體層2062、半導體層2062之上的磊晶金屬氮化物層2064及磊晶金屬氮化物層2064之上的磊晶金屬層2066。磊晶金屬氮化物層2064為金屬層和半導體層之間的中間層之實例。層結構2090包括半導體層2092、半導體層2092之上的磊晶稀土金屬磷屬化物層2094及磊晶稀土金屬磷屬化物層2094之上的磊晶金屬層2096。
磊晶稀土金屬磷屬化物層2094為金屬層和半導體層之間的中間層之實例。當選擇如第20圖所示的成長金屬，為了於金屬層之上磊晶成長另一半導體層，則可重複所有或任何的上述實例。第20圖描述磊晶中間層的三個實例，但相反地可使用其他磊晶中間層或其組合。
第21圖描繪具有可選的中間層之重複性金屬/半導體結構的層結構2100的實例。層結構2100包括2102、2104及2016之三個單元。層結構2100可包含其他數目的單元，但為了說明用途而繪示三個。各單元可相同，或層堆疊中的一個單元或多個單元可不同。第21圖也說明具有層結構2100的例示性單元2050。例示性單元2050包含在第一磊晶金屬層2052之上磊晶成長的第一中間層2054、在第一中間層2054之上磊晶成長的半導體層2056、在半導體層2056 之上磊晶成長的第二中間層2058及在第二中間層2058之上磊晶成長的第二磊晶金屬層2060。層結構具有的任何單元可包括沒有第一中間層2054和第二中間層2058、第一中間層2054和第二中間層2058之其一和第一中間層2054和第二中間層2058之兩者。除此之外，在一個單元中的第二磊晶金屬層2060可與上述單元中的第一磊晶金屬層2052。第一磊晶金屬層2052和第二磊晶金屬層2060之其一或兩者可為單一金屬、漸變金屬層、具有多重子層的金屬層及/或具有多重金屬層的超晶格。
第22圖描繪在模擬(ex-situ)製程及/或裝置操作之下具有匹配複數層的最終磊晶層之例示性層結構2200、2230及2260。這些包括如層結構2200中般的使用金屬矽化物以保護上金屬層免於氧化；如層結構2230中般的添加石墨烯或其他2D結構以增強導電率；如層結構2260中般的稀土金屬磷屬化物及結晶稀土金屬氧化物層添加為介電質或絕緣體以與下面磊晶堆疊電性隔離，但不限於此。要注意雖然此三個最上層被顯示為單層實體，但可預期此些層的配置可能需要本文中未繪示出的其他層。
層結構2200包括半導體層2202、半導體層2202之上的磊晶金屬層2204及磊晶金屬層2204之上的磊晶金屬矽化物層2206。層結構2230包括半導體層2232、半導體層2232之上的磊晶金屬層2234及磊晶金屬層2234之上的石墨烯層2236。雖然未描繪，在層結構2230中，堆疊可包括在石墨烯層2236之上的其他半導體、金屬或絕緣體，以機械性或化學性地保護石墨烯層2236。 層結構2260包括半導體層2262、半導體層2262之上的磊晶金屬層2264及磊晶金屬層2264之上的結晶稀土金屬氧化物層2266。
可使用化學氣相沉積(CVD)、有機金屬化學氣相沉積(MOCVD)、有機金屬氣相磊晶(OMVPE)、原子層沉積(ALD)、分子束磊晶(MBE)、鹵化物氣相磊晶(HVPE)、脈衝雷射沉積(PLD)及/或物理氣相沉積(PVD)之其一種或多種執行本文描述的沉積及/或成長。
如本文描述，層意謂實質上均勻厚度的材料覆蓋表面。層可為連續的或不連續的(即材料的區域之間具有間隙)。舉例來說，層可完全覆蓋表面，或分割成共同定義層之分離區域(即使用選定區域磊晶形成之區域)。層基板意謂層組，以及可為單一結構或大結構的一部分。
「單片整合(Monolithically-integrated)」意謂形成在基板表面之上，通常藉由沉積層設置於表面之上。
「設置(disposed)」下面材料或層「上(on)」意謂「存在(exists)」於下面材料或層「上(on)」。這些層可包括確保適當表面所需之中間層(如過渡層)。舉例來說，若材料被描述為「設置於基板上」，則此可意謂(1)材料與基板緊密接觸；或(2)材料與在基板上的一種或多種過渡層接觸。
「單晶(single crystal)」意謂實質上僅包括一種單位晶胞的結晶結構。然而，單晶層可顯出一些結晶缺陷，例如堆疊缺陷、錯位或其他通常發生的結晶缺陷。
「單晶域(single domain)」意謂包括實質上只有一種結構的單位晶胞或實質上只有一種方向的單位晶胞的結晶結構。換句話說，單晶域結晶展現無雙晶域或反相晶域。
「單相(single phase)」意謂單晶且單晶域的結晶結構。
「結晶(crystalline)」意謂實質上單晶且實質上單晶域的結晶結構。結晶度意謂結晶結構為單晶及單晶域的程度。高捷晶結構將是全部或幾乎全部為單晶且單晶域。
「非晶(Amorphous)」意謂無長程有序(long-range order)的材料。
「基板(Substrate)」意謂形成沉積層在其上的材料。例示性基板包括但不限於：矽塊材晶圓，其中晶圓包括單晶矽的均勻厚度；組成晶圓，例如矽在絕緣體之上的晶圓，其包括設置於二氧化矽層之上的矽層，二氧化矽層設置於矽塊材操作晶圓之上；或用作為在其中或其上形成裝置之基底層的任何其他材料。適合作為應用用途(as a function of the application)以作為基板層及塊材基板的此類其他材料之例子包括但不限於鍺、氧化鋁(alumina)、砷化鎵、磷化銦、矽石(silica)、二氧化矽、硼矽玻璃(borosilicate glass)、耐熱玻璃(pyrex)及藍寶石。
「斜切基板(Miscut Substrate)」意謂包括以與基板的結晶結構相關之角度定向之表面結晶結構的基板。舉例來說，6°斜切矽<100>晶圓包括已經以矽<100>結晶方向朝向另一主結晶方向(major crystal orientation)，例如<110>6°切割之矽<100>晶圓。一般來說，但不需要，斜切角將多達約20度。除非明確記錄，片語「斜切基板(Miscut Substrate)」包括具任何主方向的斜切晶圓。亦即，<111>晶圓朝向<011>方向斜切、<100>晶圓朝向<110>方向斜切及<011>晶圓朝向<001>方向斜切。
「絕緣體上的半導體(Semiconductor-on-Insulator)」意謂包括單晶半導體層、單相介電層及基板的組成，其中介電層介於半導體層和基板之間。 這結構使人聯想到先前技術的絕緣體上的矽(“SOI”)組成，其通常包括單晶矽基 板、非單相的介電層(如非晶二氧化矽等)及單晶矽半導體層。先前技術的SOI矽晶圓與本發明的絕緣體上的半導體組成之間的許多重要區別為：
絕緣體上的半導體組成包括具有單相形態(morphology)的介電層，然而SOI晶圓則無。事實上，通常SOI晶圓的絕緣層甚至不是單晶。
絕緣體上的半導體組成包括矽、鍺或矽-鍺「主動(active)」層，然而先前技術的SOI晶圓使用矽主動層。換句話說，例示性之絕緣體上的半導體組成包括但不限於：絕緣體上的矽、絕緣體上的鍺及絕緣體上的矽-鍺。
「電極(electrode)」意謂使用來接觸電路的一部分的導電材料。電極可由金屬、半金屬、半導體、矽化物、氮化物及非金屬組成，但其比其所接觸之電路的該部分更具導電性。
本文描繪及/或描述為在第二層「上(on)」或「之上(over)」的第一層可緊密相鄰於第二層，或可有一個或多個中間層在第一層和第二層之間。本文描繪及/或描述為「直接(directly)」在第二層或基板「上(on)」或「之上(over)」的第一層係無中間層存在地(除了可因為第一層和第二層或基板混合而形成的之可能的中間合金層以外)緊密相鄰於第二層或基板。除此之外，本文描繪及/或描述之在第二層或基板「上(on)」、「之上(over)」、「直接(directly)」在第二層或基板「上(on)」、「之上(over)」的第一層可覆蓋整個第二層或基板、或第二層或基板的一部分。
基板在層成長期間被放置在基板座上，及頂表面面或上表面面為離基板座最遠的基板或層的表面，而底表面或下表面為離基板座最近的基板或層的表面。本文描述及描繪的任何結構可為具有其他層於所繪的這些結構之上/之下的較大結構的一部分。雖然這些其他層可為所揭露結構的一部分，但為了 清楚起見，本文圖式可省略這些其他層。除此之外，所繪之結構可為重複單元，即使此些重複未描繪於圖式中。
從上述說明顯而易見的是可使用各種技術來執行本文描述的概念而未悖離本揭露的範圍。所述的實施例在所有方面上皆被認為係說明性而非限制性的。應理解的是本文描述的技術與結構不限於本文所述的特定實例，而是可以其他實例執行而未悖離本揭露的範圍。同樣地，雖然操作在圖式中以特定順序描繪，然而此不應被理解為要求以特定順序或依序執行此些操作或需執行所有所示的操作來達到理想的結果。
300:層結構
302:基板
306:結晶稀土金屬氧化物層
310:第一電極層
312:磊晶壓電層
314:第二電極層
326:濾波器堆疊

Claims (50)

  1. 一種層結構，其包括：一磊晶結晶稀土金屬氧化物(REO)層，位於一基板之上；一第一磊晶電極層，位於該磊晶結晶稀土金屬氧化物層之上；一磊晶壓電層，位於該第一磊晶電極層之上；一含結晶稀土金屬(RE)之第二磊晶層，位於該磊晶壓電層之上；以及一或多個裝置層，位於該含結晶稀土金屬之第二磊晶層之上。
  2. 如請求項1所述之層結構，其更包括位於該磊晶壓電層之上的一第二電極層。
  3. 如請求項1所述之層結構，其中該第一磊晶電極層包括一磊晶金屬。
  4. 如請求項3所述之層結構，其中該磊晶金屬為單晶。
  5. 如請求項1所述之層結構，其中該第一磊晶電極層包括稀土金屬磷屬化物。
  6. 如請求項1所述之層結構，其中該第一磊晶電極層包括稀土金屬矽化物(RESi)。
  7. 如請求項1所述之層結構，其更包括一非晶氧化物層於該磊晶結晶稀土金屬氧化物層和該基板之間。
  8. 如請求項1所述之層結構，其更包括一聲鏡結構於該磊晶結 晶稀土金屬氧化物層和該基板之間，其中該聲鏡結構包括交替之一結晶稀土金屬氧化物層和一鏡面材料層。
  9. 如請求項2所述之層結構，其更包括在該第二電極層之上的一最終磊晶層，其中該最終磊晶層包括金屬矽化物、結晶稀土金屬氧化物、稀土金屬磷屬化物及石墨烯中之其一或多種。
  10. 如請求項1所述之層結構，其中該磊晶壓電層包括氮化鋁和氮化鈧鋁中之至少其一。
  11. 如請求項1所述之層結構，其中該含結晶稀土金屬之第二磊晶層包括稀土金屬氧化物。
  12. 如請求項1所述之層結構，其中該含結晶稀土金屬之第二磊晶層包括稀土金屬磷屬化物。
  13. 如請求項1所述之層結構，其中該含結晶稀土金屬之第二磊晶層包括稀土金屬矽化物。
  14. 如請求項1所述之層結構，其中該磊晶結晶稀土金屬氧化物層的密度介於約5 x 103kg/m3和約15 x 103kg/m3之間。
  15. 如請求項1所述之層結構，其中該磊晶結晶稀土金屬氧化物層的密度介於約7 x 103kg/m3和約10 x 103kg/m3之間。
  16. 如請求項2所述之層結構，其更包括：一上接觸層，位於該第二電極層之上；一下接觸層，位於該第一磊晶電極層之上；一內部連接件，位於該下接觸層之上。
  17. 如請求項1所述之層結構，其中該一或多個裝置層包括一或 多個高電子遷移率電晶體(HEMT)層。
  18. 如請求項1所述之層結構，其中該一或多個裝置層包括一或多個異質接面雙極性電晶體(HBT)層。
  19. 如請求項1所述之層結構，其中該一或多個裝置層包括一或多個擬晶式高電子遷移率電晶體(pHEMT)層。
  20. 如請求項1所述之層結構，其中該第一磊晶電極層包括一成分漸變層。
  21. 如請求項1所述之層結構，其中該第一磊晶電極層包括一多層結構。
  22. 如請求項1所述之層結構，其更包括鄰近該第一磊晶電極層的一稀土金屬磷屬化物層和一稀土金屬矽化物層之其中至少其一。
  23. 如請求項1所述之層結構，其中該基板包括一矽基板。
  24. 如請求項1所述之層結構，其中該基板包括一碳化矽基板。
  25. 如請求項1所述之層結構，其中該基板包括一藍寶石基板。
  26. 一種製造一層結構的方法，其包括：在一基板之上沉積一磊晶結晶稀土金屬氧化物(REO)層；在該磊晶結晶稀土金屬氧化物層之上沉積一第一磊晶電極層；在該第一磊晶電極層之上沉積一磊晶壓電層；在該磊晶壓電層之上沉積一含結晶稀土金屬(RE)之第二磊晶層；以及 在該含結晶稀土金屬之第二磊晶層之上沉積一或多個裝置層。
  27. 如請求項26所述之方法，其更包括沉積一第二電極層於該磊晶壓電層之上。
  28. 如請求項26所述之方法，其中該第一磊晶電極層包括一磊晶金屬。
  29. 如請求項28所述之方法，其中該磊晶金屬為單晶。
  30. 如請求項26所述之方法，其中該第一磊晶電極層包括稀土金屬磷屬化物。
  31. 如請求項26所述之方法，其中該第一磊晶電極層包括稀土金屬矽化物(RESi)。
  32. 如請求項26所述之方法，其更包括在該磊晶結晶稀土金屬氧化物層和該基板之間沉積一非晶氧化物層。
  33. 如請求項26所述之方法，其更包括在該磊晶結晶稀土金屬氧化物層和該基板之間沉積一聲鏡結構，其中該聲鏡結構包括交替之一結晶稀土金屬氧化物層和一鏡面材料層。
  34. 如請求項27所述之方法，其更包括在該第二電極層之上沉積一最終磊晶層，其中該最終磊晶層包括金屬矽化物、結晶稀土金屬氧化物、稀土金屬磷屬化物及石墨烯中之其一或多種。
  35. 如請求項26所述之方法，其中該磊晶壓電層包括氮化鋁和氮化鈧鋁中之至少其一。
  36. 如請求項26所述之方法，其中該含結晶稀土金屬之第二磊 晶層包括稀土金屬氧化物。
  37. 如請求項26所述之方法，其中該含結晶稀土金屬之第二磊晶層包括稀土金屬磷屬化物。
  38. 如請求項26所述之方法，其中該含結晶稀土金屬之第二磊晶層包括稀土金屬矽化物。
  39. 如請求項26所述之方法，其中該磊晶結晶稀土金屬氧化物層的密度介於約5 x 103kg/m3和約15 x 103kg/m3之間。
  40. 如請求項26所述之方法，其中該磊晶結晶稀土金屬氧化物層的密度介於約7 x 103kg/m3和約10x 103kg/m3之間。
  41. 如請求項27所述之方法，其更包括：在該第二電極層之上沉積一上接觸層；蝕刻一第一選定區域以暴露該第一磊晶電極層；使用一介電材料填充被蝕刻的體積；蝕刻一第二選定區域以暴露該第一磊晶電極層；在該第二選定區域中之該第一磊晶電極層之上沉積一下接觸層；以及在該下接觸層沉積一內部連接件。
  42. 如請求項26所述之方法，其中該一或多個裝置層包括一或多個高電子遷移率電晶體(HEMT)層。
  43. 如請求項26所述之方法，其中該一或多個裝置層包括一或多異質接面雙極性電晶體(HBT)層。
  44. 如請求項26所述之方法，其中該一或多個裝置層包括一或 多個擬晶式高電子遷移率電晶體(pHEMT)層。
  45. 如請求項26所述之方法，其中該第一磊晶電極層包括一成分漸變層。
  46. 如請求項26所述之方法，其中該第一磊晶電極層包括一多層結構。
  47. 如請求項26所述之方法，其更包括沉積一稀土金屬磷屬化物層和一稀土金屬矽化物層中之至少其一鄰近該第一磊晶電極層。
  48. 如請求項26所述之方法，其中該基板包括一矽基板。
  49. 如請求項26所述之方法，其中該基板包括一碳化矽基板。
  50. 如請求項26所述之方法，其中該基板包括一藍寶石基板。
TW105135796A 2015-11-13 2016-11-03 使用稀土金屬氧化物和磊晶氮化鋁製造的射頻濾波器的層結構及其製造方法 TWI720050B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201562255113P 2015-11-13 2015-11-13
US62/255,113 2015-11-13
US201662398416P 2016-09-22 2016-09-22
US62/398,416 2016-09-22
US15/342,045 US10075143B2 (en) 2015-11-13 2016-11-02 Layer structures for RF filters fabricated using rare earth oxides and epitaxial aluminum nitride
US15/342,045 2016-11-02

Publications (2)

Publication Number Publication Date
TW201737462A TW201737462A (zh) 2017-10-16
TWI720050B true TWI720050B (zh) 2021-03-01

Family

ID=58690028

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105135796A TWI720050B (zh) 2015-11-13 2016-11-03 使用稀土金屬氧化物和磊晶氮化鋁製造的射頻濾波器的層結構及其製造方法

Country Status (5)

Country Link
US (2) US10075143B2 (zh)
EP (1) EP3375091A1 (zh)
JP (2) JP6956716B2 (zh)
TW (1) TWI720050B (zh)
WO (1) WO2017083150A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3375091A1 (en) * 2015-11-13 2018-09-19 IQE Plc. Layer structures for rf filters fabricated using rare earth oxides and epitaxial aluminum nitride
CN107342357B (zh) * 2016-04-28 2022-08-16 新科实业有限公司 薄膜压电元件及其制造方法
EP3465744A1 (en) * 2016-06-02 2019-04-10 IQE Plc. Rare earth pnictides for strain management
US11495670B2 (en) * 2016-09-22 2022-11-08 Iqe Plc Integrated epitaxial metal electrodes
US10418457B2 (en) * 2016-09-22 2019-09-17 Iqe Plc Metal electrode with tunable work functions
US10128350B2 (en) * 2016-09-22 2018-11-13 Iqe Plc Integrated epitaxial metal electrodes
KR102311140B1 (ko) * 2017-03-09 2021-10-12 가부시키가이샤 무라타 세이사쿠쇼 탄성파 장치, 고주파 프론트 엔드 회로 및 통신 장치
TWI805620B (zh) * 2017-09-21 2023-06-21 英商Ｉｑｅ有限公司 具可調功函數之金屬電極
TWI820085B (zh) 2018-02-15 2023-11-01 英商Ｉｑｅ有限公司 具有成長於半導體上的稀土氧化物極性配向層之間的二維電子氣的電子裝置
DE102018112705B4 (de) * 2018-05-28 2020-10-15 RF360 Europe GmbH Verfahren zum Herstellen eines akustischen Volumenwellenresonators
FR3083004B1 (fr) * 2018-06-22 2021-01-15 Commissariat Energie Atomique Dispositif transducteur piezoelectrique et procede de realisation d'un tel dispositif
CN110957989B (zh) * 2018-09-26 2024-01-26 中国科学院苏州纳米技术与纳米仿生研究所 薄膜体声波谐振器及其制作方法
CN109616401B (zh) * 2018-10-17 2021-03-02 华灿光电(苏州）有限公司 一种AlN模板及其制备方法、发光二极管外延片
US11528808B2 (en) 2018-12-03 2022-12-13 X Display Company Technology Limited Printing components to substrate posts
US11482979B2 (en) 2018-12-03 2022-10-25 X Display Company Technology Limited Printing components over substrate post edges
KR20200069561A (ko) * 2018-12-07 2020-06-17 삼성전기주식회사 체적 음향 공진기
WO2020180940A1 (en) * 2019-03-04 2020-09-10 Board Of Regents, The University Of Texas System Silicon-on-oxide-on-silicon
US11342484B2 (en) 2020-05-11 2022-05-24 Silanna UV Technologies Pte Ltd Metal oxide semiconductor-based light emitting device
US11942919B2 (en) * 2021-01-11 2024-03-26 Raytheon Company Strain compensated rare earth group III-nitride heterostructures
US20220368302A1 (en) * 2021-05-14 2022-11-17 Raytheon Company Epitaxial growth of aluminum on aluminum-nitride compounds
WO2023073404A1 (en) 2021-10-27 2023-05-04 Silanna UV Technologies Pte Ltd Methods and systems for heating a wide bandgap substrate
WO2023084274A1 (en) 2021-11-10 2023-05-19 Silanna UV Technologies Pte Ltd Epitaxial oxide materials, structures, and devices
US11563093B1 (en) 2021-11-10 2023-01-24 Silanna UV Technologies Pte Ltd Epitaxial oxide materials, structures, and devices
WO2023084275A1 (en) 2021-11-10 2023-05-19 Silanna UV Technologies Pte Ltd Ultrawide bandgap semiconductor devices including magnesium germanium oxides

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050218466A1 (en) * 2004-03-31 2005-10-06 Fujitsu Limited Thin-film lamination, and actuator device, filter device, ferroelectric memory, and optical deflection device employing the thin -film lamination
US20070138506A1 (en) * 2003-11-17 2007-06-21 Braddock Walter D Nitride metal oxide semiconductor integrated transistor devices
US20140118090A1 (en) * 2012-10-27 2014-05-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic wave resonator having piezoelectric layer with multiple dopants
US20150244346A1 (en) * 2014-02-26 2015-08-27 Avago Technologies General Ip (Singapore) Pte. Ltd Bulk acoustic wave resonators having doped piezoelectric material and frame elements
US20150326200A1 (en) * 2014-05-08 2015-11-12 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk Acoustic Wave Devices with Temperature-Compensating Niobium Alloy Electrodes

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828080A (en) 1994-08-17 1998-10-27 Tdk Corporation Oxide thin film, electronic device substrate and electronic device
JP3193302B2 (ja) 1996-06-26 2001-07-30 ティーディーケイ株式会社 膜構造体、電子デバイス、記録媒体および強誘電体薄膜の製造方法
JP3813740B2 (ja) * 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板
US6610548B1 (en) * 1999-03-26 2003-08-26 Sony Corporation Crystal growth method of oxide, cerium oxide, promethium oxide, multi-layered structure of oxides, manufacturing method of field effect transistor, manufacturing method of ferroelectric non-volatile memory and ferroelectric non-volatile memory
JP4327942B2 (ja) * 1999-05-20 2009-09-09 Ｔｄｋ株式会社 薄膜圧電素子
US6392257B1 (en) * 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
JP2001285021A (ja) * 2000-03-31 2001-10-12 Tdk Corp 弾性表面波装置
JP4427925B2 (ja) * 2000-04-27 2010-03-10 Ｔｄｋ株式会社 積層薄膜その製造方法および電子デバイス
JP2001313429A (ja) * 2000-04-27 2001-11-09 Tdk Corp 積層薄膜その製造方法および電子デバイス
US6709776B2 (en) 2000-04-27 2004-03-23 Tdk Corporation Multilayer thin film and its fabrication process as well as electron device
US6555946B1 (en) * 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
JP5019247B2 (ja) * 2000-11-24 2012-09-05 Ｔｄｋ株式会社 電子デバイス用基板
WO2003098714A1 (fr) * 2002-05-15 2003-11-27 Seiko Epson Corporation Actionneur piezo-electrique et tête à jet d'encre
JP4457587B2 (ja) * 2002-09-05 2010-04-28 セイコーエプソン株式会社 電子デバイス用基体の製造方法及び電子デバイスの製造方法
JP4165347B2 (ja) * 2003-06-25 2008-10-15 セイコーエプソン株式会社 圧電素子の製造方法
US7384481B2 (en) 2003-12-29 2008-06-10 Translucent Photonics, Inc. Method of forming a rare-earth dielectric layer
US7605531B1 (en) * 2005-10-25 2009-10-20 Translucent, Inc. Full color display including LEDs with rare earth active areas and different radiative transistions
JP2007129391A (ja) * 2005-11-02 2007-05-24 Matsushita Electric Ind Co Ltd 音響共振器及びフィルタ
US7643526B1 (en) * 2006-06-21 2010-01-05 Michael Lebby Spontaneous/stimulated light emitting μ-cavity device
JP5288789B2 (ja) * 2007-12-28 2013-09-11 株式会社東芝 半導体装置及びその製造方法
AU2008349509B2 (en) 2008-01-28 2013-12-19 Amit Goyal Semiconductor-based large-area flexible electronic devices
US8878363B2 (en) 2009-06-26 2014-11-04 Intel Corporation Fermi-level unpinning structures for semiconductive devices, processes of forming same, and systems containing same
US20120264284A1 (en) 2011-04-14 2012-10-18 Wang shao-wei Manufacturing method for metal gate structure
US9105471B2 (en) 2011-08-03 2015-08-11 Translucent, Inc. Rare earth oxy-nitride buffered III-N on silicon
US20130062610A1 (en) * 2011-09-14 2013-03-14 Andrew Clark Lattice matched crystalline reflector
JP5890670B2 (ja) * 2011-12-05 2016-03-22 太陽誘電株式会社 フィルタ及び分波器
US9136820B2 (en) * 2012-07-31 2015-09-15 Tdk Corporation Piezoelectric device
US8823055B2 (en) * 2012-12-17 2014-09-02 Translucent, Inc. REO/ALO/A1N template for III-N material growth on silicon
US8633569B1 (en) * 2013-01-16 2014-01-21 Translucent, Inc. AlN inter-layers in III-N material grown on REO/silicon substrate
US8878188B2 (en) * 2013-02-22 2014-11-04 Translucent, Inc. REO gate dielectric for III-N device on Si substrate
US9129985B2 (en) 2013-03-05 2015-09-08 United Microelectronics Corp. Semiconductor device having metal gate and manufacturing method thereof
US8748900B1 (en) * 2013-03-27 2014-06-10 Translucent, Inc. Re-silicide gate electrode for III-N device on Si substrate
JP6226457B2 (ja) * 2013-08-29 2017-11-08 国立研究開発法人物質・材料研究機構 酸素添加ＳｃＮ結晶薄膜、その製造方法、電極及び電子デバイス
JP6284726B2 (ja) * 2013-09-11 2018-02-28 太陽誘電株式会社 窒化アルミニウム膜の成膜方法、弾性波デバイスの製造方法、及び窒化アルミニウム膜の製造装置
US8796121B1 (en) 2013-11-19 2014-08-05 Translucent, Inc. Stress mitigating amorphous SiO2 interlayer
JP6347086B2 (ja) 2014-02-18 2018-06-27 アドバンストマテリアルテクノロジーズ株式会社 強誘電体セラミックス
US9876483B2 (en) 2014-03-28 2018-01-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator device including trench for providing stress relief
EP3375091A1 (en) * 2015-11-13 2018-09-19 IQE Plc. Layer structures for rf filters fabricated using rare earth oxides and epitaxial aluminum nitride
US10283349B2 (en) 2016-05-27 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Single-crystal rare earth oxide grown on III-V compound
US10128350B2 (en) 2016-09-22 2018-11-13 Iqe Plc Integrated epitaxial metal electrodes

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070138506A1 (en) * 2003-11-17 2007-06-21 Braddock Walter D Nitride metal oxide semiconductor integrated transistor devices
US20050218466A1 (en) * 2004-03-31 2005-10-06 Fujitsu Limited Thin-film lamination, and actuator device, filter device, ferroelectric memory, and optical deflection device employing the thin -film lamination
US20140118090A1 (en) * 2012-10-27 2014-05-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic wave resonator having piezoelectric layer with multiple dopants
US20150244346A1 (en) * 2014-02-26 2015-08-27 Avago Technologies General Ip (Singapore) Pte. Ltd Bulk acoustic wave resonators having doped piezoelectric material and frame elements
US20150326200A1 (en) * 2014-05-08 2015-11-12 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk Acoustic Wave Devices with Temperature-Compensating Niobium Alloy Electrodes

Also Published As

Publication number Publication date
US20190028081A1 (en) 2019-01-24
US10075143B2 (en) 2018-09-11
JP7217781B2 (ja) 2023-02-03
US10566944B2 (en) 2020-02-18
TW201737462A (zh) 2017-10-16
JP2021168509A (ja) 2021-10-21
US20170141750A1 (en) 2017-05-18
JP2019501570A (ja) 2019-01-17
JP6956716B2 (ja) 2021-11-02
EP3375091A1 (en) 2018-09-19
WO2017083150A1 (en) 2017-05-18

Similar Documents

Publication Publication Date Title
TWI720050B (zh) 使用稀土金屬氧化物和磊晶氮化鋁製造的射頻濾波器的層結構及其製造方法
US10573686B2 (en) Epitaxial AIN/cREO structure for RF filter applications
TWI764930B (zh) 集成外延金屬電極
TWI725143B (zh) 用於磊晶iii-v層之緩衝的磊晶金屬氧化物之層結構
US11495670B2 (en) Integrated epitaxial metal electrodes
TWI805620B (zh) 具可調功函數之金屬電極
US10418457B2 (en) Metal electrode with tunable work functions
TW201802884A (zh) 經由單晶稀土族氮化物及稀土族氧化物緩衝層磊晶形成於矽上之第iii族半導體
TW202113169A (zh) 修飾後裝置的積體磊晶金屬電極
US11611001B2 (en) Localized strain fields in epitaxial layer over cREO
TW202105461A (zh) 集成磊晶金屬電極