TWI820085B - 具有成長於半導體上的稀土氧化物極性配向層之間的二維電子氣的電子裝置 - Google Patents

具有成長於半導體上的稀土氧化物極性配向層之間的二維電子氣的電子裝置 Download PDF

Info

Publication number
TWI820085B
TWI820085B TW108105206A TW108105206A TWI820085B TW I820085 B TWI820085 B TW I820085B TW 108105206 A TW108105206 A TW 108105206A TW 108105206 A TW108105206 A TW 108105206A TW I820085 B TWI820085 B TW I820085B
Authority
TW
Taiwan
Prior art keywords
layer
polar
rare earth
iii
earth oxide
Prior art date
Application number
TW108105206A
Other languages
English (en)
Other versions
TW202004836A (zh
Inventor
里蒂斯 達吉斯
安德魯 克拉克
理查 哈蒙德
羅德尼 佩佐
麥克 雷比
Original Assignee
英商Ｉｑｅ有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商Ｉｑｅ有限公司 filed Critical 英商Ｉｑｅ有限公司
Publication of TW202004836A publication Critical patent/TW202004836A/zh
Application granted granted Critical
Publication of TWI820085B publication Critical patent/TWI820085B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本說明書描述的層狀結構包含具有位在一非極性半導體上、立方稀土氧化物極性配向層之二維電子氣的電子裝置。該層狀結構包含有III-N層或稀土層的一半導體裝置、成長在該III-N層或該稀土層上的一稀土氧化物極性層、沉積或成長在該稀土氧化物極性層上的一閘極端子、沉積或磊晶成長在該層上的一源極端子，以及沉積或成長在該層上的一汲極端子。

Description

具有成長於半導體上的稀土氧化物極性配向層之間的二維電子氣的電子裝置
本專利申請案是有關於在具有成長於半導體層上的稀土氧化物極性配向層之層狀結構上，整合各種半導體裝置。
非極性稀土氧化物(rare earth oxide; REO)層的介電常數通常介於12至14範圍內。這樣低的介電常數會限制REO非極性層的厚度。REO非極性層厚度的限制，會增加電流洩漏情況，因此在REO非極性層上無法成長高效電子裝置。因此，習知方法不能夠在III-N層上以非極性配向的方式設置具有二維電子氣(2-dimensional electron gas; 2DEG)的高效電子裝置。
REO極性層的介電常數較高。介電常數的提高是有益的，這樣允許成長出較厚的場效電晶體(FET)的閘極層，同時維持相同的等效氧化物厚度並減少漏電流。
本專利申請案依照35 U.S.C. §119(e)請求2018年2月15日提交的美國臨時專利申請案第62/631,163號之優先權，本專利說明書涵蓋其完整內容以茲參考。
本說明書描述的層狀結構包含位在III-N層上的REO極性配向層之間之具有2DEG的裝置。在一些實施例中，該III-N層的配向是非極性或半極性的。在一些實施例中，該層狀結構更包含有成長在REO極性層上的稀土矽化物層。在一些實施例中，該層狀結構更包含在REO極性層上以磊晶成長的磊晶金屬層。
在一些實施例中，該層狀結構的REO極性層具有至少第一電子部分，該處的電子會擴散到REO極性層和III-N層之間的界面或轉移到III-N層，因而在III-N層上形成n型二維電子氣(2DEG)。在一些實施例中，所選擇的III-N層和REO極性層會在兩層之間形成一導電帶偏移量，而該偏移量足以讓電子從REO極性層擴散到III-N層。
在一些實施例中，該層狀結構更包含一IV族基板、位在IV族基板上的一REO磊晶扭曲層，其中III-N層覆蓋在REO磊晶扭曲層上。在一些實施例中，該層狀結構更包含位在REO磊晶扭曲層和III-N層之間的磊晶金屬層。在一些實施例中，該層狀結構的III-N層是氮化鎵。
層狀結構包含有半導體裝置，該半導體裝置包含III-N層、成長在III-N層上的REO極性層、沉積或成長在REO極性層上的閘極端子、沉積或磊晶成長在該層上的源極端子，以及沉積或成長在該層上的汲極端子。在一些實施例中，半導體裝置的該閘極端子包含有稀土矽化物或磊晶金屬元素。在一些實施例中，半導體裝置更包含有位在REO極性層和閘極端子之間的二氧化矽層。
在一些實施例中，半導體裝置更包含有矽基板；位在矽基板上的REO磊晶扭曲層，其中III-N層覆蓋在REO磊晶扭曲層上。在一些實施例中，半導體裝置的III-N層與REO磊晶扭曲層上的第一區域對準，且該層狀結構更包含有位在REO磊晶扭曲層之第二區域上的第二III-N層，其中第一區域和第二區域不重疊。在一些實施例中，該層狀結構更包含有位在第二III-N層之第一子區域上的透明電極，和位在III-N層之第二子區域上的電極，其中該第二III-N層、該透明電極和該電極形成光子裝置。
在一些實施例中，半導體裝置之REO磊晶扭曲層的第一區域和第二區域是不連續的。在一些實施例中，半導體裝置更包含有整合在矽基板之第三區域處的矽裝置，其中該第三區域是位在REO磊晶扭曲層的第一區域和第二區域間。在一些實施例中，半導體裝置更包含位在矽基板之該第三區域處的稀土磷屬化物層元件，其中該第三區域是位REO磊晶扭曲層的第一區域和第二區域間，和覆蓋該稀土磷屬化物層元件的III-V裝置。
本說明書描述的層狀結構包含具有位在RE-N半導體上之立方REO極性配向層之間的2DEG的裝置。在一些實施例中，該RE-N層的配向是非極性或半極性。在一些實施例中，該層狀結構更包含有成長在REO極性層上的一稀土矽化物層。在一些實施例中，該層狀結構更包含有REO極性層上磊晶成長的磊晶金屬層。
在一些實施例中，該層狀結構的REO極性層具有至少一第一電子部分，該處的電子會擴散到REO極性層和RE-N層之間的界面或轉移到RE-N層，因而在RE-N層上形成n型二維電子氣(2DEG)。在一些實施例中，所選擇的RE-N層和REO極性層會在兩層之間形成導電帶偏移量，而該偏移量足以讓電子從REO極性層擴散到III-N層。
在一些實施例中，該層狀結構更包含一IV族基板、位在IV族基板上的REO磊晶扭曲層，其中RE-N層覆蓋在REO磊晶扭曲層上。在一些實施例中，該層狀結構更包含位在REO磊晶扭曲層和RE-N層之間的磊晶金屬層。
本說明書所述的結構和方法提供一種電子裝置，其中該裝置具有介於位在上方的稀土氧化物極性配向層與位在下方且呈非極性或半極性配向的半導體層之間的二維電子氣(2DEG)。
在一些實施例中，非極性或半極性配向之纖鋅礦半導體的表面原子的排列方式會適合讓稀土氧化物(REO)>100>呈面外(off-plane)配向成長，其中纖鋅礦半導體是例如Alx Iny Ga1-x-y N (0≤x，y≤1) (例如當x=y=0時的GaN >1-100>或GaN >11-20>)形式的III-N半導體。在一些實施例中，REO層的>100>配向可為極性的。極性配向能夠讓電子從REO層的氧空位擴散到III-N半導體(例如GaN)，然後在III-N半導體(例如GaN)中形成二維電子氣(2DEG)。例如RE2 O3 (例如Gd2 O3 )即是具有極性>100>結構的REO。如此一來即可將2DEG電子或光子裝置設置在非極性或半極性III-N半導體中。
這樣開闢一種新方法，能夠將電子和光子裝置整合在非極性或半極性III-N的相同基板上。另外在一些實施例中，可把REO極性配向層當作電子裝置的閘極基礎。極性配向層會提高閘極電介質的介電常數(介電常數(k)可達到k>20，對比於先前的k≈14)，因此會提高成長在REO極性配向層上之電子裝置的效率。
圖1是說明實施例的示例圖，說明能夠讓極性配向的REO>100>在非極性或半極性基板上成長的層狀結構。圖1中的層狀結構100包含有一非極性或半極性GaN>1-100>基板102。REO>100>極性配向層104是成長在非極性或半極性GaN>1-100>基板102上。在一些實施例中，REO極性配向層的表面能很高。由於表面能高，所以電子會從REO極性層104之第一區域(1)中的氧空位、遷移到REO極性層104之第二區域(2)處的界面。接著讓電子從REO極性層104之第二區域(2)處的界面、轉移到半導體基板102，在此會收集電子而形成受限的二維電子氣區域(3)。藉此即可將n型III-N 2DEG設置在非極性或半極性基板102上。至於p型基板102的情況，從REO層104遷移到非極性或半極性基板102的電子，則可與非極性或半極性基板102中的孔洞重新組合。在一些實施例中，非極性基板102可能本質上有摻雜，不過所得到的電子濃度會低於非極性基板102之2DEG(3)內的電子濃度。
在一些實施例中，非極性基板102可以是立方結構的REN、GaAs、SiGe或II-VI等半導體，其中該半導體可依照圖1所示類似方法來形成2DEG。
圖2-3是說明非極性或半極性基板上和其上所成長之極性III-N層的原子配向。
圖2是說明實施例中的非極性或半極性III-N的原子排列示例圖，能夠讓REO呈極性配向成長在非極性或半極性III-N上。非極性III-N>1-100>和>11-20>表面上的原子排列可與REO>100>表面立方結構類似。圖2的非極性或半極性III-N基板(GaN)102是呈>1-100>配向，而REO(Gd2 O3 )則是呈>100>配向。原子排列200包含有稀土(RE)金屬原子(例如202)、III族金屬原子(例如204)和氮原子(例如206)。如圖2所示的原子佈置200，稀土金屬原子202會沿著箭頭208所指的垂直軸與氮原子206對齊。在沿著箭頭210所指的水平軸間的稀土原子202和氮原子間的結構排列會有稍微不匹配的狀況。在一些實施例中，可能沿著垂直軸會有不匹配狀況，但沿著水平軸則無。在一些實施例中，則是可能沿著垂直軸和水平軸都有輕微不匹配狀況。在一些實施例中，則是可能沿著垂直軸或水平軸都無不匹配狀況。
在一些實施例中，因為REO>100>極性配向層104和非極性配向>1-100> III-N基板間的原子排列類似，故能夠讓REO>100>極性配向層104成長在非極性或半極性配向>1-100> III-N基板102上。例如：(非極性配向>1-100> III-N基板) GaN的c=5.186，(立方REO>100>極性配向層104)，Lu2 O3 的1/2a=5.196Å。在一些實施例中，立方REO>100>極性配向層104的成長應該先從金屬開始。如此一來，RE金屬原子即會與非極性配向>1-100> III-N基板102的N原子鍵結。
圖3是說明實施例中的非極性或半極性III-N的原子排列示例圖，其中能夠讓REO呈極性配向成長在非極性或半極性III-N上。圖3與圖2類似，但非極性或半極性III-N基板102是呈>11-20>配向。如圖1的原子佈置300中所示。如圖3所示的原子排列300，稀土金屬原子302會沿著箭頭308所指的垂直軸與氮原子306對齊。在沿著箭頭310所指的水平軸間，稀土原子302和氮原子間的結構排列會有稍微不匹配狀況。在一些實施例中，可能沿著垂直軸會有不匹配狀況，但沿著水平軸則無。在一些實施例中，則是可能沿著垂直軸和水平軸都有輕微不匹配狀況。在一些實施例中，則是可能沿著垂直軸或水平軸都無不匹配狀況。
在一些實施例中，因為立方REO>100>極性配向層104和非極性配向>11-20> III-N基板間的原子排列類似，故能夠讓立方REO>100>極性配向層104成長在非極性或半極性配向>11-20> III-N基板102上。例如，非極性配向>1-100> III-N基板(例如GaN)的邊緣長度可為5.186埃，而REO>100>極性配向層(例如Lu2 O3 )邊緣長度的一半則可為5.196埃。因此，REO>100>極性配向層的的結構，是非極性III-N基板>1-100>的邊緣長度兩倍。因此，兩層的原子會對齊，而兩層之間的不匹配狀況會減少。在一些實施例中，立方REO>100>極性配向層104的成長應該先從金屬開始。如此一來，RE金屬原子即會與非極性配向>11-20> III-N基板102的N原子鍵結。
圖4是說明實施例中REO和III-N半導體間的帶偏移量(band offset)示例圖。圖4分別顯示出在402和404處之REO (Gd2 O3 )極性配向層104和非極性或半極性III-N半導體(GaN) 102的帶能量。在一些實施例中，REO極性配向層104和III-N 102間的導電帶偏移量，足以使電子從REO極性配向層104的區域(2)擴散到III-N，以形成2DEG區域(3)。例如，Gd2 O3 和GaN之間的帶偏移量約為1.7 eV。反之由於兩層之間的電位障壁，故電子無法再從GaN層102的2DEG(3)擴散到REO極性配向層104的區域(2)。
圖5是說明實施例中在矽基板上之REO磊晶扭曲層上成長如圖1所示的層狀結構示例圖。圖5中的層狀結構500包含有一矽基板502。REO磊晶扭曲層504是成長在矽基板502上。而非極性或半極性GaN>11-20>基板506是成長在REO磊晶扭曲層504上。在一些實施例中，磊晶扭曲層504是呈>110>配向，而矽基板502則是呈>100>配向。可在非極性或半極性GaN >11-20>基板506上成長如圖1所示的REO>100>極性配向層104。
圖6是說明實施例中的兩個非重疊不連續層示例圖，其顯示該兩個非重疊不連續層，其中非極性或半極性基板是位在矽基板上的REO磊晶扭曲層之上。層狀結構600包含有矽基板502和成長在矽基板502上的磊晶扭曲層504。磊晶扭曲層504的第一區域具有位在其上的非極性或半極性GaN>11-20>的第一區域602。非極性或半極性GaN>11-20>層602可用作基底來成長如圖1所示的REO極性層604。磊晶扭曲層504的第二區域具有成長在其上的非極性GaN>11-20>的第二區域606。第二區域606能夠同時跟電子和光子裝置成長在同一矽基板502上。
圖7是說明實施例中的如圖5所示層狀結構示例圖，其中如圖5所示層狀結構位在具有磊晶金屬中間層的矽基板上之REO磊晶扭曲層之上。圖7的層狀結構700與圖5的層狀結構500類似，不過層狀結構700在磊晶扭曲層504和非極性GaN>11-20>層506之間更包含有一中間磊晶層702。
圖8顯示層狀結構示例圖，其顯示能夠讓REO>100>在非極性基板上呈極性配向成長。圖8的層狀結構800與圖1的層狀結構100類似，不過層狀結構800具有稀土氮化物(REN)基板802，而不是非極性GaN>1-100>基板102。在一些實施例中，因為化學計量不同，故稀土氮化物(例如GdN)可能為窄帶n型半導體(GdN Eg = 0.43 eV)或半金屬。在一些實施例中，REN層是立方岩鹽(cubic rock-salt)結構，且在>100>配向中是非極性的。在一些實施例中，立方極性配向REO>100>可在半導體REN上成長以做為閘極電介質，然後藉此形成2DEG裝置。在一些實施例中，極性配向的REO>100>也可成長在立方結構的>100>配向半導體上，例如IV、III-Vs、II-VIs族所形成的半導體。
圖9和10描繪能夠讓稀土矽化物或磊晶金屬層成長在REO>100>極性配向層上的層狀結構，其中REO>100>極性配向層是在非極性或半極性基板上成長。圖9描繪讓稀土矽化物層904在REO層104上成長，而該REO層104則又在非極性GaN>11-20>層902上成長。圖10描繪讓磊晶金屬層1004在REO層104上成長。非極性層GaN>11-20> 902或1002可在任何其他基板上成長。因此，層狀結構900和1000可在堆疊層上成長。
圖11描繪說明實施例中之示例2DEG裝置的層狀結構，其中該裝置是位在非極性基板上。層狀結構1100包含有非極性或半極性GaN(n-GaN)>11-20> 1102。n-GaN>11-20>包含有2DEG部分1104。2DEG部分是依照如圖1至4中所述方式產生。層狀結構1100更包含有位在n-GaN>11-20>基板1102上的REO>100>極性層1106。示例裝置的源極端子1108和汲極端子1112是整合到基板1102中。示例裝置的閘極端子1110是連接到REO極性層1106。在一些實施例中，閘極端子1110可包含有位在REO極性層1106上的磊晶成長金屬層。在一些實施例中，閘極端子1110可包含有稀土矽化物(rare earth silicide, RESi)。
圖12描繪說明實施例中之示例2DEG裝置的層狀結構，其中該裝置是位在具有二氧化矽中間層的非極性基板上。圖12描繪的層狀結構1200與圖11的層狀結構1100類似，不過圖12的層狀結構1200更包含有介於示例裝置的REO>100>極化層1106和閘極端子1110間的中間二氧化矽(SiO2 )層1202。在一些實施例中，二氧化矽層1202是用來增加REO層1106和n-GaN層1102間之電子所需要的能隙障壁寬度。在這樣的實施例中，添加SiO2 層1202，可讓層狀結構1200的厚度比層狀結構1100更厚。且SiO2 層1202的能隙(8.9 eV)比REO層506 (5.9 eV)更大。
圖13描繪說明實施例中之示例2DEG裝置的層狀結構，其中該裝置是位在矽基板上的REO磊晶扭曲層上的非極性或半極性基板之上。圖13描繪的層狀結構1300與圖11的層狀結構1100類似，不過層狀結構1300是成長在矽>100>基板1302上的REO>110>磊晶扭曲層1304之上。Dargis等人在2014年9月30日公告的美國專利第8,846,504號中，詳細說明藉磊晶扭曲技術讓GaN成長在矽>100>基板上的REO>110>之上，本專利說明書涵蓋其完整內容以茲參考。
圖14描繪說明實施例中之示例2DEG裝置的層狀結構，其中該裝置是位在具有磊晶金屬中間層之矽基板上的REO磊晶扭曲層上的非極性或半極性基板之上。圖14的層狀結構1400與圖13的層狀結構1300類似，不過圖14的層狀結構1400更包含位在REO磊晶扭曲層1304和n-GaN>11-20>層1102之間之磊晶成長的中間金屬層1402。
圖15描繪說明實施例中之示例2DEG裝置的層狀結構，其中該裝置是位在非極性或半極性基板上。圖15的層狀結構與圖11類似，不過圖15描繪的非極性或半極性基板1502取代了原先的n-GaN>11-02>1102。例如基板1502可包含有屬於窄能帶(例如0.43 eV) n型半導體的稀土氮化物(REN) (例如GdN)。這些基板是非極性形式且呈>100>配向，與基板1502上的REO層的>100>配向一致。在一些實施例中，極性配向的REO>100>也可成長在立方結構的>100>配向半導體上，例如IV、III-Vs、II-VI族所形成的半導體。
圖16描繪一實施例的層狀結構，其分享同一磊晶平台的混合光子和電子結構。層狀結構1600包含在磊晶扭曲層1204之上的兩個非重疊層狀結構，磊晶扭曲層1204在矽>100>基板1202上生長。磊晶扭曲層1204的第一區域包含有如圖10所示之示例2DEG裝置的層狀結構1000。REO磊晶扭曲層1204的第二區域包含有示例光子裝置的層狀結構1508。光子裝置的層狀結構1508包含有位在REO磊晶扭曲層1204上的非極性III-N半導體(n-GaN>11-20>) 1002、位在n-GaN層1002第一部分上的透明電極層1504，和位在n-GaN >11-20>層第二部分上的電極層1506。
在一些實施例中，若非極性III-N (GaN >11-20>)半導體中沒有極化場，則可提高光子裝置的效率。在一些實施例中，電子裝置中的2DEG區域(例如層狀結構1100)設有非極性III-N，其中非極性III-N使用極性REO>100>1106來做為閘極端子1110的介電質。在這樣的實施例中，由於在非極性或半極性III-N中沒有壓電場，因此不會使用應力來誘導電子擴散，進而在非極性或半極性III-N半導體中形成2DEG。由於缺乏基板上之非極性III-N 1102所誘導的應力，因此光子裝置1608和電子裝置1602可同時設置在具有REO磊晶扭曲層1304的矽>100>基板1302上。
圖17和18描繪說明實施例的層狀結構，其中該層狀結構會將矽基底元件整合到分享同一磊晶平台的混合光子和電子結構中。使用矽>100>基板能夠幫助矽基元件與III-N元件結合(見1700)，同時能夠讓稀土磷屬化物層設置在矽基板上來當作III-V元件的緩衝(見1800)。層狀結構1700和1800皆與圖16類似，不過圖17和18層狀結構包含有直接成長在矽基板1302部分上的裝置。
層狀結構1700與圖16類似，不過圖17層狀結構包含有直接成長在矽>100>基板1302上的矽裝置1702，其中該矽裝置1702的成長區域不會與電子裝置1706和光子裝置1704重疊。
層狀結構1800與圖16類似，不過圖18層狀結構包含有在矽>100>基板1302上的第三非重疊的層狀結構1802。層狀結構1802包含有在稀土磷屬化物層1804上成長的III-V裝置1806，其中稀土磷屬化物層1804是當作矽基板1302和III-V元件間的緩衝。
本說明書所述的成長和/或沉積，可以是一或多種的化學氣相沉積(CVD)、金屬有機化學氣相沉積(MOCVD)、有機金屬氣相磊晶(OMVPE)、原子層沉積(ALD)，分子束磊晶(MBE)、鹵化物氣相磊晶(HVPE)、脈衝雷射沉積(PLD)和/或物理氣相沉積(PVD)。
本說明書所述的層，是指覆蓋表面、實質上厚度均勻的材料。層可以是連續的或不連續的(亦即材料的區域間有間隙)。例如，層可以完全覆蓋表面，或者分割成不連續區域且這些區域共同定義該層(亦即藉選擇性區域磊晶法所形成的區域)。
REO層包含一或多種稀土金屬(RE)和氧。稀土金屬包含有鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、鉕(Pm)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鎦(Lu)、鈧(Sc)和釔(Y)。
III-N材料包含有周期表III族中一或多種物質(例如硼(B)、鋁(Al)、鎵(Ga)、銦(In)和鉈(Tl))和氮。III-N材料實例包含有GaN、Inx Aly Ga1-x-y N (0≤x，y≤1)、Alx Ga1-x N (0≤x≤1)、Inx Al1-x N (0≤x≤1)、InN和/或AlN。
單片整合，是指通常在基板表面上進行層沉積而形成的。
設置，是指「存在於」下方材料或層之上。該層可包含有中間層(例如過渡層)以確保表面為適當的。例如，如果材料是描述為「設置在基板上」，則可表示(1)該材料與基板緊密接觸；或(2)該材料與基板上的一或多個過渡層接觸。
單晶，是指實質上包含僅有一種單位晶格的晶體結構。然而，單晶層可能會有一些晶體缺陷，例如堆疊層缺陷、差排或其他常見的晶體缺陷。
單晶域，是指晶體結構實質上僅包含一種單位晶格結構，且實質上僅包含一種配向的單位晶格。換句話說，單晶域不會是雙晶域或反相晶域。
單相，是指晶體結構是單晶且單晶域。
基板，是指能夠在上面設置沉積層的材料。示例基板包含有但不限於：單晶矽且厚度均勻的體矽(bulk silicon)晶圓；例如絕緣層上矽晶圓的複合晶圓，其中該複合晶圓包含設置在二氧化矽層上的矽層，而二氧化矽層位在體矽處理晶圓上；或者可當作基底層的任何其他材料，並在基板的上面或中間形成裝置。適合當作基板層和體基板的示例其他材料包含有但不限於：鍺、氧化鋁、砷化鎵、磷化銦、矽、二氧化矽、硼矽酸鹽玻璃、派熱司(pyrex)玻璃和藍寶石。基板可以是單一體晶圓，也可以是多個子層。具體來說，基板可包含有多個不連續多孔部分。多個非連續多孔部分可以有不同的密度，且可呈水平分佈或垂直分層。
偏差(miscut)基板，是指該基板表面的晶體結構配向與基板的晶體結構配向間存在一個角度的偏差。例如，6°偏差>100>矽晶圓包含>100>矽晶圓，>100>矽晶圓被切割以讓其>100>晶體配向以一定角度6°偏向另一主要晶體配向(諸如>110>)。通常偏差會高達約20°，但非必然如此。除非特別指出者，否則「偏差基板」包含有任何主要晶體配向的偏差晶圓。也就是說，>111>晶圓會朝>011>方向偏差，>100>晶圓會朝>110>方向偏差，而>011>晶圓則會朝>001>方向偏差。
半導體，是指其導電率介於絕緣體和多數金屬間的任何固體物質。示例半導體層包含有矽。半導體層可以是單一體晶圓，也可以是多個子層。具體來地，矽半導體層可包含有多個不連續多孔部分。多個非連續多孔部分可以有不同的密度，且可呈水平分佈或垂直分層。
絕緣體上半導體(Semiconductor-on-Insulator)，是指包含有單晶半導體層、單相介電層和基板的組合物，其中該介電層插入在半導體層和基板之間。該結構使人聯想到先前技術的「絕緣體上矽」(silicon-on-insulator, SOI)組合物，通常包含有單晶矽基板、非單相介電層(例如非晶二氧化矽等)和單晶矽半導體層。先前技術的SOI晶圓和本發明的絕緣體上半導體組合物間，有幾個重要區別：
絕緣體上半導體組合物的介電層是單相形態，而SOI晶圓則否。實際上典型SOI晶圓的絕緣層甚至不是單晶。
絕緣體上半導體組合物包含有矽、鍺或矽-鍺「主動」層，而先前技術的SOI晶圓則是矽主動層。換句話說，示例絕緣體上半導體組合物包含有但不限於：絕緣體上矽、絕緣體上鍺和絕緣體上矽-鍺。
當第一層在本說明書是描述成「配置在」第二層上、位在第二層「上」或位在第二層之「上方」時，則第一層是緊鄰第二層，或者第一層和第二層之間還有一或多個中間層。而當第一層在本說明書是描述成「直接位在第二層或基板上」或「直接位在第二層或基板之上方」時，則第一層是緊鄰第二層而沒有中間層，除非是為了讓第一層與第二層或與基板混合而形成於其間的中間合金層除外。另外，當第一層在本說明書是描述成位在第二層或基板「上」或位在第二層或基板「之上」、「直接位在第二層或基板上」或「直接位在第二層或基板之上」時，則第一層可覆蓋整個第二層或基板的全部或一部分。
在層成長期間，基板是放置在基板支架上，因此頂表面或上表面是基板或層離基板支架最遠的表面，而底表面或下表面則是基板或層離基板支架最近的表面。本說明書描繪的任何結構可為較大結構的一部分，此較大結構具有位在其上和/或其下之附加層。為了清楚起見，本說明書的附圖可省略這些附加層，雖然這些附加層可屬於揭露結構的一部分。另外，雖然圖中未顯示，但應知所描繪的結構可以是複數個。
從上述說明顯見，在不脫離本揭露範圍情況下，可使用各種技術來實現本說明書所描述的概念。所描述的實施例應視為說明而非限制的實施態樣。更應理解，本說明書描述的技術和結構並不侷限於本說明書所描述的特定示例，而可在不脫離本揭露範圍情況下、以其他示例實現。同樣，雖然在附圖中描述的操作步驟有特定順序，但是應理解不需要依照所示的特定順序或先後順序來實施操作步驟，或者執行所有說明過的操作步驟，才能實現期望的結果。
>100>、>110>、>1-100>、>11-20>‧‧‧配向方式 100、500、600、700、800、900、1000、1100、1200、1300、1400、1500、1600,1700、1800‧‧‧層狀結構 102、502、802、902、1002、1102、1302、1502‧‧‧基板 104、604、1106‧‧‧REO極性層 (1)‧‧‧第一區域 (2)‧‧‧第二區域 (3)‧‧‧二維電子氣區域 200、300‧‧‧原子排列 202、302‧‧‧稀土(RE)金屬原子 204、304‧‧‧III金屬原子 206、306‧‧‧氮原子 208、308‧‧‧箭頭 210、310‧‧‧箭頭 504、1304‧‧‧REO磊晶扭曲層 506、602‧‧‧GaN>11-20>配向層 702‧‧‧中間磊晶層 904‧‧‧稀土矽化物層 1004、1402‧‧‧磊晶金屬層 1104‧‧‧2DEG部分 1108‧‧‧源極端子 1110‧‧‧閘極端子 1112‧‧‧汲極端子 1202‧‧‧二氧化矽層 1602、1706‧‧‧電子裝置的層狀結構 1604‧‧‧透明電極層 1606‧‧‧電極層 1608、1704‧‧‧光子裝置 1702‧‧‧矽裝置 1802‧‧‧層狀結構 1804‧‧‧稀土磷屬化物層 1806‧‧‧III-V裝置
本揭露說明書的其他特色、性質和各種優點，可藉以下詳細說明、搭配附圖而顯現，其中： 圖1是說明實施例的示例圖，說明能夠讓極性配向的REO>100>在非極性或半極性基板上成長的層狀結構； 圖2是說明實施例中的非極性或半極性III-N的原子排列示例圖，能夠讓REO呈極性配向成長在非極性或半極性III-N上； 圖3是說明實施例中的非極性或半極性III-N的原子排列示例圖，能夠讓REO呈極性配向成長在非極性或半極性III-N上； 圖4是說明實施例中REO和III-N半導體間的帶偏移量示例圖； 圖5是說明實施例中在矽基板上之REO磊晶扭曲層上成長如圖1所示的層狀結構示例圖； 圖6是說明實施例中的兩個非重疊不連續層的示例圖，其顯示該兩個非重疊不連續層，其中非極性或半極性基板是位在矽基板上的REO磊晶扭曲層之上； 圖7是說明實施例中的如圖5所示層狀結構示例圖，其中如圖5所示層狀結構位在具有磊晶金屬中間層的矽基板上之REO磊晶扭曲層之上； 圖8顯示層狀結構示例圖，其顯示能夠讓REO>100>在非極性基板上呈極性配向成長； 圖9描繪能夠讓稀土矽化物在REO>100>極性配向層上的層狀結構上成長，其中REO>100>極性配向層是在非極性基板上成長； 圖10描繪能夠讓磊晶金屬層在REO>100>極性配向層上的層狀結構上成長，其中REO>100>極性配向層是在非極性或半極性基板上成長； 圖11描繪一說明實施例中之示例2DEG裝置的層狀結構，其中該裝置是位在非極性或半極性基板上； 圖12描繪一說明實施例中之示例2DEG裝置的層狀結構，其中該裝置是位在具有二氧化矽中間層的非極性或半極性基板上； 圖13描繪一說明實施例中之示例2DEG裝置的層狀結構，其中該裝置是位在矽基板上的REO磊晶扭曲層上的非極性或半極性基板之上； 圖14描繪一說明實施例中之示例2DEG裝置的層狀結構，其中該裝置是位在具有磊晶金屬中間層之矽基板上的REO磊晶扭曲層上的非極性或半極性基板之上； 圖15描繪一說明實施例中之示例2DEG裝置的層狀結構，其中該裝置是位在非極性或半極性基板上； 圖16描繪一說明實施例的層狀結構，說明分享同一磊晶平台的混合光子和電子結構； 圖17描繪一說明實施例的層狀結構，其中該層狀結構會將矽基元件整合到分享同一磊晶平台的混合的光子和電子結構中；以及 圖18描繪一說明實施例的層狀結構，其中該層狀結構會將磷屬化物基元件整合到分享同一磊晶平台的混合光子和電子結構中。
<100>、<110>、<11-20>‧‧‧配向方式
1102、1302‧‧‧基板
1106‧‧‧REO極性層
1108‧‧‧源極端子
1110‧‧‧閘極端子
1112‧‧‧汲極端子
1304‧‧‧REO磊晶扭曲層
1600‧‧‧層狀結構
1602‧‧‧電子裝置
1604‧‧‧透明電極層
1606‧‧‧電極層
1608‧‧‧光子裝置

Claims (27)

  1. 一種層狀結構，其包含有：一第三族金屬-氮(III-N)層，其中該III-N層的配向是非極性的；以及一稀土氧化物極性層，成長在該III-N層上，其中該III-N層的配向包括原子排列，使得該稀土氧化物極性層的部分稀土金屬原子與該III-N層的氮原子對齊。
  2. 如請求項1的層狀結構，其中該III-N層的配向是非極性的。
  3. 如請求項1的層狀結構，其中該III-N層配向是半極性的。
  4. 如請求項1的層狀結構，其更包含有：一稀土矽化物層，成長在該稀土氧化物極性層上。
  5. 如請求項1的層狀結構，其更包含有：一磊晶金屬層，磊晶成長在該稀土氧化物極性層上。
  6. 如請求項1的層狀結構，其中該稀土氧化物極性層具有至少一第一電子部分，該第一電子部分的電子會擴散到該稀土氧化物極性層和該III-N層之間的一界面或轉移到該III-N層，因而在該III-N層上形成一n型二維電子氣(2DEG)。
  7. 如請求項6的層狀結構，其中所選擇的該III-N層和該稀土氧化物極性層會在兩層之間形成一導電帶偏移量，而該偏移量足以讓電子從該稀土氧化物極性層擴散到該III-N層。
  8. 如請求項1的層狀結構，其更包含有：一第四族金屬基板；以及一稀土氧化物磊晶扭曲層，位在該第四族金屬基板上，其中該III-N層會覆蓋該稀土氧化物磊晶扭曲層。
  9. 如請求項8的層狀結構，其更包含有：一磊晶金屬層，位在該稀土氧化物磊晶扭曲層和該III-N層之間。
  10. 如請求項1的層狀結構，其中該III-N層包含氮化鎵。
  11. 一種半導體裝置，其包含有：一第三族金屬-氮(III-N)層，其中該III-N層的配向是非極性的；一稀土氧化物極性層，成長在該III-N層上，其中該III-N層的配向包括原子排列，使得該稀土氧化物極性層的部分稀土金屬原子與該III-N層的氮原子對齊；一閘極端子，沉積或成長在該稀土氧化物極性層上；一源極端子，沉積或磊晶成長在該層上；以及一汲極端子，沉積或成長在該層上。
  12. 如請求項11的半導體裝置，其中該閘極端子包含有稀土矽化物或一磊晶金屬元件。
  13. 如請求項11的半導體裝置，其更包含有：二氧化矽層，位在該稀土氧化物極性層和該閘極端子間。
  14. 如請求項11的半導體裝置，其更包含有：一矽基板；以及一稀土氧化物磊晶扭曲層，位在該矽基板上， 其中該III-N層會覆蓋該稀土氧化物磊晶扭曲層。
  15. 如請求項14的半導體裝置，其中該III-N層會與該稀土氧化物磊晶扭曲層上的一第一區域對準，且該層狀結構更包含：一第二III-N層，位在該稀土氧化物磊晶扭曲層上的一第二區域之上，其中該第一區域和該第二區域不重疊；一透明電極，位在該第二III-N層之一第一子區域上；以及一電極，位在該III-N層之一第二子區域上，其中該第二III-N層、該透明電極和該電極形成一光子裝置。
  16. 如請求項15的半導體裝置，其中該稀土氧化物磊晶扭曲層的該第一區域和該第二區域是不連續的。
  17. 如請求項16的半導體裝置，其更包含有：一矽裝置，整合在該矽基板之一第三區域上，其中該第三區域是位在該稀土氧化物磊晶扭曲層的該第一區域和該第二區域之間。
  18. 如請求項17的半導體裝置，其更包含有：一磷屬化物層元件，位在該矽基板之該第三區域上，其中該第三區域是位在該稀土氧化物磊晶扭曲層的該第一區域和該第二區域之間；以及一III-V裝置，位在該磷屬化物層元件上。
  19. 一種層狀結構，其包含有：一稀土金屬-氮(RE-N)層，其中該RE-N層的配向是非極性的；以及一稀土氧化物極性層，成長在該RE-N層上，其中該RE-N層的配向包括原子排列，使得該稀土氧化物極性層的部分稀土金屬原子與該RE-N層的氮原子對齊。
  20. 如請求項21的層狀結構，其中該RE-N層的配向是非極性的。
  21. 如請求項19的層狀結構，其中該RE-N層的配向是半極性的。
  22. 如請求項19的層狀結構，其更包含有：一稀土矽化物層，成長在該稀土氧化物極性層上。
  23. 如請求項19的層狀結構，其更包含有：一磊晶金屬層，磊晶成長在該稀土氧化物極性層上。
  24. 如請求項19的層狀結構，其中該稀土氧化物極性層具有至少一第一電子部分，該第一電子部分的電子會擴散到該稀土氧化物極性層和該RE-N層之間的一界面或轉移到該RE-N層，因而在該RE-N層上形成一n型二維電子氣(2DEG)。
  25. 如請求項24的層狀結構，其中所選擇的該RE-N層和該稀土氧化物極性層會在兩層之間形成一導電帶偏移量，而該偏移量足以讓電子從該稀土氧化物極性層擴散到該RE-N層。
  26. 如請求項19的層狀結構，其更包含有：一第四族金屬基板；以及一稀土氧化物磊晶扭曲層，位在該第四族金屬基板上，其中該RE-N層會覆蓋該稀土氧化物磊晶扭曲層。
  27. 如請求項26的層狀結構，其更包含有：一磊晶金屬層，位在該稀土氧化物磊晶扭曲層和該RE-N層之間。
TW108105206A 2018-02-15 2019-02-15 具有成長於半導體上的稀土氧化物極性配向層之間的二維電子氣的電子裝置 TWI820085B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862631163P 2018-02-15 2018-02-15
US62/631,163 2018-02-15

Publications (2)

Publication Number Publication Date
TW202004836A TW202004836A (zh) 2020-01-16
TWI820085B true TWI820085B (zh) 2023-11-01

Family

ID=66397267

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108105206A TWI820085B (zh) 2018-02-15 2019-02-15 具有成長於半導體上的稀土氧化物極性配向層之間的二維電子氣的電子裝置

Country Status (3)

Country Link
US (1) US11757008B2 (zh)
TW (1) TWI820085B (zh)
WO (1) WO2019159001A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060060131A1 (en) * 2003-12-29 2006-03-23 Translucent, Inc. Method of forming a rare-earth dielectric layer
US20140239307A1 (en) * 2013-02-22 2014-08-28 Rytis Dargis REO GATE DIELECTRIC FOR III-N DEVICE ON Si SUBSTRATE
US20150069409A1 (en) * 2013-02-22 2015-03-12 Rytis Dargis Heterostructure with carrier concentration enhanced by single crystal reo induced strains
US20150125976A1 (en) * 2012-06-08 2015-05-07 Nanogan Limited Selective sidewall growth of semiconductor material

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8846504B1 (en) 2013-11-08 2014-09-30 Translucent, Inc. GaN on Si(100) substrate using epi-twist
US9139934B2 (en) * 2014-01-23 2015-09-22 Translucent, Inc. REN semiconductor layer epitaxially grown on REAIN/REO buffer on Si substrate
EP3375091A1 (en) * 2015-11-13 2018-09-19 IQE Plc. Layer structures for rf filters fabricated using rare earth oxides and epitaxial aluminum nitride
CN109478504B (zh) * 2016-06-02 2023-08-29 Iqe公司 用于应变管理的稀土磷属元素化物

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060060131A1 (en) * 2003-12-29 2006-03-23 Translucent, Inc. Method of forming a rare-earth dielectric layer
US20150125976A1 (en) * 2012-06-08 2015-05-07 Nanogan Limited Selective sidewall growth of semiconductor material
US20140239307A1 (en) * 2013-02-22 2014-08-28 Rytis Dargis REO GATE DIELECTRIC FOR III-N DEVICE ON Si SUBSTRATE
US20150069409A1 (en) * 2013-02-22 2015-03-12 Rytis Dargis Heterostructure with carrier concentration enhanced by single crystal reo induced strains

Also Published As

Publication number Publication date
WO2019159001A1 (en) 2019-08-22
US11757008B2 (en) 2023-09-12
US20210005720A1 (en) 2021-01-07
TW202004836A (zh) 2020-01-16

Similar Documents

Publication Publication Date Title
US9112048B2 (en) Vertical field effect transistor on oxide semiconductor substrate
US10566944B2 (en) Layer structures for RF filters fabricated using rare earth oxides and epitaxial aluminum nitride
US10153347B2 (en) Semiconductor device, power supply circuit, computer, and method of manufacturing semiconductor device
Jones et al. AlGaN devices and growth of device structures
US8368168B2 (en) III-V-group compound semiconductor device
US20100243989A1 (en) Semiconductor device
JP2003059948A (ja) 半導体装置及びその製造方法
WO2008023738A1 (fr) Transistor à effet de champ mis et procédé de fabrication de celui-ci
JP2002076024A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体装置
CN109564855B (zh) 使用离子注入的高电阻率氮化物缓冲层的半导体材料生长
TW201801151A (zh) 用於磊晶iii-v層之緩衝的磊晶金屬氧化物之層結構
TWI753915B (zh) 用於GaN基底應用的磷屬化物緩衝結構和裝置
US20140318592A1 (en) Enhancement of thermoelectric properties through polarization engineering
JP2008311533A (ja) 高電子移動度トランジスタ
WO2019060737A1 (en) METALLIC ELECTRODE WITH ADJUSTABLE WORKING FUNCTIONS
US20200266292A1 (en) Composite substrates of conductive and insulating or semi-insulating silicon carbide for gallium nitride devices
US10418457B2 (en) Metal electrode with tunable work functions
WO2019194042A1 (ja) トランジスタの製造方法
JP2008053436A (ja) 半導体素子
TWI820085B (zh) 具有成長於半導體上的稀土氧化物極性配向層之間的二維電子氣的電子裝置
KR102597905B1 (ko) 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 의해 제조된 그룹3족 질화물 반도체 템플릿
JP2000299325A (ja) 窒化ガリウム系化合物半導体を用いた電界効果トランジスタ用エピタキシャルウェハ
JP5285252B2 (ja) 窒化物半導体装置
Sasaki et al. Ga 2 O 3 semiconductor element
JP2009010292A (ja) ＺｎＯデバイス