JP5019247B2 - 電子デバイス用基板 - Google Patents

電子デバイス用基板 Download PDF

Info

Publication number
JP5019247B2
JP5019247B2 JP2000357742A JP2000357742A JP5019247B2 JP 5019247 B2 JP5019247 B2 JP 5019247B2 JP 2000357742 A JP2000357742 A JP 2000357742A JP 2000357742 A JP2000357742 A JP 2000357742A JP 5019247 B2 JP5019247 B2 JP 5019247B2
Authority
JP
Japan
Prior art keywords
thin film
film
lower electrode
thickness
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000357742A
Other languages
English (en)
Other versions
JP2002164586A (ja
Inventor
隆男 野口
久俊 斉藤
義彦 矢野
秀典 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2000357742A priority Critical patent/JP5019247B2/ja
Publication of JP2002164586A publication Critical patent/JP2002164586A/ja
Application granted granted Critical
Publication of JP5019247B2 publication Critical patent/JP5019247B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、電子デバイス用基板及びこれを用いた薄膜バルク振動子、圧電アクチュエータ、薄膜VCO、薄膜フィルタ等の薄膜圧電体素子、並びに電子デバイス用基板の製造方法に関する。
【0002】
【従来の技術】
通信機器、テレビ等に使用されるキーコンポーネントである、薄膜バルク振動子や圧電アクチュエータ等の薄膜圧電体素子は、圧電体及び圧電体に設けられた複数の電極によって構成され、これら電極間に電圧を印加することによって、これを機械的エネルギーに変換する装置である。
【0003】
ここで、圧電体としては、PbTiO、PZT、BaTiO等のペロブスカイト型酸化物からなる強誘電体材料が知られている。
【0004】
これらペロブスカイト型酸化物からなる強誘電体材料を用いて、薄膜圧電体素子に用いられる電子デバイス用基板を形成する場合、シリコン等の半導体基板上にペロブスカイト型酸化物を単一配向だけでなく面内での方位もそろえた3軸配向のエピタキシャル膜として形成することが望まれる(特開平9−110592号公報参照)。
【0005】
しかしながら、例えばPbTiOやPZTなどの強誘電体材料をSi基板上にエピタキシャル成長させた場合、成膜中には単結晶膜として形成されるが、成膜後に室温まで冷却する過程において、シリコン基板との熱膨張係数の大きな差により、形成された強誘電体薄膜に強い引っ張り応力が働く。ここで、PbTiOやPZT等のキュリー温度以上での結晶型は立方晶である一方、キュリー温度以下での結晶型は、2つのa軸と分極軸である1つのc軸(c>a)を有する正方晶である。このため、冷却過程において、膜の結晶型が立方晶から正方晶に転移する際に、a軸配向からなるaドメインとc軸配向からなるcドメインの二つのドメインからなる90°ドメイン構造をもつ膜になってしまうが、このとき、シリコン基板との熱膨張係数の差に起因する引っ張り応力により、a軸配向からなるaドメインの割合が増加する。この場合、aドメインでは、分極軸であるc軸が膜面に対して横に寝てしまうことから、膜面に対して垂直方向の外部電界を印加しても十分な強誘電性や圧電性が得られないという問題があった(Appl.Phys.Left.59(20),11,2524(1991)及びJ.Appl.Phys.76(12),15,7833(1994)参照)。
【0006】
これを解決するには、Si基板から強誘電体薄膜にかかる引っ張り応力を低減し、c軸配向からなるcドメインの割合が増加するように強誘電体膜を形成することが重要となる。
【0007】
【発明が解決しようとする課題】
Si等の半導体基板から強誘電体薄膜にかかる引っ張り応力を低減する手法としては、種々の手法が検討されている。しかしながら、これら手法の多くは、電子デバイス用基板の製造工程を複雑化させるため、電子デバイス用基板の製造コストを増大させ、ひいてはこれを用いた薄膜圧電体素子の製造コストを増大させてしまうという問題があった。
【0008】
このため、Si等の半導体基板から強誘電体薄膜にかかる引っ張り応力を、簡単な手法によって低減することができる手法が望まれていた。
【0009】
したがって、本発明は、半導体基板から強誘電体薄膜にかかる引っ張り応力が簡単な方法によって緩和された電子デバイス用基板及びこれを用いた薄膜圧電体素子、並びに電子デバイス用基板の製造方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明者らが精意研究を重ねた結果、半導体基板上に電極及び強誘電体薄膜をこの順に形成する場合、電極の膜厚と強誘電体薄膜のドメイン比との間に、所定の関係があることが判明した。
【0011】
すなわち、半導体基板上に電極及び強誘電体薄膜をこの順に形成する場合、電極の膜厚を厚くするにつれてcドメインの割合が増加することが判明した。さらに、電極の膜厚が所定の厚み以下である領域においては、電極の膜厚を厚くするにつれてcドメインの割合が急激に増大する一方、電極の膜厚が上記所定の厚み以上である領域においては、電極の膜厚を厚くしてもcドメインの割合は僅かしか増大しないことが判明した。この場合、「所定の厚み」とは、約200〜300nmであった。また、電極の膜厚が約1000nmを超える領域では、cドメインの割合がほとんど増大しないことも判明した。
【0012】
本発明者らは、このような知見に基づき、半導体基板上に電極及び強誘電体薄膜をこの順に形成する場合、電極の膜厚を約200〜1000nmに設定することにより、cドメインの割合が高い強誘電体薄膜を、簡単且つ効率よく成膜することができ、より簡単でより効率よく、cドメインの割合が高い強誘電体薄膜を成膜するためには電極の膜厚を約200〜300nmに設定すればよいという結論に至った。
【0013】
また、本発明者らがさらに精意研究を重ねた結果、半導体基板上に電極及び強誘電体薄膜をこの順に形成する場合、電極の膜厚と強誘電体薄膜の共振特性との間にも、所定の関係があることが判明した。
【0014】
すなわち、半導体基板上に電極及び強誘電体薄膜をこの順に形成する場合、電極の膜厚が所定の厚み以下である領域においては、電極の膜厚を厚くするにつれて共振周波数におけるインピーダンスと反共振周波数におけるインピーダンスとの差が急激に増大する一方、電極の膜厚が上記所定の厚み以上である領域においては、電極の膜厚を厚くするにつれて当該インピーダンス差が徐々に減少することが判明した。この場合、「所定の厚み」とは、約250〜500nmであった。
【0015】
本発明者らは、このような知見に基づき、半導体基板上に電極及び強誘電体薄膜をこの順に形成する場合、電極の膜厚を約250〜500nmに設定することにより、共振周波数におけるインピーダンスと反共振周波数におけるインピーダンスとの差が最も大きい強誘電体薄膜を、簡単且つ効率よく成膜することができ、電極の膜厚を約200〜1000nmに設定することにより、当該インピーダンス差が十分に大きい強誘電体薄膜を、簡単且つ効率よく成膜することができるという結論に至った。
【0016】
また、本発明者らがさらに精意研究を重ねた結果、半導体基板上に電極及び強誘電体薄膜をこの順に形成する場合、電極の膜厚及び強誘電体薄膜の膜厚の比と強誘電体薄膜の共振特性との間にも、所定の関係があることが判明した。
【0017】
すなわち、半導体基板上に電極及び強誘電体薄膜をこの順に形成する場合、電極の膜厚dと強誘電体薄膜の膜厚dとの比d/dが所定の値以下である領域においては、当該比が大きくなるにつれて共振周波数におけるインピーダンスと反共振周波数におけるインピーダンスとの差が急激に増大する一方、当該比が上記所定の値以上である領域においては、当該比が大きくなるにつれて当該インピーダンス差が徐々に減少することが判明した。この場合、「所定の値」とは、約0.5〜1であった。
【0018】
本発明者らは、このような知見に基づき、半導体基板上に電極及び強誘電体薄膜をこの順に形成する場合、電極の膜厚dと誘電体薄膜の膜厚dとの比d/dを約0.5〜1に設定することにより、共振周波数におけるインピーダンスと反共振周波数におけるインピーダンスとの差が最も大きい強誘電体薄膜を、簡単且つ効率よく成膜することができ、電極の膜厚dと強誘電体薄膜の膜厚dとの比d/dを約0.4〜2に設定することにより、当該インピーダンス差が十分に大きい強誘電体薄膜を、簡単且つ効率よく成膜することができるという結論に至った。
【0019】
本発明は、このような技術的知見に基づくものであり、本発明にかかる電子デバイス用基板は、半導体基板上に形成されたエピタキシャル膜である下部電極と、前記下部電極上に形成されたエピタキシャル膜である強誘電体層と、前記強誘電体層上に形成された上部電極とを備えた電子デバイス用基板であって、前記下部電極が金属薄膜とペロブスカイト型導電性酸化物薄膜との積層体によって構成され、前記金属薄膜がペロブスカイト型導電性酸化物薄膜よりも前記半導体基板側に形成され、前記下部電極の膜厚が250〜300nmであり、前記下部電極の膜厚dと前記強誘電体層の膜厚dとの比d/dが、0.4〜2であることを特徴とするものである。
【0020】
本発明によれば、下部電極の膜厚が200〜1000nmに設定されていることから、半導体基板から強誘電体薄膜にかかる引っ張り応力が緩和され、強誘電体薄膜のcドメインの割合が高くなる。さらに、本発明によれば、共振周波数におけるインピーダンスと反共振周波数におけるインピーダンスとの差を十分大きくすることができる。
さらに、本発明によれば、半導体基板から強誘電体薄膜にかかる引っ張り応力を最も効率的に緩和することができるとともに、共振周波数におけるインピーダンスと反共振周波数におけるインピーダンスとの差を大きくすることができる
【0025】
本発明のさらに好ましい実施態様においては、前記下部電極が、Pt、Ir、Pd、Rh、およびAuの少なくとも1を含有する。
【0026】
本発明のさらに好ましい実施態様においては、前記強誘電体層が、少なくとも1層のペロブスカイト型酸化物誘電体薄膜からなる。
【0027】
本発明のさらに好ましい実施態様においては、前記強誘電体層が、PbTiOからなる第1のペロブスカイト型酸化物誘電体薄膜と、PZTからなる第2のペロブスカイト型酸化物誘電体薄膜を含む。
【0029】
本発明において、前記下部電極の膜厚dと前記強誘電体層の膜厚dとの比d/d 、0.4〜2である。
【0030】
本発明によれば、前記下部電極の膜厚dと前記強誘電体層の膜厚dとの比d/dが0.4〜2に設定されていることから、共振周波数におけるインピーダンスと反共振周波数におけるインピーダンスとの差を十分大きくすることができる。
【0031】
本発明のさらに好ましい実施態様においては、前記下部電極の膜厚dと前記強誘電体層の膜厚dとの比d/dが、0.5〜1であることを特徴とする。
【0032】
本発明のさらに好ましい実施態様によれば、下部電極の膜厚dと強誘電体層の膜厚dとの比d/dが、0.5〜1に設定されていることから、共振周波数におけるインピーダンスと反共振周波数におけるインピーダンスとの差を一層十分大きくすることができる。
【0033】
本発明のさらに好ましい実施態様においては、電子デバイス用基板は、さらに、前記基板と前記下部電極との間に形成されたエピタキシャル膜であるバッファ層を備えている。
【0034】
本発明のさらに好ましい実施態様においては、前記バッファ層が、ZrO薄膜、安定化ジルコニア薄膜、希土類元素酸化物薄膜、及びジルコニウムの一部を希土類元素もしくはアルカリ土類元素で置換したZrO薄膜の少なくとも一を含む。
【0035】
本発明のさらに好ましい実施態様においては、前記基板が、単結晶シリコン基板からなる。
【0043】
尚、本発明において、「aドメインに対するcドメインの比率(Ic/Ia)」におけるIaとは、θ−2θX線回折における(100)ピークの強度をいい、Icとは、θ−2θX線回折における(001)ピークの強度をいう。
【0044】
また、本発明において、薄膜が例えば(001)配向であるとは、膜面とほぼ平行に(001)面が存在していることを意味する。
【0045】
また、本発明にいて「単一配向膜」とは、基板表面と平行に目的とする結晶面が揃っている結晶化膜のことを意味する。具体的には、X線回折(XRD)による測定を行ったとき、目的とする面以外のものの反射ピーク強度が目的とする面の最大ピーク強度の10%以下、好ましくは5%以下である膜である。例えば、(00L)単一配向膜、すなわちc面単一配向膜は、膜の2θ−θX線回折で(00L)面以外の反射強度が、(00L)面反射の最大ピーク強度の10%以下、好ましくは5%以下のものである。なお、本明細書において(00L)は、(001)系列の面、すなわち(001)や(002)などの等価な面を総称する表示である。
【0046】
また、本発明において「エピタキシャル膜」とは、第一に、上述した単一配向膜である必要がある。エピタキシャル膜の第二の条件は、膜面内をx−y面とし、膜厚方向をz軸としたとき、結晶がx軸方向、y軸方向およびz軸方向に共に揃って配向していることである。このような配向は、RHEED評価でスポット状またはストリーク状のシャープなパターンを示すことで確認できる。例えば、表面に凸凹が存在するバッファ層において結晶配向に乱れがある場合、RHEED像はシャープなスポット状とはならず、リング状に伸びる傾向を示す。上記した二つの条件を満足すれば、エピタキシャル膜といえる。
【0047】
また、本発明において「エピタキシャル成長した膜」とは、エピタキシャル膜を含むが、その他に成長時にエピタキシャル膜であって、室温でドメイン構造膜である薄膜も含む。PZT薄膜等の正方晶ペロブスカイト型酸化物薄膜の場合、成長温度で正方晶の(100)エピタキシャル膜として成長し、成長後、冷却する間に正方晶に相転移して、(100)配向と(001)配向とが混在する90度ドメイン構造膜も含まれる。
【0048】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明の好ましい実施態様について詳細に説明する。
【0049】
図1は、本発明の好ましい実施例にかかる薄膜バルク振動子1を概略的に示す断面図である。
【0050】
図1に示されるように、薄膜バルク振動子1は、ビアホール2が形成されたSi単結晶基板3と、Si単結晶基板3上に形成されたバッファ層4と、バッファ層4上に形成された下部電極5と、下部電極5上に形成された強誘電体層6と、強誘電体層6上に形成された上部電極7とからなる電子デバイス用基板を備え、下部電極5及び上部電極7にはワイヤ8が接続されている。また、Si単結晶基板3の底面は、ダイボンド剤9によりセラミックパッケージ10の底面に接着されており、セラミックパッケージ10の上部は、ふた11により封止されている。
【0051】
次に、電子デバイス用基板を構成する各要素について詳細に説明する。
【0052】
Si単結晶基板3
本実施態様における基板3は、単結晶シリコンであるが、Si(100)単結晶表面を有する基板が最も好ましい。Si(100)基板を用いることにより、薄膜バルク振動子を作製する場合のビアホール2の形成が容易になる。
【0053】
バッファ層4
本実施態様におけるバッファ層4は、酸化物の単層あるいは複数の酸化物をエピタキシャル成長することにより形成される。バッファ層4は、Si単結晶基板3と下部電極5との間に設けられて、下部電極5を高品質にエピタキシャル成長させる役割を果たすとともに、絶縁体としての機能し、さらにビアホール2をエッチング加工する際のエッチングストッパ層としても機能する。また、バッファ層4は、Si単結晶基板3と下部電極5との間に形成されているため、下部電極5を構成する金属とSi単結晶基板3とが反応し、シリサイドが形成されるのを防止するバリア層としての役割も果たしている。
【0054】
バッファ層4上に形成される下部電極5及び下部電極5上に形成される強誘電体層6を単結晶に近いエピタキシャル膜として形成するためには、バッファ層4として、(001)配向のZrO薄膜、安定化ジルコニア薄膜、希土類元素酸化物薄膜、ジルコニウムの一部を希土類元素もしくはアルカリ土類元素で置換したZrO薄膜等を含む層と、この上に形成されたBaTiO等からなる(001)配向のペロブスカイト層からなる積層体を用いることが好ましい。
【0055】
この場合、ペロブスカイト層を設けるのは、(001)配向のZrO薄膜、安定化ジルコニア薄膜、希土類元素酸化物薄膜等を含む層上に下部電極5を直接形成すると、下部電極5を構成する金属は(111)配向または多結晶となり、下部電極5を(100)単一配向膜とすることができないからである。これは、ZrO(001)面と、下部電極5を構成する金属(100)面の格子不整合が大きいために、当該金属はエピタキシャル成長するよりも、すなわち(100)面を成長面として成長するよりも、エネルギー的に安定な(111)面を成長面として成長するからである。
【0056】
さらに、バッファ層4上に形成される下部電極5及び下部電極5上に形成される強誘電体層6を単結晶に近いエピタキシャル膜として形成するためには、バッファ層4として、ZrO薄膜と、この上に形成され表面にファセットを有するY等の希土類酸化物薄膜からなる積層体を用いることも好ましい。ファセットを有するバッファ層4上に下部電極5を成長させると、下部電極5を構成する金属は、膜面に垂直な方向に(100)配向したエピタキシャル膜となる。
【0057】
この方法では、BaTiO薄膜等の多元組成のペロブスカイト型薄膜を形成する必要がないため、より容易にバッファ層4を形成することが可能となる。このような構造を有するバッファ層4は、下部電極5との界面が{111}ファセット面を含むことが特徴である。このバッファ層4は、立方晶(100)配向、正方晶(001)配向または単斜晶(001)配向のエピタキシャル膜なのでそのファセット面は、{111}ファセット面である。下部電極5は、バッファ層4の{111}ファセット面上に{111}配向膜としてエピタキシャル成長する。下部電極5を構成する金属の成長に伴って、ファセット面により構成される凹部は埋められ、最終的に、下部電極5の表面は平坦となり、かつ、この表面はSi単結晶基板3の表面に平行となる。下部電極5の表面は、立方晶(100)面となるが、結晶格子の歪み等により正方晶(001)面となることもある。
【0058】
なお、バッファ層4の形成過程において、Si単結晶基板3とバッファ層4との間にSiO層が生じる場合があるが、このSiO層は、バッファ層4がエピタキシャル成長し始めた後にSi単結晶基板3の表面が酸化されることにより形成されるものと見られ、バッファ層4のエピタキシャル成長を阻害するものでは無い。したがって、このSiO層は存在していても構わない。
【0059】
下部電極5
下部電極5は、バッファ層4上にエピタキシャル成長した金属薄膜を含む層である。下部電極5は、電極としての機能のほかに、Si単結晶基板3によって強誘電体層6に作用する引っ張り応力を吸収する機能を持つ。
【0060】
下部電極5を構成する金属薄膜は、その上に形成される強誘電体層6の成膜温度での耐熱性に優れたものであるとともに、応力を吸収するための可塑性に優れた材料からなるものであることが好ましい。具体的には、Pt、Ir、Pd、Rh、およびAuの少なくとも1種を主成分とすることが好ましく、PtおよびAuのいずれか1種を主成分とすることがさらに好ましい。また、これらの金属を含む合金から構成されていても構わない。さらに、下部電極5は、組成の異なる2種以上の金属薄膜から構成されていても良い。
【0061】
なお、下部電極5を構成する金属薄膜の比抵抗は、好ましくは10−7〜10Ωcm、より好ましくは10−7〜10−2Ωcmである。
【0062】
下部電極5は、上記金属薄膜とペロブスカイト型導電性酸化物薄膜との積層体であってもよい。この場合、その金属薄膜はペロブスカイト型導電性酸化物薄膜の下側、すなわちバッファ層4側に形成する必要がある。こうすることにより金属薄膜の上側から2次元的な圧縮応力が働くことになり、Si単結晶基板3からの引っ張り応力をより一層効果的に緩和できる。ペロブスカイト型導電性酸化物薄膜としては、例えば、SrRuO、CaRuO、BaRuO等の材料が好ましい。
【0063】
また、これら金属薄膜とペロブスカイト型導電性酸化物薄膜との間には、他の組成からなる酸化物層がさらに形成されていても良い。例えば、ペロブスカイト型導電性酸化物薄膜の製造過程、または形成後にその下地の金属薄膜の一部が酸化されて、酸化物層が形成されていても良い。また、ペロブスカイト型導電性酸化物薄膜と金属薄膜の間に正方晶等からなる薄膜が形成されていても良い。例えば、Ptからなる金属薄膜上にBaTiOを形成し、その上にペロブスカイト型導電性酸化物薄膜としてSrRuOを積層してもよい。
【0064】
下部電極5を構成する金属薄膜は、通常、膜面と平行に(100)面が配向した立方晶エピタキシャル膜となっているが、応力によって結晶が変形して、例えば正方晶(001)配向のエピタキシャル膜となることもある。
【0065】
下部電極5を構成する金属薄膜の厚さについては、後述する。
【0066】
強誘電体層6
強誘電体層6は、ペロブスカイト型酸化物誘電体薄膜からなり、下部電極5上にエピタキシャル成長して形成される。その材料は、強誘電性、圧電性など、要求される機能に応じて適宜選択すればよいが、例えば、希土類元素含有チタン酸鉛、PZT(ジルコンチタン酸鉛)、PLZT(ジルコンチタン酸ランタン鉛)等のPb系ペロブスカイト化合物や、Bi系ペロブスカイト化合物などを用いることが好ましい。また、強誘電体層6は、上記材料からなる層の単層により構成されていてもよく、複数の層により構成されていてもよい。
【0067】
なお、本明細書では、PbTiOなどのようにABOxにおけるOの比率xをすべて3と表示してあるが、xは3に限定されるものではない。ペロブスカイトの材料によっては、酸素欠陥または酸素過剰で安定したぺロブスカイト構造を組むものがあるので、ABOxにおいてxの値は、通常、2.7〜3.3程度である。また、A/Bは1に限定されるものではない。A/Bを変えることにより、強誘電特性や圧電特性などの電気的特性や、表面平坦性、結晶性を変化させることができる。したがって、A/Bは、必要とされる強誘電体層6の特性に応じて決定すればよい。通常、A/Bは0.8〜1.3程度である。尚、A/Bは、蛍光X線分析法によって求めることができる。
【0068】
なお、PZTは、PbZrO―PbTiO系の固溶体である。また、PLZTは、PZTにLaがドープされた化合物であり、ABOの表記に従えば、例えば(Pb:0.89〜0.91、La:0.11〜0.09)(Zr:0.65、Ti:0.35)Oのように表される。
【0069】
ペロブスカイト型強誘電体の中では、PZTが、強誘電特性の他に圧電特性
にも優れるため、好ましい。PZT薄膜の組成は、Ti/(Ti+Zr)原子比として、0.60から0.90の範囲が好ましく、0.70から0.85の範囲がさらに好ましい。0.60よりTiの割合の少ない組成域では強誘電特性、あるいは共振特性が悪化する。一方、Tiの割合が多すぎると、絶縁性が悪化する。
【0070】
希土類元素含有チタン酸鉛としては、原子比率が
(Pb+R)/Ti=0.8〜1.3、
Pb/(Pb+R)=0.5〜0.99
の範囲、特に、
(Pb+R)/Ti=0.9〜1.2、
Pb/(Pb+R)=0.7〜0.97
の範囲にある組成のものを用いることが好ましい。この組成の希土類元素含有チタン酸鉛としては、特開平10−17394号公報に開示されているように、Y、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb及びLuの少なくとも1種、特に、Ce、Pr、Nd、Gd、Tb、Dy、Ho及びErの少なくとも1種を含有する希土類酸化物から実質的に構成されていることが好ましい。
【0071】
また、強誘電体層6を構成するペロブスカイト型酸化物誘電体薄膜の材料としては、SBN(ニオブ酸ストロンチウムバリウム)やPBN(ニオブ酸鉛バリウム)等のタングステンブロンズ型酸化物を用いることも好ましい。タングステンブロンズ型酸化物としては、強誘電体材料集のLandoit-Borenstein Vol.16記載のタングステンブロンズ型酸化物を用いることが好ましい。具体的には、(Ba,Sr)Nb、(Ba,Pb)Nb、PbNb、PbTa、BaTa、PbNb11、SrNb、BaNb等やこれらの固溶体が好ましく、特に、SBN[(Ba,Sr)Nb]やPBN[(Ba,Pb)Nb]が好ましい。
【0072】
強誘電体層6を構成するぺロブスカイト型酸化物誘電体薄膜とSi単結晶基板3との好ましい結晶軸方位関係は、以下の通りである。なお、Siは立方晶である。強誘電体層6が(001)単一配向である場合、強誘電体[100]//Si[010]である。すなわち、強誘電体層6とSi単結晶基板3とは面内に存在する軸同士も平行であることが好ましい。
【0073】
強誘電体層6は、単層のぺロブスカイト型酸化物誘電体薄膜であることに限定されず、多層のぺロブスカイト型酸化物誘電体薄膜によって構成されていても構わない。強誘電体層6を多層のぺロブスカイト型酸化物誘電体薄膜によって構成する場合、まず、下部電極5に接してBaTiO3、PbTiO3、希土類元素含有チタン酸鉛等のぺロブスカイト型酸化物誘電体薄膜をエピタキシャル成長させて下地を形成し、次いで、この下地上に上述したPZT等のぺロブスカイト型酸化物誘電体薄膜をエピタキシャル成長させればよい。このように、PbTiO等からなる下地の上にPZTを形成した構造とすることにより、よりすぐれた特性の電子デバイスを得ることができる。また、下地としては、組成が膜厚方向に変化した組成変調膜であってもよい。
【0074】
強誘電体層6の厚さについては、後述する。
【0075】
上部電極7
上部電極7は、強誘電体層6上に形成される。上部電極7は、必ずしもエピタキシャル成長した膜である必要はない。但し、上部電極7がエピタキシャル成長した膜ではない場合、上部電極7と強誘電体層6との界面に生じる欠陥等に起因した界面準位が発生するなどの理由により、強誘電特性を悪化させる場合があるため、上部電極7もエピタキシャル成長した膜であることが好ましい。
【0076】
上部電極7を構成する金属は、強誘電体層6との間で拡散が起こりにくく、且つ、耐マイグレーション性に優れる金属を用いることが好ましい。具体的にはAu、Al、Pt等の金属やこれらの金属とCu等との合金、あるいはこれらの金属とTi等の金属を積層した多層膜を用いることが好ましい。
【0077】
上部電極7の膜厚は、50nm〜1μm程度が好ましい。薄すぎると断線等の不良が起こりやすくなり、厚すぎると上部電極7の加工性が悪化する。また、薄膜バルク振動子に用いる場合、下部電極5と同様、上部電極7の厚さによっても共振周波数が変化するため、目的とする共振周波数に応じて上部電極7層の膜厚を変化させても良い。
【0078】
下部電極5の厚み
図2は、下部電極5を構成する金属薄膜の膜厚と強誘電体層6のドメイン比との関係を示すグラフである。
【0079】
測定条件としては、バッファ層4として7nmのエピタキシャルZrO膜及び40nmのエピタキシャルY膜からなる積層体を用い、下部電極5としてエピタキシャルPtを用い、強誘電体層6として30nmのエピタキシャルPbTiO膜及び470nmのエピタキシャルPZT膜からなる積層体を用い、上部電極7としてAlを用いた。PZTのZrとTiの比率は、原子比で0.25:0.75である。
【0080】
図2に示されるように、下部電極5を構成するPt薄膜の膜厚が約200〜300nm以下である領域においては、Pt薄膜の膜厚を厚くするにつれてPZT膜のaドメインに対するcドメインの比率(Ic/Ia)が急激に増大する一方、Pt薄膜の膜厚が約200〜300nm以上である領域においては、電極の膜厚を厚くしてもPZT膜のaドメインに対するcドメインの比率(Ic/Ia)は僅かしか増大せず、Pt薄膜の膜厚が約1000nmを超える領域では、cドメインの比率(Ic/Ia)はほとんど増大しない。
【0081】
したがって、PZT膜のcドメインの比率(Ic/Ia)を効果的に増大させるには、Pt薄膜の膜厚を約200〜1000nmに設定することが好ましく、より効果的には、約200〜300nmに設定することが好ましいことが分かる。
【0082】
図3は、下部電極5を構成する金属薄膜の膜厚と強誘電体層6の共振特性との関係を示すグラフである。測定条件は上述のとおりである。
【0083】
図3において、縦軸は、共振周波数におけるインピーダンスと反共振周波数におけるインピーダンスとの差(インピーダンス差)を示している。
【0084】
図3に示されるように、下部電極5を構成するPt薄膜の膜厚が約250〜500nm以下である領域においては、Pt薄膜の膜厚を厚くするにつれてインピーダンス差が急激に増大する一方、Pt薄膜の膜厚が約250〜500nm以上である領域においては、Pt薄膜の膜厚を厚くするにつれて当該インピーダンス差が徐々に減少している。
【0085】
したがって、最も高いインピーダンス差を得るには、Pt薄膜の膜厚を約250〜500nmに設定することが好ましく、所定値以上のインピーダンス差、例えば、30dB以上のインピーダンス差を得るには、図3に示されるようにPt薄膜の膜厚を約200〜1000nmに設定することが好ましいことが分かる。
【0086】
図2に示されるように、Pt薄膜の膜厚が増加するとともにPZT膜のcドメインの比率が増加するにも関わらず、図3に示されるように、Pt薄膜の膜厚が所定の膜厚以上となるとインピーダンス差が減少するのは、以下の理由によるものと考えられる。
【0087】
すなわち、強誘電体層6は、下部電極5に密着した状態で共振しようとするが、その際に下部電極5に強誘電体膜6からの振動が伝わり、下部電極5は強誘電体膜6に引きずられるような状態で振動したり、強誘電体膜6の共振を吸収したりして強誘電体膜6の負荷となる。この負荷は、下部電極5の厚さが増すにしたがって増大する。この場合、下部電極5の厚みが約250nm〜500nm程度までであれば、下部電極5の厚みを増すことによる強誘電体膜6のcドメイン増加効果が、下部電極5の厚みを増すことによる共振負荷の増加効果を上回り、結果として、薄膜バルク振動子1全体としての共振特性が向上しているものと考えられる。一方、下部電極5の厚みが約500nmを超え、特に約1000nmを超えると、下部電極5の厚みを増すことによる強誘電体膜6のcドメイン増加効果がほとんど向上しないため、結果として、薄膜バルク振動子1全体としての共振特性が低下しているものと考えられる。
【0088】
かかる理由から、下部電極5を構成するPt薄膜の膜厚が約250〜500nm以上である領域においては、Pt薄膜の膜厚を厚くするにつれて当該インピーダンス差が徐々に減少しているものと考えられる。
【0089】
以上を考慮すれば、下部電極5を構成するPt薄膜の膜厚としては、約200〜1000nm程度に設定するのが好ましく、約250〜500nm程度に設定するのがさらに好ましく、約250〜300nm程度に設定するのが特に好ましいと言える。
【0090】
下部電極5の厚みと強誘電体層6の厚みとの関係
図4は、下部電極5を構成する金属薄膜の膜厚及び強誘電体層6の膜厚の比と共振特性との関係を示すグラフである。測定条件は上述のとおりである。
【0091】
図4においても、縦軸は、共振周波数におけるインピーダンスと反共振周波数におけるインピーダンスとの差(インピーダンス差)を示している。
【0092】
図4に示されるように、下部電極5を構成するPt薄膜の膜厚dと強誘電体層6の膜厚dとの比d/dが約0.5〜1以下である領域においては、当該比が大きくなるにつれてインピーダンス差が急激に増大する一方、当該比が約0.5〜1以上である領域においては、当該比が大きくなるにつれて当該インピーダンス差が徐々に減少している。
【0093】
したがって、最も高いインピーダンス差を得るには、Pt薄膜の膜厚dと強誘電体層6の膜厚dとの比d/dを約0.5〜1に設定することが好ましく、所定値以上のインピーダンス差、例えば、30dB以上のインピーダンス差を得るには、図4に示されるようにPt薄膜の膜厚dと強誘電体層6の膜厚dとの比d/dを約0.4〜2に設定することが好ましいことが分かる。
【0094】
尚、下部電極5を構成するPt薄膜の膜厚dと強誘電体層6の膜厚dとの比d/dが上記値以上となるとインピーダンス差が徐々に減少するのは、上述のとおり、下部電極5による負荷の増大が原因であると考えられる。
【0095】
以上を考慮すれば、強誘電体膜6の膜厚としては、下部電極5の膜厚として好ましい範囲は上述のとおりであるから、下部電極5の膜厚と強誘電体膜6の膜厚とが約0.4〜2となるように設定することが好ましく、約0.5〜1となるように設定することがさらに好ましいと言える。
【0096】
また、上記構造を有する薄膜バルク振動子1は、下部電極5を厚くすると共振周波数が上がるため、目的とする共振周波数に応じて下部電極5の厚さを変えても良い。
【0097】
結晶性
バッファ層4、下部電極5、および強誘電体層6の結晶性は、XRD(X線回折)における反射ピークのロッキングカーブの半値幅や、RHEED像のパターンで評価することができる。なお、RHEEDとは、反射高速電子線回折(Reflection High Energy Election Diffraction)である。
【0098】
具体的には、X線回折において、(100)面または(001)面の反射のブロッキングカーブの半値幅がいずれも1.50°以下となる程度の結晶性を有していることが好ましい。なお、ロッキングカーブの半値幅の下限値は特になく、小さいほど好ましいいが、現在のところ、前記下限値は一般に0.7°程度、特に0.4°程度である。また、RHEEDにおいては、像がスポット状である場合、表面に凹凸が存在していることになり、ストリ―ク状である場合、表面が平坦であることになる。そして、いずれの場合でも、RHEED像がシャープであれば、結晶性に優れていることになる。
【0099】
上述のとおり、本実施態様においては、バッファ層4、下部電極5、および強誘電体層6は、いずれもエピタキシャル成長した膜である。これら薄膜層は、それぞれの面内に存在する軸同士も平行であることが好ましい。
【0100】
製造方法
本実施態様にかかる薄膜バルク振動子1を構成する電子デバイス用基板の製造方法は特に限定されず、Si単結晶基板3上に各層をエピタキシャル成長させることのできる方法から適宜選択すればよいが、蒸着法、MBE法、RFマグネトロンスパッタ法などを用いることが好ましい。また、特開平9−110592号公報や、特開平10−287494号公報に記載されている蒸着法を用いることが特に好ましい。この方法は、従来の真空蒸着法、スパッタリング法、レーザーアブレージョン法などとの比較において特に明確なように、不純物の介在の余地のない、しかも制御しやすい操作条件下で実施しうるため、再現性よく完全性が高い目的物を大面積で得るのに好適である。
【0101】
参考例
以下、電子デバイス用基板の一般的な作製方法につき、参考例として説明を加える
【0102】
Si(100)単結晶基板上に、バッファ層としてZrO薄膜およびY薄膜がこの順で形成されており、下部電極層としてPt薄膜が形成されており、強誘電体層として、ぺロブスカイト型酸化物誘電体層であるPbTiO薄膜およびPZT薄膜がこの順で形成されている電子デバイス用基板を以下の手順で形成した。
【0103】
まず表面が(100)面となるように切断して両面を鏡面研磨したSi単結晶ウエハ(直径2インチ、厚さ250μmの円板状)を用意した。このウエハの両面に熱酸化により酸化シリコンを1500nmの厚さで形成した。熱酸化膜が形成されたシリコン基板の表面のうち一方の酸化膜をバッファドフッ酸溶液でエッチングして、シリコン表面を露出させ、その面をおもて面とした。
【0104】
次に、図5に示す蒸着装置12を用い、真空槽13内に設置された回転手段14及び加熱手段15を備えた基板ホルダ16に上記Si単結晶ウエハ17をおもて面が薄膜作製面となるように固定し、真空槽13を約1.3×10−4Paまで油拡散ポンプPにより排気した後、Si単結晶ウエハ17の上記おもて面をSi酸化物により保護するため、Si単結晶ウエハ17を10rpmで回転させ、酸素ガス供給源19より供給される酸素をSi単結晶ウエハ17付近にノズル20から25cc/分の割合で導入しつつ、600℃に加熱した。これによりSi単結晶ウエハ17の表面が熱酸化され、その表面に厚さ約1nmのSi酸化物膜が形成された。以下、Si単結晶ウエハ17及びその表面に形成されている各種の薄膜をまとめて「基板」と呼ぶことがある。
【0105】
次いで、基板を900℃に加熱し、回転させた。回転数は10rpmとした。このとき、酸素ガス供給源19より供給される酸素ガスをノズル20から25cc/分の割合で導入すると共に、金属Zrを蒸発源21から蒸発させてSi単結晶ウエハ17のおもて面に供給し、前工程で形成されたSi酸化物の還元とZrO薄膜の形成とを行なった。なお、金属Zrの供給量は、ZrOの膜厚に換算して7nmとした。この薄膜は、X線回折においてZrOの(002)ピークが明瞭に観察され、(001)単一配向で高結晶性のZrO薄膜であることが確認された。また、このZrO薄膜は、RHEEDにおいて完全なストリークパターンを示し、表面が分子レベルで平坦であって、かつ高結晶性のエピタキシャル膜であることが確認された。
【0106】
次に、このZrO薄膜が形成されたSi単結晶ウエハ15を900℃に加熱し、基板回転数10rpm、酸素ガス導入量15cc/分の条件で、金属Yを蒸発源22から蒸発させることによりZrO薄膜の表面に金属Yを供給し、Y薄膜を形成した。金属Yの供給量は、Yに換算して40nmとした。このY薄膜のRHEED像はシャープなスポット状であった。このことから、このY薄膜は、結晶性が良好なエピタキシャル膜であり、かつ、表面に凸凹が存在することがわかる。このY薄膜の断面を、透過型電子顕微鏡により観察したところ、高さ10nmのファセット面が存在し、ファセット面の比率は95%以上であった。
【0107】
次に、金属Ptを蒸発源23から蒸発させることにより、Y薄膜上に、下部電極として厚さ250nmのPt薄膜を形成した。基板温度は700℃、基板回転数は10rpmとした。このPt薄膜のRHEED像は、シャープなストリーク状であった。このことから、このPt薄膜は、結晶性が良好なエピタキシャル膜であり、かつ、表面が分子レベルで平坦であることがわかる。
【0108】
Pt薄膜が形成された基板を、エッチングによりPt薄膜を部分的に除去してパターンニングした。これにより、基板表面はPtが露出している部分と、バッファ層であるYが露出している部分が形成された。
【0109】
こうしてPt薄膜をパターンニングした基板上に、厚さ30nmのPbTiO膜を形成した。具体的には、基板を600℃に加熱し、20rpmで回転させた。そして、ECR酸素源26より供給されるラジカル酸素ガスをSi単結晶ウエハ17付近にノズル27から10cc/分の割合で導入し、基板上にPbO、TiOx(x=1.67)をそれぞれの蒸発源24、25から供給することによりPbTiO膜を形成した。蒸発源からの供給量はPbO:TiOモル比が2:1になるように制御しながら行なった。PbOはTiOに比べ成膜中に再蒸発しやすいため、蒸発源からの供給量を上記のような比でPbO過剰にすることで、形成したPbTiO中のPb量不足を抑えることができ、格子欠陥の極めて少ない膜が形成できる。形成されたPbTiO膜は、RHEEDパターンがシャープなストリークを示し、表面が平坦で、結晶性が良好なエピタキシャル成長した膜となっていた。蛍光X線分析法により、作製したPbTiO膜のPb/Ti比を調べたところ、原子比でPb/Ti比は1.00であった。また、基板表面のうち、Pt薄膜上にはPbTiOはcube on cubeでエピタキシャル成長し、Y上には、PbTiOは45°面内回転をしてエピタキシャル成長をしていることが、RHEED、および透過電子顕微鏡により確認された。
【0110】
次に、PbTiO薄膜上に、厚さ470nmのPZT膜を形成した。基板温度を600℃、基板回転を20rpmとして、ECR酸素源からラジカル酸素ガスを10cc/分の割合で導入した。基板上にPbO、TiOx(x=1.67)およびZrをそれぞれの蒸発源24、25から供給することによりPZT膜を形成した。蒸発源からの供給量はPbO:ZrO:TiOのモル比が2:0.25:0.75になるように制御しながら行った。
【0111】
このPZT膜の組成(原子比)を蛍光X線分光法により調べたところ、
Pb/(Ti+Zr)=1.00
Zr/Ti=0.330
であった。
【0112】
形成されたPZT膜のRHEED像は、シャープなストリーク状のパターンを示し、表面が平坦で結晶性の良好なエピタキシャル膜であることが確認された。ここで、Ptをパターンニング加工した基板上に形成されたPZTは、PbTiO薄膜に対してエピタキシャルに成長しており、Pt薄膜上にはPZTはPbTiOと同様にcube on cubeでエピタキシャル成長しており、Y3上には、PZTも45°面内回転してエピタキシャル成長していた。
【0113】
次に、PZTおよびPbTiOをエッチングによりパターンニング加工した後、上部電極層としてAlをスパッタ形成し、PbTiOおよびPZT膜が上部電極であるAlと下部電極であるPtで挟まれたキャパシタ構造の部分の面積が30μm×30μm角となるように上部電極をパターンニング加工した。続いて、Si単結晶ウエハ17を裏面からエッチングすることによりビアホールを形成し、最後に、ダイシング装置でチップに分割し、電子デバイス用基板を作製した。
【0114】
こうして作製した基板に対してX線回折を測定した結果を図6に示す。ZrO、Y3、Pt、PbTiO、PZTそれぞれの(100)または(001)と等価なピークのみが観測され、これらの層は高結晶性エピタキシャル成長した膜であることが確認された。一方、上部電極として形成したAlのピークは確認できず、上部電極のみは配向していない膜となっていた。
【0115】
こうして作製した電子デバイス用基板を用いて、図1に示した構造の薄膜バルク振動子(FBAR素子)を作製した。すなわち、電子デバイス用基板を、ダイボンド剤を用いてパッケージに搭載した後、ワイヤー配線、封止して素子を完成させた。
【0116】
このFBAR素子を測定した。なお、測定は、PZT膜に直流電圧を印加しない状態で行った。共振周波数、反共振周波数は、それぞれ1.76GHz、1.92GHzであった。共振・反共振周波数でのインピーダンス差は31.7dBと、優れた特性が得られた。これらの特性は、PZT膜に直流電流を印加しても、ほとんど変わらなかった。
【0117】
本発明は、以上の実施態様に限定されることなく、特許請求の範囲に記載された発明の範囲内で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【0118】
例えば、上記実施態様においては、上記構造を有する電子デバイス用基板を用いて薄膜バルク振動子を作製しているが、本発明による電子デバイス用基板は、薄膜バルク振動子のみならず、薄膜VCO、薄膜フィルタ、液体噴射装置等、種々の薄膜圧電体素子に適用することができる。
【0119】
また、上記実施態様においては、下部電極5上に直接強誘電体層6を形成しているが、これらの間に、エピタキシャル成長させた導電性の酸化物薄膜を介在させてもよい。下部電極5と強誘電体層6との間に、エピタキシャル成長させた導電性の酸化物薄膜を介在させれば、製造工程がやや複雑化するものの、Si単結晶基板3からの引っ張り応力が一層緩和されるため、強誘電体層6の特性を一層向上させることが可能となる。
【0120】
当該酸化物薄膜の材料としては、例えば、CaF構造、希土類c型構造、パイロクリア構造、NaCl構造、ペロブスカイト型構造を有するものが好ましいが、強誘電体層6の材料として上記実施態様のようにペロブスカイト型構造を有する材料を用いた場合には、結晶整合性を考慮すれば、当該酸化物薄膜の材料もペロブスカイト型構造を有するもの、すなわち、導電性ペロブスカイト型酸化物薄膜を用いることが好ましい。導電性ペロブスカイト型酸化物薄膜としては、SrTiO、希土類元素含有チタン酸鉛、SrRuO等が挙げられる。
【0121】
当該酸化物薄膜の比抵抗は、10Ω以下であることが好ましく、10−2Ω以下であることが特に好ましい。
【0122】
当該酸化物薄膜の厚さは、約30〜500nmであることが好ましく、50〜200nmであることが特に好ましい。
【0123】
【発明の効果】
以上説明したように、本発明によれば、半導体基板から強誘電体薄膜にかかる引っ張り応力を簡単な方法によって緩和することが可能となる。また、半導体基板から強誘電体薄膜にかかる引っ張り応力が簡単な方法によって緩和されていることから、製造コストを実質的に増大させることなく、良好な特性を有する電子デバイス用基板及びこれを用いた薄膜圧電体素子を提供することが可能となる。
【図面の簡単な説明】
【図1】本発明の好ましい実施例にかかる薄膜バルク振動子1を概略的に示す断面図である。
【図2】下部電極5を構成する金属薄膜の膜厚と強誘電体層6のドメイン比との関係を示すグラフである。
【図3】下部電極5を構成する金属薄膜の膜厚と強誘電体層6の共振特性との関係を示すグラフである。
【図4】下部電極5を構成する金属薄膜の膜厚及び強誘電体層6の膜厚の比と共振特性との関係を示すグラフである。
【図5】基板上に各層を形成するための蒸着装置12の構造を概略的に示す図である。
【図6】実施例による方法で作製された電子デバイス用基板の状態を、X線回折により測定した結果を示すグラフである。
【符号の説明】
1 薄膜バルク振動子
2 ビアホール
3 Si単結晶基板
4 バッファ層
5 下部電極
6 強誘電体層
7 上部電極
8 ワイヤ
9 ダイボンド剤
10 セラミックパッケージ
11 ふた
12 蒸着装置
13 真空槽
14 回転手段
15 加熱手段
16 基板ホルダ
17 Si単結晶ウエハ
19 酸素ガス供給源
20 ノズル
21〜25 蒸発源
26 ECR酸素源
27 ノズル

Claims (5)

  1. 半導体基板上に形成されたエピタキシャル膜である下部電極と、前記下部電極上に形成されたエピタキシャル膜である強誘電体層と、前記強誘電体層上に形成された上部電極とを備えた電子デバイス用基板であって、前記下部電極が金属薄膜とペロブスカイト型導電性酸化物薄膜との積層体によって構成され、前記金属薄膜がペロブスカイト型導電性酸化物薄膜よりも前記半導体基板側に形成され、前記下部電極の膜厚が250〜300nmであり、前記下部電極の膜厚dと前記強誘電体層の膜厚dとの比d/dが、0.4〜2であることを特徴とする電子デバイス用基板。
  2. 前記下部電極が、Pt、Ir、Pd、Rh、およびAuの少なくとも1を含有することを特徴とする請求項1に記載の電子デバイス用基板。
  3. 前記強誘電体層が、PbTiOからなる第1のペロブスカイト型酸化物誘電体薄膜と、PZTからなる第2のペロブスカイト型酸化物誘電体薄膜を含むことを特徴とする請求項1または2に記載の電子デバイス用基板。
  4. さらに、前記半導体基板と前記下部電極との間に形成されたエピタキシャル膜であるバッファ層を備えことを特徴とする請求項1ないし3のいずれか1項に記載の電子デバイス用基板。
  5. 前記バッファ層が、ZrO薄膜、安定化ジルコニア薄膜、希土類元素酸化物薄膜、及びジルコニウムの一部を希土類元素もしくはアルカリ土類元素で置換したZrO薄膜の少なくとも一を含むことを特徴とする請求項4に記載の電子デバイス用基板。
JP2000357742A 2000-11-24 2000-11-24 電子デバイス用基板 Expired - Lifetime JP5019247B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000357742A JP5019247B2 (ja) 2000-11-24 2000-11-24 電子デバイス用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000357742A JP5019247B2 (ja) 2000-11-24 2000-11-24 電子デバイス用基板

Publications (2)

Publication Number Publication Date
JP2002164586A JP2002164586A (ja) 2002-06-07
JP5019247B2 true JP5019247B2 (ja) 2012-09-05

Family

ID=18829755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000357742A Expired - Lifetime JP5019247B2 (ja) 2000-11-24 2000-11-24 電子デバイス用基板

Country Status (1)

Country Link
JP (1) JP5019247B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11680337B2 (en) * 2020-04-03 2023-06-20 Psiquantum, Corp. Fabrication of films having controlled stoichiometry using molecular beam epitaxy

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004014933A (ja) * 2002-06-10 2004-01-15 Matsushita Electric Ind Co Ltd 圧電素子およびその製造方法
US6617178B1 (en) * 2002-07-02 2003-09-09 Agilent Technologies, Inc Test system for ferroelectric materials and noble metal electrodes in semiconductor capacitors
JP4300765B2 (ja) * 2002-07-29 2009-07-22 株式会社村田製作所 配向性強誘電体薄膜素子
JP2004158717A (ja) * 2002-11-07 2004-06-03 Fujitsu Ltd 薄膜積層体、その薄膜積層体を用いた電子装置及びアクチュエータ、並びにアクチュエータの製造方法
JP4717344B2 (ja) * 2003-12-10 2011-07-06 キヤノン株式会社 誘電体薄膜素子、圧電アクチュエータおよび液体吐出ヘッド
JP3837139B2 (ja) 2004-03-29 2006-10-25 Tdk株式会社 薄膜圧電体素子及びその製造方法
JP3891190B2 (ja) * 2004-05-21 2007-03-14 ソニー株式会社 圧電素子、圧電装置および角速度センサ
JP4670495B2 (ja) 2004-09-06 2011-04-13 Tdk株式会社 電子デバイス及びその製造方法
JP5089860B2 (ja) 2004-12-03 2012-12-05 富士フイルム株式会社 圧電アクチュエータ及び液体吐出ヘッド
JP4522900B2 (ja) * 2005-03-30 2010-08-11 東京エレクトロン株式会社 成膜方法および記録媒体
JP4722579B2 (ja) * 2005-06-22 2011-07-13 パナソニック株式会社 共振器およびこれを用いたフィルタ回路の製造方法
JP5314963B2 (ja) 2008-08-12 2013-10-16 富士フイルム株式会社 積層体、圧電素子、および液体吐出装置
JP5690476B2 (ja) 2009-03-26 2015-03-25 セイコーエプソン株式会社 液体噴射ヘッドの製造方法、液体噴射ヘッド及び液体噴射装置
JP2010228272A (ja) 2009-03-26 2010-10-14 Seiko Epson Corp 液体噴射ヘッドの製造方法、液体噴射ヘッド及び液体噴射装置
JP2013004707A (ja) * 2011-06-16 2013-01-07 Hitachi Cable Ltd 圧電膜素子及び圧電膜デバイス
JP5808262B2 (ja) 2012-01-23 2015-11-10 株式会社サイオクス 圧電体素子及び圧電体デバイス
JP6156068B2 (ja) * 2013-03-14 2017-07-05 株式会社リコー 圧電体薄膜素子及びインクジェット記録ヘッド、並びにインクジェット式画像形成装置
JP6347084B2 (ja) 2014-02-18 2018-06-27 アドバンストマテリアルテクノロジーズ株式会社 強誘電体セラミックス及びその製造方法
JP6956716B2 (ja) * 2015-11-13 2021-11-02 アイキューイー ピーエルシーIQE plc 希土類酸化物およびエピタキシャル窒化アルミニウムを用いて加工されるrfフィルタのための層構造
US11495670B2 (en) 2016-09-22 2022-11-08 Iqe Plc Integrated epitaxial metal electrodes
JP6910631B2 (ja) * 2016-11-15 2021-07-28 アドバンストマテリアルテクノロジーズ株式会社 膜構造体及びその製造方法
JP7011760B2 (ja) * 2016-11-15 2022-01-27 アドバンストマテリアルテクノロジーズ株式会社 膜構造体の製造方法
US11785854B2 (en) 2017-11-13 2023-10-10 I-Pex Piezo Solutions Inc. Film structure and method for manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08292101A (ja) * 1995-04-24 1996-11-05 Matsushita Electric Ind Co Ltd 焦電型赤外線センサエレメントおよびその製造方法
JP3310881B2 (ja) * 1995-08-04 2002-08-05 ティーディーケイ株式会社 積層薄膜、電子デバイス用基板、電子デバイスおよび積層薄膜の製造方法
JP4142127B2 (ja) * 1997-04-07 2008-08-27 Tdk株式会社 積層薄膜およびその製造方法
JP2000169297A (ja) * 1998-09-29 2000-06-20 Sharp Corp 酸化物強誘電体薄膜の製造方法、酸化物強誘電体薄膜及び酸化物強誘電体薄膜素子
JP4327942B2 (ja) * 1999-05-20 2009-09-09 Tdk株式会社 薄膜圧電素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11680337B2 (en) * 2020-04-03 2023-06-20 Psiquantum, Corp. Fabrication of films having controlled stoichiometry using molecular beam epitaxy
US12037700B2 (en) 2020-04-03 2024-07-16 Psiquantum, Corp. Fabrication of films having controlled stoichiometry using molecular beam epitaxy

Also Published As

Publication number Publication date
JP2002164586A (ja) 2002-06-07

Similar Documents

Publication Publication Date Title
JP5019247B2 (ja) 電子デバイス用基板
US6709776B2 (en) Multilayer thin film and its fabrication process as well as electron device
EP1054460B1 (en) Thin film piezoelectric device for acoustic resonators
KR100978145B1 (ko) 에피택셜 산화물막, 압전막, 압전막 소자, 압전막 소자를이용한 액체 토출 헤드 및 액체 토출 장치
JP3947443B2 (ja) 電子デバイス用基板および電子デバイス
US6258459B1 (en) Multilayer thin film
KR100671375B1 (ko) 박막 적층체, 그 박막 적층체를 이용한 전자 장치, 및액추에이터와, 액추에이터의 제조 방법
JP3310881B2 (ja) 積層薄膜、電子デバイス用基板、電子デバイスおよび積層薄膜の製造方法
JP2001313429A (ja) 積層薄膜その製造方法および電子デバイス
JP4483849B2 (ja) 強誘電体薄膜
JP2005005450A (ja) 膜多層構造体及びこれを用いるアクチュエータ素子、容量素子、フィルタ素子
WO2020179210A1 (ja) 膜構造体、圧電体膜及び超伝導体膜
JP2000067650A (ja) 強誘電体薄膜素子およびその製造方法
JP3999300B2 (ja) 強誘電体薄膜およびその製造方法
JP4427925B2 (ja) 積層薄膜その製造方法および電子デバイス
JP3669860B2 (ja) 積層薄膜
JP3435633B2 (ja) 薄膜積層体、薄膜キャパシタ、およびその製造方法
JP4142128B2 (ja) 積層薄膜およびその製造方法
JP5398131B2 (ja) 圧電体素子、圧電体の製造方法及び液体噴射ヘッド
JP2003086586A (ja) 配向性強誘電体薄膜素子及びその製造方法
JP3608459B2 (ja) 薄膜積層体、強誘電体薄膜素子およびそれらの製造方法
JP3750446B2 (ja) 圧電体膜及び圧電体膜の製造方法
JP4142127B2 (ja) 積層薄膜およびその製造方法
US20060042541A1 (en) Method for preparation of ferroelectric single crystal film structure using deposition method
US10181557B2 (en) Thin film piezoelectric element and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120521

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Ref document number: 5019247

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120603

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

EXPY Cancellation because of completion of term