JP2002164586A - 電子デバイス用基板及びこれを用いた薄膜圧電体素子、並びに電子デバイス用基板の製造方法 - Google Patents

電子デバイス用基板及びこれを用いた薄膜圧電体素子、並びに電子デバイス用基板の製造方法

Info

Publication number
JP2002164586A
JP2002164586A JP2000357742A JP2000357742A JP2002164586A JP 2002164586 A JP2002164586 A JP 2002164586A JP 2000357742 A JP2000357742 A JP 2000357742A JP 2000357742 A JP2000357742 A JP 2000357742A JP 2002164586 A JP2002164586 A JP 2002164586A
Authority
JP
Japan
Prior art keywords
thickness
thin film
lower electrode
film
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000357742A
Other languages
English (en)
Other versions
JP5019247B2 (ja
Inventor
Takao Noguchi
隆男 野口
Hisatoshi Saito
久俊 斉藤
Yoshihiko Yano
義彦 矢野
Shusuke Abe
秀典 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2000357742A priority Critical patent/JP5019247B2/ja
Publication of JP2002164586A publication Critical patent/JP2002164586A/ja
Application granted granted Critical
Publication of JP5019247B2 publication Critical patent/JP5019247B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 半導体基板から強誘電体薄膜にかかる引っ張
り応力が簡単な方法によって緩和された電子デバイス用
基板を提供する。 【解決手段】 半導体基板3上に形成されたエピタキシ
ャル膜である下部電極5と、下部電極5上に形成された
エピタキシャル膜である強誘電体層6と、強誘電体層6
上に形成された上部電極7とを備える電子デバイス用基
板であって、下部電極5の膜厚が200〜1000nm
に設定されている。これにより、半導体基板3から強誘
電体薄膜6にかかる引っ張り応力が緩和され、強誘電体
薄膜6のcドメインの割合が高くなる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子デバイス用基
板及びこれを用いた薄膜バルク振動子、圧電アクチュエ
ータ、薄膜VCO、薄膜フィルタ等の薄膜圧電体素子、
並びに電子デバイス用基板の製造方法に関する。
【0002】
【従来の技術】通信機器、テレビ等に使用されるキーコ
ンポーネントである、薄膜バルク振動子や圧電アクチュ
エータ等の薄膜圧電体素子は、圧電体及び圧電体に設け
られた複数の電極によって構成され、これら電極間に電
圧を印加することによって、これを機械的エネルギーに
変換する装置である。
【0003】ここで、圧電体としては、PbTiO
PZT、BaTiO等のペロブスカイト型酸化物から
なる強誘電体材料が知られている。
【0004】これらペロブスカイト型酸化物からなる強
誘電体材料を用いて、薄膜圧電体素子に用いられる電子
デバイス用基板を形成する場合、シリコン等の半導体基
板上にペロブスカイト型酸化物を単一配向だけでなく面
内での方位もそろえた3軸配向のエピタキシャル膜とし
て形成することが望まれる(特開平9−110592号
公報参照)。
【0005】しかしながら、例えばPbTiOやPZ
Tなどの強誘電体材料をSi基板上にエピタキシャル成
長させた場合、成膜中には単結晶膜として形成される
が、成膜後に室温まで冷却する過程において、シリコン
基板との熱膨張係数の大きな差により、形成された強誘
電体薄膜に強い引っ張り応力が働く。ここで、PbTi
やPZT等のキュリー温度以上での結晶型は立方晶
である一方、キュリー温度以下での結晶型は、2つのa
軸と分極軸である1つのc軸(c>a)を有する正方晶
である。このため、冷却過程において、膜の結晶型が立
方晶から正方晶に転移する際に、a軸配向からなるaド
メインとc軸配向からなるcドメインの二つのドメイン
からなる90°ドメイン構造をもつ膜になってしまう
が、このとき、シリコン基板との熱膨張係数の差に起因
する引っ張り応力により、a軸配向からなるaドメイン
の割合が増加する。この場合、aドメインでは、分極軸
であるc軸が膜面に対して横に寝てしまうことから、膜
面に対して垂直方向の外部電界を印加しても十分な強誘
電性や圧電性が得られないという問題があった(App
l.Phys.Left.59(20),11,252
4(1991)及びJ.Appl.Phys.76(1
2),15,7833(1994)参照)。
【0006】これを解決するには、Si基板から強誘電
体薄膜にかかる引っ張り応力を低減し、c軸配向からな
るcドメインの割合が増加するように強誘電体膜を形成
することが重要となる。
【0007】
【発明が解決しようとする課題】Si等の半導体基板か
ら強誘電体薄膜にかかる引っ張り応力を低減する手法と
しては、種々の手法が検討されている。しかしながら、
これら手法の多くは、電子デバイス用基板の製造工程を
複雑化させるため、電子デバイス用基板の製造コストを
増大させ、ひいてはこれを用いた薄膜圧電体素子の製造
コストを増大させてしまうという問題があった。
【0008】このため、Si等の半導体基板から強誘電
体薄膜にかかる引っ張り応力を、簡単な手法によって低
減することができる手法が望まれていた。
【0009】したがって、本発明は、半導体基板から強
誘電体薄膜にかかる引っ張り応力が簡単な方法によって
緩和された電子デバイス用基板及びこれを用いた薄膜圧
電体素子、並びに電子デバイス用基板の製造方法を提供
することを目的とする。
【0010】
【課題を解決するための手段】本発明者らが精意研究を
重ねた結果、半導体基板上に電極及び強誘電体薄膜をこ
の順に形成する場合、電極の膜厚と強誘電体薄膜のドメ
イン比との間に、所定の関係があることが判明した。
【0011】すなわち、半導体基板上に電極及び強誘電
体薄膜をこの順に形成する場合、電極の膜厚を厚くする
につれてcドメインの割合が増加することが判明した。
さらに、電極の膜厚が所定の厚み以下である領域におい
ては、電極の膜厚を厚くするにつれてcドメインの割合
が急激に増大する一方、電極の膜厚が上記所定の厚み以
上である領域においては、電極の膜厚を厚くしてもcド
メインの割合は僅かしか増大しないことが判明した。こ
の場合、「所定の厚み」とは、約200〜300nmで
あった。また、電極の膜厚が約1000nmを超える領
域では、cドメインの割合がほとんど増大しないことも
判明した。
【0012】本発明者らは、このような知見に基づき、
半導体基板上に電極及び強誘電体薄膜をこの順に形成す
る場合、電極の膜厚を約200〜1000nmに設定す
ることにより、cドメインの割合が高い強誘電体薄膜
を、簡単且つ効率よく成膜することができ、より簡単で
より効率よく、cドメインの割合が高い強誘電体薄膜を
成膜するためには電極の膜厚を約200〜300nmに
設定すればよいという結論に至った。
【0013】また、本発明者らがさらに精意研究を重ね
た結果、半導体基板上に電極及び強誘電体薄膜をこの順
に形成する場合、電極の膜厚と強誘電体薄膜の共振特性
との間にも、所定の関係があることが判明した。
【0014】すなわち、半導体基板上に電極及び強誘電
体薄膜をこの順に形成する場合、電極の膜厚が所定の厚
み以下である領域においては、電極の膜厚を厚くするに
つれて共振周波数におけるインピーダンスと反共振周波
数におけるインピーダンスとの差が急激に増大する一
方、電極の膜厚が上記所定の厚み以上である領域におい
ては、電極の膜厚を厚くするにつれて当該インピーダン
ス差が徐々に減少することが判明した。この場合、「所
定の厚み」とは、約250〜500nmであった。
【0015】本発明者らは、このような知見に基づき、
半導体基板上に電極及び強誘電体薄膜をこの順に形成す
る場合、電極の膜厚を約250〜500nmに設定する
ことにより、共振周波数におけるインピーダンスと反共
振周波数におけるインピーダンスとの差が最も大きい強
誘電体薄膜を、簡単且つ効率よく成膜することができ、
電極の膜厚を約200〜1000nmに設定することに
より、当該インピーダンス差が十分に大きい強誘電体薄
膜を、簡単且つ効率よく成膜することができるという結
論に至った。
【0016】また、本発明者らがさらに精意研究を重ね
た結果、半導体基板上に電極及び強誘電体薄膜をこの順
に形成する場合、電極の膜厚及び強誘電体薄膜の膜厚の
比と強誘電体薄膜の共振特性との間にも、所定の関係が
あることが判明した。
【0017】すなわち、半導体基板上に電極及び強誘電
体薄膜をこの順に形成する場合、電極の膜厚dと強誘
電体薄膜の膜厚dとの比d/dが所定の値以下で
ある領域においては、当該比が大きくなるにつれて共振
周波数におけるインピーダンスと反共振周波数における
インピーダンスとの差が急激に増大する一方、当該比が
上記所定の値以上である領域においては、当該比が大き
くなるにつれて当該インピーダンス差が徐々に減少する
ことが判明した。この場合、「所定の値」とは、約0.
5〜1であった。
【0018】本発明者らは、このような知見に基づき、
半導体基板上に電極及び強誘電体薄膜をこの順に形成す
る場合、電極の膜厚dと誘電体薄膜の膜厚dとの比
/dを約0.5〜1に設定することにより、共振
周波数におけるインピーダンスと反共振周波数における
インピーダンスとの差が最も大きい強誘電体薄膜を、簡
単且つ効率よく成膜することができ、電極の膜厚d
強誘電体薄膜の膜厚d との比d/dを約0.4〜
2に設定することにより、当該インピーダンス差が十分
に大きい強誘電体薄膜を、簡単且つ効率よく成膜するこ
とができるという結論に至った。
【0019】本発明は、このような技術的知見に基づい
て創案されたものであり、本発明による電子デバイス用
基板は、半導体基板上に形成されたエピタキシャル膜で
ある下部電極と、前記下部電極上に形成されたエピタキ
シャル膜である強誘電体層と、前記強誘電体層上に形成
された上部電極とを備える電子デバイス用基板であっ
て、前記下部電極の膜厚が200〜1000nmである
ことを特徴とする。
【0020】本発明によれば、下部電極の膜厚が200
〜1000nmに設定されていることから、半導体基板
から強誘電体薄膜にかかる引っ張り応力が緩和され、強
誘電体薄膜のcドメインの割合が高くなる。さらに、本
発明によれば、共振周波数におけるインピーダンスと反
共振周波数におけるインピーダンスとの差を十分大きく
することができる。
【0021】本発明の好ましい実施態様においては、前
記下部電極の膜厚が250〜500nmであることを特
徴とする。
【0022】本発明の好ましい実施態様によれば、共振
周波数におけるインピーダンスと反共振周波数における
インピーダンスとの差を一層大きくすることができる。
【0023】本発明のさらに好ましい実施態様において
は、前記下部電極の膜厚が250〜300nmであるこ
とを特徴とする。
【0024】本発明のさらに好ましい実施態様によれ
ば、半導体基板から強誘電体薄膜にかかる引っ張り応力
を最も効率的に緩和することができるとともに、共振周
波数におけるインピーダンスと反共振周波数におけるイ
ンピーダンスとの差を大きくすることができる。
【0025】本発明のさらに好ましい実施態様において
は、前記下部電極が、Pt、Ir、Pd、Rh、および
Auの少なくとも1を含有する。
【0026】本発明のさらに好ましい実施態様において
は、前記強誘電体層が、少なくとも1層のペロブスカイ
ト型酸化物誘電体薄膜からなる。
【0027】本発明のさらに好ましい実施態様において
は、前記強誘電体層が、PbTiO からなる第1のペ
ロブスカイト型酸化物誘電体薄膜と、PZTからなる第
2のペロブスカイト型酸化物誘電体薄膜を含む。
【0028】本発明のさらに好ましい実施態様によれ
ば、よりすぐれた特性の電子デバイス用基板を得ること
ができる。
【0029】本発明のさらに好ましい実施態様において
は、前記下部電極の膜厚dと前記強誘電体層の膜厚d
との比d/dが、0.4〜2であることを特徴と
する。
【0030】本発明のさらに好ましい実施態様によれ
ば、下部電極の膜厚dと強誘電体層の膜厚dとの比
/dが、0.4〜2に設定されていることから、
共振周波数におけるインピーダンスと反共振周波数にお
けるインピーダンスとの差を十分大きくすることができ
る。
【0031】本発明のさらに好ましい実施態様において
は、前記下部電極の膜厚dと前記強誘電体層の膜厚d
との比d/dが、0.5〜1であることを特徴と
する。
【0032】本発明のさらに好ましい実施態様によれ
ば、下部電極の膜厚dと強誘電体層の膜厚dとの比
/dが、0.5〜1に設定されていることから、
共振周波数におけるインピーダンスと反共振周波数にお
けるインピーダンスとの差を一層十分大きくすることが
できる。
【0033】本発明のさらに好ましい実施態様において
は、前記基板と前記下部電極との間に形成されたエピタ
キシャル膜であるバッファ層をさらに備える。
【0034】本発明のさらに好ましい実施態様において
は、前記バッファ層が、ZrO薄膜、安定化ジルコニ
ア薄膜、希土類元素酸化物薄膜、及びジルコニウムの一
部を希土類元素もしくはアルカリ土類元素で置換したZ
rO薄膜の少なくとも一を含む。
【0035】本発明のさらに好ましい実施態様において
は、前記基板が、単結晶シリコン基板からなる。
【0036】本発明の前記目的はまた、基板上に形成さ
れたエピタキシャル膜である下部電極と、前記下部電極
上に形成されたエピタキシャル膜である強誘電体層と、
前記強誘電体層上に形成された上部電極とを備える電子
デバイス用基板であって、前記下部電極の膜厚dと前
記強誘電体層の膜厚dとの比d/dが、0.4〜
2であることを特徴とする電子デバイス用基板によって
達成される。
【0037】本発明によれば、下部電極の膜厚dと強
誘電体層の膜厚dとの比d/d が、0.4〜2に
設定されていることから、共振周波数におけるインピー
ダンスと反共振周波数におけるインピーダンスとの差を
十分大きくすることができる。
【0038】本発明の好ましい実施態様においては、前
記下部電極の膜厚dと前記強誘電体層の膜厚dとの
比d/dが、0.5〜1であることを特徴とする。
【0039】本発明の好ましい実施態様によれば、下部
電極の膜厚dと強誘電体層の膜厚dとの比d/d
が、0.5〜1に設定されていることから、共振周波
数におけるインピーダンスと反共振周波数におけるイン
ピーダンスとの差を一層十分大きくすることができる。
【0040】本発明の前記目的はまた、上記各電子デバ
イス用基板を用いた薄膜圧電体素子によって達成され
る。
【0041】本発明の前記目的はまた、基板上にバッフ
ァ層をエピタキシャル成長させる工程と、前記バッファ
層上に下部電極を200〜1000nmの厚みでエピタ
キシャル成長させる工程と、前記下部電極上に強誘電体
層をエピタキシャル成長させる工程と、前記強誘電体層
上に上部電極を形成する工程とを備える電子デバイス用
基板の製造方法によって達成される。
【0042】本発明の前記目的はまた、基板上にバッフ
ァ層をエピタキシャル成長させる工程と、前記バッファ
層上に下部電極をエピタキシャル成長させる工程と、前
記下部電極上に強誘電体層をエピタキシャル成長させる
工程と、前記強誘電体層上に上部電極を形成する工程と
を備え、前記下部電極の厚みが前記強誘電体層の厚みの
0.4〜2倍となるように形成することを特徴とする電
子デバイス用基板の製造方法によって達成される。
【0043】尚、本発明において、「aドメインに対す
るcドメインの比率(Ic/Ia)」におけるIaと
は、θ−2θX線回折における(100)ピークの強度
をいい、Icとは、θ−2θX線回折における(00
1)ピークの強度をいう。
【0044】また、本発明において、薄膜が例えば(0
01)配向であるとは、膜面とほぼ平行に(001)面
が存在していることを意味する。
【0045】また、本発明にいて「単一配向膜」とは、
基板表面と平行に目的とする結晶面が揃っている結晶化
膜のことを意味する。具体的には、X線回折(XRD)
による測定を行ったとき、目的とする面以外のものの反
射ピーク強度が目的とする面の最大ピーク強度の10%
以下、好ましくは5%以下である膜である。例えば、
(00L)単一配向膜、すなわちc面単一配向膜は、膜
の2θ−θX線回折で(00L)面以外の反射強度が、
(00L)面反射の最大ピーク強度の10%以下、好ま
しくは5%以下のものである。なお、本明細書において
(00L)は、(001)系列の面、すなわち(00
1)や(002)などの等価な面を総称する表示であ
る。
【0046】また、本発明において「エピタキシャル
膜」とは、第一に、上述した単一配向膜である必要があ
る。エピタキシャル膜の第二の条件は、膜面内をx−y
面とし、膜厚方向をz軸としたとき、結晶がx軸方向、
y軸方向およびz軸方向に共に揃って配向していること
である。このような配向は、RHEED評価でスポット
状またはストリーク状のシャープなパターンを示すこと
で確認できる。例えば、表面に凸凹が存在するバッファ
層において結晶配向に乱れがある場合、RHEED像は
シャープなスポット状とはならず、リング状に伸びる傾
向を示す。上記した二つの条件を満足すれば、エピタキ
シャル膜といえる。
【0047】また、本発明において「エピタキシャル成
長した膜」とは、エピタキシャル膜を含むが、その他に
成長時にエピタキシャル膜であって、室温でドメイン構
造膜である薄膜も含む。PZT薄膜等の正方晶ペロブス
カイト型酸化物薄膜の場合、成長温度で正方晶の(10
0)エピタキシャル膜として成長し、成長後、冷却する
間に正方晶に相転移して、(100)配向と(001)
配向とが混在する90度ドメイン構造膜も含まれる。
【0048】
【発明の実施の形態】以下、添付図面を参照しながら、
本発明の好ましい実施態様について詳細に説明する。
【0049】図1は、本発明の好ましい実施例にかかる
薄膜バルク振動子1を概略的に示す断面図である。
【0050】図1に示されるように、薄膜バルク振動子
1は、ビアホール2が形成されたSi単結晶基板3と、
Si単結晶基板3上に形成されたバッファ層4と、バッ
ファ層4上に形成された下部電極5と、下部電極5上に
形成された強誘電体層6と、強誘電体層6上に形成され
た上部電極7とからなる電子デバイス用基板を備え、下
部電極5及び上部電極7にはワイヤ8が接続されてい
る。また、Si単結晶基板3の底面は、ダイボンド剤9
によりセラミックパッケージ10の底面に接着されてお
り、セラミックパッケージ10の上部は、ふた11によ
り封止されている。
【0051】次に、電子デバイス用基板を構成する各要
素について詳細に説明する。
【0052】Si単結晶基板3 本実施態様における基板3は、単結晶シリコンである
が、Si(100)単結晶表面を有する基板が最も好ま
しい。Si(100)基板を用いることにより、薄膜バ
ルク振動子を作製する場合のビアホール2の形成が容易
になる。
【0053】バッファ層4 本実施態様におけるバッファ層4は、酸化物の単層ある
いは複数の酸化物をエピタキシャル成長することにより
形成される。バッファ層4は、Si単結晶基板3と下部
電極5との間に設けられて、下部電極5を高品質にエピ
タキシャル成長させる役割を果たすとともに、絶縁体と
しての機能し、さらにビアホール2をエッチング加工す
る際のエッチングストッパ層としても機能する。また、
バッファ層4は、Si単結晶基板3と下部電極5との間
に形成されているため、下部電極5を構成する金属とS
i単結晶基板3とが反応し、シリサイドが形成されるの
を防止するバリア層としての役割も果たしている。
【0054】バッファ層4上に形成される下部電極5及
び下部電極5上に形成される強誘電体層6を単結晶に近
いエピタキシャル膜として形成するためには、バッファ
層4として、(001)配向のZrO薄膜、安定化ジ
ルコニア薄膜、希土類元素酸化物薄膜、ジルコニウムの
一部を希土類元素もしくはアルカリ土類元素で置換した
ZrO薄膜等を含む層と、この上に形成されたBaT
iO等からなる(001)配向のペロブスカイト層か
らなる積層体を用いることが好ましい。
【0055】この場合、ペロブスカイト層を設けるの
は、(001)配向のZrO薄膜、安定化ジルコニア
薄膜、希土類元素酸化物薄膜等を含む層上に下部電極5
を直接形成すると、下部電極5を構成する金属は(11
1)配向または多結晶となり、下部電極5を(100)
単一配向膜とすることができないからである。これは、
ZrO(001)面と、下部電極5を構成する金属
(100)面の格子不整合が大きいために、当該金属は
エピタキシャル成長するよりも、すなわち(100)面
を成長面として成長するよりも、エネルギー的に安定な
(111)面を成長面として成長するからである。
【0056】さらに、バッファ層4上に形成される下部
電極5及び下部電極5上に形成される強誘電体層6を単
結晶に近いエピタキシャル膜として形成するためには、
バッファ層4として、ZrO薄膜と、この上に形成さ
れ表面にファセットを有するY等の希土類酸化物
薄膜からなる積層体を用いることも好ましい。ファセッ
トを有するバッファ層4上に下部電極5を成長させる
と、下部電極5を構成する金属は、膜面に垂直な方向に
(100)配向したエピタキシャル膜となる。
【0057】この方法では、BaTiO薄膜等の多元
組成のペロブスカイト型薄膜を形成する必要がないた
め、より容易にバッファ層4を形成することが可能とな
る。このような構造を有するバッファ層4は、下部電極
5との界面が{111}ファセット面を含むことが特徴で
ある。このバッファ層4は、立方晶(100)配向、正
方晶(001)配向または単斜晶(001)配向のエピ
タキシャル膜なのでそのファセット面は、{111}ファ
セット面である。下部電極5は、バッファ層4の{11
1}ファセット面上に{111}配向膜としてエピタキシ
ャル成長する。下部電極5を構成する金属の成長に伴っ
て、ファセット面により構成される凹部は埋められ、最
終的に、下部電極5の表面は平坦となり、かつ、この表
面はSi単結晶基板3の表面に平行となる。下部電極5
の表面は、立方晶(100)面となるが、結晶格子の歪
み等により正方晶(001)面となることもある。
【0058】なお、バッファ層4の形成過程において、
Si単結晶基板3とバッファ層4との間にSiO層が
生じる場合があるが、このSiO層は、バッファ層4
がエピタキシャル成長し始めた後にSi単結晶基板3の
表面が酸化されることにより形成されるものと見られ、
バッファ層4のエピタキシャル成長を阻害するものでは
無い。したがって、このSiO層は存在していても構
わない。
【0059】下部電極5 下部電極5は、バッファ層4上にエピタキシャル成長し
た金属薄膜を含む層である。下部電極5は、電極として
の機能のほかに、Si単結晶基板3によって強誘電体層
6に作用する引っ張り応力を吸収する機能を持つ。
【0060】下部電極5を構成する金属薄膜は、その上
に形成される強誘電体層6の成膜温度での耐熱性に優れ
たものであるとともに、応力を吸収するための可塑性に
優れた材料からなるものであることが好ましい。具体的
には、Pt、Ir、Pd、Rh、およびAuの少なくと
も1種を主成分とすることが好ましく、PtおよびAu
のいずれか1種を主成分とすることがさらに好ましい。
また、これらの金属を含む合金から構成されていても構
わない。さらに、下部電極5は、組成の異なる2種以上
の金属薄膜から構成されていても良い。
【0061】なお、下部電極5を構成する金属薄膜の比
抵抗は、好ましくは10−7〜10 Ωcm、より好ま
しくは10−7〜10−2Ωcmである。
【0062】下部電極5は、上記金属薄膜とペロブスカ
イト型導電性酸化物薄膜との積層体であってもよい。こ
の場合、その金属薄膜はペロブスカイト型導電性酸化物
薄膜の下側、すなわちバッファ層4側に形成する必要が
ある。こうすることにより金属薄膜の上側から2次元的
な圧縮応力が働くことになり、Si単結晶基板3からの
引っ張り応力をより一層効果的に緩和できる。ペロブス
カイト型導電性酸化物薄膜としては、例えば、SrRu
、CaRuO、BaRuO等の材料が好まし
い。
【0063】また、これら金属薄膜とペロブスカイト型
導電性酸化物薄膜との間には、他の組成からなる酸化物
層がさらに形成されていても良い。例えば、ペロブスカ
イト型導電性酸化物薄膜の製造過程、または形成後にそ
の下地の金属薄膜の一部が酸化されて、酸化物層が形成
されていても良い。また、ペロブスカイト型導電性酸化
物薄膜と金属薄膜の間に正方晶等からなる薄膜が形成さ
れていても良い。例えば、Ptからなる金属薄膜上にB
aTiOを形成し、その上にペロブスカイト型導電性
酸化物薄膜としてSrRuOを積層してもよい。
【0064】下部電極5を構成する金属薄膜は、通常、
膜面と平行に(100)面が配向した立方晶エピタキシ
ャル膜となっているが、応力によって結晶が変形して、
例えば正方晶(001)配向のエピタキシャル膜となる
こともある。
【0065】下部電極5を構成する金属薄膜の厚さにつ
いては、後述する。
【0066】強誘電体層6 強誘電体層6は、ペロブスカイト型酸化物誘電体薄膜か
らなり、下部電極5上にエピタキシャル成長して形成さ
れる。その材料は、強誘電性、圧電性など、要求される
機能に応じて適宜選択すればよいが、例えば、希土類元
素含有チタン酸鉛、PZT(ジルコンチタン酸鉛)、P
LZT(ジルコンチタン酸ランタン鉛)等のPb系ペロ
ブスカイト化合物や、Bi系ペロブスカイト化合物など
を用いることが好ましい。また、強誘電体層6は、上記
材料からなる層の単層により構成されていてもよく、複
数の層により構成されていてもよい。
【0067】なお、本明細書では、PbTiOなどの
ようにABOxにおけるOの比率xをすべて3と表示し
てあるが、xは3に限定されるものではない。ペロブス
カイトの材料によっては、酸素欠陥または酸素過剰で安
定したぺロブスカイト構造を組むものがあるので、AB
Oxにおいてxの値は、通常、2.7〜3.3程度であ
る。また、A/Bは1に限定されるものではない。A/
Bを変えることにより、強誘電特性や圧電特性などの電
気的特性や、表面平坦性、結晶性を変化させることがで
きる。したがって、A/Bは、必要とされる強誘電体層
6の特性に応じて決定すればよい。通常、A/Bは0.
8〜1.3程度である。尚、A/Bは、蛍光X線分析法
によって求めることができる。
【0068】なお、PZTは、PbZrO―PbTi
系の固溶体である。また、PLZTは、PZTにL
aがドープされた化合物であり、ABOの表記に従え
ば、例えば(Pb:0.89〜0.91、La:0.1
1〜0.09)(Zr:0.65、Ti:0.35)O
のように表される。
【0069】ペロブスカイト型強誘電体の中では、PZ
Tが、強誘電特性の他に圧電特性にも優れるため、好ま
しい。PZT薄膜の組成は、Ti/(Ti+Zr)原子
比として、0.60から0.90の範囲が好ましく、
0.70から0.85の範囲がさらに好ましい。0.6
0よりTiの割合の少ない組成域では強誘電特性、ある
いは共振特性が悪化する。一方、Tiの割合が多すぎる
と、絶縁性が悪化する。
【0070】希土類元素含有チタン酸鉛としては、原子
比率が (Pb+R)/Ti=0.8〜1.3、 Pb/(Pb+R)=0.5〜0.99 の範囲、特に、 (Pb+R)/Ti=0.9〜1.2、 Pb/(Pb+R)=0.7〜0.97 の範囲にある組成のものを用いることが好ましい。この
組成の希土類元素含有チタン酸鉛としては、特開平10
−17394号公報に開示されているように、Y、L
a、Ce、Pr、Nd、Sm、Eu、Gd、Tb、D
y、Ho、Er、Tm、Yb及びLuの少なくとも1
種、特に、Ce、Pr、Nd、Gd、Tb、Dy、Ho
及びErの少なくとも1種を含有する希土類酸化物から
実質的に構成されていることが好ましい。
【0071】また、強誘電体層6を構成するペロブスカ
イト型酸化物誘電体薄膜の材料としては、SBN(ニオ
ブ酸ストロンチウムバリウム)やPBN(ニオブ酸鉛バ
リウム)等のタングステンブロンズ型酸化物を用いるこ
とも好ましい。タングステンブロンズ型酸化物として
は、強誘電体材料集のLandoit-Borenstein Vol.16記載
のタングステンブロンズ型酸化物を用いることが好まし
い。具体的には、(Ba,Sr)Nb、(Ba,
Pb)Nb、PbNb、PbTa
BaTa、PbNb11、SrNb
BaNb等やこれらの固溶体が好ましく、特に、
SBN[(Ba,Sr)Nb]やPBN[(B
a,Pb)Nb]が好ましい。
【0072】強誘電体層6を構成するぺロブスカイト型
酸化物誘電体薄膜とSi単結晶基板3との好ましい結晶
軸方位関係は、以下の通りである。なお、Siは立方晶
である。強誘電体層6が(001)単一配向である場
合、強誘電体[100]//Si[010]である。すなわ
ち、強誘電体層6とSi単結晶基板3とは面内に存在す
る軸同士も平行であることが好ましい。
【0073】強誘電体層6は、単層のぺロブスカイト型
酸化物誘電体薄膜であることに限定されず、多層のぺロ
ブスカイト型酸化物誘電体薄膜によって構成されていて
も構わない。強誘電体層6を多層のぺロブスカイト型酸
化物誘電体薄膜によって構成する場合、まず、下部電極
5に接してBaTiO3、PbTiO3、希土類元素含
有チタン酸鉛等のぺロブスカイト型酸化物誘電体薄膜を
エピタキシャル成長させて下地を形成し、次いで、この
下地上に上述したPZT等のぺロブスカイト型酸化物誘
電体薄膜をエピタキシャル成長させればよい。このよう
に、PbTiO 等からなる下地の上にPZTを形成し
た構造とすることにより、よりすぐれた特性の電子デバ
イスを得ることができる。また、下地としては、組成が
膜厚方向に変化した組成変調膜であってもよい。
【0074】強誘電体層6の厚さについては、後述す
る。
【0075】上部電極7 上部電極7は、強誘電体層6上に形成される。上部電極
7は、必ずしもエピタキシャル成長した膜である必要は
ない。但し、上部電極7がエピタキシャル成長した膜で
はない場合、上部電極7と強誘電体層6との界面に生じ
る欠陥等に起因した界面準位が発生するなどの理由によ
り、強誘電特性を悪化させる場合があるため、上部電極
7もエピタキシャル成長した膜であることが好ましい。
【0076】上部電極7を構成する金属は、強誘電体層
6との間で拡散が起こりにくく、且つ、耐マイグレーシ
ョン性に優れる金属を用いることが好ましい。具体的に
はAu、Al、Pt等の金属やこれらの金属とCu等と
の合金、あるいはこれらの金属とTi等の金属を積層し
た多層膜を用いることが好ましい。
【0077】上部電極7の膜厚は、50nm〜1μm程
度が好ましい。薄すぎると断線等の不良が起こりやすく
なり、厚すぎると上部電極7の加工性が悪化する。ま
た、薄膜バルク振動子に用いる場合、下部電極5と同
様、上部電極7の厚さによっても共振周波数が変化する
ため、目的とする共振周波数に応じて上部電極7層の膜
厚を変化させても良い。
【0078】下部電極5の厚み 図2は、下部電極5を構成する金属薄膜の膜厚と強誘電
体層6のドメイン比との関係を示すグラフである。
【0079】測定条件としては、バッファ層4として7
nmのエピタキシャルZrO膜及び40nmのエピタ
キシャルY膜からなる積層体を用い、下部電極5
としてエピタキシャルPtを用い、強誘電体層6として
30nmのエピタキシャルPbTiO膜及び470n
mのエピタキシャルPZT膜からなる積層体を用い、上
部電極7としてAlを用いた。PZTのZrとTiの比
率は、原子比で0.25:0.75である。
【0080】図2に示されるように、下部電極5を構成
するPt薄膜の膜厚が約200〜300nm以下である
領域においては、Pt薄膜の膜厚を厚くするにつれてP
ZT膜のaドメインに対するcドメインの比率(Ic/
Ia)が急激に増大する一方、Pt薄膜の膜厚が約20
0〜300nm以上である領域においては、電極の膜厚
を厚くしてもPZT膜のaドメインに対するcドメイン
の比率(Ic/Ia)は僅かしか増大せず、Pt薄膜の
膜厚が約1000nmを超える領域では、cドメインの
比率(Ic/Ia)はほとんど増大しない。
【0081】したがって、PZT膜のcドメインの比率
(Ic/Ia)を効果的に増大させるには、Pt薄膜の
膜厚を約200〜1000nmに設定することが好まし
く、より効果的には、約200〜300nmに設定する
ことが好ましいことが分かる。
【0082】図3は、下部電極5を構成する金属薄膜の
膜厚と強誘電体層6の共振特性との関係を示すグラフで
ある。測定条件は上述のとおりである。
【0083】図3において、縦軸は、共振周波数におけ
るインピーダンスと反共振周波数におけるインピーダン
スとの差(インピーダンス差)を示している。
【0084】図3に示されるように、下部電極5を構成
するPt薄膜の膜厚が約250〜500nm以下である
領域においては、Pt薄膜の膜厚を厚くするにつれてイ
ンピーダンス差が急激に増大する一方、Pt薄膜の膜厚
が約250〜500nm以上である領域においては、P
t薄膜の膜厚を厚くするにつれて当該インピーダンス差
が徐々に減少している。
【0085】したがって、最も高いインピーダンス差を
得るには、Pt薄膜の膜厚を約250〜500nmに設
定することが好ましく、所定値以上のインピーダンス
差、例えば、30dB以上のインピーダンス差を得るに
は、図3に示されるようにPt薄膜の膜厚を約200〜
1000nmに設定することが好ましいことが分かる。
【0086】図2に示されるように、Pt薄膜の膜厚が
増加するとともにPZT膜のcドメインの比率が増加す
るにも関わらず、図3に示されるように、Pt薄膜の膜
厚が所定の膜厚以上となるとインピーダンス差が減少す
るのは、以下の理由によるものと考えられる。
【0087】すなわち、強誘電体層6は、下部電極5に
密着した状態で共振しようとするが、その際に下部電極
5に強誘電体膜6からの振動が伝わり、下部電極5は強
誘電体膜6に引きずられるような状態で振動したり、強
誘電体膜6の共振を吸収したりして強誘電体膜6の負荷
となる。この負荷は、下部電極5の厚さが増すにしたが
って増大する。この場合、下部電極5の厚みが約250
nm〜500nm程度までであれば、下部電極5の厚み
を増すことによる強誘電体膜6のcドメイン増加効果
が、下部電極5の厚みを増すことによる共振負荷の増加
効果を上回り、結果として、薄膜バルク振動子1全体と
しての共振特性が向上しているものと考えられる。一
方、下部電極5の厚みが約500nmを超え、特に約1
000nmを超えると、下部電極5の厚みを増すことに
よる強誘電体膜6のcドメイン増加効果がほとんど向上
しないため、結果として、薄膜バルク振動子1全体とし
ての共振特性が低下しているものと考えられる。
【0088】かかる理由から、下部電極5を構成するP
t薄膜の膜厚が約250〜500nm以上である領域に
おいては、Pt薄膜の膜厚を厚くするにつれて当該イン
ピーダンス差が徐々に減少しているものと考えられる。
【0089】以上を考慮すれば、下部電極5を構成する
Pt薄膜の膜厚としては、約200〜1000nm程度
に設定するのが好ましく、約250〜500nm程度に
設定するのがさらに好ましく、約250〜300nm程
度に設定するのが特に好ましいと言える。
【0090】下部電極5の厚みと強誘電体層6の厚みとの関係 図4は、下部電極5を構成する金属薄膜の膜厚及び強誘
電体層6の膜厚の比と共振特性との関係を示すグラフで
ある。測定条件は上述のとおりである。
【0091】図4においても、縦軸は、共振周波数にお
けるインピーダンスと反共振周波数におけるインピーダ
ンスとの差(インピーダンス差)を示している。
【0092】図4に示されるように、下部電極5を構成
するPt薄膜の膜厚dと強誘電体層6の膜厚dとの
比d/dが約0.5〜1以下である領域において
は、当該比が大きくなるにつれてインピーダンス差が急
激に増大する一方、当該比が約0.5〜1以上である領
域においては、当該比が大きくなるにつれて当該インピ
ーダンス差が徐々に減少している。
【0093】したがって、最も高いインピーダンス差を
得るには、Pt薄膜の膜厚dと強誘電体層6の膜厚d
との比d/dを約0.5〜1に設定することが好
ましく、所定値以上のインピーダンス差、例えば、30
dB以上のインピーダンス差を得るには、図4に示され
るようにPt薄膜の膜厚dと強誘電体層6の膜厚d
との比d/dを約0.4〜2に設定することが好ま
しいことが分かる。
【0094】尚、下部電極5を構成するPt薄膜の膜厚
と強誘電体層6の膜厚dとの比d/dが上記
値以上となるとインピーダンス差が徐々に減少するの
は、上述のとおり、下部電極5による負荷の増大が原因
であると考えられる。
【0095】以上を考慮すれば、強誘電体膜6の膜厚と
しては、下部電極5の膜厚として好ましい範囲は上述の
とおりであるから、下部電極5の膜厚と強誘電体膜6の
膜厚とが約0.4〜2となるように設定することが好ま
しく、約0.5〜1となるように設定することがさらに
好ましいと言える。
【0096】また、上記構造を有する薄膜バルク振動子
1は、下部電極5を厚くすると共振周波数が上がるた
め、目的とする共振周波数に応じて下部電極5の厚さを
変えても良い。
【0097】結晶性 バッファ層4、下部電極5、および強誘電体層6の結晶
性は、XRD(X線回折)における反射ピークのロッキ
ングカーブの半値幅や、RHEED像のパターンで評価
することができる。なお、RHEEDとは、反射高速電
子線回折(Reflection High Ener
gy Election Diffraction)で
ある。
【0098】具体的には、X線回折において、(10
0)面または(001)面の反射のブロッキングカーブ
の半値幅がいずれも1.50°以下となる程度の結晶性
を有していることが好ましい。なお、ロッキングカーブ
の半値幅の下限値は特になく、小さいほど好ましいい
が、現在のところ、前記下限値は一般に0.7°程度、
特に0.4°程度である。また、RHEEDにおいて
は、像がスポット状である場合、表面に凹凸が存在して
いることになり、ストリ―ク状である場合、表面が平坦
であることになる。そして、いずれの場合でも、RHE
ED像がシャープであれば、結晶性に優れていることに
なる。
【0099】上述のとおり、本実施態様においては、バ
ッファ層4、下部電極5、および強誘電体層6は、いず
れもエピタキシャル成長した膜である。これら薄膜層
は、それぞれの面内に存在する軸同士も平行であること
が好ましい。
【0100】製造方法 本実施態様にかかる薄膜バルク振動子1を構成する電子
デバイス用基板の製造方法は特に限定されず、Si単結
晶基板3上に各層をエピタキシャル成長させることので
きる方法から適宜選択すればよいが、蒸着法、MBE
法、RFマグネトロンスパッタ法などを用いることが好
ましい。また、特開平9−110592号公報や、特開
平10−287494号公報に記載されている蒸着法を
用いることが特に好ましい。この方法は、従来の真空蒸
着法、スパッタリング法、レーザーアブレージョン法な
どとの比較において特に明確なように、不純物の介在の
余地のない、しかも制御しやすい操作条件下で実施しう
るため、再現性よく完全性が高い目的物を大面積で得る
のに好適である。
【0101】
【実施例】次に、本発明の具体的な実施例について説明
する。
【0102】Si(100)単結晶基板上に、バッファ
層としてZrO薄膜およびY 薄膜がこの順で形
成されており、下部電極層としてPt薄膜が形成されて
おり、強誘電体層として、ぺロブスカイト型酸化物誘電
体層であるPbTiO薄膜およびPZT薄膜がこの順
で形成されている電子デバイス用基板を以下の手順で形
成した。
【0103】まず表面が(100)面となるように切断
して両面を鏡面研磨したSi単結晶ウエハ(直径2イン
チ、厚さ250μmの円板状)を用意した。このウエハ
の両面に熱酸化により酸化シリコンを1500nmの厚
さで形成した。熱酸化膜が形成されたシリコン基板の表
面のうち一方の酸化膜をバッファドフッ酸溶液でエッチ
ングして、シリコン表面を露出させ、その面をおもて面
とした。
【0104】次に、図5に示す蒸着装置12を用い、真
空槽13内に設置された回転手段14及び加熱手段15
を備えた基板ホルダ16に上記Si単結晶ウエハ17を
おもて面が薄膜作製面となるように固定し、真空槽13
を約1.3×10−4Paまで油拡散ポンプPにより排
気した後、Si単結晶ウエハ17の上記おもて面をSi
酸化物により保護するため、Si単結晶ウエハ17を1
0rpmで回転させ、酸素ガス供給源19より供給され
る酸素をSi単結晶ウエハ17付近にノズル20から2
5cc/分の割合で導入しつつ、600℃に加熱した。
これによりSi単結晶ウエハ17の表面が熱酸化され、
その表面に厚さ約1nmのSi酸化物膜が形成された。
以下、Si単結晶ウエハ17及びその表面に形成されて
いる各種の薄膜をまとめて「基板」と呼ぶことがある。
【0105】次いで、基板を900℃に加熱し、回転さ
せた。回転数は10rpmとした。このとき、酸素ガス
供給源19より供給される酸素ガスをノズル20から2
5cc/分の割合で導入すると共に、金属Zrを蒸発源
21から蒸発させてSi単結晶ウエハ17のおもて面に
供給し、前工程で形成されたSi酸化物の還元とZrO
薄膜の形成とを行なった。なお、金属Zrの供給量
は、ZrOの膜厚に換算して7nmとした。この薄膜
は、X線回折においてZrOの(002)ピークが明
瞭に観察され、(001)単一配向で高結晶性のZrO
薄膜であることが確認された。また、このZrO
膜は、RHEEDにおいて完全なストリークパターンを
示し、表面が分子レベルで平坦であって、かつ高結晶性
のエピタキシャル膜であることが確認された。
【0106】次に、このZrO薄膜が形成されたSi
単結晶ウエハ15を900℃に加熱し、基板回転数10
rpm、酸素ガス導入量15cc/分の条件で、金属Y
を蒸発源22から蒸発させることによりZrO薄膜の
表面に金属Yを供給し、Y薄膜を形成した。金属
Yの供給量は、Yに換算して40nmとした。こ
のY薄膜のRHEED像はシャープなスポット状
であった。このことから、このY薄膜は、結晶性
が良好なエピタキシャル膜であり、かつ、表面に凸凹が
存在することがわかる。このY薄膜の断面を、透
過型電子顕微鏡により観察したところ、高さ10nmの
ファセット面が存在し、ファセット面の比率は95%以
上であった。
【0107】次に、金属Ptを蒸発源23から蒸発させ
ることにより、Y薄膜上に、下部電極として厚さ
250nmのPt薄膜を形成した。基板温度は700
℃、基板回転数は10rpmとした。このPt薄膜のR
HEED像は、シャープなストリーク状であった。この
ことから、このPt薄膜は、結晶性が良好なエピタキシ
ャル膜であり、かつ、表面が分子レベルで平坦であるこ
とがわかる。
【0108】Pt薄膜が形成された基板を、エッチング
によりPt薄膜を部分的に除去してパターンニングし
た。これにより、基板表面はPtが露出している部分
と、バッファ層であるYが露出している部分が形
成された。
【0109】こうしてPt薄膜をパターンニングした基
板上に、厚さ30nmのPbTiO 膜を形成した。具
体的には、基板を600℃に加熱し、20rpmで回転
させた。そして、ECR酸素源26より供給されるラジ
カル酸素ガスをSi単結晶ウエハ17付近にノズル27
から10cc/分の割合で導入し、基板上にPbO、T
iOx(x=1.67)をそれぞれの蒸発源24、25
から供給することによりPbTiO膜を形成した。蒸
発源からの供給量はPbO:TiOモル比が2:1に
なるように制御しながら行なった。PbOはTiO
比べ成膜中に再蒸発しやすいため、蒸発源からの供給量
を上記のような比でPbO過剰にすることで、形成した
PbTiO中のPb量不足を抑えることができ、格子
欠陥の極めて少ない膜が形成できる。形成されたPbT
iO膜は、RHEEDパターンがシャープなストリー
クを示し、表面が平坦で、結晶性が良好なエピタキシャ
ル成長した膜となっていた。蛍光X線分析法により、作
製したPbTiO膜のPb/Ti比を調べたところ、
原子比でPb/Ti比は1.00であった。また、基板
表面のうち、Pt薄膜上にはPbTiOはcube
on cubeでエピタキシャル成長し、Y上に
は、PbTiOは45°面内回転をしてエピタキシャ
ル成長をしていることが、RHEED、および透過電子
顕微鏡により確認された。
【0110】次に、PbTiO薄膜上に、厚さ470
nmのPZT膜を形成した。基板温度を600℃、基板
回転を20rpmとして、ECR酸素源からラジカル酸
素ガスを10cc/分の割合で導入した。基板上にPb
O、TiOx(x=1.67)およびZrをそれぞれの
蒸発源24、25から供給することによりPZT膜を形
成した。蒸発源からの供給量はPbO:ZrO:Ti
のモル比が2:0.25:0.75になるように制
御しながら行った。
【0111】このPZT膜の組成(原子比)を蛍光X線
分光法により調べたところ、 Pb/(Ti+Zr)=1.00 Zr/Ti=0.330 であった。
【0112】形成されたPZT膜のRHEED像は、シ
ャープなストリーク状のパターンを示し、表面が平坦で
結晶性の良好なエピタキシャル膜であることが確認され
た。ここで、Ptをパターンニング加工した基板上に形
成されたPZTは、PbTiO薄膜に対してエピタキ
シャルに成長しており、Pt薄膜上にはPZTはPbT
iOと同様にcube on cubeでエピタキシ
ャル成長しており、Y 3上には、PZTも45°面
内回転してエピタキシャル成長していた。
【0113】次に、PZTおよびPbTiOをエッチ
ングによりパターンニング加工した後、上部電極層とし
てAlをスパッタ形成し、PbTiOおよびPZT膜
が上部電極であるAlと下部電極であるPtで挟まれた
キャパシタ構造の部分の面積が30μm×30μm角と
なるように上部電極をパターンニング加工した。続い
て、Si単結晶ウエハ17を裏面からエッチングするこ
とによりビアホールを形成し、最後に、ダイシング装置
でチップに分割し、電子デバイス用基板を作製した。
【0114】こうして作製した基板に対してX線回折を
測定した結果を図6に示す。ZrO 、Y3、P
t、PbTiO、PZTそれぞれの(100)または
(001)と等価なピークのみが観測され、これらの層
は高結晶性エピタキシャル成長した膜であることが確認
された。一方、上部電極として形成したAlのピークは
確認できず、上部電極のみは配向していない膜となって
いた。
【0115】こうして作製した電子デバイス用基板を用
いて、図1に示した構造の薄膜バルク振動子(FBAR
素子)を作製した。すなわち、電子デバイス用基板を、
ダイボンド剤を用いてパッケージに搭載した後、ワイヤ
ー配線、封止して素子を完成させた。
【0116】このFBAR素子を測定した。なお、測定
は、PZT膜に直流電圧を印加しない状態で行った。共
振周波数、反共振周波数は、それぞれ1.76GHz、
1.92GHzであった。共振・反共振周波数でのイン
ピーダンス差は31.7dBと、優れた特性が得られ
た。これらの特性は、PZT膜に直流電流を印加して
も、ほとんど変わらなかった。
【0117】本発明は、以上の実施態様及び実施例に限
定されることなく、特許請求の範囲に記載された発明の
範囲内で種々の変更が可能であり、それらも本発明の範
囲内に包含されるものであることはいうまでもない。
【0118】例えば、上記実施態様及び実施例において
は、上記構造を有する電子デバイス用基板を用いて薄膜
バルク振動子を作製しているが、本発明による電子デバ
イス用基板は、薄膜バルク振動子のみならず、薄膜VC
O、薄膜フィルタ、液体噴射装置等、種々の薄膜圧電体
素子に適用することができる。
【0119】また、上記実施態様及び実施例において
は、下部電極5上に直接強誘電体層6を形成している
が、これらの間に、エピタキシャル成長させた導電性の
酸化物薄膜を介在させてもよい。下部電極5と強誘電体
層6との間に、エピタキシャル成長させた導電性の酸化
物薄膜を介在させれば、製造工程がやや複雑化するもの
の、Si単結晶基板3からの引っ張り応力が一層緩和さ
れるため、強誘電体層6の特性を一層向上させることが
可能となる。
【0120】当該酸化物薄膜の材料としては、例えば、
CaF構造、希土類c型構造、パイロクリア構造、N
aCl構造、ペロブスカイト型構造を有するものが好ま
しいが、強誘電体層6の材料として上記実施態様のよう
にペロブスカイト型構造を有する材料を用いた場合に
は、結晶整合性を考慮すれば、当該酸化物薄膜の材料も
ペロブスカイト型構造を有するもの、すなわち、導電性
ペロブスカイト型酸化物薄膜を用いることが好ましい。
導電性ペロブスカイト型酸化物薄膜としては、SrTi
、希土類元素含有チタン酸鉛、SrRuO等が挙
げられる。
【0121】当該酸化物薄膜の比抵抗は、10Ω以下
であることが好ましく、10−2Ω以下であることが特
に好ましい。
【0122】当該酸化物薄膜の厚さは、約30〜500
nmであることが好ましく、50〜200nmであるこ
とが特に好ましい。
【0123】
【発明の効果】以上説明したように、本発明によれば、
半導体基板から強誘電体薄膜にかかる引っ張り応力を簡
単な方法によって緩和することが可能となる。また、半
導体基板から強誘電体薄膜にかかる引っ張り応力が簡単
な方法によって緩和されていることから、製造コストを
実質的に増大させることなく、良好な特性を有する電子
デバイス用基板及びこれを用いた薄膜圧電体素子を提供
することが可能となる。
【図面の簡単な説明】
【図1】本発明の好ましい実施例にかかる薄膜バルク振
動子1を概略的に示す断面図である。
【図2】下部電極5を構成する金属薄膜の膜厚と強誘電
体層6のドメイン比との関係を示すグラフである。
【図3】下部電極5を構成する金属薄膜の膜厚と強誘電
体層6の共振特性との関係を示すグラフである。
【図4】下部電極5を構成する金属薄膜の膜厚及び強誘
電体層6の膜厚の比と共振特性との関係を示すグラフで
ある。
【図5】基板上に各層を形成するための蒸着装置12の
構造を概略的に示す図である。
【図6】実施例による方法で作製された電子デバイス用
基板の状態を、X線回折により測定した結果を示すグラ
フである。
【符号の説明】
1 薄膜バルク振動子 2 ビアホール 3 Si単結晶基板 4 バッファ層 5 下部電極 6 強誘電体層 7 上部電極 8 ワイヤ 9 ダイボンド剤 10 セラミックパッケージ 11 ふた 12 蒸着装置 13 真空槽 14 回転手段 15 加熱手段 16 基板ホルダ 17 Si単結晶ウエハ 19 酸素ガス供給源 20 ノズル 21〜25 蒸発源 26 ECR酸素源 27 ノズル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 矢野 義彦 東京都中央区日本橋一丁目13番1号 ティ ーディーケイ株式会社内 (72)発明者 阿部 秀典 東京都中央区日本橋一丁目13番1号 ティ ーディーケイ株式会社内

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に形成されたエピタキシャ
    ル膜である下部電極と、前記下部電極上に形成されたエ
    ピタキシャル膜である強誘電体層と、前記強誘電体層上
    に形成された上部電極とを備える電子デバイス用基板で
    あって、前記下部電極の膜厚が200〜1000nmで
    あることを特徴とする電子デバイス用基板。
  2. 【請求項2】 前記下部電極の膜厚が250〜500n
    mであることを特徴とする請求項1に記載の電子デバイ
    ス用基板。
  3. 【請求項3】 前記下部電極の膜厚が250〜300n
    mであることを特徴とする請求項2に記載の電子デバイ
    ス用基板。
  4. 【請求項4】 前記下部電極が、Pt、Ir、Pd、R
    h、およびAuの少なくとも1を含有することを特徴と
    する請求項1乃至3のいずれか1項に記載の電子デバイ
    ス用基板。
  5. 【請求項5】 前記強誘電体層が、少なくとも1層のペ
    ロブスカイト型酸化物誘電体薄膜からなることを特徴と
    する請求項1乃至4のいずれか1項に記載の電子デバイ
    ス用基板。
  6. 【請求項6】 前記強誘電体層が、PbTiOからな
    る第1のペロブスカイト型酸化物誘電体薄膜と、PZT
    からなる第2のペロブスカイト型酸化物誘電体薄膜を含
    むことを特徴とする請求項5に記載の電子デバイス用基
    板。
  7. 【請求項7】 前記下部電極の膜厚dと前記強誘電体
    層の膜厚dとの比d/dが、0.4〜2であるこ
    とを特徴とする請求項1乃至6のいずれか1項に記載の
    電子デバイス用基板。
  8. 【請求項8】 前記下部電極の膜厚dと前記強誘電体
    層の膜厚dとの比d/dが、0.5〜1であるこ
    とを特徴とする請求項7に記載の電子デバイス用基板。
  9. 【請求項9】 前記半導体基板と前記下部電極との間に
    形成されたエピタキシャル膜であるバッファ層をさらに
    備えることを特徴とする請求項1乃至8のいずれか1項
    に記載の電子デバイス用基板。
  10. 【請求項10】 前記バッファ層が、ZrO薄膜、安
    定化ジルコニア薄膜、希土類元素酸化物薄膜、及びジル
    コニウムの一部を希土類元素もしくはアルカリ土類元素
    で置換したZrO薄膜の少なくとも一を含むことを特
    徴とする請求項1乃至9のいずれか1項に記載の電子デ
    バイス用基板。
  11. 【請求項11】 前記半導体基板が、単結晶シリコン基
    板からなることを特徴とする請求項1乃至10のいずれ
    か1項に記載の電子デバイス用基板。
  12. 【請求項12】 半導体基板上に形成されたエピタキシ
    ャル膜である下部電極と、前記下部電極上に形成された
    エピタキシャル膜である強誘電体層と、前記強誘電体層
    上に形成された上部電極とを備える電子デバイス用基板
    であって、前記下部電極の膜厚dと前記強誘電体層の
    膜厚dとの比d/dが、0.4〜2であることを
    特徴とする電子デバイス用基板。
  13. 【請求項13】 前記下部電極の膜厚dと前記強誘電
    体層の膜厚dとの比d/dが、0.5〜1である
    ことを特徴とする請求項12に記載の電子デバイス用基
    板。
  14. 【請求項14】 請求項1乃至13のいずれか1項に記
    載の電子デバイス用基板を用いた薄膜圧電体素子。
  15. 【請求項15】 半導体基板上にバッファ層をエピタキ
    シャル成長させる工程と、前記バッファ層上に下部電極
    を200〜1000nmの厚みでエピタキシャル成長さ
    せる工程と、前記下部電極上に強誘電体層をエピタキシ
    ャル成長させる工程と、前記強誘電体層上に上部電極を
    形成する工程とを備える電子デバイス用基板の製造方
    法。
  16. 【請求項16】 半導体基板上にバッファ層をエピタキ
    シャル成長させる工程と、前記バッファ層上に下部電極
    をエピタキシャル成長させる工程と、前記下部電極上に
    強誘電体層をエピタキシャル成長させる工程と、前記強
    誘電体層上に上部電極を形成する工程とを備え、前記下
    部電極の厚みが前記強誘電体層の厚みの0.4〜2倍と
    なるように形成することを特徴とする電子デバイス用基
    板の製造方法。
JP2000357742A 2000-11-24 2000-11-24 電子デバイス用基板 Expired - Lifetime JP5019247B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000357742A JP5019247B2 (ja) 2000-11-24 2000-11-24 電子デバイス用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000357742A JP5019247B2 (ja) 2000-11-24 2000-11-24 電子デバイス用基板

Publications (2)

Publication Number Publication Date
JP2002164586A true JP2002164586A (ja) 2002-06-07
JP5019247B2 JP5019247B2 (ja) 2012-09-05

Family

ID=18829755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000357742A Expired - Lifetime JP5019247B2 (ja) 2000-11-24 2000-11-24 電子デバイス用基板

Country Status (1)

Country Link
JP (1) JP5019247B2 (ja)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004014933A (ja) * 2002-06-10 2004-01-15 Matsushita Electric Ind Co Ltd 圧電素子およびその製造方法
JP2004045411A (ja) * 2002-07-02 2004-02-12 Agilent Technol Inc 半導体コンデンサ内の強誘電性材料と貴金属電極との試験方法
JP2004063750A (ja) * 2002-07-29 2004-02-26 Murata Mfg Co Ltd 配向性強誘電体薄膜素子
JP2004158717A (ja) * 2002-11-07 2004-06-03 Fujitsu Ltd 薄膜積層体、その薄膜積層体を用いた電子装置及びアクチュエータ、並びにアクチュエータの製造方法
JP2005175099A (ja) * 2003-12-10 2005-06-30 Canon Inc 誘電体薄膜素子、圧電アクチュエータおよび液体吐出ヘッドならびにその製造方法
JP2005286037A (ja) * 2004-03-29 2005-10-13 Tdk Corp 薄膜圧電体素子及びその製造方法
JP2005333088A (ja) * 2004-05-21 2005-12-02 Sony Corp 圧電素子、圧電装置および角速度センサ
JP2006278908A (ja) * 2005-03-30 2006-10-12 Tokyo Electron Ltd 成膜方法および記録媒体
JP2007006001A (ja) * 2005-06-22 2007-01-11 Matsushita Electric Ind Co Ltd 共振器およびこれを用いたフィルタ回路の製造方法
US7636994B2 (en) 2004-09-06 2009-12-29 Tdk Corporation Method of making a piezoelectric device
US8004159B2 (en) 2004-12-03 2011-08-23 Fujifilm Corporation Piezoelctric actuator, method of manufacturing same, and liquid ejection head
JP2013004707A (ja) * 2011-06-16 2013-01-07 Hitachi Cable Ltd 圧電膜素子及び圧電膜デバイス
US8397358B2 (en) 2009-03-26 2013-03-19 Seiko Epson Corporation Method of manufacturing a liquid ejecting head
US8449083B2 (en) 2008-08-12 2013-05-28 Fujifilm Corporation Multilayer body, piezoelectric element, and liquid ejecting device
US8474139B2 (en) 2009-03-26 2013-07-02 Seiko Epson Corporation Method of manufacturing a liquid ejecting head
JP2013149922A (ja) * 2012-01-23 2013-08-01 Hitachi Cable Ltd 圧電体素子及び圧電体デバイス
JP2014199910A (ja) * 2013-03-14 2014-10-23 株式会社リコー 圧電体薄膜素子及びインクジェット記録ヘッド、並びにインクジェット式画像形成装置
JP2015154013A (ja) * 2014-02-18 2015-08-24 株式会社ユーテック 電極、強誘電体セラミックス及びその製造方法
JP2019501570A (ja) * 2015-11-13 2019-01-17 アイキューイー ピーエルシーIQE plc 希土類酸化物およびエピタキシャル窒化アルミニウムを用いて加工されるrfフィルタのための層構造
WO2019093471A1 (ja) * 2017-11-13 2019-05-16 アドバンストマテリアルテクノロジーズ株式会社 膜構造体及びその製造方法
JP2021166302A (ja) * 2016-11-15 2021-10-14 アドバンストマテリアルテクノロジーズ株式会社 成膜装置及び膜構造体
JP2021193738A (ja) * 2016-11-15 2021-12-23 アドバンストマテリアルテクノロジーズ株式会社 膜構造体及び成膜装置
US11495670B2 (en) 2016-09-22 2022-11-08 Iqe Plc Integrated epitaxial metal electrodes

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11680337B2 (en) 2020-04-03 2023-06-20 Psiquantum, Corp. Fabrication of films having controlled stoichiometry using molecular beam epitaxy

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08292101A (ja) * 1995-04-24 1996-11-05 Matsushita Electric Ind Co Ltd 焦電型赤外線センサエレメントおよびその製造方法
JPH09110592A (ja) * 1995-08-04 1997-04-28 Tdk Corp 積層薄膜、電子デバイス用基板、電子デバイスおよび積層薄膜の製造方法
JPH10287493A (ja) * 1997-04-07 1998-10-27 Tdk Corp 積層薄膜およびその製造方法
JP2000169297A (ja) * 1998-09-29 2000-06-20 Sharp Corp 酸化物強誘電体薄膜の製造方法、酸化物強誘電体薄膜及び酸化物強誘電体薄膜素子
JP2000332569A (ja) * 1999-05-20 2000-11-30 Tdk Corp 薄膜圧電素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08292101A (ja) * 1995-04-24 1996-11-05 Matsushita Electric Ind Co Ltd 焦電型赤外線センサエレメントおよびその製造方法
JPH09110592A (ja) * 1995-08-04 1997-04-28 Tdk Corp 積層薄膜、電子デバイス用基板、電子デバイスおよび積層薄膜の製造方法
JPH10287493A (ja) * 1997-04-07 1998-10-27 Tdk Corp 積層薄膜およびその製造方法
JP2000169297A (ja) * 1998-09-29 2000-06-20 Sharp Corp 酸化物強誘電体薄膜の製造方法、酸化物強誘電体薄膜及び酸化物強誘電体薄膜素子
JP2000332569A (ja) * 1999-05-20 2000-11-30 Tdk Corp 薄膜圧電素子

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004014933A (ja) * 2002-06-10 2004-01-15 Matsushita Electric Ind Co Ltd 圧電素子およびその製造方法
JP2004045411A (ja) * 2002-07-02 2004-02-12 Agilent Technol Inc 半導体コンデンサ内の強誘電性材料と貴金属電極との試験方法
JP4607435B2 (ja) * 2002-07-02 2011-01-05 アバゴ・テクノロジーズ・ジェネラル・アイピー(シンガポール)プライベート・リミテッド 半導体コンデンサ内の強誘電性材料と貴金属電極との試験方法
JP2004063750A (ja) * 2002-07-29 2004-02-26 Murata Mfg Co Ltd 配向性強誘電体薄膜素子
JP2004158717A (ja) * 2002-11-07 2004-06-03 Fujitsu Ltd 薄膜積層体、その薄膜積層体を用いた電子装置及びアクチュエータ、並びにアクチュエータの製造方法
JP2005175099A (ja) * 2003-12-10 2005-06-30 Canon Inc 誘電体薄膜素子、圧電アクチュエータおよび液体吐出ヘッドならびにその製造方法
US7247975B2 (en) 2004-03-29 2007-07-24 Tdk Corporation Thin-film piezoelectric element and method of making same
JP2005286037A (ja) * 2004-03-29 2005-10-13 Tdk Corp 薄膜圧電体素子及びその製造方法
JP2005333088A (ja) * 2004-05-21 2005-12-02 Sony Corp 圧電素子、圧電装置および角速度センサ
US7636994B2 (en) 2004-09-06 2009-12-29 Tdk Corporation Method of making a piezoelectric device
US8183749B2 (en) 2004-09-06 2012-05-22 Tdk Corporation Electronic device and method of making same
US8004159B2 (en) 2004-12-03 2011-08-23 Fujifilm Corporation Piezoelctric actuator, method of manufacturing same, and liquid ejection head
JP2006278908A (ja) * 2005-03-30 2006-10-12 Tokyo Electron Ltd 成膜方法および記録媒体
US7754620B2 (en) 2005-03-30 2010-07-13 Tokyo Electron Limited Film formation method and recording medium
JP4522900B2 (ja) * 2005-03-30 2010-08-11 東京エレクトロン株式会社 成膜方法および記録媒体
JP2007006001A (ja) * 2005-06-22 2007-01-11 Matsushita Electric Ind Co Ltd 共振器およびこれを用いたフィルタ回路の製造方法
JP4722579B2 (ja) * 2005-06-22 2011-07-13 パナソニック株式会社 共振器およびこれを用いたフィルタ回路の製造方法
US8449083B2 (en) 2008-08-12 2013-05-28 Fujifilm Corporation Multilayer body, piezoelectric element, and liquid ejecting device
US8397358B2 (en) 2009-03-26 2013-03-19 Seiko Epson Corporation Method of manufacturing a liquid ejecting head
US8474139B2 (en) 2009-03-26 2013-07-02 Seiko Epson Corporation Method of manufacturing a liquid ejecting head
JP2013004707A (ja) * 2011-06-16 2013-01-07 Hitachi Cable Ltd 圧電膜素子及び圧電膜デバイス
US9293688B2 (en) 2012-01-23 2016-03-22 Sciocs Company Limited Piezoelectric element and piezoelectric device
JP2013149922A (ja) * 2012-01-23 2013-08-01 Hitachi Cable Ltd 圧電体素子及び圧電体デバイス
JP2014199910A (ja) * 2013-03-14 2014-10-23 株式会社リコー 圧電体薄膜素子及びインクジェット記録ヘッド、並びにインクジェット式画像形成装置
JP2015154013A (ja) * 2014-02-18 2015-08-24 株式会社ユーテック 電極、強誘電体セラミックス及びその製造方法
US9976219B2 (en) 2014-02-18 2018-05-22 Youtec Co., Ltd. Electrode, ferroelectric ceramics and manufacturing method thereof
JP2019501570A (ja) * 2015-11-13 2019-01-17 アイキューイー ピーエルシーIQE plc 希土類酸化物およびエピタキシャル窒化アルミニウムを用いて加工されるrfフィルタのための層構造
US11495670B2 (en) 2016-09-22 2022-11-08 Iqe Plc Integrated epitaxial metal electrodes
JP2021193738A (ja) * 2016-11-15 2021-12-23 アドバンストマテリアルテクノロジーズ株式会社 膜構造体及び成膜装置
JP2021166302A (ja) * 2016-11-15 2021-10-14 アドバンストマテリアルテクノロジーズ株式会社 成膜装置及び膜構造体
EP3712974A4 (en) * 2017-11-13 2021-09-22 Advanced Material Technologies, Inc. FILM STRUCTURE AND ITS PRODUCTION PROCESS
CN111344876A (zh) * 2017-11-13 2020-06-26 前进材料科技株式会社 膜结构体及其制造方法
WO2019093471A1 (ja) * 2017-11-13 2019-05-16 アドバンストマテリアルテクノロジーズ株式会社 膜構造体及びその製造方法
US11785854B2 (en) 2017-11-13 2023-10-10 I-Pex Piezo Solutions Inc. Film structure and method for manufacturing the same
CN111344876B (zh) * 2017-11-13 2023-10-17 日商爱伯压电对策股份有限公司 膜结构体及其制造方法

Also Published As

Publication number Publication date
JP5019247B2 (ja) 2012-09-05

Similar Documents

Publication Publication Date Title
JP5019247B2 (ja) 電子デバイス用基板
US6709776B2 (en) Multilayer thin film and its fabrication process as well as electron device
US6198208B1 (en) Thin film piezoelectric device
KR100978145B1 (ko) 에피택셜 산화물막, 압전막, 압전막 소자, 압전막 소자를이용한 액체 토출 헤드 및 액체 토출 장치
US6258459B1 (en) Multilayer thin film
CN1312728C (zh) 电子器件基片结构和电子器件
KR100671375B1 (ko) 박막 적층체, 그 박막 적층체를 이용한 전자 장치, 및액추에이터와, 액추에이터의 제조 방법
JP2001313429A (ja) 積層薄膜その製造方法および電子デバイス
JP4483849B2 (ja) 強誘電体薄膜
JP2005005450A (ja) 膜多層構造体及びこれを用いるアクチュエータ素子、容量素子、フィルタ素子
US6162293A (en) Method for manufacturing ferroelectric thin film, substrate covered with ferroelectric thin film, and capacitor
JP3999300B2 (ja) 強誘電体薄膜およびその製造方法
JP4427925B2 (ja) 積層薄膜その製造方法および電子デバイス
JP3669860B2 (ja) 積層薄膜
JP3435633B2 (ja) 薄膜積層体、薄膜キャパシタ、およびその製造方法
JPH11312801A (ja) 積層薄膜
JPWO2004079059A1 (ja) (001)配向したペロブスカイト膜の形成方法、およびかかるペロブスカイト膜を有する装置
JP5398131B2 (ja) 圧電体素子、圧電体の製造方法及び液体噴射ヘッド
JP4142128B2 (ja) 積層薄膜およびその製造方法
JP4036544B2 (ja) 電圧制御発振器
JP3608459B2 (ja) 薄膜積層体、強誘電体薄膜素子およびそれらの製造方法
JP3750446B2 (ja) 圧電体膜及び圧電体膜の製造方法
JP4142127B2 (ja) 積層薄膜およびその製造方法
JP2006510566A (ja) 蒸着法を用いた強誘電性単結晶膜構造物の製造方法
JP2004356212A (ja) 強誘電体薄膜素子及びその製法並びに強誘電体メモリー

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120521

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Ref document number: 5019247

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120603

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

EXPY Cancellation because of completion of term