JP7217781B2 - 希土類酸化物およびエピタキシャル窒化アルミニウムを用いて加工されるrfフィルタのための層構造 - Google Patents

希土類酸化物およびエピタキシャル窒化アルミニウムを用いて加工されるrfフィルタのための層構造 Download PDF

Info

Publication number
JP7217781B2
JP7217781B2 JP2021117086A JP2021117086A JP7217781B2 JP 7217781 B2 JP7217781 B2 JP 7217781B2 JP 2021117086 A JP2021117086 A JP 2021117086A JP 2021117086 A JP2021117086 A JP 2021117086A JP 7217781 B2 JP7217781 B2 JP 7217781B2
Authority
JP
Japan
Prior art keywords
layer
epitaxial
rare earth
substrate
over
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021117086A
Other languages
English (en)
Other versions
JP2021168509A (ja
Inventor
ペルゼル ロドニー
ダルジス リーティス
クラーク アンドリュー
ウィリアムズ ハワード
パトリック チン
レビー マイケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IQE PLC
Original Assignee
IQE PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IQE PLC filed Critical IQE PLC
Publication of JP2021168509A publication Critical patent/JP2021168509A/ja
Application granted granted Critical
Publication of JP7217781B2 publication Critical patent/JP7217781B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H1/0007Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network of radio frequency interference filters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/0538Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688Integrated circuits having a three-dimensional layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66242Heterojunction transistors [HBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66431Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/175Acoustic mirrors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H10N30/708
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6661High-frequency adaptations for passive devices
    • H01L2223/6672High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021Constructional details
    • H03H2001/0064Constructional details comprising semiconductor material
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021Constructional details
    • H03H2001/0085Multilayer, e.g. LTCC, HTCC, green sheets
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/025Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks comprising an acoustic mirror

Description

(関連出願の相互参照)
本願は、2015年11月13日に出願された米国仮出願第62/255,113号、2016年9月22日に出願された第62/398,416号、および2016年11月2日に出願された米国出願第15/342,045号に対する優先権を主張するものであり、各々の全体の内容は、参照により本明細書中に援用される。
(背景)
RFフィルタは、ある性能指数(FOM)を使用して評価されることができる。1つのそのようなFOMは、品質係数(Q)であって、別のそのようなFOMは、有効結合係数(K)である。Qは、材料の機械的損失の測定値であって、直接、フィルタ挿入損失に関連する。Qは、圧電材料の識別および品質ならびに圧電媒体と基板との間の隔離の有効性の関数である。Kは、圧電結合の有効性の測定値であって、フィルタの帯域幅を判定する際に重要である。
エピタキシ、エピタキシャル成長、およびエピタキシャル堆積は、結晶基板上の結晶層の成長または堆積を指す。結晶層は、エピタキシャル層と称される。結晶基板は、テンプレートとして作用し、結晶層の配向および格子間隔を判定する。結晶層は、いくつかの実施例では、格子合致または格子一致されることができる。格子合致結晶層は、結晶基板の上部表面と同一または非常に類似する格子間隔を有することができる。格子一致結晶層は、結晶基板の格子間隔の整数倍である、格子間隔を有することができる。エピタキシの品質は、部分的に、結晶層の結晶度に基づく。実践上、高品質エピタキシャル層は、最小限の欠陥を伴って、殆どまたは全く粒界がない、単結晶となるであろう。従来、金属接触層が、上流処理におけるある点においてエピタキシャル構造に適用される。多くの場合、1つを上回る素子機能性を組み込む、今日の複雑なエピタキシャル構造では、これは、大量のトポグラフィを伴うウエハ上の金属の広範なエッチングおよび堆積を要求し得る。
故に、希土類酸化物およびエピタキシャル窒化アルミニウムならびに層構造を成長させるための方法を使用して加工される、RFフィルタのための層構造が、本明細書に説明される。層構造は、基板にわたるエピタキシャル結晶希土類酸化物(REO)層と、結晶REO層にわたる第1のエピタキシャル電極層と、第1のエピタキシャル電極層にわたるエピタキシャル圧電層とを含むことができる。
層構造はさらに、エピタキシャル圧電層にわたる第2の電極層を含むことができる。第1の電極層は、エピタキシャル金属を含むことができる。エピタキシャル金属は、単結晶であることができる。第1の電極層は、希土類ニクタイドおよび希土類珪化物(RESi)のうちの1つまたはそれを上回るものを含むことができる。
層構造はさらに、エピタキシャル結晶希土類酸化物層と基板との間の非晶質酸化物層を含むことができる。層構造はさらに、エピタキシャル結晶REO層と基板との間の音響ミラー構造を含むことができ、音響ミラー構造は、交互結晶REOおよびミラー材料層を含むことができる。
層構造はさらに、エピタキシャル圧電層にわたる第2のエピタキシャル結晶希土類(RE)含有層と、第2のエピタキシャル結晶RE含有層にわたる1つまたはそれを上回る素子層とを含むことができる。1つまたはそれを上回る素子層は、1つまたはそれを上回る高電子移動度トランジスタ(HEMT)層、1つまたはそれを上回るヘテロ接合バイポーラトランジスタ(HBT)層、および/または1つもしくはそれを上回る擬似格子整合HEMT(pHEMT)層を含むことができる。
層構造はさらに、第2の電極層にわたる最終エピタキシャル層を含むことができ、最終エピタキシャル層は、金属珪化物、結晶REO、希土類ニクタイド、およびグラフェンのうちの1つまたはそれを上回るものを含有することができる。
エピタキシャル圧電層は、窒化アルミニウムおよび窒化アルミニウムスカンジウムのうちの少なくとも1つを含むことができる。
第2のエピタキシャル結晶RE含有層は、REO、希土類ニクタイド、およびRESiのうちの1つまたはそれを上回るものを含むことができる。
結晶REO層の密度は、約5×10kg/m~約15×10kg/mおよび/または約7×10kg/m~約10×10kg/mであることができる。
層構造はさらに、第2の電極層にわたる上側接触層と、第1の電極層にわたる下側接触層と、下側接触層にわたる相互接続部とを含むことができる。
第1の電極層は、組成的に傾斜した層および多層構造のうちの1つまたはそれを上回るものを含むことができる。
層構造はさらに、希土類ニクタイド層およびRESi層のうちの少なくとも1つを第1の電極層に隣接して含むことができる。
基板は、シリコン基板、炭化硅素基板、およびサファイア基板を備える。
例えば、本願は以下の項目を提供する。
(項目1)
層構造であって、
基板にわたるエピタキシャル結晶希土類酸化物(REO)層と、
前記結晶REO層にわたる第1のエピタキシャル電極層と、
前記第1のエピタキシャル電極層にわたるエピタキシャル圧電層と、
を備える、層構造。
(項目2)
前記エピタキシャル圧電層にわたる第2の電極層をさらに備える、項目1に記載の層構造。
(項目3)
前記第1の電極層は、エピタキシャル金属を備える、項目1に記載の層構造。
(項目4)
前記エピタキシャル金属は、単結晶である、項目3に記載の層構造。
(項目5)
前記第1の電極層は、希土類ニクタイドを備える、項目1に記載の層構造。
(項目6)
前記第1の電極層は、希土類珪化物(RESi)を備える、項目1に記載の層構造。
(項目7)
前記エピタキシャル結晶希土類酸化物層と前記基板との間の非晶質酸化物層をさらに備える、項目1に記載の層構造。
(項目8)
前記エピタキシャル結晶REO層と前記基板との間の音響ミラー構造をさらに備え、前記音響ミラー構造は、交互結晶REOおよびミラー材料層を備える、項目1に記載の層構造。
(項目9)
前記エピタキシャル圧電層にわたる第2のエピタキシャル結晶希土類(RE)含有層と、
前記第2のエピタキシャル結晶RE含有層にわたる1つまたはそれを上回る素子層と、
をさらに備える、項目1に記載の層構造。
(項目10)
前記第2の電極層にわたる最終エピタキシャル層をさらに備え、前記最終エピタキシャル層は、金属珪化物、結晶REO、希土類ニクタイド、およびグラフェンのうちの1つまたはそれを上回るものを含有する、項目2に記載の層構造。
(項目11)
前記エピタキシャル圧電層は、窒化アルミニウムおよび窒化アルミニウムスカンジウムのうちの少なくとも1つを備える、項目1に記載の層構造。
(項目12)
前記第2のエピタキシャル結晶RE含有層は、REOを備える、項目9に記載の層構造。
(項目13)
前記第2のエピタキシャル結晶RE含有層は、希土類ニクタイドを備える、項目9に記載の層構造。
(項目14)
前記第2のエピタキシャル結晶RE含有層は、RESiを備える、項目9に記載の層構造。
(項目15)
前記結晶REO層の密度は、約5×10kg/m~約15×10kg/mである、項目1に記載の層構造。
(項目16)
前記結晶REO層の密度は、約7×10kg/m~約10×10kg/mである、項目1に記載の層構造。
(項目17)
前記第2の電極層にわたる上側接触層と、
前記第1の電極層にわたる下側接触層と、
前記下側接触層にわたる相互接続部と、
をさらに備える、項目2に記載の層構造。
(項目18)
前記1つまたはそれを上回る素子層は、1つまたはそれを上回る高電子移動度トランジスタ(HEMT)層を備える、項目9に記載の層構造。
(項目19)
前記1つまたはそれを上回る素子層は、1つまたはそれを上回るヘテロ接合バイポーラトランジスタ(HBT)層を備える、項目9に記載の層構造。
(項目20)
前記1つまたはそれを上回る素子層は、1つまたはそれを上回る擬似格子整合HEMT(pHEMT)層を備える、項目9に記載の層構造。
(項目21)
前記第1の電極層は、組成的に傾斜した層を備える、項目1に記載の層構造。
(項目22)
前記第1の電極層は、多層構造を備える、項目1に記載の層構造。
(項目23)
希土類ニクタイド層およびRESi層のうちの少なくとも1つを前記第1の電極層に隣接してさらに備える、項目1に記載の層構造。
(項目24)
前記基板は、シリコン基板を備える、項目1に記載の層構造。
(項目25)
前記基板は、炭化硅素基板を備える、項目1に記載の層構造。
(項目26)
前記基板は、サファイア基板を備える、項目1に記載の層構造。
(項目27)
層構造を加工する方法であって、
エピタキシャル結晶希土類酸化物(REO)層を基板にわたって堆積させるステップと、
第1のエピタキシャル電極層を前記結晶REO層にわたって堆積させるステップと、
エピタキシャル圧電層を前記第1のエピタキシャル電極層にわたって堆積させるステップと、
を含む、方法。
(項目28)
第2の電極層を前記エピタキシャル圧電層にわたって堆積させるステップをさらに含む、項目27に記載の方法。
(項目29)
前記第1の電極層は、エピタキシャル金属を備える、項目27に記載の方法。
(項目30)
前記エピタキシャル金属は、単結晶である、項目29に記載の方法。
(項目31)
前記第1の電極層は、希土類ニクタイドを備える、項目27に記載の方法。(項目32)
前記第1の電極層は、希土類珪化物(RESi)を備える、項目27に記載の方法。
(項目33)
非晶質酸化物層を前記エピタキシャル結晶希土類酸化物層と前記基板との間に堆積させるステップをさらに含む、項目27に記載の方法。
(項目34)
音響ミラー構造を前記エピタキシャル結晶REO層と前記基板との間に堆積させるステップをさらに含み、前記音響ミラー構造は、交互結晶REOおよびミラー材料層を備える、項目27に記載の方法。
(項目35)
第2のエピタキシャル結晶希土類(RE)含有層を前記エピタキシャル圧電層にわたって堆積させるステップと、
1つまたはそれを上回る素子層を前記第2のエピタキシャル結晶RE含有層にわたって堆積させるステップと、
をさらに含む、項目27に記載の方法。
(項目36)
最終エピタキシャル層を前記第2の電極層にわたって堆積させるステップをさらに含み、前記最終エピタキシャル層は、金属珪化物、結晶REO、希土類ニクタイド、およびグラフェンのうちの1つまたはそれを上回るものを含有する、項目28に記載の方法。
(項目37)
前記エピタキシャル圧電層は、窒化アルミニウムおよび窒化アルミニウムスカンジウムのうちの少なくとも1つを備える、項目27に記載の方法。
(項目38)
前記第2のエピタキシャル結晶RE含有層は、REOを備える、項目35に記載の方法。
(項目39)
前記第2のエピタキシャル結晶RE含有層は、希土類ニクタイドを備える、項目35に記載の方法。
(項目40)
前記第2のエピタキシャル結晶RE含有層は、RESiを備える、項目35に記載の方法。
(項目41)
前記結晶REO層の密度は、約5×10kg/m~約15×10kg/mである、項目27に記載の方法。
(項目42)
前記結晶REO層の密度は、約7×10kg/m~約10×10kg/mである、項目27に記載の方法。
(項目43)
上側接触層を前記第2の電極層にわたって堆積させるステップと、
第1の選択された領域をエッチングし、前記第1の電極層を暴露させるステップと、
前記エッチングされた体積を誘電材料で充填するステップと、
第2の選択された領域をエッチングし、前記第1の電極層を暴露させるステップと、
下側接触層を前記第2の選択された領域内の前記第1の電極層にわたって堆積させるステップと、
相互接続部を前記下側接触層にわたって堆積させるステップと、
をさらに含む、項目28に記載の方法。
(項目44)
前記1つまたはそれを上回る素子層は、1つまたはそれを上回る高電子移動度トランジスタ(HEMT)層を備える、項目35に記載の方法。
(項目45)
前記1つまたはそれを上回る素子層は、1つまたはそれを上回るヘテロ接合バイポーラトランジスタ(HBT)層を備える、項目35に記載の方法。
(項目46)
前記1つまたはそれを上回る素子層は、1つまたはそれを上回る擬似格子整合HEMT(pHEMT)層を備える、項目35に記載の方法。
(項目47)
前記第1の電極層は、組成的に傾斜した層を備える、項目27に記載の方法。
(項目48)
前記第1の電極層は、多層構造を備える、項目27に記載の方法。
(項目49)
希土類ニクタイド層およびRESi層のうちの少なくとも1つを前記第1の電極層に隣接して堆積させるステップをさらに含む、項目27に記載の方法。
(項目50)
前記基板は、シリコン基板を備える、項目27に記載の方法。
(項目51)
前記基板は、炭化硅素基板を備える、項目27に記載の方法。
(項目52)
前記基板は、サファイア基板を備える、項目27に記載の方法。
その性質およびその種々の利点を含む、本開示の前述および他の特徴が、付随の図面と関連して検討される以下の詳述される説明の考慮に応じて、より明白となるであろう。
図1は、例証的実装による、RFフィルタのための層を含む、層構造100を描写する。 図2は、例証的実装による、RFフィルタならびに音響ミラーのための層を含む、層構造200を描写する。 図3は、例証的実装による、RFフィルタのための層を含む、層構造300を描写する。 図4は、例証的実装による、RFフィルタ層を覆う素子層を含む、層構造400を描写する。 図5は、例証的実装による、両電極に接触するためのパターン化後の層構造500(RFフィルタスタックを含む)を描写する。 図6は、例証的実装による、RFフィルタとして使用するための層構造を堆積させるための方法600のフローチャートを描写する。 図7は、音響ミラー層構造を加工するための方法607を描写する。702では、ミラー材料層が、例証的実装に従って堆積される。 図8は、例証的実装による、上層素子層を堆積させるための方法615のフローチャートを描写する。 図9は、例証的実装による、結晶REO層902にわたるエピタキシャル金属層904と、エピタキシャル金属層904にわたる半導体層906とを含む、層構造900を描写する。 図10は、例証的実装による、図9に描写される層構造900を加工するための単一エピタキシャルプロセスを図示する、プロセス概略1000を描写する。 図11は、例証的実装による、結晶REOテンプレートにわたる複数のエピタキシャル金属層を含む、構造を描写する。 図12は、例証的実装による、エピタキシャル金属層にわたる半導体層の直接成長および代表的例示的構造を描写し、半導体層は、III族窒化物層である。 図13は、例証的実装による、それ自体が結晶REO層1302にわたってエピタキシャルに成長される、内層1304にわたるエピタキシャル金属1306を含む、層構造1300を描写する。 図14は、例証的実装による、基板1402と、基板1402にわたる結晶REO層1404と、結晶REO層1404にわたる希土類珪化物層1406とを含む、層構造1400を描写する。 図15は、例証的実装による、基板1502と、基板1502にわたる結晶REO層1504と、結晶REO層1504にわたる希土類ニクタイド層1506とを含む、層構造1500を描写する。 図16は、例証的実装による、結晶REO層1602と、結晶REO層1602にわたるエピタキシャル金属層1604と、エピタキシャル金属層1604にわたる内層1606と、内層1606にわたる半導体1608とを含む、層構造1600を描写する。 図17は、例証的実装による、金属珪化物内層を含む、層構造1700を描写する。 図18は、例証的実装による、金属窒化物内層を含む、層構造1800を描写する。 図19は、例証的実装による、希土類ニクタイド内層を含む、層構造1900を描写する。 図20は、例証的実装による、半導体層にわたるエピタキシャル金属層と、3つの可能性として考えられるエピタキシャル内層である、金属珪化物、金属窒化物、希土類ニクタイドとを描写する。 図21は、例証的実装による、随意の内層を伴う、繰り返される金属/半導体構造の実施例を描写する。 図22は、例証的実装による、下方の層を現場外処理および/または素子操作に合致させるための最終エピタキシャル層の実施例を描写する。
本明細書に説明されるシステム、素子、および方法は、とりわけ、RFフィルタのための改良された性能を達成し得るエピタキシャル層を有する、層構造を含む。RFフィルタスタック内の圧電層は、結晶質およびエピタキシャルであることができ、したがって、その厚さは、多結晶である場合より精密に制御されることができる。特に、層厚が減少するにつれて、エピタキシは、他の堆積方法と比較して、改良された厚さ制御をもたらす。加えて、エピタキシャル圧電層は、圧電層が多結晶である場合より高い品質の隣接層との界面を有する。高品質界面は、RFフィルタのための高Q値をもたらすことができる。高品質界面の特性は、低欠陥レベル、鋭的遷移、および低粗度を含む。本明細書に説明されるエピタキシャル圧電層は、エピタキシャルかつ結晶質であるため、バルク圧電材料の品質もまた、より高い。これは、増加したQおよびK値をもたらし、これは、RFフィルタの改良された性能をもたらす。加えて、RFフィルタスタックおよび接触層結晶の作製は、それらを上層素子内で使用され得るIII族窒化物層等の付加的層の後続エピタキシャル成長のためのテンプレートとして使用されることを可能にする。
図1は、RFフィルタのための層を含む、層構造100を描写する。層構造100は、基板102と、基板102にわたるSiOx層104と、SiOx層104にわたる結晶REO層106とを含む。結晶REO層は、基板102に対してエピタキシャルであって、結晶REO層106の格子が、基板102の格子とほぼ格子合致またはほぼ格子一致することを意味する。結晶REO層106は、基板102と格子合致されることができ、2つの格子が実質的に同一またはほぼ同一格子パラメータを有することを意味する。結晶REO層106もまた、基板102と格子一致されることができ、結晶REO層106の1つまたはそれを上回る格子パラメータが基板102の対応する格子パラメータの約整数倍であることを意味する。
層構造100はまた、結晶REO層106に対してエピタキシャルである、フィルタスタック126と、フィルタスタック126に対してエピタキシャルであり得る、接触層116とを含む。フィルタスタック126は、第1の電極層110と、エピタキシャル圧電層112と、第2の電極層114とを含有する。フィルタスタック126内の層はそれぞれ、エピタキシャルである。したがって、第1の電極層110は、結晶REO層106に対してエピタキシャルであって、エピタキシャル圧電層112は、第1の電極層110に対してエピタキシャルであって、第2の電極層114は、エピタキシャル圧電層112に対してエピタキシャルである。第2の電極層114は、随意であって、用途および/またはプロセスフローに応じて省略されてもよいことに留意されたい。1つまたはそれを上回る界面層(図示せず)が、図1に描写されるように、層構造100内の層のいずれかの間に含まれてもよい。
エピタキシャル圧電層112は、窒化アルミニウム、ニオブ酸リチウム、タンタル酸リチウム、チタン酸ジルコン酸鉛、酸化亜鉛、酸化マグネシウム、および窒化アルミニウムスカンジウム等、圧電応答を呈する、任意の材料であることができる。エピタキシャル圧電層112の厚さは、周波数、層を通した音速、および厚さ間の関係を与える方程式1に基づいて、選択されることができる。
=v/(2) [1]
式中、fは、周波数であって、vは、圧電層を通した音速であって、tは、圧電層厚である。
周波数fは、約2.4GHz、約2.3~2.7GHz、約2~3GHz、および約1~4GHzであることができる。厚さは、約1μm、約0.5~1.5μm、および約1~10Μμであることができる。
エピタキシャル圧電層112は、結晶質かつエピタキシャルであるため、その厚さは、多結晶の場合より精密に制御されることができる。特に、層厚が減少するにつれて、エピタキシは、他の堆積方法と比較して、改良された厚さ制御をもたらす。
エピタキシャル圧電層112は、圧電層が多結晶である場合より高い品質の隣接層との界面を有する。高品質界面は、RFフィルタのための高Q値をもたらすことができる。高品質界面の特性は、低欠陥レベル、鋭的遷移、および低粗度を含む。
エピタキシャル圧電層112は、エピタキシャルかつ結晶質であるため、バルク圧電材料の品質は、より高い。これは、増加したQおよびK値をもたらし、これは、RFフィルタの改良された性能をもたらす。
結晶REO層106は、そのより高い密度のため、シリコンより高い音響インピーダンスを有することができる。結晶REO材料の密度は、約5×10kg/m~約15×10kg/m、約7×10kg/m~約10×10kg/m、および約7.7×10kg/m~約9.7×10kg/mであることができる。シリコンは、約2.6×10kg/mの密度を有する。したがって、結晶REO層106は、エピタキシャル圧電層112を基板102から音響的に隔離する役割を果たし、基板102への音響波伝送を実質的に軽減する。本隔離は、基板102に起因する挿入損失を低減させる。いくつかの実施例では、結晶REO層106によって提供される音響インピーダンスは、挿入損失を容認可能レベルに保つために十分である。しかしながら、いくつかの実施例では、音響ミラー構造が、図2に示されるように、使用され、基板損失を低減および/または防止することができる。
接触層116が結晶質である事例では、層スタック100全体が、上層素子において使用され得るIII族窒化物層等の付加的層の後続エピタキシャル成長のためのテンプレートとして使用されることができる。
第1および第2の電極層110および114は、希土類珪化物、希土類ニクタイド、および金属のうちの1つまたはそれを上回るものを備えることができる。電極層110および114は、エピタキシャルであるため、それらは、同一材料の多結晶電極層より高い伝導性を有する。より低い抵抗率(より高い伝導性)は、RFフィルタの性能を向上させる。加えて、エピタキシャル電極層は、圧電層112のエピタキシャル成長を可能にする。エピタキシャル金属のより高い伝導性は、金属電極が、依然として、適正な伝導性を維持しながら、薄化されることを可能にする。周波数が増加し、圧電層の厚さが対応して減少するにつれて、金属電極の厚さは、システム全体のための達成可能周波数を限定し始める。したがって、電極が所与の伝導性のために可能な限り薄いことが望ましい。
エピタキシャル金属は、より薄い電極を達成するための手段をもたらす。いくつかの実施例では、電極層110および114は、図9-22を参照して説明されるようなエピタキシャル金属であることができる。
1つの特定の実施例では、結晶希土類酸化物(REO)層は、基板または半導体にわたってエピタキシャルに成長されることができ、金属層は、結晶REO層にわたってエピタキシャルに成長されることができる。REO層は、1つまたはそれを上回る希土類(RE)種と、酸素とを含有する、層である。希土類種は、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、プロメチウム(Pm)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ルテチウム(Lu)、スカンジウム(Sc)、およびイットリウム(Y)を含む。
希土類酸化物は、蛍石型構造を呈することが公知である。これらの構造は、任意の他の要因の中でもとりわけ、酸化物中に存在する希土類カチオンの原子重量の関数として形態差異を呈する。
特に、より軽い希土類を備える酸化物は、+2および/または+3ならびに/もしくは+4の可能性として考えられるイオン化状態の結果として、立方CaF型結晶構造を形成する。本結晶構造を有する酸化物は、可能性として考えられる酸化状態の多重度に起因して、有意な正味荷電欠陥を呈する(希土類酸化物に関して)。一方、より重い希土類から形成される酸化物(例えば、RE等)は、RE<3+>のイオン化状態に起因して、アニオン空孔を含む、歪曲されたCaF型結晶構造を呈する。より重い希土類の希土類酸化物と関連付けられた結晶構造は、「ビクスビ鉱」としても知られる。
式REを有する、希土類酸化物の例証的実施例は、Erである。Erの単位胞の結晶構造は、酸素空孔誘導蛍石誘導体(すなわち、ビクスビ鉱構造)である。REO誘電層は、これらの単位胞の集合を備えることができる。
アニオン空孔の数および位置は、RE単位胞の結晶形状を判定する。本胞の結晶形状は、好適な合致を下層半導体基板の格子定数に提供するようにエンジニアリングされることができる。体対角線および/または面対角線に沿った酸素空孔は、C型立方構造につながる。例えば、蛍石単位胞あたり2つのアニオン空孔は、Erの単位胞をSiの単位胞サイズのほぼ2倍まで増加させる。これは、ひいては、低歪み単相Erが、直接、シリコン基板上にエピタキシャルに成長されることを可能にする。
さらに、アニオン空孔の数および位置は、所望の歪み(引張または圧縮)を誘電層および/または過成長層内に誘発するようにエンジニアリングされることができる。例えば、いくつかの実施形態では、半導体層内の歪みが、キャリア移動度に影響を及ぼすために所望される。
各蛍石単位胞は、2つの酸素空孔を有し、これは、体対角線に沿ってある。これらの2つの酸素空孔の存在は、Er単位胞のサイズを2倍にさせ、それによって、その格子定数を2倍にし、これは、好適な合致を<100>シリコンの格子定数に提供する。
いくつかの実施例では、酸素空孔は、面対角線の端部にある。ある他の実施例では、酸素空孔は、面対角線および体対角線の端部間に分散される。
結晶REO層106は、エピタキシャルかつ結晶質であるため、上層のエピタキシャル成長のためのテンプレートを提供する。加えて、結晶REO層は、シリコン基板上に成長されることができるため、上層エピタキシャル層がシリコン上に成長されることを可能にする。
SiOx層104は、シリコンの非晶質酸化物である。SiOx層104は、化学式SiOを有してもよい、または異なる化学量論を有してもよい。SiOx層104は、結晶REO層106と基板層102との間に適応性を提供する。したがって、SiOx層104は、歪みを隣接層間に伝達するのではなく、それを吸収する。これは、層の全ての堆積後、層構造100内の凹面または凸面を低減させる。SiOx層104は、随意であって、いくつかの実施例では、層構造100の一部ではない。SiOx層104は、シリコンと、酸素前駆体とを使用して堆積されることができる、または基板102の上部層がシリコンを含有する場合、基板102の酸化を通して形成することができる。SiOx層104が非晶質であるという事実にもかかわらず、結晶REO層106は、依然として、エピタキシャルであって、基板102の格子に位置合わせされることができる。したがって、SiOx層104は、適応性を提供し、上層のエピタキシャル成長を妨害せずに、層構造100内の歪みを低減させる。
基板102は、シリコン<111>基板、シリコン<100>基板、別の配向のシリコン基板、ゲルマニウム基板、炭化硅素基板、サファイア基板、絶縁体上シリコン(SOI)基板、または別の半導体もしくは絶縁基板であることができる。基板102は、ミスカット基板であることができる、またはその配向は、結晶格子ベクトルと整合されることができる。
層構造100は、RFフィルタ内に含まれることができる。特に、フィルタスタック126は、層構造100の活性部分としての役割を果たし、RF電圧が電極110と114との間に印加されると、エピタキシャル圧電層112は、音響的に共鳴し、電極間に所望の周波数を選択的に通過させ、帯域通過フィルタをもたらす。
図2は、RFフィルタのための層ならびに音響ミラーを含む、層構造200を描写する。層構造200は、エピタキシャル構造であって、基板202と、基板202にわたるSiOx層204と、SiOx層204にわたる結晶REO層206と、結晶REO層206にわたる音響ミラースタック208と、音響ミラースタック208にわたるフィルタスタック226と、フィルタスタック226にわたる接触層216とを備える。
基板202は、シリコン<111>基板、シリコン<100>基板、別の配向のシリコン基板、ゲルマニウム基板、炭化硅素基板、サファイア基板、絶縁体上シリコン(SOI)基板、または別の半導体もしくは絶縁基板であることができる。基板202は、ミスカット基板であることができる、またはその配向は、結晶格子ベクトルと整合されることができる。
SiOx層204は、シリコンの非晶質酸化物である。SiOx層204は、化学式SiOを有してもよい、または異なる化学量論を有してもよい。SiOx層204は、結晶REO層206と基板層202との間に適応性を提供する。したがって、SiOx層204は、歪みを隣接層間に伝達するのではなく、それを吸収する。これは、層の全ての堆積後、層構造200内の凹面または凸面を低減させる。SiOx層204は、随意であって、いくつかの実施例では、層構造200の一部ではない。含まれる場合、SiOx層204は、REO堆積プロセスを中断し、非晶質Si(a-Si)を上側REO表面上に堆積させることによって形成される。本層が終了すると、REO堆積プロセスは、次いで、再開される。SiOxは、米国出願第15/031,504号(その全体が参照することによって本明細書に組み込まれる)に説明されるようなプロセスにおいて、本段階においてOアニールを導入することによって、または後に高温によってのいずれかでa-Siから形成される。結晶位置合わせが、REOと下層シリコン基板との間に確立される。いくつかの実施例では、初期REO層は、SiOxの形成によって消費され、希土類珪酸塩である、ある非晶質RESiOxを含有する、非晶質層につながるであろうことに留意されたい。したがって、SiOx層204は、適応性を提供し、上層のエピタキシャル成長を妨害せずに、層構造200内の歪みを低減させる。
層構造200はまた、音響ミラースタック208に対してエピタキシャルである、フィルタスタック226と、フィルタスタック226に対してエピタキシャルであり得る、接触層216とを含む。フィルタスタック226は、第1の電極層210と、エピタキシャル圧電層212と、第2の電極層214とを含有する。フィルタスタック226内の層はそれぞれ、エピタキシャルである。したがって、第1の電極層210は、第2の結晶REOミラー層224に対してエピタキシャルであって、エピタキシャル圧電層212は、第1の電極層210に対してエピタキシャルであって、第2の電極層214は、エピタキシャル圧電層212に対してエピタキシャルである。接触層216が、フィルタスタック226に対してエピタキシャルであるとき、接触層216は、第2の電極214に対してエピタキシャルである。
第1および第2の電極層210および214は、希土類珪化物、希土類ニクタイド、および金属のうちの1つまたはそれを上回るものを備えることができる。電極層210および214は、エピタキシャルであるため、それらは、同一材料の多結晶電極層より高い伝導性を有する。より低い抵抗率(より高い伝導性)は、RFフィルタの性能を向上させる。加えて、エピタキシャル電極層は、圧電層212のエピタキシャル成長を可能にする。エピタキシャル金属のより高い伝導性は、金属電極が、依然として、適正な伝導性を維持しながら、薄化されることを可能にする。周波数が増加し、圧電層の厚さが対応して減少するにつれて、金属電極の厚さは、システム全体のための達成可能周波数を限定し始める。したがって、電極が所与の伝導性のために可能な限り薄いことが望ましい。いくつかの実施例では、電極層210および214は、図9-22を参照して説明されるようなエピタキシャル金属であることができる。
層構造200は、RFフィルタ内に含まれることができる。特に、フィルタスタック226は、層構造200の活性部分としての役割を果たし、RF電圧が、電極210と214との間に印加されると、エピタキシャル圧電層212は、音響的に共鳴し、電極間に所望の周波数を選択的に通過させ、帯域通過フィルタをもたらす。
結晶REO層は、基板202に対してエピタキシャルであって、結晶REO層206の格子が基板202の格子と格子合致または格子一致されることを意味する。結晶REO層206は、基板202と格子合致またはほぼ格子合致されることができ、2つの格子が実質的に同一格子パラメータを有することを意味する。結晶REO層206はまた、基板202と格子一致またはほぼ格子一致されることができ、結晶REO層206の1つまたはそれを上回る格子パラメータが基板202の対応する格子パラメータの整数倍であることを意味する。
音響ミラースタックは、高音響インピーダンスを有し、その厚さを横断して音響波の伝搬を防止または実質的に低減させる。音響ミラースタック208は、高音響インピーダンスを有し、エピタキシャル圧電層212から基板202の中への音響波の伝搬を防止または実質的に低減させる。音響ミラースタック208は、第1のミラー材料層218と、第1の結晶REOミラー層220と、第2のミラー材料層222と、第2の結晶REOミラー層224とを備える。第1および第2のミラー材料層218および222は、隣接する結晶REO層と有意に異なる密度を伴う任意の材料であることができる。ミラー材料層218および222のために使用され得る材料のいくつかの実施例は、シリコンおよび金属である。結晶REO材料の密度は、約5×10kg/m~約15×10kg/m、約7×10kg/m~約10×10kg/m、および約7.7×10kg/m~約9.7×10kg/mであることができる。シリコンは、約2.6×10kg/mの密度を有する。したがって、結晶REOミラー層220および224は、ミラー材料層218および222より少なくとも1.5、少なくとも2、少なくとも3、少なくとも4、および少なくとも5倍大きい密度を有することができる。
結晶REOミラー層220および224は、同一材料を備えることができる、またはそれらは、異なる材料を備えることができる。加えて、結晶REOミラー層220および224は、結晶REO層206と同一材料を備えることができる、またはそれらは、異なる材料を備えることができる。ミラー材料層218および222は、同一ミラー材料を備えることができる、またはそれらは、異なるミラー材料を備えることができる。音響ミラー208は、2つの結晶REOミラー層と、2つのミラー材料層とを備えるが、音響ミラースタック208は、図2に描写されるものと異なる数の層を備えることができる。加えて、音響ミラースタック208は、図2に描写されるものと異なる順序で層を備えることができる。例えば、結晶REO層は、音響ミラースタック208の最下層であってもよい、および/またはミラー材料層は、音響ミラースタック208の最上層であることができる。加えて、1つまたはそれを上回る界面層が、結晶REO層206と音響ミラースタック208との間、音響ミラースタック208とフィルタスタック226との間、およびフィルタスタック226と接触層216との間に含まれてもよい。音響ミラースタック208は、異なる密度を伴う交互層を含むため、フィルタスタック226から基板202への音響波の伝搬は、実質的に低減または防止される。これは、層構造200の挿入損失を低減させる。音響ミラースタック208は、光学ミラーおよび/またはブラッグ反射体として作用することができる。
図3は、RFフィルタのための層を含む、層構造300を描写する。層構造300は、基板302と、基板302にわたる結晶REO層306と、結晶REO層306にわたるフィルタスタック326とを含む。層構造300は、図3に描写される層のいずれかの間に1つまたはそれを上回る随意の介在層(図示せず)を含むことができる。そのような随意の介在層の実施例は、結晶REO層306と基板302との間の非晶質酸化物(例えば、SiOx)層である。フィルタスタック326は、結晶REO層306にわたる第1の電極層310と、第1の電極層310にわたるエピタキシャル圧電層312と、エピタキシャル圧電層312にわたる第2の電極層314とを備える。
基板302は、シリコン<111>基板、シリコン<100>基板、別の配向のシリコン基板、ゲルマニウム基板、炭化硅素基板、サファイア基板、絶縁体上シリコン(SOI)基板、または別の半導体もしくは絶縁基板であることができる。基板302は、ミスカット基板であることができる、またはその配向は、結晶格子ベクトルと整合されることができる。
層構造300は、RFフィルタ内に含まれることができる。特に、フィルタスタック326は、層構造300の活性部分としての役割を果たし、RF電圧が、電極310と314との間に印加されると、エピタキシャル圧電層312は、音響的に共鳴し、電極間に所望の周波数を選択的に通過させ、帯域通過フィルタをもたらす。
結晶REO層は、基板302に対してエピタキシャルであって、結晶REO層306の格子が基板302の格子と格子合致(もしくはほぼ格子合致)または格子一致(もしくはほぼ格子一致)されることを意味する。結晶REO層306は、基板302と格子合致またはほぼ格子合致されることができ、2つの格子が実質的に同一格子パラメータを有することを意味する。結晶REO層306はまた、基板302と格子一致またはほぼ格子一致されることができ、結晶REO層306の1つまたはそれを上回る格子パラメータが基板302の対応する格子パラメータの整数倍であることを意味する。
層構造300はまた、結晶REO層306に対してエピタキシャルである、フィルタスタック326を含む。フィルタスタック326は、第1の電極層310と、エピタキシャル圧電層312とを含有する。いくつかの実施例では、フィルタスタック326は、随意の第2の電極層314を含有することができる。フィルタスタック326内の層はそれぞれ、エピタキシャルである。したがって、第1の電極層310は、結晶REO層306に対してエピタキシャルであって、エピタキシャル圧電層312は、第1の電極層310に対してエピタキシャルである。随意の第2の電極層314は、エピタキシャル圧電層312に対してエピタキシャルであってもよい、またはエピタキシャルではなくてもよい。
図4は、RFフィルタ層を覆う素子層を含む、層構造400を描写する。層構造400は、基板402と、基板402にわたる結晶REO層406と、結晶REO層406にわたるRFフィルタ層構造426とを含む。層構造400はまた、RFフィルタ層構造426にわたる結晶RE含有層428と、結晶RE含有層428にわたる素子層430とを含む。素子層430は、1つまたはそれを上回るサブ層(図示せず)を含むことができる。素子層430は、1つまたはそれを上回るIII族窒化物層、1つまたはそれを上回る窒化ガリウム系高電子移動度トランジスタ(HEMT)層、1つまたはそれを上回るIII-V系ヘテロ接合バイポーラトランジスタ(HBT)層、および/または1つもしくはそれを上回るIII-V系擬似格子整合HEMT(pHEMT)層を含むことができる。層構造400は、RFフィルタ層構造426にわたる1つまたはそれを上回る素子層430を含むため、RFフィルタおよび上記に説明されるもの等の他の素子を有する、統合されたシステムの全体的占有面積は、有意に低減されることができる。
層構造400はまた、適応性を提供するための結晶REO層406と基板402との間の随意のSiOx層(図示せず)および/または結晶REO層406とRFフィルタ層構造426との間の音響ミラースタックを含むことができる。加えて、1つまたはそれを上回る界面層(図示せず)が、図4に描写されるように、層構造400内の層のいずれか間に含まれてもよい。
結晶RE含有層428は、RFフィルタ層構造426に対してエピタキシャルである。結晶RE含有層428は、希土類酸化物、希土類ニクタイド(REとV族元素-N、P、As、Sb、またはBiの組み合わせ)、もしくは希土類種を含有する別の材料のうちの1つまたはそれを上回るものを含むことができる。いくつかの実施例を挙げると、結晶RE含有層428は、窒化スカンジウム、窒化エルビウム、酸化エルビウム、酸化スカンジウム、ヒ化エルビウム、リン化エルビウム、ヒ化スカンジウム、リン化スカンジウム、および/または希土類種を含有する他の材料等、1つまたはそれを上回るRE含有材料を備えることができる。結晶RE含有層428は、1つまたはそれを上回るサブ層を備えることができる、もしくはその厚さを通して組成的に傾斜されることができる。「組成的に傾斜した」とは、結晶RE含有層428が1つのRE含有材料から別のRE含有材料へとその厚さを通して組成を変化させることを意味する。本組成傾斜は、素子層430およびRFフィルタ層構造426のための異なる格子定数間に架橋することができる。特に、結晶RE含有層428の上部表面は、その格子定数が窒化ガリウムの格子定数とほぼ同一であるため、窒化スカンジウムであってもよい。本実施例では、素子層430は、1つまたはそれを上回る窒化ガリウム層を備えることができる。結晶RE含有層428の底部表面は、RFフィルタ層構造426の上部表面と格子合致または格子一致される、材料から成ることができる。したがって、結晶RE含有層428は、RFフィルタ層構造426の上部表面および素子層430の底部表面の格子構造ならびにパラメータ間の遷移を提供する。いくつかの実施例では、結晶RE含有層は、複数の離散層を含有することができる、および/または超格子もしくは他の多層構造を含有することができる。多層構造は、多くの場合、材料の繰り返しセットを伴う、複数の層を含有する、層構造である。
基板402は、シリコン<111>基板、シリコン<100>基板、別の配向のシリコン基板、ゲルマニウム基板、炭化硅素基板、サファイア基板、絶縁体上シリコン(SOI)基板、または別の半導体もしくは絶縁基板であることができる。基板402は、ミスカット基板であることができる、またはその配向は、結晶格子ベクトルと整合されることができる。
結晶REO層406は、基板402に対してエピタキシャルであって、結晶REO層406の格子が基板402の格子と格子合致(もしくはほぼ格子合致)または格子一致(もしくはほぼ格子と一致)されることを意味する。結晶REO層406は、基板402と格子合致またはほぼ格子合致されることができ、2つの格子が実質的に同一格子パラメータを有することを意味する。結晶REO層406はまた、基板402と格子一致またはほぼ格子一致されることができ、結晶REO層406の1つまたはそれを上回る格子パラメータが基板402の対応する格子パラメータの整数倍であることを意味する。
フィルタスタック426は、第1の電極層(図示せず)と、エピタキシャル圧電層(図示せず)と、第2の電極層(図示せず)とを含むことができる。フィルタスタック426内の層はそれぞれ、エピタキシャルである。したがって、第1の電極層は、結晶REO層406に対してエピタキシャルであって、エピタキシャル圧電層は、第1の電極層に対してエピタキシャルであって、第2の電極層は、エピタキシャル圧電層に対してエピタキシャルである。フィルタスタック426は、フィルタスタック126、226、および326のいずれかと同一であることができる。
フィルタスタック426は、RFフィルタ内に含まれることができる。特に、フィルタスタック426は、RFフィルタの活性部分としての役割を果たし、RF電圧が第1および第2の電極層間に印加されると、エピタキシャル圧電層は、音響的に共鳴し、電極間に所望の周波数を選択的に通過させ、帯域通過フィルタをもたらす。
素子層430は、結晶RE含有層428に対してエピタキシャルである。結晶RE含有層428、RFフィルタ層構造426、および結晶REO層406は、エピタキシャルであるため、それらは、素子層430等の後続層のエピタキシャル成長のためのテンプレートとしての役割を果たす。したがって、結晶素子層は、結晶度または材料品質の任意の低減を被らずに、RFフィルタ層にわたって成長されることができる。下層RFフィルタ層構造426にわたる上層エピタキシャル素子層430を組み合わせることによって、層構造400は、所与の占有面積内にさらなる素子機能性を可能にする。
図5は、両電極に接触するためのパターン化後の層構造500(RFフィルタスタックを含む)を描写する。層構造500は、基板502と、基板502にわたる随意のSiOx層504と、SiOx層504にわたる結晶REO層506とを含む。層構造500はまた、結晶REO層506にわたるフィルタスタック526を含む。フィルタスタック526は、結晶REO層506にわたる第1の電極層510と、第1の電極層510にわたるエピタキシャル圧電層512と、エピタキシャル圧電層512にわたる第2の電極層514とを含む。層514は、随意であって、構造の一部であってもよい、またはそうではなくてもよい。加えて、層構造500は、第2の電極514にわたる上側接触層516を含む。層構造500はまた、第1の電極510の一部にわたる下側接触層532と、下側接触層532にわたる相互接続部534とを含む。
フィルタスタック526は、結晶REO層506に対してエピタキシャルであって、層510、512、および514は、エピタキシャルである。層516は、エピタキシャルであってもよい、またはそうではなくてもよい。したがって、第1の電極層510は、結晶REO層506に対してエピタキシャルであって、エピタキシャル圧電層512は、第1の電極層510に対してエピタキシャルであって、第2の電極層514は、エピタキシャル圧電層512に対してエピタキシャルである。
基板502は、シリコン<111>基板、シリコン<100>基板、別の配向のシリコン基板、ゲルマニウム基板、炭化硅素基板、サファイア基板、絶縁体上シリコン(SOI)基板、または別の半導体もしくは絶縁基板であることができる。基板502は、ミスカット基板であることができる、またはその配向は、結晶格子ベクトルと整合されることができる。
SiOx層504は、シリコンの非晶質酸化物である。SiOx層504は、化学式SiOを有してもよく、または異なる化学量論を有してもよい。SiOx層504は、結晶REO層506と基板層502との間に適応性を提供する。したがって、SiOx層504は、歪みを隣接層間に伝達するのではなく、それを吸収する。これは、全ての層の堆積後、層構造500内の凹面または凸面を低減させる。SiOx層504は、随意であって、いくつかの実施例では、層構造500の一部ではない。含まれる場合、SiOx層504は、REO堆積プロセスを中断し、a-Siを上側REO表面上に堆積させることによって形成される。本層が終了すると、REO堆積プロセスは、次いで、再開される。SiOxは、米国出願第15/031,504号(その全体が参照することによって本明細書に組み込まれる)に説明されるようなプロセスにおいて、本段階においてOアニールを導入することによって、または後に高温によってのいずれかでa-Siから形成される。結晶位置合わせが、REOと下層シリコン基板との間に確立される。いくつかの実施例では、初期REO層は、SiOxの形成によって消費され、希土類珪酸塩である、ある非晶質RESiOxを含有する、非晶質層につながるであろうことに留意されたい。したがって、SiOx層504は、適応性を提供し、上層のエピタキシャル成長を妨害せずに、層構造500内の歪みを低減させる。
層構造500は、RFフィルタ内に含まれることができる。特に、フィルタスタック526は、層構造500の活性部分としての役割を果たし、RF電圧が、電極510と514との間に印加されると、エピタキシャル圧電層512は、音響的に共鳴し、電極間に所望の周波数を選択的に通過させ、帯域通過フィルタをもたらす。
結晶REO層506は、基板502に対してエピタキシャルであって、結晶REO層506の格子が基板502の格子と格子合致(もしくはほぼ格子合致)または格子一致(もしくはほぼ格子一致)されることを意味する。結晶REO層506は、基板502と格子合致またはほぼ格子合致されることができ、2つの格子が実質的に同一格子パラメータを有することを意味する。結晶REO層506はまた、基板502と格子一致またはほぼ格子一致されることができ、結晶REO層506の1つまたはそれを上回る格子パラメータが基板502の対応する格子パラメータの整数倍であることを意味する。
接触層516は、フィルタスタック526に対してエピタキシャルであるとき、接触層516は、第2の電極514に対してエピタキシャルである。
図6は、RFフィルタとして使用するための層構造を堆積させるための方法600のフローチャートを描写する。602では、基板が、調製される。基板の調製は、基板を事前に清掃するステップと、基板を脱気するステップと、基板をエッチングステップと、基板を堆積システムの中に装填するステップと、基板を熱的に処置するステップとのうちの1つまたはそれを上回るものを含むことができる。基板は、基板102、202、302、402、および502のいずれかであることができる。606では、結晶REO層が、堆積される。結晶REO層は、随意のSiOx層に隣接することができる、基板に隣接することができる、および/または別の介在層に隣接することができる。結晶REO層は、結晶REO層106、206、306、406、および506のいずれかであることができる。SiOx層が含まれるべき場合、ステップ606(REOプロセス)は、中断され、方法は、随意のステップ604に進み、a-Siが、上側REO表面上に堆積される。ステップ604は、いくつかの実施例では、層構造がSiOx層を含まず、他の実施例では、SiOx層が他の手段によって形成されるため、随意である。SiOx層は、SiOx層104、204、および504のいずれかであることができる。次いで、ステップ606(REO堆積プロセス)は、再開される。いくつかの実施例では、方法600は、随意の方法607に進み、音響ミラー層構造が、堆積される。方法607はさらに、図7を参照して説明される。
ステップ606、または含まれる場合、随意の方法607後、方法600は、ステップ608に進む。608では、第1の電極層が、堆積される。610では、エピタキシャル圧電層が、堆積される。随意のステップ612では、第2の電極層が、堆積される。614では、上側接触層が、第2の電極層にわたって堆積される。
ステップ614後、方法600は、随意に、方法615に進むことができ、上層素子が、堆積される。方法615はさらに、図8を参照して説明される。
ステップ614、または含まれる場合、方法615後、方法600は、616に進む。616では、選択された領域は、エッチングされ、第1の電極層を暴露させる。しかしながら、選択されない他の領域では、エピタキシャル圧電層、第2の電極層、および上側接触層は、エッチングされず、メサとして残る。618では、616においてエッチングされた体積は、誘電材料で充填される。本誘電材料は、メサを相互から隔離する高誘電定数を伴う、材料である。620では、誘電体の選択された領域は、エッチングされ、再び、第1の電極層を暴露させる。これは、誘電体を通してビアを開放する効果を有する。622では、下側接触層が、第1の電極層におよびステップ620においてエッチングされた暴露された領域にわたって堆積される。624では、相互接続部が、下側接触層にわたって堆積される。ステップ626では、さらなる処理が、行われてもよい。さらなる処理は、キャッピング層、さらなる堆積、さらなるエッチング、パッケージング、および他の処理ステップのうちの1つまたはそれを上回るものを含むことができる。
示されるもの以外のステップも、方法600の一部として行われることができる。例えば、介在層が、図6に説明される層のいずれか間に堆積されることができる。600の方法におけるステップは、図6に描写される順序以外の異なる順序で行われることができる。また、方法600のステップの全てが、行われる必要があるわけではない。例えば、層構造100は、ステップ602、604、606、608、610、612、および614を使用して加工されることができる。別の実施例として、層構造200は、ステップ602、604、606、607、608、610、612、および614を使用して加工されることができる。さらに、層構造300は、ステップ602、606、608、610、および随意に、612を使用して堆積されることができる。層構造400は、ステップ602、606、608、610、612、および615を使用して加工されることができる。層構造500は、ステップ602、604、606、608、610、612、614、616、618、620、622、624、および626を使用して堆積されることができる。
図7は、音響ミラー層構造を加工するための方法607を描写する。702では、ミラー材料層が、堆積される。704では、結晶REO層が、ミラー材料層にわたって堆積される。706において、所望の数のミラー層が堆積された場合、方法607は、方法600のステップ608に進む。706において、所望の数のミラー層に到達しない場合、方法600は、ステップ702に戻り、付加的層を堆積させる。図7は、結晶REO層の前に堆積されるミラー材料層を描写するが、層の順序は、逆転されることができ、結晶REO層は、ミラー材料層の前に堆積されることができる。
図8は、上層素子層を堆積させるための方法615のフローチャートを描写する。802では、1つまたはそれを上回る結晶希土類含有層が、堆積される。804では、1つまたはそれを上回る素子層が、1つまたはそれを上回る結晶希土類含有層にわたって堆積される。ステップ804後、方法は、方法600のステップ616に進む。
埋められた金属接触層が、半導体層にわたる金属のエピタキシャル堆積を使用して成長されることができる。エピタキシャル金属層は、直接半導体層および/または直接基板上に成長されることができる。いくつかの実施例では、随意の遷移層が、エピタキシャル金属層と下層半導体層との間および/またはエピタキシャル金属層と下層基板との間にあることができる。電気的利点だけではなく、埋められた接触層は、多くの場合、金属と利用され得る上層半導体との間の相互作用をもたらすであろう。RFフィルタにおけるようなこれらの相互作用は、金属と半導体(および任意の介在界面)との間の界面が欠陥が殆どない高品質であるとき、より有用である。加えて、エピタキシャル金属は、高膜品質を保存しながら、スパッタリングされた金属より薄くされることができる。これは、部分的に、エピタキシャル界面がより高い品質であって、層が薄化されるにつれて、界面が全体的材料のより大きい割合となるためである。したがって、厚膜は、低品質界面によって殆ど影響されず、その性質は、バルク材料性質によって左右されるが、薄膜の性質は、界面性質によってより左右される。したがって、高品質界面は、薄膜を堆積させるときに重要である。
結晶希土類酸化物(REO)エピタキシャル層は、シリコン等の半導体基板上のエピタキシャル金属のためのテンプレートとして使用されることができる。シリコン以外の基板も、使用されることができ、実施例は、ゲルマニウム、Si-Ge合金、サファイア、二酸化硅素、絶縁体上シリコン(SOI)、および半導体上のシリコン(SOS)、前述のうちの1つの最上層を伴う基板、ならびに任意の半導体基板を含む。金属エピタキシの目的のために、結晶REOは、YSZと比較してより優れた材料である。まず第一に、結晶REOと基板との間の界面が、エピタキシャルプロセスの一部として設定される。希土類酸化物の適切な選択肢を用いることで、結晶REOテンプレートが、二次相を伴わずに、100%(またはほぼ100%)立方である、エピタキシャルに成長されることができる。全体的エピタキシャルスタックに有益である、結晶REOの他のパラメータおよびプロセス特性は、任意の寄生電荷がない酸化物-シリコン界面、YSZより高い密度(8.6~6.1g/cm)、およびYSZより5倍も優れた熱伝導性である。エピタキシャル金属成長のためのテンプレートとしての役割を果たすことに加え、結晶REO層はまた、エピタキシャル金属層と下方の任意の基板との間の相互拡散を防止することができる。本結晶REO層902は、例えば、望ましくない金属珪化物の形成を防止する(基板がシリコンである場合)。
図9は、結晶REO層902にわたるエピタキシャル金属層904と、エピタキシャル金属層904にわたる半導体層906とを含む、層構造900を描写する。酸化物の厚さは、toxとして定義され、典型的には、酸化物の厚さは、0<=tox<=500nmとして定義されることができる。図9に描写される層構造900は、MBE、MOCVD、または他の周知のエピタキシャル堆積技法のいずれかによって、単一エピタキシャルプロセスにおいて製造されることができる。要求に応じて、ツールは、単一チャンバ、またはプロセスの具体的部分が異なる相互接続されたチャンバ内で行われる、周知のクラスタツールフォーマットのいずれかの使用のいずれかであることができる、もしくは複数の堆積ツールが、使用されることができる。結晶REO層902は、1つまたはそれを上回る成分エピタキシャル金属層を備えることができる、エピタキシャル金属層904のためのテンプレートである。半導体層906は、III族窒化物材料、III-V材料、およびIV族材料のうちの1つまたはそれを上回るものを備えることができる。III-V材料は、周期表のIII族からの1つまたはそれを上回る種(B、Al、Ga、In、およびTl等)と、周期表のV族からの1つまたはそれを上回る種(N、P、As、Sb、およびBi等)とを含む。III族窒化物は、III-V材料であって、III族からの種と、窒素とを含む。III族窒化物材料の実施例は、GaN、InAlGa1-x-yN(0≦x、y≦1)、および/またはAlNを含む。他のIII-V材料の実施例は、GaAs、InP、InAs、InSb、InGaAs、GaAsP、InGaAsP、および同等物のうちの1つまたはそれを上回るものを含む。
図9に描写される層構造900は、高周波(RF)フィルタ内に含まれることができる。半導体層906は、結合された電気機械的共振器として作用する、圧電材料であることができる。エピタキシャル金属層904は、RFフィルタのための第1の電極であることができ、随意の第2の金属層(図9には図示せず)は、RFフィルタのための第2の電極であることができる。エピタキシャル金属層は、特に、それらが、金属層にわたる単結晶層(例えば、半導体層)の後続成長のためのテンプレートとしての役割を果たす単結晶構造を伴う、高伝導性の金属を提供するため、RFフィルタ内の電極のために有用である。高伝導性に起因して、金属層は、多結晶類似物と比較して、より薄くなることができる。圧電層の厚さが低減され、より高い周波数素子を生産するにつれて、金属接点は、素子の性能を限定し始める。したがって、適正な伝導性を維持しながら、金属層を可能な限り薄くすることが望ましい。単結晶金属は、厚さを低減させるための手段をもたらし、それによって、素子性能を改良する。単結晶半導体層は、それらが、より高い圧電係数、より狭い帯域幅、およびより低い損失を提供するため、RFフィルタ内の半導体材料として有用である。部分的に、増加される性能は、エピタキシャル金属電極の品質および結晶位置合わせに起因し、これは、後続膜のより高い品質をもたらす。図9の層構造900は、シリコン基板等の基板にわたってエピタキシャルに成長されることができる。フィルタ内の半導体材料が、エピタキシャルである場合、フィルタの上方に成長され得る、付加的半導体要素の統合に役立つ(必ずしも、直接、フィルタに電気的に接続されるわけではない)。例えば、トランジスタ(その実施例は、電界効果トランジスタ、高電子移動度トランジスタ、およびヘテロ接合バイポーラトランジスタを含む)が、フィルタにわたって成長され、したがって、所与のシステムのために要求されるチップ面積を低減させることができる。
図10は、図9に描写される層構造900を加工するための単一エピタキシャルプロセスを図示する、プロセス概略1000を描写する。1004では、結晶REO層が、基板にわたってエピタキシャルに成長される。1006では、金属層が、結晶REO層にわたってエピタキシャルに成長される。1008では、半導体層が、金属層にわたってエピタキシャルに成長される。いくつかの実施例では、付加的金属層が、1010に描写されるように、半導体層にわたってエピタキシャルに成長されることができる。図1000に描写される層はそれぞれ、1つまたはそれを上回るサブ層を含むことができる。
使用されるエピタキシャル金属は、ルテニウムもしくはモリブデン等の希土類金属もしくは金属または以下の表1に列挙された他の代表的金属であり得る。考慮すべき重要な属性は、抵抗率であるが、また、層の光学および音響性質を判定する、密度、ヤング係数、ならびに屈折率も挙げられる。表1に列挙されない他の金属もまた、使用されることができる。
Figure 0007217781000001
図11は、結晶REOテンプレートにわたる複数のエピタキシャル金属層を含む、層構造1100、1130、および1160を描写する。図9および10におけるエピタキシャル金属層は、複数の金属層を含むことができる。複数の金属層は、層構造1100におけるように、層構造1130等の超格子または多層構造におけるように、スタックされた構造として、または層構造1160におけるような傾斜合金のいずれかとして成長されることができる。層構造1100は、結晶REO層1102と、結晶REO層1102にわたるエピタキシャル金属1層1104と、エピタキシャル金属1層1104にわたるエピタキシャル金属2層1106とを含む。層構造1130は、結晶REO層1132と、結晶REO層1132にわたるエピタキシャル金属1層1134と、エピタキシャル金属1層1134にわたるエピタキシャル金属2層1136とを含む。層構造1130はまた、エピタキシャル金属2層1136にわたるエピタキシャル金属1層1138と、エピタキシャル金属1層1138にわたるエピタキシャル金属2層1140とを含む。層構造1130は、2つの対のエピタキシャル金属1および2層を含むが、層構造1130は、2つ以外の数の対のエピタキシャル金属1および2層を含むことができる。層構造1160は、結晶REO層1162と、結晶REO層1162にわたる傾斜合金1168とを含む。傾斜合金1168は、エピタキシャル金属1 1164とエピタキシャル金属2 1166の合金である。
傾斜合金1168内の傾斜は、線形(例えば、金属1 1164から金属2 1166までの組成における線形変化)、超線形(例えば、より高次の多項式)、劣線形、または段階的(例えば、材料組成における離散変化)であることができる。結晶REO1102、1132、および1162ならびに/またはIII族窒化物に隣接して使用される、金属1104、1134、および1164は、同一であることができる、またはそれらは、異なることができる。例えば、超格子構成は、異なる金属の交互層を含むことができる。金属のそれぞれの層の厚さは、同一であることができる、またはそれらは、異なることができる。
金属層は、エピタキシャルであるため、粒界と関連付けられた損失は存在せず、加えて、金属層と半導体との間の界面は、無傷かつ離散しており、その両方とも、多結晶/スパッタリングされたDBR構造と比較して、半導体、すなわち、金属DBRの損失を低減させる。
図12は、エピタキシャル金属層にわたる半導体層の直接成長を伴う、層構造1200と、半導体層がIII族窒化物層である、代表的例示的層構造1250とを描写する。層構造1200は、基板1202にわたってエピタキシャルに成長された結晶REO層1204と、結晶REO層1204にわたってエピタキシャルに成長された金属層1206と、金属層1206にわたってエピタキシャルに成長された半導体層1208とを含む。層構造1250は、層構造1200の代表的実施例であって、半導体層1208は、III族窒化物層、特に、Al1-xScN(0≦x≦1)層1258であって、金属層1206は、Mo層1256であって、結晶REO層1204は、Er層1254であって、基板1202は、Si<111>基板1252である。構造1200の他の実施例も、可能性として考えられ、層はそれぞれ、1つまたはそれを上回るサブ層を含むことができる。
内層が、層間の界面の品質を改良するために使用されることができる。図9に示されるような基本単位は、金属904と半導体906との間または酸化物902とエピタキシャル金属904との間のいずれかに内層を含むように修正されることができる。そのような内層の目的は、酸化物から金属または金属から半導体への遷移の化学的もしくは結晶学的エンジニアリングを可能にすることである。化学的エンジニアリングは、半導体906または金属層904の初期エピタキシャル堆積の間、半導体または金属原子の核生成もしくは遷移を促すことを含むことができる。結晶学的エンジニアリングは、金属904と半導体906層との間の結晶構造または格子定数における遷移を補助することを含むことができる。結晶構造内の遷移の実施例は、六方型結晶構造から立方型結晶構造への遷移である。
図13は、それ自体が結晶REO層1302にわたってエピタキシャルに成長される、内層1304にわたるエピタキシャル金属1306を含む、層構造1300を描写する。図14および15は、本内層の実施例を描写する。図14は、希土類珪化物を示す一方、図15は、希土類ニクタイドの実施例である。
図14は、基板1402と、基板1402にわたる結晶REO層1404と、結晶REO層1404にわたる希土類珪化物層1406とを含む、層構造1400を描写する。希土類珪化物層1406は、内層1304の実施例である。層構造1400はまた、希土類珪化物層1406にわたるエピタキシャル金属層1408と、エピタキシャル金属層1404にわたる半導体層1410とを含む。
図15は、基板1502と、基板1502にわたる結晶REO層1504と、結晶REO層1504にわたる希土類ニクタイド層1506とを含む、層構造1500を描写する。希土類ニクタイド層1506は、内層1304の実施例である。層構造1500はまた、希土類ニクタイド層1506にわたるエピタキシャル金属層1508と、エピタキシャル金属層1508にわたる半導体層1510とを含む。
図16は、結晶REO層1602と、結晶REO層1602にわたるエピタキシャル金属層1604と、エピタキシャル金属層1604にわたる内層1606と、内層1606にわたる半導体1608とを含む、層構造1600を描写する。図16に描写されるように、内層1606は、エピタキシャル金属層1604の上方にあることができる。
図17-19は、内層の成長を描写する。可能性として考えられる内層の実施例は、(同様に限定ではないが)図17に示されるような金属珪化物、図18に示されるような金属窒化物、希土類窒化物、希土類ヒ化物、希土類リン化物、希土類アンチモン化物、および希土類ビスマス化物を含む。これらの最後の5つは、一般に、希土類ニクタイドと称され、図19に示される。
図17は、金属珪化物内層を含む、層構造1700を描写する。層構造1700は、基板1702と、基板1702にわたる結晶REO層1704と、結晶REO層1704にわたるエピタキシャル金属層1706と、エピタキシャル金属層1706にわたる金属珪化物層1708と、金属珪化物層1708にわたる半導体層1710とを含む。金属珪化物層1708は、内層1606の実施例である。
図18は、金属窒化物内層を含む、層構造1800を描写する。層構造1800は、基板1802と、基板1802にわたる結晶REO層と、結晶REO層1804にわたるエピタキシャル金属層1806と、エピタキシャル金属層1806にわたるエピタキシャル金属層窒化物層1808と、エピタキシャル金属窒化物1808にわたるエピタキシャル半導体層1810とを含む。エピタキシャル金属窒化物層1808は、内層1606の実施例である。
図19は、希土類ニクタイド内層を含む、層構造1900を描写する。層構造1900は、基板1902と、基板1902にわたる結晶REO層1904と、結晶REO層1904にわたるエピタキシャル金属層1906と、エピタキシャル金属層1906にわたるエピタキシャル希土類ニクタイド層1908と、エピタキシャル希土類ニクタイド層1908にわたるエピタキシャル半導体層1910とを含む。エピタキシャル希土類ニクタイド層1908は、内層1606の実施例である。
エピタキシャルプロセスの本時点において、第1の半導体材料が、完全に成長され、層が、完成する。いくつかの用途に関して、これは、プロセスの終了となり得、その他に関しては、異なる組成/タイプのより多くの半導体が、他の層にわたってエピタキシャルに成長され得る。他の用途では、第2の金属が、有利となり得る。本実施例に関して、前述の金属エピタキシスキームのいずれかが、本目的のために利用されることができる。同様に、金属と半導体との間にエピタキシャルに成長される前述の内層のいずれかが、最終エピタキシャルスタックの要求される特徴に応じて、全体的エピタキシャルプロセスの本時点で使用され得る(図16参照)。半導体の上方の層は、その下方のものに合致する必要はない、すなわち、対称設計のための要件はない。
図20は、半導体層にわたるエピタキシャル金属層と、エピタキシャル内層を伴う層構造2030、2060、および2090の3つの実施例、すなわち、それぞれ、金属珪化物、金属窒化物、および希土類ニクタイドとを伴う、層構造2000を描写する。層構造2000は、半導体層2002にわたるエピタキシャル金属層2006を含む。層構造2030は、半導体層2032と、半導体層2032にわたるエピタキシャル金属珪化物層2034と、エピタキシャル金属珪化物層2034にわたるエピタキシャル金属層2036とを含む。エピタキシャル金属珪化物層2034は、金属と半導体層との間の内層である。層構造2060は、半導体層2062と、半導体層2062にわたるエピタキシャル金属窒化物層2064と、エピタキシャル金属窒化物層2064にわたるエピタキシャル金属層2066とを含む。エピタキシャル金属窒化物層2064は、金属と半導体層との間の内層の実施例である。層構造2090は、半導体層2092と、半導体2092にわたるエピタキシャル希土類ニクタイド層2094と、エピタキシャル希土類ニクタイド層2094にわたるエピタキシャル金属層2096とを含む。
エピタキシャル希土類ニクタイド2094は、金属と半導体層との間の内層の実施例である。図20に示されるように、金属を成長させる選択が行われる場合、前述の実施例のいずれかまたは全てが、別の半導体層を金属にわたってエピタキシャルに成長させる目的のために繰り返され得る。図20は、エピタキシャル内層の3つの実施例を描写するが、他のエピタキシャル内層も、代わりに、または組み合わせて、使用されることができる。
図21は、随意の内層を伴う繰り返される金属/半導体構造を有する、例示的層構造2100を描写する。層構造2100は、3つの単位2102、2104、および2106を含む。層構造2100は、他の数の単位も含有することができるが、3つが、例証目的のためにここでは示される。各単位は、同一であることができる、または層スタック内の単位のうちの1つまたはそれを上回るものは、異なることができる。図21はまた、層構造2100内の例示的単位2050を描写する。本例示的単位2050は、第1のエピタキシャル金属層2052にわたってエピタキシャルに成長された第1の内層2054と、第1の内層2054にわたってエピタキシャルに成長された半導体層2056と、半導体層2056にわたってエピタキシャルに成長された第2の内層2058と、第2の内層2058にわたってエピタキシャルに成長された第2のエピタキシャル金属層2060とを含有する。層構造内の単位のいずれかは、第1および第2の内層2054ならびに2058のいずれも含まない、そのうちの1つを含む、または両方を含むことができる。加えて、1つの単位内の第2のエピタキシャル金属層2058は、上方の単位内の第1のエピタキシャル金属層2092と同一であることができる。単位内のエピタキシャル金属層2052および2060の一方または両方は、単一金属、傾斜金属層、複数のサブ層を伴う金属層、および/または複数の金属層を伴う超格子であることができる。
図22は、下方の層を現場外処理および/または素子操作に合致させるための最終エピタキシャル層を有する、例示的層構造2200、2230、および2260を描写する。これらは、限定ではないが、層構造2200内におけるように上側金属層を酸化から保護するための金属珪化物の使用、層構造2230内におけるように伝導性を向上させるためのグラフェンまたは他の2D構造の追加、希土類ニクタイド層、および層構造2260におけるように下層エピタキシャルスタックを電気的に隔離するための誘電または絶縁体のいずれかとしての結晶REO層の追加を含む。これらの3つの最上層は、単一層実体として示されるが、そのような層の提供は、ここに示されない付加的層を要求し得ることが予期されることに留意されたい。
層構造2200は、半導体層2202と、半導体層2202にわたるエピタキシャル金属層2204と、エピタキシャル金属層2204にわたるエピタキシャル金属珪化物層2206とを含む。層構造2230は、半導体層2232と、半導体層2232にわたるエピタキシャル金属層2234と、エピタキシャル金属層2234にわたるグラフェン層2236とを含む。描写されないが、2230では、スタックは、それを機械的および化学的に保護するために、グラフェン層にわたる付加的半導体、金属、または絶縁体を含んでもよい。層構造2260は、半導体層2262と、半導体層2262にわたるエピタキシャル金属層2264と、エピタキシャル金属層2264にわたる結晶REO層2266とを含む。
本明細書に説明される成長および/または堆積は、化学蒸着法(CVD)、有機金属化学蒸着法(MOCVD)、有機金属気相成長法(OMVPE)、原子層堆積法(ALD)、分子線成長法(MBE)、水素化物気相成長法(HVPE)、パルスレーザ堆積法(PLD)、および/または物理蒸着法(PVD)のうちの1つまたはそれを上回るものを使用して行われることができる。
本明細書に説明されるように、層は、表面を被覆する実質的に均一厚の材料を意味する。層は、連続または断続(すなわち、材料の領域間に間隙を有する)のいずれかであることができる。例えば、層は、表面を完全に被覆する、または集合的に層を画定する、離散領域(すなわち、選択的面積エピタキシを使用して形成される領域)に区画化されることができる。層基板は、層のセットを意味し、独立型構造またはより大きい構造の一部であることができる。
「モノリシックに統合される」とは、典型的には、表面上に配置される層を堆積させることによって、基板の表面上に形成されることを意味する。
「配置される」とは、下層材料または層の「上に存在する」ことを意味する。本層は、好適な表面を確実にするために必要な遷移層等の中間層を備えてもよい。例えば、材料が「基板上に配置される」ように説明される場合、これは、(1)材料が基板と直に接触すること、または(2)材料が基板上に常駐する1つまたはそれを上回る遷移層と接触することのいずれかを意味することができる。
「単結晶」とは、実質的に1つのみのタイプの単位胞を備える、結晶構造を意味する。しかしながら、単結晶層は、積層欠陥、転位、または他の一般に生じる結晶欠陥等、いくつかの結晶欠陥を呈し得る。
「単分域」とは、単位胞の実質的に1つのみの構造と、その単位胞の実質的に1つのみの配向とを備える、結晶構造を意味する。言い換えると、単分域結晶は、双晶形成または逆相分域を呈さない。
「単相」とは、単結晶および単分域の両方である、結晶構造を意味する。
「結晶質」とは、実質的に単結晶および実質的に単分域である、結晶構造を意味する。結晶度は、結晶構造が単結晶かつ単分域である程度を意味する。高結晶構造は、ほぼ完全または完全に単結晶かつ単分域となるであろう。
「非晶質」とは、長距離規則度を伴わない材料を意味する。
「基板」とは、堆積される層が形成される材料を意味する。例示的基板は、限定ではないが、ウエハが単結晶シリコンの均質厚を備える、バルクシリコンウエハ、バルクシリコンハンドルウエハ上に配置される二酸化硅素層の上に配置されるシリコンの層を備える、絶縁体上シリコンウエハ等の複合ウエハ、またはその上もしくはその中に素子が形成される基層としての役割を果たす、任意の他の材料を含む。用途に応じて、基板層およびバルク基板として使用するために好適なそのような他の材料の実施例は、限定ではないが、ゲルマニウム、アルミナ、ヒ化ガリウム、リン化インジウム、シリカ、二酸化硅素、硼珪酸ガラス、パイレックス(登録商標)、およびサファイアを含む。
「ミスカット基板」とは、基板の結晶構造と関連付けられた、それに対してある角度で配向される表面結晶構造を備える、基板を意味する。例えば、6°ミスカット<100>シリコンウエハは、<110>等の別の主要結晶配向に向かって6°だけ<100>結晶配向に対してある角度で切断された<100>シリコンウエハを備える。典型的には、必ずしもではないが、ミスカットは、最大約20°となるであろう。具体的に記載されない限り、語句「ミスカット基板」は、任意の主要結晶配向を有するミスカットウエハを含む。すなわち、<011>方向に向かってミスカットされた<111>ウエハ、<110>方向に向かってミスカットされた<100>ウエハ、および<001>方向に向かってミスカットされた<011>ウエハである。
「絶縁体上半導体」とは、単結晶半導体層と、単相誘電層と、基板とを備え、誘電層が半導体層と基板との間に介在される、組成物を意味する。本構造は、典型的には、単結晶シリコン基板と、非単相誘電層(例えば、非晶質二酸化硅素等)と、単結晶シリコン半導体層とを含む、先行技術の絶縁体上シリコン(「SOI」)組成物を連想させる。先行技術のSOIウエハと本発明の絶縁体上半導体組成物との間のいくつかの重要な区別は、以下である。
絶縁体上半導体組成物は、単相形態を有する、誘電層を含む一方、SOIウエハは、含まない。実際、典型的SOIウエハの絶縁体層は、単結晶ですらない。
絶縁体上半導体組成物は、シリコン、ゲルマニウム、またはシリコン-ゲルマニウム「活性」層を含む一方、従来技術のSOIウエハは、シリコン活性層を使用する。言い換えると、例示的絶縁体上半導体組成物は、限定ではないが、絶縁体上シリコン、絶縁体上ゲルマニウム、および絶縁体上シリコン-ゲルマニウムを含む。
「電極」とは、回路の一部と接触するために使用される、伝導性材料を意味する。電極は、金属、半金属、半導体、珪化物、窒化物、および非金属から作製されることができるが、それらが接触する回路の一部より伝導性である。
第2の層の「上にある」またはそれ「にわたる」ように本明細書に説明および/または描写される第1の層は、第2の層に直に隣接することができる、もしくは1つまたはそれを上回る介在層が、第1および第2の層間に存在することができる。第2の層または基板の「直接上にある」もしくはそれ「に直接わたる」ように本明細書に説明および/または描写される、第1の層は、可能性として、第1の層と第2の層または基板の混合に起因して形成され得る、介在合金層以外に、介在層が存在せずに、第2の層または基板に直に隣接する。加えて、第2の層または基板の「上にある」、それ「にわたる」、その「直接上にある」、またはそれ「に直接わたる」ように本明細書に説明および/または描写される、第1の層は、第2の層もしくは基板全体または第2の層もしくは基板の一部を被覆してもよい。
基板は、層成長の間、基板ホルダ上に設置され、したがって、上部表面または上側表面は、基板ホルダから最も遠い基板または層の表面である一方、底部表面または下側表面は、基板ホルダに最も近い基板または層の表面である。本明細書に描写および説明される構造のいずれかは、描写されるものの上方および/または下方に付加的層を伴う、より大きい構造の一部であることができる。明確にするために、本明細書における図は、これらの付加的層を省略し得るが、これらの付加的層は、開示される構造の一部であることができる。加えて、描写される構造は、本繰り返しが図に描写されない場合でも、単位として繰り返されることができる。
前述の説明から、本開示の範囲から逸脱することなく、本明細書に説明される概念を実装するための種々の技法が使用されてもよいことが明らかである。説明される実施形態は、あらゆる点において、例証であって、制限ではないと見なされるものとする。また、本明細書に説明される技法および構造は、本明細書に説明される特定の実施例に限定されず、本開示の範囲から逸脱することなく、他の実施例においても実装されることができることを理解されたい。同様に、動作が、特定の順序で図面に描写されるが、これは、そのような動作が示される特定の順序または順次順序で行われること、または全ての図示される動作が望ましい結果を達成するために行われることを要求するものと理解されるべきではない。

Claims (29)

  1. 層構造であって、
    基板にわたるエピタキシャル結晶希土類酸化物(REO)層と、
    前記エピタキシャル結晶希土類酸化物層にわたる第1のエピタキシャル電極層と、
    前記第1のエピタキシャル電極層にわたるエピタキシャル圧電層と、
    前記エピタキシャル圧電層にわたる第2のエピタキシャル結晶希土類含有層であって、前記第2のエピタキシャル結晶希土類含有層の上部表面の格子構造は、前記第2のエピタキシャル結晶希土類含有層にわたる1つ以上の素子層の底部表面に対して格子合致を提供するように構成されている、第2のエピタキシャル結晶希土類含有層と
    を備える、層構造。
  2. 前記エピタキシャル圧電層にわたる第2の電極層をさらに備える、請求項1に記載の層構造。
  3. 前記第1のエピタキシャル電極層は、エピタキシャル金属を備える、請求項1に記載の層構造。
  4. 前記エピタキシャル金属は、単結晶である、請求項3に記載の層構造。
  5. 前記第1のエピタキシャル電極層は、希土類ニクタイドを備える、請求項1に記載の層構造。
  6. 前記第2のエピタキシャル結晶希土類含有層にわたる1つ以上の素子層をさらに備える、請求項1に記載の層構造。
  7. 前記第2の電極層にわたる最終エピタキシャル層をさらに備え、前記最終エピタキシャル層は、金属珪化物、結晶REO、希土類ニクタイド、グラフェンのうちの1つ以上のものを含有する、請求項2に記載の層構造。
  8. 前記エピタキシャル圧電層は、窒化アルミニウムおよび窒化アルミニウムスカンジウムのうちの少なくとも1つを備える、請求項1に記載の層構造。
  9. 前記第2のエピタキシャル結晶希土類含有層は、REOを備える、請求項1に記載の層構造。
  10. 前記第2のエピタキシャル結晶希土類含有層は、希土類ニクタイドを備える、請求項1に記載の層構造。
  11. 前記エピタキシャル結晶希土類酸化物層の密度は、5×10kg/m~15×10kg/mである、請求項1に記載の層構造。
  12. 前記エピタキシャル結晶希土類酸化物層の密度は、7×10kg/m~10×10kg/mである、請求項1に記載の層構造。
  13. 前記第2の電極層にわたる上側接触層と、
    前記第1のエピタキシャル電極層にわたる下側接触層と、
    前記下側接触層にわたる相互接続部と
    をさらに備える、請求項2に記載の層構造。
  14. 前記1つ以上の素子層は、1つ以上の高電子移動度トランジスタ(HEMT)層を備える、請求項6に記載の層構造。
  15. 前記1つ以上の素子層は、1つ以上のヘテロ接合バイポーラトランジスタ(HBT)層を備える、請求項6に記載の層構造。
  16. 前記1つ以上の素子層は、1つ以上の擬似格子整合HEMT(pHEMT)層を備える、請求項6に記載の層構造。
  17. 前記第1のエピタキシャル電極層は、層を備え、前記層は、前記層の厚さを通して第1の希土類含有材料から第2の希土類含有材料まで組成が変化する、請求項1に記載の層構造。
  18. 前記第1のエピタキシャル電極層は、多層構造を備える、請求項1に記載の層構造。
  19. 希土類ニクタイド層およびRESi層のうちの少なくとも1つを前記第1のエピタキシャル電極層に隣接してさらに備える、請求項1に記載の層構造。
  20. 前記基板は、シリコン基板を備える、請求項1に記載の層構造。
  21. 前記基板は、炭化硅素基板を備える、請求項1に記載の層構造。
  22. 前記基板は、サファイア基板を備える、請求項1に記載の層構造。
  23. 層構造を加工する方法であって、
    エピタキシャル結晶希土類酸化物(REO)層を基板にわたって堆積させることと、
    第1のエピタキシャル電極層を前記エピタキシャル結晶希土類酸化物層にわたって堆積させることと、
    エピタキシャル圧電層を前記第1のエピタキシャル電極層にわたって堆積させることと、
    第2のエピタキシャル結晶希土類含有層を前記エピタキシャル圧電層にわたって堆積させることであって、前記第2のエピタキシャル結晶希土類含有層の上部表面の格子構造は、前記第2のエピタキシャル結晶希土類含有層にわたる1つ以上の素子層の底部表面に対して格子合致を提供するように構成されている、ことと
    を含む、方法。
  24. 前記エピタキシャル圧電層にわたって第2の電極層を配置することをさらに含む、請求項23に記載の方法。
  25. 前記ピタキシャル結晶希土類酸化物層と前記基板との間に非晶質酸化物層を堆積させることをさらに含む、請求項23に記載の方法。
  26. 1つ以上の素子層を前記第2のエピタキシャル結晶希土類含有層にわたって堆積させることをさらに含む、請求項23に記載の方法。
  27. 最終エピタキシャル層を前記第2の電極層にわたって堆積させることをさらに含み、前記最終エピタキシャル層は、金属珪化物、結晶REO、希土類ニクタイド、グラフェンのうちの1つ以上のものを含有する、請求項24に記載の方法。
  28. 上側接触層を前記第2の電極層にわたって堆積させることと、
    第1の選択された領域をエッチングすることにより、前記第1のエピタキシャル電極層を暴露させることと、
    前記エッチングされた第1の選択された領域を誘電材料で充填することと、
    第2の選択された領域をエッチングすることにより、前記第1のエピタキシャル電極層を暴露させることと、
    下側接触層を前記第2の選択された領域内の前記第1のエピタキシャル電極層にわたって堆積させることと、
    相互接続部を前記下側接触層にわたって堆積させることと
    をさらに含む、請求項24に記載の方法。
  29. 希土類ニクタイド層およびRESi層のうちの少なくとも1つを前記第1のエピタキシャル電極層に隣接して堆積させることをさらに含む、請求項23に記載の方法。
JP2021117086A 2015-11-13 2021-07-15 希土類酸化物およびエピタキシャル窒化アルミニウムを用いて加工されるrfフィルタのための層構造 Active JP7217781B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201562255113P 2015-11-13 2015-11-13
US62/255,113 2015-11-13
US201662398416P 2016-09-22 2016-09-22
US62/398,416 2016-09-22
US15/342,045 US10075143B2 (en) 2015-11-13 2016-11-02 Layer structures for RF filters fabricated using rare earth oxides and epitaxial aluminum nitride
JP2018524766A JP6956716B2 (ja) 2015-11-13 2016-11-02 希土類酸化物およびエピタキシャル窒化アルミニウムを用いて加工されるrfフィルタのための層構造
US15/342,045 2016-11-02

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018524766A Division JP6956716B2 (ja) 2015-11-13 2016-11-02 希土類酸化物およびエピタキシャル窒化アルミニウムを用いて加工されるrfフィルタのための層構造

Publications (2)

Publication Number Publication Date
JP2021168509A JP2021168509A (ja) 2021-10-21
JP7217781B2 true JP7217781B2 (ja) 2023-02-03

Family

ID=58690028

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018524766A Active JP6956716B2 (ja) 2015-11-13 2016-11-02 希土類酸化物およびエピタキシャル窒化アルミニウムを用いて加工されるrfフィルタのための層構造
JP2021117086A Active JP7217781B2 (ja) 2015-11-13 2021-07-15 希土類酸化物およびエピタキシャル窒化アルミニウムを用いて加工されるrfフィルタのための層構造

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018524766A Active JP6956716B2 (ja) 2015-11-13 2016-11-02 希土類酸化物およびエピタキシャル窒化アルミニウムを用いて加工されるrfフィルタのための層構造

Country Status (5)

Country Link
US (2) US10075143B2 (ja)
EP (1) EP3375091A1 (ja)
JP (2) JP6956716B2 (ja)
TW (1) TWI720050B (ja)
WO (1) WO2017083150A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3375091A1 (en) * 2015-11-13 2018-09-19 IQE Plc. Layer structures for rf filters fabricated using rare earth oxides and epitaxial aluminum nitride
CN107342357B (zh) * 2016-04-28 2022-08-16 新科实业有限公司 薄膜压电元件及其制造方法
EP3465744A1 (en) * 2016-06-02 2019-04-10 IQE Plc. Rare earth pnictides for strain management
US11495670B2 (en) * 2016-09-22 2022-11-08 Iqe Plc Integrated epitaxial metal electrodes
US10418457B2 (en) * 2016-09-22 2019-09-17 Iqe Plc Metal electrode with tunable work functions
US10128350B2 (en) * 2016-09-22 2018-11-13 Iqe Plc Integrated epitaxial metal electrodes
KR102311140B1 (ko) * 2017-03-09 2021-10-12 가부시키가이샤 무라타 세이사쿠쇼 탄성파 장치, 고주파 프론트 엔드 회로 및 통신 장치
TWI805620B (zh) * 2017-09-21 2023-06-21 英商Iqe有限公司 具可調功函數之金屬電極
TWI820085B (zh) 2018-02-15 2023-11-01 英商Iqe有限公司 具有成長於半導體上的稀土氧化物極性配向層之間的二維電子氣的電子裝置
DE102018112705B4 (de) * 2018-05-28 2020-10-15 RF360 Europe GmbH Verfahren zum Herstellen eines akustischen Volumenwellenresonators
FR3083004B1 (fr) * 2018-06-22 2021-01-15 Commissariat Energie Atomique Dispositif transducteur piezoelectrique et procede de realisation d'un tel dispositif
CN110957989B (zh) * 2018-09-26 2024-01-26 中国科学院苏州纳米技术与纳米仿生研究所 薄膜体声波谐振器及其制作方法
CN109616401B (zh) * 2018-10-17 2021-03-02 华灿光电(苏州)有限公司 一种AlN模板及其制备方法、发光二极管外延片
US11528808B2 (en) 2018-12-03 2022-12-13 X Display Company Technology Limited Printing components to substrate posts
US11482979B2 (en) 2018-12-03 2022-10-25 X Display Company Technology Limited Printing components over substrate post edges
KR20200069561A (ko) * 2018-12-07 2020-06-17 삼성전기주식회사 체적 음향 공진기
WO2020180940A1 (en) * 2019-03-04 2020-09-10 Board Of Regents, The University Of Texas System Silicon-on-oxide-on-silicon
US11342484B2 (en) 2020-05-11 2022-05-24 Silanna UV Technologies Pte Ltd Metal oxide semiconductor-based light emitting device
US11942919B2 (en) * 2021-01-11 2024-03-26 Raytheon Company Strain compensated rare earth group III-nitride heterostructures
US20220368302A1 (en) * 2021-05-14 2022-11-17 Raytheon Company Epitaxial growth of aluminum on aluminum-nitride compounds
WO2023073404A1 (en) 2021-10-27 2023-05-04 Silanna UV Technologies Pte Ltd Methods and systems for heating a wide bandgap substrate
WO2023084274A1 (en) 2021-11-10 2023-05-19 Silanna UV Technologies Pte Ltd Epitaxial oxide materials, structures, and devices
US11563093B1 (en) 2021-11-10 2023-01-24 Silanna UV Technologies Pte Ltd Epitaxial oxide materials, structures, and devices
WO2023084275A1 (en) 2021-11-10 2023-05-19 Silanna UV Technologies Pte Ltd Ultrawide bandgap semiconductor devices including magnesium germanium oxides

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332569A (ja) 1999-05-20 2000-11-30 Tdk Corp 薄膜圧電素子
JP2001313429A (ja) 2000-04-27 2001-11-09 Tdk Corp 積層薄膜その製造方法および電子デバイス
JP2002029894A (ja) 2000-04-27 2002-01-29 Tdk Corp 積層薄膜その製造方法および電子デバイス
JP2013118584A (ja) 2011-12-05 2013-06-13 Taiyo Yuden Co Ltd フィルタ及び分波器

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828080A (en) 1994-08-17 1998-10-27 Tdk Corporation Oxide thin film, electronic device substrate and electronic device
JP3193302B2 (ja) 1996-06-26 2001-07-30 ティーディーケイ株式会社 膜構造体、電子デバイス、記録媒体および強誘電体薄膜の製造方法
JP3813740B2 (ja) * 1997-07-11 2006-08-23 Tdk株式会社 電子デバイス用基板
US6610548B1 (en) * 1999-03-26 2003-08-26 Sony Corporation Crystal growth method of oxide, cerium oxide, promethium oxide, multi-layered structure of oxides, manufacturing method of field effect transistor, manufacturing method of ferroelectric non-volatile memory and ferroelectric non-volatile memory
US6392257B1 (en) * 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
JP2001285021A (ja) * 2000-03-31 2001-10-12 Tdk Corp 弾性表面波装置
US6709776B2 (en) 2000-04-27 2004-03-23 Tdk Corporation Multilayer thin film and its fabrication process as well as electron device
US6555946B1 (en) * 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
JP5019247B2 (ja) * 2000-11-24 2012-09-05 Tdk株式会社 電子デバイス用基板
WO2003098714A1 (fr) * 2002-05-15 2003-11-27 Seiko Epson Corporation Actionneur piezo-electrique et tête à jet d'encre
JP4457587B2 (ja) * 2002-09-05 2010-04-28 セイコーエプソン株式会社 電子デバイス用基体の製造方法及び電子デバイスの製造方法
JP4165347B2 (ja) * 2003-06-25 2008-10-15 セイコーエプソン株式会社 圧電素子の製造方法
WO2005048318A2 (en) * 2003-11-17 2005-05-26 Osemi, Inc. Nitride metal oxide semiconductor integrated transistor devices
US7384481B2 (en) 2003-12-29 2008-06-10 Translucent Photonics, Inc. Method of forming a rare-earth dielectric layer
JP2005294452A (ja) * 2004-03-31 2005-10-20 Fujitsu Ltd 薄膜積層体、その薄膜積層体を用いたアクチュエータ素子、フィルター素子、強誘電体メモリ、および光偏向素子
US7605531B1 (en) * 2005-10-25 2009-10-20 Translucent, Inc. Full color display including LEDs with rare earth active areas and different radiative transistions
JP2007129391A (ja) * 2005-11-02 2007-05-24 Matsushita Electric Ind Co Ltd 音響共振器及びフィルタ
US7643526B1 (en) * 2006-06-21 2010-01-05 Michael Lebby Spontaneous/stimulated light emitting μ-cavity device
JP5288789B2 (ja) * 2007-12-28 2013-09-11 株式会社東芝 半導体装置及びその製造方法
AU2008349509B2 (en) 2008-01-28 2013-12-19 Amit Goyal Semiconductor-based large-area flexible electronic devices
US8878363B2 (en) 2009-06-26 2014-11-04 Intel Corporation Fermi-level unpinning structures for semiconductive devices, processes of forming same, and systems containing same
US9136819B2 (en) * 2012-10-27 2015-09-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic wave resonator having piezoelectric layer with multiple dopants
US20120264284A1 (en) 2011-04-14 2012-10-18 Wang shao-wei Manufacturing method for metal gate structure
US9105471B2 (en) 2011-08-03 2015-08-11 Translucent, Inc. Rare earth oxy-nitride buffered III-N on silicon
US20130062610A1 (en) * 2011-09-14 2013-03-14 Andrew Clark Lattice matched crystalline reflector
US9136820B2 (en) * 2012-07-31 2015-09-15 Tdk Corporation Piezoelectric device
US8823055B2 (en) * 2012-12-17 2014-09-02 Translucent, Inc. REO/ALO/A1N template for III-N material growth on silicon
US8633569B1 (en) * 2013-01-16 2014-01-21 Translucent, Inc. AlN inter-layers in III-N material grown on REO/silicon substrate
US8878188B2 (en) * 2013-02-22 2014-11-04 Translucent, Inc. REO gate dielectric for III-N device on Si substrate
US9129985B2 (en) 2013-03-05 2015-09-08 United Microelectronics Corp. Semiconductor device having metal gate and manufacturing method thereof
US8748900B1 (en) * 2013-03-27 2014-06-10 Translucent, Inc. Re-silicide gate electrode for III-N device on Si substrate
JP6226457B2 (ja) * 2013-08-29 2017-11-08 国立研究開発法人物質・材料研究機構 酸素添加ScN結晶薄膜、その製造方法、電極及び電子デバイス
JP6284726B2 (ja) * 2013-09-11 2018-02-28 太陽誘電株式会社 窒化アルミニウム膜の成膜方法、弾性波デバイスの製造方法、及び窒化アルミニウム膜の製造装置
US8796121B1 (en) 2013-11-19 2014-08-05 Translucent, Inc. Stress mitigating amorphous SiO2 interlayer
JP6347086B2 (ja) 2014-02-18 2018-06-27 アドバンストマテリアルテクノロジーズ株式会社 強誘電体セラミックス
US9520855B2 (en) * 2014-02-26 2016-12-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic wave resonators having doped piezoelectric material and frame elements
US9876483B2 (en) 2014-03-28 2018-01-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator device including trench for providing stress relief
US10340885B2 (en) * 2014-05-08 2019-07-02 Avago Technologies International Sales Pte. Limited Bulk acoustic wave devices with temperature-compensating niobium alloy electrodes
EP3375091A1 (en) * 2015-11-13 2018-09-19 IQE Plc. Layer structures for rf filters fabricated using rare earth oxides and epitaxial aluminum nitride
US10283349B2 (en) 2016-05-27 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Single-crystal rare earth oxide grown on III-V compound
US10128350B2 (en) 2016-09-22 2018-11-13 Iqe Plc Integrated epitaxial metal electrodes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332569A (ja) 1999-05-20 2000-11-30 Tdk Corp 薄膜圧電素子
JP2001313429A (ja) 2000-04-27 2001-11-09 Tdk Corp 積層薄膜その製造方法および電子デバイス
JP2002029894A (ja) 2000-04-27 2002-01-29 Tdk Corp 積層薄膜その製造方法および電子デバイス
JP2013118584A (ja) 2011-12-05 2013-06-13 Taiyo Yuden Co Ltd フィルタ及び分波器

Also Published As

Publication number Publication date
US20190028081A1 (en) 2019-01-24
US10075143B2 (en) 2018-09-11
US10566944B2 (en) 2020-02-18
TW201737462A (zh) 2017-10-16
JP2021168509A (ja) 2021-10-21
US20170141750A1 (en) 2017-05-18
TWI720050B (zh) 2021-03-01
JP2019501570A (ja) 2019-01-17
JP6956716B2 (ja) 2021-11-02
EP3375091A1 (en) 2018-09-19
WO2017083150A1 (en) 2017-05-18

Similar Documents

Publication Publication Date Title
JP7217781B2 (ja) 希土類酸化物およびエピタキシャル窒化アルミニウムを用いて加工されるrfフィルタのための層構造
US10573686B2 (en) Epitaxial AIN/cREO structure for RF filter applications
US10825912B2 (en) Integrated epitaxial metal electrodes
TWI725143B (zh) 用於磊晶iii-v層之緩衝的磊晶金屬氧化物之層結構
GB2517697A (en) Compound semiconductor structure
US7968438B2 (en) Ultra-thin high-quality germanium on silicon by low-temperature epitaxy and insulator-capped annealing
US10418457B2 (en) Metal electrode with tunable work functions
TWI805620B (zh) 具可調功函數之金屬電極
JP2022507504A (ja) 半導体構造におけるiii-nから希土類への遷移
US20200388489A1 (en) Integrated epitaxial metal electrodes for modified devices
US11611001B2 (en) Localized strain fields in epitaxial layer over cREO
CN113366614A (zh) 集成的外延金属电极

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230124

R150 Certificate of patent or registration of utility model

Ref document number: 7217781

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150