TW202113169A - 修飾後裝置的積體磊晶金屬電極 - Google Patents

修飾後裝置的積體磊晶金屬電極 Download PDF

Info

Publication number
TW202113169A
TW202113169A TW109115908A TW109115908A TW202113169A TW 202113169 A TW202113169 A TW 202113169A TW 109115908 A TW109115908 A TW 109115908A TW 109115908 A TW109115908 A TW 109115908A TW 202113169 A TW202113169 A TW 202113169A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor
epitaxial
layered structure
forming
Prior art date
Application number
TW109115908A
Other languages
English (en)
Inventor
羅迪尼 培賽爾
安德魯 克拉克
雷提斯 達爾吉斯
Original Assignee
英商Ｉｑｅ有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商Ｉｑｅ有限公司 filed Critical 英商Ｉｑｅ有限公司
Publication of TW202113169A publication Critical patent/TW202113169A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一種具有磊晶金屬層、半導體層或兩者的結構，可為第一腔室中第一製程的一部分，然後在第二腔室中進行後續處理。可以通過在第二製程中增加另外的層而從預形成的裝置形成修飾後裝置。一層或多層可以直接形成在裝置上方，直接形成在裝置上方的種子層之上，或形成在隨後結合並從裝置上部分分離的基板之上。在裝置與磊晶層之間，種子層可以包括晶格常數過渡、化學過渡或其他合適的過渡。分裂層可以包括多孔層，該多孔層配置為在比該結構的其餘部分更低的剪應力下破裂，從而提供可預測的分離平面。

Description

修飾後裝置的積體磊晶金屬電極
本申請涉及半導體設計，更具體地，涉及用於積體磊晶金屬電極的層狀結構，其中位在下方磊晶氧化物和上方磊晶半導體之間引入磊晶金屬。
磊晶、磊晶生長和磊晶沉積是指結晶層在結晶基板上的生長或沉積。將該結晶層稱為磊晶層。結晶基板充當模板並決定結晶層的取向和晶格間距。在一些示例中，結晶層可以是晶格匹配的或晶格一致的。晶格匹配的結晶層可以具有與結晶基板的頂表面相同或非常相似的晶格間距。晶格一致的結晶層可以具有結晶基板的晶格間距之整數倍的晶格間距結晶基板。磊晶的品品質，部分是基於結晶層的結晶度。實際上，高品質的磊晶層將是具有最小缺陷且幾乎沒有晶界或沒有晶界的單晶。傳統上，是在上游製程中的某個時刻，將金屬接觸層施加到磊晶結構上。由於當今複雜的磊晶結構通常具有不止一種裝置功能，因此可能需要在具有大量形貌的晶片上進行廣泛地蝕刻和沉積金屬。因此，在半導體材料上以磊晶方式來生長具有良好晶體品質的金屬，已經證明是困難的。
本文描述了使用層狀結構中整合的磊晶金屬電極，在其上生長半導體層的系統和方法。本文所述的系統和方法可包括層狀結構，其包括基板、磊晶生長在基板上的第一稀土氧化物層，磊晶生長在稀土氧化物(rare earth oxide，REO)層上的第一金屬層以及磊晶生長在第一金屬層上的第一半導體層。在一些實施例中，基板包括一個或多個IV族元素，包括但不限於矽(Si)、鍺(Ge)、絕緣體上矽(silicon on insulator，SOI)、SiGe。在一些實施例中，基板具有＜100＞或＜111＞的晶格取向，並且誤切(miscut)高達10度。在一些實施例中，基板包括來自第III族和第V族的元素，包括但不限於GaAs、InP、GaN。在一些實施例中，基板是另一種金屬氧化物，包括但不限於Ga2 O3 ，Al2 O3 。
在一些實施方式中，稀土氧化物層包括選自元素週期表的鑭系元素、鈧(Sc)和釔(Y)的稀土金屬元素。在一些實施例中，REO層由氧和金屬比例在1和2之間的REO組成。在一些實施例中，第一金屬層包括選自元素週期表的過渡金屬群的金屬元素。在一些實施例中，第一半導體層包括選自III族、IV族、V族的元素。在一些實施例中，基板由矽組成，REO層由氧與金屬之比為1.5的氧化鉺(ErO1.5 )構成，並且第一金屬層由鉬(Mo)構成。在一些實施例中，第一半導體層由Alx Sc1-x N (0 ≤ x ＜ 1)組成。在一些實施例中，當由Si組成基板時，基板的晶格取向為＜100＞，當由ErO1.5 , 組成REO層時，REO層的晶格取向為＜110＞，而當由Mo組成第一金屬層時，第一金屬層的晶格取向為＜211＞。例如，由矽組成的基板可以具有＜111＞的取向，當由ErO1.5 組成REO層時，REO層的晶格取向為＜110＞。在一些實施例中，REO層由多種稀土金屬氧化物組分組成，並且多種稀土金屬氧化物組分具有不同的金屬元素或不同的氧金屬比。
在一些實施例中，REO層包括由第一REO組成的第一子層和由第二REO組成的第二子層。在一些實施例中，REO層包括由第一REO組成的第一區域和由第二REO組成的第二區域，並且其中第一區域以漸變圖案過渡到第二區域。在一些實施例中，REO層包括由第一REO組成的第一子層和由第二REO組成的第二子層，並且其中第一子層和第二子層以超晶格結構重複。在一些實施方案中，第二金屬氧化物還包含III族元素。在一些實施例中，第一金屬層包括由第一金屬組成的第一子層和由第二金屬組成的第二子層。在一些實施例中，第一金屬層包括由第一金屬組成的第一區域和由第二金屬組成的第二區域，並且其中第一區域以漸變圖案過渡到第二區域。在一些實施例中，金屬層包括由第一金屬組成的第一子層和由第二金屬組成的第二子層，並且其中第一子層和第二子層以超晶格結構重複。在一些實施例中，層狀結構更包括在半導體層上方磊晶地生長的第二金屬層。
在一些實施例中，層狀結構更包括在第二金屬層之上磊晶地生長第二半導體層。在一些實施例中，層狀結構更包括多達20個重複的金屬層和半導體層的組合。在一些實施例中，層狀結構更包括重複的金屬層和REO層的組合。在一些實施例中，層狀結構更包括在半導體層上方生長的第二REO層。在一些實施例中，在第二REO層上方磊晶地生長第二金屬層。在一些實施例中，根據請求項1所述的層狀結構，更包括從所述第一金屬層生長的磊晶層，其中所述磊晶層包括選自二維(2D)材料、覆蓋層和絕緣體。在一些實施例中，2D材料選自石墨烯和過渡金屬二硫化物。在一些實施例中，覆蓋層由選自金屬氧化物和金屬矽化物的材料組成。在一些實施例中，絕緣體由REO組成。在一些實施例中，中間層從第一金屬層過渡到第一半導體層。在一些實施例中，中間層由一種或多種選自金屬氮化物、金屬磷屬化物(metal pnictide)和模板2D電極的組分組成。
在一些實施例中，從第一REO層過渡到第一金屬層的中間層。在一些實施例中，中間層是由第一金屬層的金屬成分和氧氣一起生長的。在一些實施例中，第一金屬層具有含第一間隙空間的不連續的圖案，該第一間隙空間位在第一金屬層的第一部分和第一金屬層的第二部分之間，在間隙和金屬區域上都生長第一半導體層。
在一些實施例中，基於預形成的裝置和進一步的處理來形成修飾後裝置。在一些實施例中，修飾後裝置包括：形成在第一腔室中的半導體裝置，以及形成在半導體裝置的表面處的磊晶金屬層。磊晶金屬層在與第一腔室分開的第二腔室中形成。
在一些實施例中，基於預形成的裝置和進一步的處理來形成修飾後裝置。在一些實施例中，修飾後裝置包括：在第一腔室中形成的半導體裝置；在與第一腔室分開的第二腔室中，在半導體裝置的表面上形成的半導體層；以及在第二腔室中，在半導體層上方形成的磊晶金屬層。
在一些實施例中，形成修飾後裝置的製程包括配置第一組件和配置第二組件。第一組件配置為通過在基板的表面上形成分裂層，形成半導體層以使分裂層位於基板和半導體層之間，以及形成磊晶金屬層使得分裂層位於基板和磊晶金屬層之間。第二組件配置為通過在第一組件和一裝置之間形成結合層，以使得切割層位於基板和該裝置之間。結合力在剪應力下比分裂層更強。
金屬和半導體之間的相互作用通常對於設備操作至關重要。金屬和半導體之間的這種相互作用的一個例子發生在諸如RF濾波器之類的薄膜諧振器中，其中整體聲學性能由電極的聲阻抗與壓電材料的聲阻抗的乘積來定義。實際上，為了獲得高諧振頻率，必須使電極和壓電材料都非常薄。這總結在圖17，其示出了對於不同厚度的金屬電極，諧振頻率作為AlN厚度的函數(來自S. Tanifuji等人，Proceedings 2009 IEEE International Ultrasonic Symposium，第2170頁，其全部內容通過引用併入本文)。此處，晶體品質也很重要，因為沒有晶體品質的話，由於多晶金屬層中缺陷和晶界增加的影響，電阻率會隨著厚度的減小而增加。
如Zheng等人在Journal of Applied Physics (應用物理學，vol. 111 p. 123112 (2012)，通過引用將其全文併入)所述，還嘗試了在矽工程基板上的金屬上生長InP。但是，Zheng敘紹的薄膜是多晶的，不是磊晶。
在氧化釔穩定的氧化鋯(YSZ)上磊晶生長金屬，已在Gsell的《磊晶生長雜誌》(Journal of Crystal Growth vol. 311, p. 3731 (2009)，其全部內容通過引用併入本文) 中描述。Gsell描述了通過使用YSZ將金屬與下面的矽基板分離，這因為可以防止任何不必要的矽化磊晶金屬層。YSZ是一種使用氧化鋯和氧化釔靶材的濺鍍材料(或通過脈衝雷射沉積法來沉積)。它不是單晶材料，具有晶界，並且可以具有混合晶格(立方和四方晶格)。因此，它是磊晶生長金屬的次佳模板。另外，YSZ/矽介面的控制在技術上具有挑戰性。
本文描述的結構和方法提供了一種積體的的磊晶金屬電極，其將磊晶金屬併入在磊晶疊層內，從而併入了埋藏接觸層。本文公開的結構和方法包括高品質的磊晶金屬層和在磊晶金屬層上方繼續生長半導體材料的能力。在一示例中，可以在基板或半導體上磊晶地生長結晶REO層，並且可以在結晶REO層上磊晶地生長金屬層。半導體層可以生長在磊晶金屬層上方。REO層是包含一種或多種稀土(RE)物種和氧的層。稀土物種包括鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、钷(Pm)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鋰(Lu))、鈧(Sc)和釔(Y)。
已知REO具有螢石(fluorite)型結構。除其他因素外，這些結構還表現出作為氧化物中存在的稀土陽離子原子量的函數之形態學差異。
特別地，由於可能的+2和/或+3和/或+4的離子態，包含較輕稀土元素的氧化物形成立方CaF2 型晶格結構。由於具有多種可能的氧化態(對於稀土氧化物)，具有這種晶格結構的氧化物表現出明顯的淨電荷缺陷。
另一方面，由較重的稀土元素(例如，RE2 O3 等)形成的氧化物表現出扭曲的CaF2 型晶格結構，該結構由於RE ＜3+＞的離子態而具有陰離子空位。與較重稀土元素的稀土氧化物相關的晶格結構也稱為「方鐵錳礦(Bixbyite)」。
具有式RE2 O3 的稀土氧化物的說明性實例是Er2 O3 。Er2 O3 的晶格的晶格結構是氧空位衍生的螢石衍生物(即，方鐵錳礦結構)。REO介電層可以包括這些單位晶格的集合。
陰離子空位的數量和位置決定了RE2 O3 晶格的晶格形狀。可以設計晶格的晶格形狀以與位於其下半導體基板的晶格常數有適當匹配。沿體對角線和/或面對角線的氧空位導致C型立方結構。例如，每個螢石晶格有兩個陰離子空位，使Er2 O3 的晶格增加到Si晶格尺寸的近兩倍。反過來，這使得低應力的單相Er2 O3 可以直接磊晶地生長在矽基板上。
此外，可以設計陰離子空位的數量和位置以在介電層和/或過度生長的層中引起期望的應力(拉伸或壓縮)。例如，在一些實施例中，期望半導體層中的應力以便影響載流子遷移率。
每個螢石晶格都有兩個氧空位，它們沿著體對角線分佈。這兩個氧空位的存在使Er2 O3 晶格的尺寸加倍，從而使其晶格常數加倍，而與＜100＞矽的晶格常數提供了合適的匹配。
在一些示例中，氧空位位於面對角線的末端。在另一些示例中，氧空位分佈在面對角線和體對角線的末端之間。
可以在半導體層之上磊晶沉積金屬來生長埋藏接觸層。磊晶金屬層可以直接生長在半導體層上和/或直接生長在基板上。在一些示例中，可以在磊晶金屬層和下面的半導體層之間，和/或在磊晶金屬層和下面的基板之間選用過渡層。除了埋藏接觸層將帶來的電學優點外，金屬與上方半導體之間通常存在相互作用可被利用。當金屬和半導體之間的介面(以及任何中間介面)是高品質且幾乎沒有缺陷時，這些相互作用(例如在RF濾波器中)將更加有用。另外，在保持薄膜高品質的同時，磊晶金屬可以比濺射金屬更薄。部分原因是磊晶介面的品質更高，並且隨著層的變薄，介面在整個材料中所佔的比例也更大。因此，雖然厚膜較少受不良品質介面的影響，並且其性能主要由塊狀材料性能決定，但是薄膜的性能主要由介面性能決定。因此，高品質的介面在沉積薄膜時很重要。
另外，磊晶金屬層可以用於改變層的磊晶堆疊的反射率。對於從頂表面發射光的裝置，通常認為朝著基板發射的光會損失總輸出功率。例如，在垂直共振腔面射型雷射(Vertical Cavity Surface Emitting Laser，VCSEL)中，後視鏡的反射率必須大於99.8%。僅通過半導體材料很難做到這一點。
圖18示出了描述在有和沒有磊晶金屬電極的情況下計算出的DBR反射率的曲線圖，其中在標準III族氮化物DBR下添加結晶稀土氧化物和金屬使峰值反射率增加了2%。III族氮化物材料是包含III族物質和氮的材料。III族物質包括一種或多種的元素週期表中III族的元素，包括B、Al、Ga、In和T1。III族氮化物層可以是包括多個III族元素的化合物。III族氮化物層可以包括二元化合物(如GaN)、三元化合物如(Alx Ga1-x N (0≤x≤1)和Inx Ga1-x N (0≤x≤1))、四元化合物(如Inx Aly Ga1-x-y N (0≤x,y≤1))和五元化合物(如Gax In1-x Asy Sbz N1-y-z (0≤x,y,z≤1))。III族氮化物層可以是未摻雜的，無意地摻雜的或以施主或受者摻雜劑來摻雜。
結晶稀土氧化物(rare earth oxide，REO)磊晶層可用作半導體基板(例如矽)上磊晶金屬的模板。可以使用除矽之外的其他磊晶，其示例包括鍺、Si-Ge合金、藍寶石、二氧化矽、絕緣體上矽(silicon-on-insulator，SOI)和半導體上矽(silicon-on-semiconductor，SOS)，具有上述材料之一的頂層的半導體基板，以及任何半導體基板。就金屬磊晶而言，與YSZ相比，結晶REO是一種優越的材料。首先，將結晶REO和基板之間的介面設置為磊晶製程的一部分。通過適當選擇稀土氧化物，可以磊晶生長100%(或接近100%)立方晶格且沒有第二相的結晶REO模板。有利於整體晶格堆疊的結晶REO的其他參數和製程特性是無任何寄生電荷的氧化物-矽介面，比YSZ高的密度(8.6至6.1 g/cm3 )和5倍更好的導熱率比YSZ。除了用作磊晶金屬生長的模板之外，結晶REO層還可以防止磊晶金屬層與其下任何基板之間的相互擴散。這防止了例如不需要的金屬矽化物(其中基板是矽)的形成。
圖1示出了根據說明性實施例的層狀結構100的示例圖。結構100包括基板102、在基板102上生長的REO層104、在REO層104之上磊晶生長的金屬層106以及在金屬層106之上磊晶生長的半導體層108。將REO層104的厚度定義為tox，其中通常將氧化物的厚度定義為0 ≤ tox ≤ 500nm。圖1中描繪的層狀結構100可以以單一磊晶製程來製造之，該單一磊晶製程可為分子束磊晶(molecular beam epitaxy，MBE)，金屬有機氣相磊晶(metalorganic chemical vapor deposition，MOCVD)或任何其他眾知的磊晶沉積技術。根據該製程的要求，用於沉積材料的沉積工具可以是單一腔室，也可以使用任何眾知的群集工具形式，其中製程的特定部分在不同的互連腔室中進行，或者可以使用多個沉積工具。結晶REO層104是磊晶金屬層106的模板，其可以包括一個或多個組成的磊晶金屬層。半導體層108可以包括III族氮化物材料、III-V族材料和IV族材料中的一種或多種。III-V材料包括元素週期表第III族的一種或多種物質(例如B、Al、Ga、In和Tl)和元素週期表第V族的一種或多種物質(例如N、P、As、Sb和Bi)。III族氮化物是III-V族材料，包括III族和氮族中的一種。III族氮化物材料的實例包括GaN、Inx Aly Ga1-x-y N (0≤x，y≤1)和/或AlN。其他III-V材料的示例包括GaAs、InP、InAs、InSb、InGaAs、GaAsP、InGaAsP等中的一種或多種。在一些實施例中，REO層104的氧與金屬之比為1至2。在一些實施例中，REO層104的氧與金屬之比可以在1.4至1.6之間。
圖1的層狀結構100可以在諸如矽基板的基板102上生長。如果濾波器中的半導體材料是磊晶的，則它有助於整合可在濾波器上生長的其他半導體元件(不一定直接電連接到濾波器)。例如，可以在濾波器上方生長電晶體(其示例包括場效應電晶體、高電子遷移率電晶體和異質接面雙載子電晶體)，從而減小給定系統所需的晶片面積。
圖2描繪了製程示意圖200，該圖繪示用於製造圖1所示結構的單一磊晶製程。結晶REO層104磊晶地生長在基板102上。金屬層106磊晶生長在結晶REO層104上。半導體層108磊晶地生長在金屬層106上。在一些實施例中，額外的金屬層210可以磊晶生長在半導體層108上。圖2中描繪的每個層都可以包括一個或多個子層。各層的組成在圖3-13中進一步詳細描述。
所使用的磊晶金屬可以是稀土金屬或諸如釕或鉬的金屬，或在下表1中列出的其他代表性金屬。選擇用於磊晶金屬層210的金屬元素要考慮的屬性包括電阻率，以及確定該層的光學和聲學特性的密度、楊氏模式和折射率。也可以使用未在表1中列出的其他金屬。表 1 ：用於金屬層的示例金屬，具有說明特性
金屬 晶格結構 電阻率(nΩ-m) 密度 (g/cm3 ) 楊氏模量 (GPa) 折射率 @ 635 nm
釕 hcp 71 12.5 447  
鉬 bcc 53 10.3 329 3.71
鉑 fcc 105 21.5 168 2.33
銅 fcc 17 8.9 119 0.23
鋁 fcc 28 2.7 70 1.39
釹 fcc 643 7.0 41  
釓 dhcp 1310 7.9 55  
鉺 hcp 860 9.1 70  
鐿 fcc 250 6.9 24  
鈧 hcp 562 2.9 74  
其中，hcp：六方密排，fcc：面心立方，bcc：體心立方，dhcp：雙六方密堆積。
例如，基板102可以由矽組成；REO層104可以由氧金屬比為1.5 (ErO1.5 )的氧化鉺構成，且第一金屬層106可以由鉬(Mo)構成。第一半導體層可以由Alx Sc1-x N (0 ≤ x ＜1)構成。當由基板102由Si組成時，可以具有＜111＞的晶格取向，並且當第一金屬層由Mo組成時，可以具有＜110＞的晶格取向。在該示例中，REO中的氧與金屬的比率可以在1.4至1.6之間的範圍內。
對於另一示例，由矽組成的基板102可以具有＜100＞的取向，當REO層104由ErO1.5 組成時可以具有＜110＞的晶格取向，以及當第一金屬層106由Mo組成時可以具有＜211＞的晶格取向。在該示例中，REO中的氧金屬比可在1.4和1.6之間的範圍，並且半導體層108可以具有多種成分組成。
圖3-5描繪了在結晶REO層104上包括多個磊晶金屬層的結構。圖3-5中的磊晶金屬層可能包含多個金屬層。多個金屬層可以生長成如圖3-4中的堆疊，例如從一種類型的金屬到另一種類型的金屬的階躍變化，或如圖5所示的漸變變化。僅出於說明的目的，在圖3-5中描繪了兩種類型的金屬層，但是可以以類似於圖3-5所示的方式在結構中使用兩種以上的金屬層。
圖3示出了根據說明性實施例的層狀結構300的示例圖。結構300包括以階梯型配置在REO層104上方磊晶生長的第一金屬層302和磊晶生長在第一金屬層302上方的第二金屬層304。在一些實施例中，第一金屬層302和第二金屬層304中的金屬可以相同。在一些實施例中，第一金屬層302和第二金屬層304中的金屬可以不同。在一些實施例中，第一金屬層302和第二金屬層304可以具有相同的厚度。在一些實施例中，第一金屬層302可以具有與第二金屬層304不同的厚度。
圖4示出了根據說明性實施例的層狀結構400的示例圖。結構400包括以超晶格型配置在REO層104上磊晶生長的第一金屬(層402、406)和第二金屬(層404、408)的多個交替層。在一些實施例中，第一金屬層402、406和第二金屬層404、408中的金屬可以相同。在一些實施例中，第一金屬層402、406中的金屬與第二金屬層404和408中的金屬可以不同。在一些實施例中，第一金屬層402、406和第二金屬層404、408可以具有相同的厚度。在一些實施例中，第一金屬層402、406可以具有與第二金屬層404和408不同的厚度。應注意僅出於說明性目的，圖4中示出了重複兩次之兩種不同類型的金屬層，並且在該結構中可有不同次數的重複(例如，三次、四次、五次等)。
圖5示出了根據說明性實施例的層狀結構500的示例圖。層狀結構500包括在REO層104上磊晶生長的金屬層106，其中金屬層106具有第一區域502和第二區域504，其中第一金屬的第一濃度和第二金屬的第二濃度以漸變的組態改變。圖5中第一金屬的第一濃度和第二金屬的第二濃度的漸變可以是線性的(例如，從第一金屬到第二金屬的成分的線性變化)、超線性的(例如，高階多項式)、次線性或逐步的(例如，材料成分的離散變化)。在一些實施例中，第一濃度可以在第一區域502中具有第一值，並且在第二區域504中具有第二值。第一金屬的濃度可以在層106的整個厚度上變化。類似地，第二金屬的第二濃度可以在第一區域502中具有第三值並且在第二區域504中具有第四值。第二金屬的濃度可以在層106的整個厚度上變化。
在圖3-5中所描繪的層狀結構300–500可包含在射頻(RF)濾波器中。在磊晶金屬層106上生長的半導體層108可以是用作耦合的機電諧振器的壓電材料。第一磊晶金屬層(層302、402)可以是用於RF濾波器的第一電極，並且第二金屬層(層304、404)可以是用於RF濾波器的第二電極。磊晶金屬層對於在RF濾波器中的電極特別有用，因為它們提供單晶結構金屬的高電導率，所述單晶結構充當模板，隨後用於在金屬層上生長單晶層(例如，半導體層)。單晶半導體層可用作RF濾波器中的半導體材料，因為它們可提供更高的壓電係數、更窄的頻寬和更低的損耗。性能的提高部分歸因於磊晶金屬電極的品質和結晶配準(crystalline registry)，這導致後續膜的品質更高。
圖3-5所示的任何結構可以被包括在光學設備中。一種這樣的應用是在分佈式布拉格反射器(distributed Bragg reflector，DBR)中。對於DBR，一個關鍵的考慮因素是組成層之間的折射率。折射率越不相似，所需的周期就越少，並且阻帶越寬。這提供了減小總疊層厚度的途徑並由此降低製造成本/複雜性。例如，在採用半導體AlN和GaN的DBR中，在420nm處的折射率差為0.34。如果在磊晶Mo上將兩種材料更改為AlN，則該差異將增加到0.85。
在許多光學設備中，所有的光都不垂直於磊晶表面行進。當DBR由僅提供很小折射率差異的半導體構成時，折射率與入射角之間的依賴性就很大。與沒有磊晶金屬層106的層狀結構100相比，層狀結構100的反射率的性能的示例在圖18-20中示出。
圖6–8描繪了包括在基板102上方的多個結晶REO層的結構。圖6和圖7的實施例可以包括多個REO層。多個稀土氧化物層可以如圖6-7所示堆疊一樣生長，例如從一種REO到另一種REO的階躍變化，或如圖8所示的漸變變化。在一些實施例中，可能存在其中第一最佳REO被放置為與基板102相鄰並且第二最佳REO被放置為支撐金屬層106的磊晶的情況。僅出於說明的目的，在圖6-8中描繪了兩種類型的REO層，但是可以與圖6-8中所示類似的方式在結構中使用兩種以上類型的REO層。
圖6描繪了層狀結構600，層狀結構600包括以階梯式配置在基板102上磊晶生長的第一REO層602和在第一REO層602上磊晶生長的第二REO層604。在一些實施例中，第一REO層602和第二REO層604中的稀土金屬可以是相同的(例如，相同的層或相同的材料)。在一些實施例中，第一REO層602和第二REO層604中的稀土金屬可以不同。在一些實施例中，第一REO層602和第二REO層604可以具有相同的厚度。在一些實施例中，第一REO層602可以具有與第二REO層604不同的厚度。在一些實施例中，第一稀土金屬可以在第一REO層602中具有第一濃度並且在第二REO層604中具有第二濃度。類似地，第二稀土金屬可以在第一REO層602中具有第三濃度並且在第二REO層604中具有第四濃度。在一些實施例中，氧氣的濃度在第一REO層602和第二REO層604中可以不同。
圖7描繪了層狀結構700，層狀結構700包括以超晶格型配置在基板102上磊晶生長的第一REO (層702、706)和第二REO (層704、708)的多個交替層。在一些實施例中，第一REO層702、706和第二REO層704、708中的稀土金屬可以相同。在一些實施例中，第一REO層702、706中的稀土金屬與第二REO層704和708中的稀土金屬可以不同。在一些實施例中，第一REO層702、706和第二REO層704、708可以具有相同的厚度。在一些實施例中，第一REO層702、706可以具有與第二REO層704和708不同的厚度。在一些實施例中，第一稀土金屬可以在第一REO層702中具有第一濃度並且在第二REO層704中具有第二濃度。類似地，第二稀土金屬可以在第一REO層702中具有第三濃度並且在第二REO層704中具有第四濃度。在一些實施例中，氧的濃度在第一REO層702和第二REO層704中可以不同。注意，為了方便起見圖7中的示例僅出於說明性目的而示出了兩種不同類型的REO層的兩次重複，並且在該結構中可以使用不同次數的重複(例如，三次、四次、五次等)。
圖8示出了根據說明性實施例的層狀結構800的示例圖。層狀結構800包括在基板102上磊晶生長的REO層104，其中REO層106具有第一區域802和第二區域804，其中將第一稀土金屬的第一濃度和第二稀土金屬的第二濃度以梯度配置進行改善。圖8中的第一和第二稀土金屬的第一和第二濃度梯度可以是線性的(例如，在成分中，從第一金屬到第二金屬的線性變化)、超線性的(例如，高階多項式)、次線性的或階梯式的(例如，材料成分的離散變化)。在一些實施例中，第一稀土金屬的第一濃度可以在第一區域802中具有第一值並且在第二區域804中具有第二值。第一稀土金屬的濃度可以在層106的整個厚度上變化。類似地，第二金屬的第二濃度在第一區域802中可以具有第三值，在第二區域804中可以具有第四值。第二金屬的濃度可以在層106的整個厚度上變化。
圖9描繪了根據說明性實施例的層狀結構900的示例圖。層狀結構900描繪了圖1中所示的結構的示例。其中半導體層108是III族氮化物層，特別是Al1-x Scx N (0≤x≤1)層，金屬層106是Mo層，REO層104是Er2 O3 層，基板102是Si ＜111＞基板。圖9中所示結構的其他示例是可能的，並且每個層可包括一個或多個子層，如圖3-8中所述。
在一些實施例中，可以修飾如圖1中所示層狀結構100以包括在磊晶金屬層106和半導體108之間或者在REO層104和磊晶金屬層106之間的中間層。這種層的目的是允許從氧化物到金屬或從金屬到半導體過渡的化學或晶體學工程。化學工程可以包括在半導體或金屬層的初始磊晶沉積期間促進半導體或金屬原子的成核或遷移。晶體學工程可以包括幫助金屬和半導體層之間的晶格結構或晶格常數的過渡。晶格結構的過渡的實例是從六方型晶格結構到立方型晶格結構的過渡。
圖10示出了根據說明性實施例的層狀結構1000的示例圖。層狀結構1000描繪了在結晶REO層104上磊晶生長的中間層1002上的磊晶金屬106。在一些實施例中，中間層1002可以是由磊晶金屬層106中的金屬和氧的組合製成的金屬氧化物1004。
圖11示出了根據說明性實施例的層狀結構1100的示例圖。層狀結構1100描繪了在REO層104之上的磊晶金屬層106、在磊晶金屬層上的磊晶中間層1102以及在中間層1102上的磊晶半導體層106。在一些實施例中，中間層可以由金屬矽化物組成。在一些實施例中，中間層可以由金屬氮化物1104組成。在一些實施例中，中間層1102通常可以由包括稀土氮化物、稀土砷化物和稀土磷化物的稀土磷屬化物1106所組成。在一些實施例中，中間層1102可以由二維(2D)電極1108組成。
在一些實施例中，可以在另一半導體層108上方磊晶生長更多不同組成/類型的半導體。在一些實施例中，可以在半導體層上方生長第二金屬。對於該實施例，可以利用任何前述的金屬磊晶方案，並且根據最終磊晶所需要的特徵，可以將前述在金屬和半導體之間磊晶生長的任何中間層用於整個磊晶製程。半導體上方的層不必匹配半導體下方的層。例如，半導體上方的層可以與半導體下方的層相同或不同。
在一些實施例中，可以在半導體層108上方生長磊晶金屬層。在一些實施例中，可以在半導體層108和磊晶金屬層之間生長三個可能的磊晶中間層(金屬矽化物、金屬氮化物和稀土磷屬化物)。如果選擇在半導體層108上生長n型磊晶金屬層，則可以重複以上任何或所有示例，以在金屬上磊晶生長另一半導體層。
圖12顯示了根據說明性實施例之由層狀結構1202和1204的單元所組成裝置的示例圖。層狀結構1200描繪了具有可選中間層之金屬/半導體的重複結構的示例。圖12描繪了三個單元的疊層1204。疊層可以包含其他數量的單元，但是這裡出於說明目的示出了三個。每個單元可以相同，或者疊層中的一個或多個單元可以不同。層狀結構1202描繪了疊層1204中的示例性單元。該示例性單元包含在第一磊晶金屬層上方磊晶生長的第一中間層、在第一中間層上方磊晶生長的半導體層108、在半導體層上方磊晶生長的第二中間層、在第二中間層上磊晶生長的第二磊晶金屬層。疊層內的任何單元可包括第一和第二中間層中的零個、一個或兩個。另外，一個單元中的第二磊晶金屬層可以與以上單元中的第一磊晶金屬層相同。單元中的磊晶金屬層中的一個或兩個可以是單一金屬、漸變金屬層，具有多個子層的金屬層和/或具有多個金屬層的超晶格。諸如1204中所描繪的那些疊層可以在光子應用中使用。例如，疊層可以是金屬半導體鏡，例如DBR。
圖13示出了圖示根據說明性實施例的層狀結構1302、1304、1306的示例圖。層狀結構1302、1304和1306描繪了最終磊晶層的示例，以匹配下面的層以進行異位處理和/或裝置操作。這些包括但不限於使用金屬矽化物來保護上部金屬層免於氧化，如1302所示；添加石墨烯或其他2D結構以增強導電性，如1304所示；以及添加結晶REO層以用作介電質或絕緣體以與下面的磊晶堆疊電隔離，如1306中所示。在一些實施例中，第二磊晶金屬層可以如在半導體層108上生長一樣地在REO層上生長。注意，儘管顯示這三個最上層為單層實體，但可期望的是提供這樣的層可能需要這裡未示出的附加層。
圖14示出了根據說明性實施例的示出對層狀結構100的修飾的示例圖。層狀結構1402描繪為半導體層108上方的第二磊晶金屬層1404。結構1406描繪了在第二磊晶金屬層1404上方生長的第二半導體層1408。在一些實施例中，第二磊晶金屬層1404和第二半導體層1408的組合可以是鏡像。第二磊晶金屬層1404上方的層可以用作磊晶的下一階段的模板，以傳遞附加的功能。氧化物的生長可以使部分1406從層結構100電性隔離，在層結構100上可以生長部分1406。
圖15示出了根據說明性實施例的層狀結構1500的示例圖。層狀結構1500描繪了REO層104和磊晶金屬層106的組合1502的多次重複模式，以在半導體層108在堆疊上方生長之前建構堆疊1504。在一些實施例中，在堆疊1504上方生長半導體層108之前，部分1502可以是1、2、3…20…或任何其他次數。
圖16示出了根據說明性實施例的層狀結構1602和1606的示例圖。層狀結構1602描繪了磊晶金屬層106，其通過在反應器內併入遮罩、氧化物表面上的圖案或控制金屬化學而被切割，以使其生長為3D而不是2D。在一些實施例中，半導體層108可以在切割的金屬層106上方生長為連續的部分。在一些實施例中，半導體層108也可以通過在反應器內併入遮罩、氧化物表面上的圖案或金屬化學成分的控制而被切割，使其生長是3D而不是1606中所示的2D。在一些實施例中，第二金屬層1604可以生長在切斷的半導體層108上，其中金屬層1404生長在層108中的各個半導體段之間的空洞中。第二金屬層可以在半導體層的不同部份上生長。在一些實施例中，上游製程可以接觸第二金屬層金屬，並且用作其他製程步驟(例如，厚接點的電鍍)的模板/種子。在一些實施例中，如果在金屬上生長或在氧化物上生長，則半導體層108可以具有不同的功能。
圖17示出了根據現有技術的實例，對於不同厚度的金屬電極之諧振頻率與AlN厚度的關係 (來自S. Tanifuji等人，Proceedings 2009 IEEE International Ultrasonic Symposium，p.2170，其全部內容被合併引用於此)。此處，晶體品質也很重要，因為沒有它，會由於缺陷和多晶金屬層中晶界的增加作用而使電阻率隨著厚度的減小而增加。
圖19示出如何由11個週期的AlN和GaN建構DBR的圖。隨著入射角的增加，有效層厚度會導致阻帶(stop band)移至較低波長，這意味著設計波長(在此示例中為450 nm)將以某個角度落在中心阻帶之外。
在金屬(在本例中為鉬)上添加AlN會大大降低對入射角的敏感性。
圖20描繪了對於11週期AlN-GaN DBR和在Mo上的一對AlN上構建的10週期AlN-GaN DBR在450 nm處計算的反射率。如在60°入射角處所見，磊晶金屬層的反射率從30%增加到了65%。
磊晶金屬層導致較大的晶粒尺寸和較少的晶界，這使得較薄的金屬層可以在與晶界和缺陷相關的損耗變得明顯之前出現。此外，金屬層和半導體之間的界面乾淨且離散，與多晶/濺射DBR結構相比，兩者都減少了半導體-金屬DBR的損耗。
圖21是根據說明性實施例的生長層狀結構100的製程2100的流程圖。當獲得基板102時，製程開始於步驟2102。在步驟2104，在基板102上生長第一REO層104。在步驟2106，在第一REO層104上磊晶生長第一金屬層106。在步驟2108，在第一金屬層106上磊晶生長半導體層108。
在步驟2102，取得基板(例如，參見圖1中的基板102)。在一些實施例中，基板包括選自矽(Si)、鍺(Ge)、絕緣體上矽(silicon on insulator，SOI)和碳化矽(silicon carbide，SiC)群組中的IV族元素。在一個示例中，其中基板的晶格取向為誤切高達10度之＜100＞或＜111＞。
在步驟2104，在基板上方磊晶生長第一REO層(例如，參見圖1中的REO層104)。
在步驟2106，在第一REO層之上磊晶生長第一金屬層(例如，參見圖1中的金屬層106)。
在步驟2108，在第一金屬層上方磊晶生長第一半導體層(例如，參見圖1中的半導體層108)。
圖22A-C提供了示例圖，示出了根據本文描述的實施例在包含多孔矽部分的矽基板上構建的金屬電極的層狀結構。如層狀結構2201-2203所示，基板102可以具有多孔部分102a。例如，可以是單片基板的基板102可以包括一個或多個IV族元素，例如Si、Ge、絕緣體上矽(silicon on insulator，SOI)和SiGe。多孔部分102a可以採取子層的形式。在2201-2203中，多孔子層102a可位於基板102的上部，使得多孔子層102a的上表面與基板102上方的層直接接觸，在多孔子層102a和另一層之間沒有任何過渡層。例如，在2201，藉由半導體層108在磊晶金屬層106上，磊晶金屬層106直接在多孔子層102a上。在2202所示的另一個示例中，任何附加層可以直接在多孔子層102a上，例如半導體層108。
如2203所示，基板102中的多孔部分可以是不連續的，例如具有不連續且不重疊的多孔部分102a和102b。例如，多孔部分的不連續性可以延伸到所有三個尺寸，例如，不同的多孔部分可以垂直或水平地以二維分佈在基板102中。又例如，多孔部分的不同部分或區域(例如102a/b)可以具有不同的孔隙率。
圖23A-B提供了示例圖，該示例圖示出了在如圖22A-C所示層狀結構上之構建的層狀結構。根據本文描述的實施例，具有稀土氧化物層以支撐磊晶金屬層。如在2301和2302處所示，可以在基板102上方生長或沉積稀土氧化物層104，在其上可以生長或沉積磊晶金屬層106。具體地，在2301處，例如以基板102的連續子層的形式的過渡層102c位於多孔部分102a與在基板102上方生長或沉積的任何其他層之間，以將多孔矽過渡到另一個層(例如，在該示例中為稀土氧化物層104)。過渡層102c可以具有5-10 nm的厚度。
或者，如2302所示，在多孔子層102a與稀土氧化物層104之間沒有過渡層。即，稀土氧化物層104直接生長或沉積在多孔子層102a上。
圖24A-B和25A-B提供了各種示例圖，其示出了根據本文所述實施例的使用非連續稀土氧化物區域來限定多孔部分在基板中位置的層狀結構。如2401所示，稀土氧化物層可以具有不連續的圖案，例如具有彼此不重疊的第一區域104a和第二區域104b。稀土氧化物層的非連續區域104a-b可採取類似於網格、行、列、點、環或其他不規則形狀的形式。磊晶金屬層106位於非連續區域104a和104b之間的空區域內並由其界定。或者，磊晶金屬層106所處的空區域可以被稀土氧化物層的連續部分包圍。
磊晶金屬層106與基板102直接接觸。第二半導體層109可以在第一半導體層108上方生長或沉積，並且另一稀土氧化物層112在第二半導體層108上方生長或沉積。
如2402所示，基板102可以具有多孔部分102a。多孔部分102a的邊界與磊晶金屬層106的邊界對準。因此，多孔部分102a的尺寸也受到稀土氧化物區域104a和104b之間的間隙或空間的限制。
如在2501處所示，非連續稀土氧化物區域104a-b可以進一步限制第一半導體層108。即，第一半導體層108可以在磊晶金屬層106上沉積或生長，但是還由非連續稀土氧化物區域104a-b之間的空區域界定。
如2502所示，基板中的多孔部分102a與磊晶金屬層106對準，例如，由稀土氧化物區域104a和104b之間的空區域界定。
值得注意的是，多孔部分102a和非連續稀土氧化物區域104a-b之間的空區域僅用於說明目的。在一些實施例中，在基板102中可以存在多個不連續的多孔部分，每個不連續的多孔部分與稀土氧化物層中相應的空區域對準。稀土氧化物層中的每個相應的空區域可以填充有磊晶金屬層106(如圖24A-B所示)，或者是磊晶金屬層106和半導體層108的組合(如圖25A-B所示)。當層狀結構在稀土氧化物層中包括兩個或更多個空區域時，該空區域的子集可以僅填充有磊晶金屬層(如圖24A-B所示)，並且另一個空區域的子集可以填充金屬和半導體的組合(如圖25A-B所示)。
圖26提供根據本文描述實施例的具有限定基板的多孔部分的邊界的磊晶金屬層以及在其之間的連續稀土氧化物層的層狀結構的示例圖。在2600處，連續的稀土氧化物層104在基板102上生長或沉積。磊晶金屬層106在稀土氧化物層104之上生長或沉積，但是磊晶金屬層106的尺寸小於稀土氧化物層104。基板102的多孔部分102a與磊晶金屬層106的邊界對準，其係藉由在它們之間有連續的稀土氧化物層104。
在一些實施例中，第一半導體層108在磊晶金屬層106之上生長或沉積在磊晶金屬層106之上。第一半導體層108的一部分可以與稀土氧化物層104接觸。
在一些實施例中，磊晶金屬層106可以包括分佈在稀土氧化物層104上的多個非連續區域。藉由稀土氧化物層104介於之間，每一個非連續區域可以與基板102中的相應多孔部分對準。
圖27提供根據本文描述實施例的具有多個半導體層的層狀結構的示例圖。例如，可以在本文描述的任何層狀結構中使用多個半導體層。參照圖27，半導體層108、109和110可以生長或沉積在另一層之上，其中半導體層108和109形成裝置層，並且半導體層109和110形成另一裝置層。例如，裝置層可以是高電子遷移率電晶體(high-electron-mobility transistor， HEMT)等。可以通過更安全的結合操作提供任何一個半導體層108-110。
半導體之間的界面可以包括添加氧化物、金屬或其組合，形成兩個半導體層108和109或109和110之間的交界。舉例來說，參照圖27，稀土氧化物層124可位在半導體層109和半導體層110之間的交界處。對於另一個示例，磊晶金屬層126可以位在半導體層109和半導體層110之間的交界處。但是對於另一個示例，稀土氧化物層124和磊晶金屬層126的組合可以在半導體層109和半導體層110之間的交界處。又例如，稀土氧化物層124a、磊晶金屬層126和另一稀土氧化物層124b的組合可以位在半導體層109和半導體層110之間的交界處。在其他實施例中，重複之稀土氧化物層和磊晶金屬層的組合可以用於在半導體層109和半導體層110之間的交界處。上述任何界面層也可以應用在半導體層108和半導體層109之間。
在一些實施例中，一裝置可以在第一腔室或製程中形成，然後被存儲、運輸或以其他方式從腔室或製程中移除。可以考慮在該階段可以(但不需要)操作的裝置(例如，作為RF濾波器、HEMT或其他合適的裝置)以進行進一步處理。裝置的說明性示例包括具有聲鏡的基板、具有埋入裝置層的基板和具有埋入多孔層的基板。進一步處理可以在同一腔室中(例如，在稍後的時間以及從腔室中取出之後)、在第二位置的第二腔室中、在任何合適的製程中、在任何其他合適的位置處或在其任何組合中進行。在說明性示例中，在圖1-16和22A-27中所示的任何結構或裝置可以在第二製程步驟或位置中進一步處理。製程可以包括例如在裝置上形成一個或多個附加層。附加層可以包括磊晶金屬層、半導體層、種子層、分裂層、結合層、任何合適的層或其任何組合。圖28-36示出了通過在單獨的製程步驟中對現有結構和/或裝置的進一步處理而形成的結構和/或裝置。如本文中的使用者一樣，術語「裝置」是指通過一些處理而形成的結構而不只是裸露的基板。例如，基板晶片在本文中不被稱為裝置。在圖28-36中所顯示的說明性結構可以包括在圖28-36中示出的任何其他層。例如，在圖28-36中所示的任何說明性結構可以具有RE元素的層，例如RE層、REO層、REN(稀土氮化物)層。圖28-33的任何層狀結構都可以稱為修飾後裝置，其中裝置經過進一步處理以形成修飾後裝置。
圖28示出了根據本公開一些實施例的說明性層狀結構2800，其包括在預形成裝置2802上方的磊晶金屬層2804。裝置2802可以包括例如在圖1-27的上下文中所描述的任何說明性裝置或結構，其係在先前的製程步驟中形成。例如，可以通過圖2的說明性製程在第一處理腔室中並存儲而形成層狀的裝置。儘管在稍後的時間，然後可以將該裝置安置在第一處理腔室或第二處理腔室中，以形成磊晶金屬層2804。在說明性示例中，第一實體可以在第一位置處使用任何合適的製程(例如，使用第一腔室)來製造裝置。然後可以將該裝置包裝並運輸到第二位置，其中，磊晶金屬層2804被形成(例如，在第二腔室內)。
在一些實施例中，裝置2802包括實質單晶的表面，例如磊晶層。在一些實施例中，裝置2802包括具有晶粒邊界的實質單晶的表面。在一些實施例中，裝置2802包括具有不同性質區域的表面。例如，表面可以包括非磊晶單晶區域、磊晶單晶區域、非晶區域、不同化學組成的區域、不同晶格的區域、不同相位的區域，包括不超過一層的區域或影響表面均勻性的其他屬性。在說明性示例中，即使存在不均勻性，在裝置2802上方形成包括磊晶金屬的區域的磊晶金屬層2804也可能優於形成其他金屬層，因為磊晶金屬層可以為更薄的材料層提供增加的導電性。因此，可以使用進一步的製程形成磊晶區域的集合，並獲得一些益處。磊晶金屬層2804包括表1中包括的任何金屬或任何其他合適的金屬。
在說明性示例中，裝置2802可被處理腔室接收(例如，在運輸和存儲之後，暴露於處理腔室外部的大氣中)。裝置2802可以安置在能夠執行基於MBE製程的處理室中。然後可以在處理腔室中的裝置2802上方(例如，直接上方)形成磊晶金屬層2804。
圖29-30示出了根據本公開一些實施例的示例性層狀結構2900和3000，其包括在預形成裝置上方的磊晶金屬層和半導體層。儘管層狀結構2900和3000可以共享一些特性，但是它們不必相似。例如，層狀結構2900可以包括但不必包括與層狀結構3000相同的任何材料。
層狀結構2900包括在半導體層2906上方形成的磊晶金屬層2904，該半導體層2906在預形成裝置2902上方形成。在一些實施例中，層狀結構2900包括直接在半導體層2906上方形成的磊晶金屬層2904，其直接在預形成裝置2902上方形成。裝置2902可以包括例如在圖1-27的上下文中描述的任何說明性裝置或結構，其在先前的製程步驟中形成。例如，可以通過圖2的說明性製程在第一處理腔室中形成層狀的裝置並存儲在此。儘管在稍後的時間，然後可以將該裝置安置在第一處理腔室或第二處理腔室中，以形成半導體層2906和磊晶金屬層2904。在說明性示例中，第一實體可以在第一位置(例如，使用第一腔室)處使用任何適當的製程來製造裝置。然後可以將該裝置包裝並運輸到第二位置(例如，在第二腔室內)，其中半導體層2906和磊晶金屬層2904被形成。
層狀結構3000包括在半導體層3006上方形成的磊晶金屬層3004，該磊晶金屬層3004形成在預形成裝置3002的上方。在一些實施例中，層狀結構3000包括直接在半導體層3006上方形成的磊晶金屬層3004，其直接在預形成裝置3002上方形成。裝置3002可以包括例如在圖1-27的上下文中所描述的任何說明性裝置或結構，其在先前的製程步驟中形成。例如，可以通過圖2的說明性製程在第一處理腔室中形成層狀的裝置並存儲之。儘管在稍後的時間，然後可以將該裝置安置在第一處理腔室或第二處理腔室中，以形成半導體層3006和磊晶金屬層3004。在說明性示例中，第一實體可以在第一位置處(例如，使用第一腔室)使用任何適當的製程來製造裝置。然後可以包裝該裝置並運輸到第二位置(例如，在第二腔室內)，其中磊晶金屬層3004和半導體層3006被形成。
在一些實施例中，半導體層2906和3006包括選自III族、IV族、V族或其組合的元素。例如，半導體層2906和3006可以包括Alx Sc1-x N (0≤x＜1)、III族氮化物材料、III-V族材料、IV族材料，任何其他合適的半導體材料或其任意組合。磊晶金屬層2904和3004包括表1中包括的任何金屬或任何其他合適的金屬。在一些實施例中，磊晶金屬層2904和3004與相應的半導體層2906和3006晶格匹配或應變平衡，以影響相應的層狀結構2900和3000的性質。
在說明性示例中，裝置2902可以被收納在處理腔室中(例如，在運輸和存儲之後，暴露於處理腔室外部的大氣中)。裝置2902可安置在能夠執行基於MBE製程的處理室中。然後可以在處理腔室或一系列的處理腔室中的裝置2902上方(例如，直接在其上方)形成半導體層2906和磊晶金屬層2904。在另一個說明性示例中，裝置3002可以被收納在處理腔室中(例如，在運輸和存儲之後，暴露於處理腔室外部的大氣中)。裝置3002可以安置在能夠執行基於MBE製程的處理室中。然後可以在處理腔室或一系列的處理腔室中的裝置3002上方(例如，直接在其上方)形成磊晶金屬層3004和半導體層3006。
圖31-33示出了根據本公開一些實施例的包括在預形成裝置上的種子層的說明性層狀結構。儘管層狀結構3100、3200和3300可以共享一些屬性，但是它們不必相似。例如，層狀結構3100可以包括但不必包括與層狀結構3200和3300相同的任何材料。
在一些實施例中，種子層用於提供除裝置的表面以外的表面，以形成後續層。例如，種子層可以在裝置與在裝置上方形成的層之間提供化學過渡、晶格常數過渡或其他合適的過渡。在另一示例中，可以從實體接收裝置，其中該裝置在感興趣的表面處或其附近具有對於形成磊晶層而言不是理想的特性。因此，可以形成種子層以幫助過渡或改變裝置的一個或多個特性，以改善與後續層的形成之相容性。在一些實施例中，種子層包括不具有相應晶格常數的非晶層。例如，種子層可以包括非晶矽層。在一些實施例中，種子層包括結晶層。例如，種子層可以包括單晶層。在另一示例中，種子層可以包括在層的整個厚度上的晶格常數過渡。在一些實施例中，種子層包括在裝置和後續層之間具有化學過渡(例如，從該層的一個表面到相對表面)的層。例如，種子層可以包括在種子層的整個厚度上具有元素、相或其他化學實體(chemical entity)的化學濃度梯度的層。在一些實施例中，種子層包括提供阻擋、化學相容性、鈍化或其他功能的層。
在說明性示例中，可以通過將氮電漿施加到裝置的表面上以形成氮化物而在裝置的表面上形成種子層。
在說明性示例中，種子層可以包括RE元素。在一些實施例中，種子層包括REO，作為非晶或結晶種子層。
層狀結構3100包括在種子層3103上方形成的磊晶金屬層3104，其形成在預形成裝置3102上方。在一些實施例中，層狀結構3100包括直接在種子層3103上方形成的磊晶金屬層3104，其直接形成在裝置3102上方。裝置3102可以包括例如在先前的製程步驟中形成的圖1-27的上下文中描述的任何說明裝置或結構。例如，可以透過圖2的說明性製程在第一處理室中形成層狀裝置，並存儲之。然後，儘管在稍後的時間可以將該裝置安置在第一處理腔室或第二處理腔室中，以形成種子層3103和磊晶金屬層3104。在說明性示例中，第一實體可以在第一位置處(例如，使用第一腔室)使用任何合適的製程來製造裝置。然後可以將該裝置包裝並運輸到第二位置(例如在第二腔室中，或一系列的腔室組合中)，其中種子層3103和磊晶金屬層3104被形成。
層狀結構3200包括在半導體層3206上方形成的磊晶金屬層3104，該磊晶金屬層3104形成在預形成裝置3202上之種子層3203之上。在一些實施例中，層狀結構3200包括直接在半導體層3206上方形成的磊晶金屬層3204，磊晶金屬層3204係形成在種子層3203上方，種子層3203係直接形成在預形成裝置3202上方。裝置3202可以包括例如在圖1-27的上下文中描述說明之任何在先前製程步驟中形成的裝置或結構。例如，可以通過圖2說明性製程在第一處理室中形成層狀的裝置，並存放之。然後，儘管是在稍後的時間可以將該裝置安置在第一處理腔室或第二處理腔室中，以形成種子層3203、半導體層3206和磊晶金屬層3204。在說明性示例中，第一實體可以在第一位置(例如，使用第一腔室)使用任何合適的製程來製造裝置。然後可以將裝置包裝並運輸到第二個位置(例如，在第二腔室中，或者在一系列的腔室組合中)，其中種子層3203、半導體層3206和磊晶金屬層3204被形成。
層狀結構3300包括形成在半導體層3306上方的磊晶金屬層3304，該磊晶金屬層3304形成在預形成裝置3202上之種子層3303之上。在一些實施例中，層狀結構3300包括直接形成在半導體層3306上方的磊晶金屬層3304，磊晶金屬層3304係形成在種子層3303上方，種子層3303係直接形成在預形成裝置3302上方。裝置3302可以包括例如在圖1-27的上下文中描述的在先前製程步驟中形成之任何說明性裝置或結構。例如，可以通過圖2說明性製程在第一處理室中形成層狀的裝置，並存放之。然後，儘管是在稍後的時間可以將該裝置安置在第一處理腔室或第二處理腔室中，以形成種子層3303、磊晶金屬層3304和半導體層3306。在說明性示例中，第一實體可以在第一位置(例如，使用第一腔室)使用任何合適的製程來製造裝置。然後可以將裝置包裝並運輸到第二個位置(例如，在第二腔室中，或者在一系列的腔室組合中)，其中種子層3303、磊晶金屬層3304和半導體層3306被形成。
在一些實施例中，半導體層3206和3306包括選自III族、IV族、V族或其組合的元素。例如，半導體層3206和3306可以包括Alx Sc1-x N (0≤x＜1)，III族氮化物材料、III-V族材料、IV族材料、任何其他合適的半導體材料或其任意組合。磊晶金屬層3104、3204和3304包括表1中包括的任何金屬或任何其他合適的金屬。在一些實施例中，磊晶金屬層3204和3304與相應的半導體層3206和3306晶格匹配或應變平衡，以影響相應的層狀結構3200和3300的性質。
在說明性示例中，裝置3102、3202和3302中的任何一個都可以在處理腔室接收(例如，在運輸和存儲之後，暴露於處理腔室外部的大氣中)。該裝置可以安置在能夠執行基於MBE製程的處理腔室中。可以在裝置上方形成一個或多個種子層，然後可以在處理腔室或一系列的處理腔室中的種子層上方(例如，直接在其上方)形成半導體層、磊晶金屬層或其組合。
在某些情況下，預形成的裝置可能不適合形成後續層，或者可能無法容納直接由MBE形成的後續層。在一些這樣的情況下，具有分裂層的第一結構被分開形成，然後被結合到裝置。分裂層可包括例如抗剪強度或斷裂韌性小於其他層或層之間界面的多孔層。然後，將所得結構在分裂層分裂，留下第一結構的一部分(例如，一個以上的目標層)保持與裝置結合(例如，形成修飾後的裝置)，而第一結構的一部分被丟棄或否則從修飾後的裝置中移除。例如，可以使用MBE技術在具有已知特性的基板上形成第一結構，與裝置相反特性，該基板可能具有變化的、不均勻的或其他非理想特性。
圖34-36示出了根據本公開一些實施例的包括用於形成修飾後裝置的分裂層的說明性層狀結構。可以形成分裂層以在結構中提供可預測和可重複的斷裂面，從而提供將結構分離為修飾後裝置和移除部分的手段。
層狀結構3400包括在基板上方形成的一層或多層。雖然層狀結構3400被示為具有在直接在基板上方形成的分裂層上形成的兩層，但是具有分裂層的層狀結構可以以任何合適的順序具有任何合適的層。例如，如圖所示，層狀結構3400包括基板3402，基板3402的表面上形成有分裂層3403。在一些實施例中，分裂層3403形成為在現有基板3402之上的附加層。在一些實施例中，分裂層3403通過將現有基板3402的一部分轉換為分裂層而形成。如圖所示，半導體層3406直接在分裂層3403上方形成，並且磊晶金屬層3404直接在半導體層3406上方形成。半導體層3406和磊晶金屬層3404可以使用任何合適的技術(例如MBE)形成並且包括任何合適的材料。
在一些實施例中，半導體層3406包括選自III族、IV族、V族或其組合的元素。例如，半導體層3406可以包括Alx Sc1-x N (0 ≤ x ＜ 1)、III族氮化物材料、III-V族材料、IV族材料、任何其他合適的半導體材料或其任意組合。磊晶金屬層3404包括表1中包括的任何金屬或任何其他合適的金屬。在一些實施例中，磊晶金屬層3404與半導體層3406為晶格匹配或應變平衡以影響層狀結構3400的性質。
層狀結構3400可以結合(例如通過結合3451)到預形成裝置3450以形成層狀結構3500。在一些實施例中，結合(bond) 3451包括在層狀結構3400和裝置3450之間的結合層。結合3451可允許將半導體層3406和磊晶金屬層3404施加到裝置3450，而無需將基於MBE的技術應用於不需要適用於此類技術之裝置3450的表面。結合層可以提供形成層狀結構3500的手段，而不需要裝置3450適合於MBE或其他用於形成磊晶層的技術。根據本公開，可以使用任何合適的結合技術來形成結合層。
層狀結構3500受到剪切力(FSHEAR )，並在分裂層3403處斷裂。一旦斷裂，分裂層3403並不完全完好，分裂層3403的殘餘物可能會保留在修飾裝置3650上(未示出殘留物)和在基板3402上(例如，由殘餘的分裂層3413示出)。因此，可隨後清潔、拋光或以其他方式對修飾後裝置3650進行表面處理，以去除分裂層3403的任何殘餘物。修飾後裝置3650包括結合至磊晶金屬層3404和半導體層3406的裝置3450。儘管修飾後裝置3650包括結合層3451，修飾後裝置3650可以是，但不必是類似於圖30的層狀結構3000。
圖37示出了根據本公開一些實施例之用於形成修飾後裝置的說明性製程3700的流程圖。
在步驟3702，在表面上形成磊晶金屬層。在步驟3702處，在裝置的表面上方形成磊晶金屬層，半導體層可以在裝置上方形成，或者在裝置上方的任何其他合適的層上方形成。在一些實施例中，步驟3702的所得結構是修飾後裝置。在一些實施例中，步驟3702包括在與先前製程步驟分離的腔室中應用基於MBE的技術。
在步驟3704處，在表面上方形成半導體層。在步驟3702處，在裝置的表面上方，可以在裝置上方形成的磊晶金屬層之上，或在裝置上方形成的任何其他合適的層之上形成半導體層。在一些實施例中，步驟3704的所得結構是修飾後裝置。在一些實施例中，步驟3704包括在與先前製程步驟分離的腔室中應用基於MBE的技術。
根據本公開一些實施例，可以以任何合適的順序執行、重複或以其他方式修飾步驟3702和步驟3704中的每一個。例如，可以一起、單獨地或與其他步驟組合地執行步驟3702或步驟3704，以形成修飾後裝置。在說明性示例中，圖28-30中所示的任何層狀結構都可以使用製程3700而形成。
圖38示出了根據本公開一些實施例之使用種子層形成修飾後裝置的說明性製程3800的流程圖。
在步驟3802，在裝置的表面處形成種子層。在一些實施例中，步驟3802包括形成不具有對應晶格常數的非晶層(例如，非晶矽)。在一些實施例中，步驟3802包括在裝置的表面處形成結晶層。例如，種子層可以包括單晶層。在一些實施例中，步驟3802包括形成在裝置和後續層之間具有化學轉變的層。在一些實施例中，步驟3802包括形成提供阻擋、化學相容性、鈍化或其他功能的層。在說明性示例中，步驟3802可以包括將氮電漿施加到表面以形成氮化物。在說明性示例中，步驟3802可以包括形成具有RE元件的層。在一些實施例中，步驟3802可以包括形成包括REO的種子層(例如，作為非晶或結晶種子層)。在一些實施例中，步驟3802可以包括形成二氧化矽層和REO層以提供化學相容性。
在步驟3804，在表面上方形成磊晶金屬層。例如，在一些實施例中，步驟3804包括在種子層上方形成磊晶金屬層。在另一個示例中，在一些實施例中，步驟3804包括在半導體層上形成磊晶金屬層(例如，可以在種子層上方形成)。在一些實施例中，步驟3804包括在與先前製程步驟分離的腔室中應用基於MBE的技術。
在步驟3806，在表面上方形成半導體層。例如，在一些實施例中，步驟3806包括在種子層上方形成半導體層。在另一個示例中，在一些實施例中，步驟3806包括在磊晶金屬層上方形成半導體層(例如，可以在種子層上方形成)。在一些實施例中，步驟3806包括在與先前製程步驟分離的腔室中應用基於MBE的技術。
根據本公開一些實施例，可以以任何合適的順序執行、重複或以其他方式修飾步驟3804和步驟3806中的每一個。例如，可以一起、單獨或與其他步驟組合地執行步驟3804或步驟3806，以形成修飾後裝置。在說明性示例中，在圖31-33中所示的任何層狀結構3100-3300都可以使用製程3901製成。
圖39示出了根據本公開一些實施例之用於形成修飾後裝置的說明性製程3900的流程圖。製程3901表示用於形成第一結構的製程，該第一結構隨後在形成修飾後裝置中被處理。
在步驟3902處，在基板的表面處形成分裂層。在一些實施例中，步驟3902包括形成具有小於其他層或層之間的界面的剪切強度或斷裂韌性的多孔層。在一些實施例中，步驟3902包括在現有基板上形成分裂層。在一些實施例中，步驟3902包括從現有基板的一部分(例如，在基板的表面處的層)形成分裂層。在一些實施例中，步驟3902包括從現有基板的一部分(例如，在基板表面處的層)形成分裂層。
在步驟3904處，在表面上方形成磊晶金屬層。例如，在一些實施例中，步驟3904包括在分裂層上形成磊晶金屬層。在另一個示例中，在一些實施例中，步驟3804包括在半導體層上形成磊晶金屬層(例如，可以在分裂層上方形成)。在一些實施例中，步驟3904包括在與先前製程步驟分離的腔室中應用基於MBE的技術。
在步驟3906處，在表面上方形成半導體層。例如，在一些實施例中，步驟3906包括在分裂層上形成半導體層。在進一步的示例中，在一些實施例中，步驟3906包括在磊晶金屬層上形成半導體層(例如，可以在分裂層上方形成)。在一些實施例中，步驟3906包括在與先前製程步驟分離的腔室中應用基於MBE的技術。
根據本公開一些實施例，可以以任何合適的順序執行、重複或以其他方式修飾步驟3904和步驟3906中的每一個。例如，步驟3904或步驟3906可以一起、單獨或與其他步驟組合地執行以形成第一結構。在說明性示例中，圖34中所示層狀結構3400可以用製程3901形成 。
在步驟3908處，包括在由製程步驟3901形成的第一結構與預形成裝置之間形成結合層。對應於通過製程步驟3901形成第一結構的一層之表面被結合到裝置的合適的表面。在一些實施例中，在步驟3908之前，使用製程3700和3800的任何說明性技術來進一步處理裝置。
在步驟3910處，在製程步驟3908處形成的結構是在製程步驟3902處形成的分裂層處分裂。在一些實施例中，步驟3910包括向在步驟3908處形成的結構施加剪切力或其他合適的負載，以使在步驟3902處形成的分裂層破裂，從而形成修飾後裝置。修飾後裝置包括預形成裝置，其被結合到一層或多層(例如，通過結合層)。
本文所述的生長和/或沉積可使用化學氣相沉積(chemical vapor deposition，CVD)、金屬有機化學氣相沉積(metalorganic chemical vapor deposition，MOCVD)、有機金屬氣相磊晶(organometallic vapor phase epitaxy，OMVPE)、原子層沉積(atomic layer deposition，ALD)，分子束磊晶(molecular beam epitaxy，MBE)，鹵化物氣相磊晶(halide vapor phase epitaxy，HVPE)，脈衝雷射沉積(pulsed laser deposition，PLD)和/或物理氣相沉積(physical vapor deposition，PVD)。
如本文所述，層是指覆蓋表面的材料的基本均勻的厚度。層可以是連續的或不連續的(即，在材料的區域之間具有間隙)。例如，層可以完全或部分覆蓋表面，或者被分割成獨立的區域，這些區域共同限定了該層(即，使用選擇性區域磊晶形成的區域)。
通常通過沉積設置在基板表面上的層而在基板表面上形成單片積體裝置。
置於上方是指「存在於」底層材料或層上或上方。該層可以包括確保合適的表面所必需的中間層，例如過渡層。例如，如果描述一種材料是「放置在基板上」或「越過基板上」，則這可能意味著(1)該材料與基板緊密接觸；或者(2)使材料與位於基底上的一個或多個過渡層接觸。
單晶是指基本上僅包含一種類型晶格的晶格結構。但是，單晶層可能會顯示一些晶格缺陷，例如堆積缺陷、錯位或其他常見的晶格缺陷。
單晶域(domain)是指晶格結構，其基本上僅包含一個晶格結構並且基本上僅包含該晶格的一個取向。換句話說，單域晶格沒有雙相晶域或反相晶域。
單相是指既是單晶又是單晶域的晶格結構。
基板是指在其上形成沉積層的材料。示例基板包括但不限於：塊狀鍺晶圓片、塊狀矽晶圓片，其中晶圓片包含均勻厚度的單晶矽或鍺；複合晶圓片，如絕緣體上矽晶圓片，其包括一層矽，該矽層設置在一層二氧化矽上，該二氧化矽設置在一塊狀矽晶圓上；或者多孔鍺、氧化物和矽上的鍺、矽上鍺、圖案化的鍺、鍺上的鍺錫合金和/或類似的材料；或作為基底層的任何其他材料，在基底層之上或之中可形成元件。作為應用的一種功能，適用於用作基板層和塊狀基板的其他材料包括但不限於氧化鋁、砷化鎵、磷化銦、氧化矽(silica)、二氧化矽(silicon dioxide)、硼矽酸鹽玻璃、耐熱玻璃和藍寶石。基板可以有單個塊狀晶圓片，也可以有多個子層。具體地說，基板(如矽、鍺等)可以包括多個非連續的多孔部分。所述多個非連續多孔部分可具有不同密度，可水平分佈或垂直分層。
錯切基板是指包括表面晶格結構的基板，該表面晶格結構以與基板的晶格結構相關的角度定向。例如，一個6°錯切＜100＞的矽晶圓包含一個＜100＞的矽晶圓，該矽晶圓被切割成與＜100＞的晶格方向成6°的角度，朝向另一個主要的晶格方向，如＜110＞。通常，但不必然，錯切將高達20°左右。除非特別註明，「錯切基板」一詞包括具有任何主要晶格取向的錯切晶圓片。也就是說，一個＜111＞晶圓片朝＜011＞方向錯切，一個＜100＞晶圓片朝＜110＞方向錯切，一個＜011＞晶圓片朝＜001＞方向錯切。
半導體是指導電率介於絕緣體和大多數金屬之間的任何固體物質。示例半導體層由矽組成。半導體層可以包括單塊晶片或多個子層。具體地，矽半導體層可以包括多個不連續的多孔部分。多個不連續的多孔部分可以具有不同的密度，並且可以水平分佈或垂直分層。
絕緣體上半導體是指包括單晶半導體層、單相介電層和基板的組合物，其中介電層介於半導體層和基板之間。該結構讓人想起現有技術的絕緣體上矽(SOI)組合物，該組合物通常包括單晶矽基板、非單相電介質層(例如，非晶二氧化矽等)和單晶矽半導體層。現有技術的SOI晶片與本發明的絕緣體上半導體組合物之間的幾個重要區別是：
絕緣體上半導體組合物包括具有單相形態的介電層，而SOI晶片則沒有。實際上，典型的SOI晶片的絕緣層甚至不是單晶。
絕緣體上半導體組合物包括矽、鍺或矽鍺「主動」層，而現有技術的SOI晶片則使用矽活化層。換句話說，示例性的絕緣體上半導體組合物包括但不限於：絕緣體上矽，絕緣體上鍺和絕緣體上矽鍺。
在本文中描述和/或描繪為「配置在」第二層上、「在……上」、「形成在第二層之上」或「在第二層之上」的第一層可以緊鄰第二層，或者一個或多個中間層可以在第二層之間。第一和第二層。在本文中被描述和/或描繪為「直接在第二層或基板上」或「直接在第二層或基板上」的第一層緊鄰第二層或基板，不存在中間層，除了可能存在的中間合金層之外，由於第一層與第二層或基板的混合，可以形成中間合金層。另外，在本文中被描述和/或描繪為在第二層或基板「上」、「超過」、「直接在第二層上」或「直接在第二層或基板上」的第一層可以覆蓋整個第二層或基板，或第二層或基板的一部分。
當層生長時，基板放置在基板架上，所以頂面或上表面是基板或層距離基板支架最遠之表面，而底面或下表面是基板或層距離基板支架最近之表面。這裡描繪和描述之任何結構都可以是更大結構的一部分，且在這些結構的上面和/或下面可有附加的層。為了清楚起見，這裡的圖可以省略這些額外的層，儘管這些額外的層可以是揭露結構的一部分。此外，所描述的結構可以以單位重複之，即使這種重複沒有在圖中描繪出來。
從上面的描述可以明顯看出，在不脫離本公開的範圍的情況下，可以使用各種技術來實現本文描述的概念。所描述的實施例在所有方面都應被認為是說明性的而非限制性的。還應當理解，本文描述的技術和結構不限於本文描述的特定示例，而是可以在不脫離本公開的範圍的情況下在其他示例中實現。類似地，儘管在附圖中以特定順序描繪了操作，但是這不應理解為要求以所示的特定順序或以連續的順序執行這樣的操作，或者執行所有示出的操作以實現期望的結果。
100、300、400、500、600、700、800、900、1000、1200、1202、1204、1302、1304、1306、1400、1402、1406、1500、2201~2203、2301~2302、2401~2402、2501~2502、2800:層狀結構 102:基板 104:REO層 106、210:金屬層 108:半導體層 302:第一金屬層 304:第二金屬層 502、802:第一區域 504、804:第二區域 602、702、706:第一REO層 604、704、708:第二REO層 1002:中間層 1004:金屬氧化物 1102:中間層 1104:金屬氮化物 1106:稀土磷屬化物 1108:二維(2D)電極 1404:第二磊晶金屬層 1408:第二半導體層 1502、1504:堆疊 2102~2108:步驟 2802、2902、3102:裝置 2804、2904、3004、3104:磊晶金屬層 2906、3006:半導體層 3002:預形成裝置 3103:種子層 3702~3704:步驟 3802~3806:步驟 3902~3910:步驟
通過考慮以下結合附圖的詳細描述，本公開的其他特徵，其性質和各種優點將變得顯而易見，其中： 圖1顯示根據本公開一些實施例中在基板與半導體層之間生長磊晶金屬層的層狀結構； 圖2顯示根據本公開一些實施例之圖1所示層狀結構的製程圖； 圖3-16顯示根據本公開一些實施例中層狀結構的各種示例，每個示例都是圖1所示層狀結構的具體示例； 圖17顯示對於不同厚度的金屬電極之諧振頻率與AlN厚度的關係； 圖18顯示根據本公開一些實施例之具有和不具有磊晶金屬電極的情況下計算出的布拉格反射器(Distributed Bragg Reflector，DBR)反射率的曲線圖，其中在標準III族氮化物DBR下添加結晶REO和金屬使峰值反射率增加了2%； 圖19顯示根據本公開一些實施例，如何由11個週期的AlN和GaN建構DBR的圖； 圖20描繪了根據本公開一些實施例針為AlN-GaN DBR和在Mo上AlN之上建構的一對AlN-GaN DBR繪製之在450 nm處所計算的反射率； 圖21顯示根據本公開一些實施例中用於生長如圖1所示層狀結構的方法流程圖； 圖22A-C提供了示例圖，顯示了根據本公開一些實施方式中在包含多孔矽部分的矽基板上建構的金屬電極的層狀結構； 圖23A-B提供了示例圖，該些示例圖顯示根據本公開一些實施例，在圖22A-22C所示層狀結構之上構建的層狀結構，其藉由稀土氧化物層支撐金屬層； 圖24A-B和圖25A-B提供了各種示例圖，該些示例圖示出了根據本公開一些實施例中使用非連續稀土氧化物區域來限定多孔部分在基板中位置的層狀結構； 圖26提供根據本公開一些實施例的示例圖，該示例圖顯示了具有限定基板的多孔部分的邊界的金屬層以及在其之間的連續稀土氧化物層中金屬層的層狀結構； 圖27顯示根據本公開一些實施例中具有多個半導體之層狀結構的示例圖； 圖28顯示了根據本公開一些實施例的說明性層狀結構，該層狀結構包括在預形成裝置上方的磊晶金屬層； 圖29-30顯示了根據本公開一些實施例中包括在預形成裝置上之磊晶金屬層和半導體層的說明性層狀結構； 圖31-33顯示了根據本公開一些實施例中包括在預形成裝置上之種子層的說明性層狀結構； 圖34-36顯示了根據本公開一些實施例中說明性層狀結構，其包括用於形成修飾後裝置的分裂層； 圖37顯示了根據本公開一些實施例中形成修飾後裝置的說明性製程的流程圖； 圖38顯示了根據本公開一些實施例中使用種子層形成修飾後裝置的說明性製程的流程圖；以及 圖39顯示了根據本公開一些實施例中形成修飾後裝置的說明性製程的流程圖。
100:層狀結構
102:基板
104:結晶REO層
106:金屬層
108:半導體層

Claims (46)

  1. 一種層狀結構，包括： 一半導體裝置，形成在一第一腔室內；以及 一磊晶金屬層，形成在該半導體裝置的一表面上，其中該磊晶金屬層形成在一第二腔室內，並且其中該第二腔室與該第一腔室分開。
  2. 如請求項1所述之層狀結構，更包括形成在該磊晶金屬層上方的一半導體層。
  3. 如請求項1所述之層狀結構，其中該半導體裝置包括一種子層於該表面上，其中該磊晶金屬層係形成於該種子層之上，並且其中該種子層提供從該半導體裝置的該表面到該磊晶金屬層的一過渡。
  4. 如請求項3所述之層狀結構，其中該種子層包括一非晶層。
  5. 如請求項3所述之層狀結構，其中該種子層包括一結晶層。
  6. 如請求項3所述之層狀結構，其中該過渡包括一化學過渡。
  7. 如請求項3所述之層狀結構，其中該過渡包含一晶格常數過渡。
  8. 如請求項1所述之層狀結構，其中在該第一腔室和該第二腔室之間，將該半導體裝置從該第一腔室中取出並存放。
  9. 如請求項1所述之層狀結構，其中該磊晶金屬層形成在該半導體裝置的一部分表面上。
  10. 如請求項1所述之層狀結構，其中該裝置的該表面不是一磊晶層。
  11. 一種層狀結構，包括： 一半導體裝置，形成在一第一腔室內； 一半導體層，形成在該半導體裝置的一表面上，其中該半導體層形成在一第二腔室中，並且其中該第二腔室與該第一腔室分開；以及 一磊晶金屬層，形成在該半導體層上，其中該半導體層形成在該第二腔室中。
  12. 如請求項11所述之層狀結構，其中該半導體層是一第一半導體層，更包括在該第二腔室中的該磊晶金屬層上方所形成的一第二半導體層。
  13. 如請求項11所述之層狀結構，其中該半導體裝置在該表面包括一種子層，其中該半導體層係形成於該種子層之上方，並且其中該種子層提供從該半導體裝置的該表面到該磊晶金屬層的一過渡。
  14. 如請求項13所述之層狀結構，其中該種子層包括一非晶層。
  15. 如請求項13所述之層狀結構，其中該種子層包括一結晶層。
  16. 如請求項13所述之層狀結構，其中該過渡包括一化學過渡。
  17. 如請求項13所述之層狀結構，其中該過渡包含一晶格常數過渡。
  18. 如請求項11所述之層狀結構，其中在該第一腔室和該第二腔室之間，將該半導體裝置從該第一腔室中取出並存放。
  19. 如請求項11所述之層狀結構，其中該半導體層形成在該半導體裝置的一部分表面上。
  20. 如請求項11所述之層狀結構，其中該裝置的該表面不是一磊晶層。
  21. 一種形成層狀結構的方法，該方法包括： 安置一半導體裝置於一第二腔室中，其中該半導體裝置係於一第一腔室中形成；以及 在該第二腔室中形成一磊晶金屬層於該半導體裝置的一表面，其中該第二腔室與該第一腔室分開。
  22. 如請求項21所述之方法，更包括在該第二腔室中形成在該磊晶金屬層上方形成一半導體層。
  23. 如請求項21所述之方法，更包括： 在該半導體裝置的該表面上形成一種子層；以及 在該種子層上方形成該磊晶金屬層，其中該種子層提供從該半導體裝置的該表面到該磊晶金屬層的一過渡。
  24. 如請求項23所述之方法，其中形成該種子層包括形成一非晶層。
  25. 如請求項23所述之方法，其中形成該種子層包括形成一結晶層。
  26. 如請求項23所述之方法，其中該過渡包括一化學過渡。
  27. 如請求項23所述之方法，其中該過渡包括一晶格常數過渡。
  28. 如請求項21所述之方法，其中形成該種子層包括在該半導體裝置的該表面形成一稀土氧化物(REO)層。
  29. 如請求項21所述之方法，其中形成該種子層包括將該表面暴露於一氮電漿中以形成一氮化物。
  30. 如請求項21所述之方法，其中形成該磊晶金屬層包括在該半導體裝置的該表面的一個或多個區域上形成該磊晶金屬層。
  31. 一種形成層狀結構的方法，該方法包括： 在一第二腔室中，安置在一第一腔室中形成的一半導體裝置； 在該第二腔室中，在該半導體裝置的一表面形成一半導體層；以及 在該第二腔室中，在該半導體層上方形成一磊晶金屬層。
  32. 如請求項31所述之方法，其中該半導體層是一第一半導體層，該方法更包括在該第二腔室中的該磊晶金屬層上方形成一第二半導體層。
  33. 如請求項31所述之方法，更包括： 在該半導體裝置的該表面形成一種子層；以及 在該種子層上方形成該半導體層，其中該種子層提供從該半導體裝置的該表面到該半導體層的一過渡。
  34. 如請求項33所述之方法，其中形成該種子層包括形成一非晶層。
  35. 如請求項33所述之方法，其中形成該種子層包括形成一結晶層。
  36. 如請求項33所述之方法，其中該過渡包括一化學過渡。
  37. 如請求項33所述之方法，其中該過渡包括一晶格常數過渡。
  38. 如請求項31所述之方法，其中形成該種子層包括在該半導體裝置的該表面處形成一稀土氧化物(REO)層。
  39. 如請求項31所述之方法，其中形成該種子層包括將該表面暴露於一氮電漿中以形成一氮化物。
  40. 如請求項31所述之方法，其中形成該磊晶金屬層包括在該半導體裝置的該表面的一個或多個區域上形成該磊晶金屬層。
  41. 一種方法，包括： 通過以下方式配置一第一組件； 在一基板的一表面上形成一分裂層； 形成一半導體層，使得該分裂層位於該基板和該半導體層之間；及 形成一磊晶金屬層，使得該分裂層位於該基板和該磊晶金屬層之間；以及 通過以下方式配置一第二組件； 在該第一組件和一裝置之間形成一結合層，使得該分裂層位於該基板和該裝置之間，其中該結合層在剪應力下比該分裂層更強。
  42. 如請求項41所述之方法，更包括在該分裂層分裂該第二組件，以將該基板和該分裂層從該裝置分離，從而形成包括該裝置、該半導體層和該磊晶金屬層的一修飾後裝置。
  43. 如請求項42所述之方法，更包括拋光該修飾後裝置。
  44. 如請求項41所述之方法，其中形成該分裂層包括形成一多孔層，該多孔層配置為在剪應力下斷裂。
  45. 如請求項41所述之方法，其中該半導體層直接形成在該分裂層上，且其中該磊晶金屬層形成在該半導體層上。
  46. 如請求項41所述之方法，其中該磊晶金屬層直接形成在該分裂層上，且其中該半導體層形成在該磊晶金屬層上方。
TW109115908A 2019-06-06 2020-05-13 修飾後裝置的積體磊晶金屬電極 TW202113169A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/433,841 US20200388489A1 (en) 2019-06-06 2019-06-06 Integrated epitaxial metal electrodes for modified devices
US16/433,841 2019-06-06

Publications (1)

Publication Number Publication Date
TW202113169A true TW202113169A (zh) 2021-04-01

Family

ID=67297348

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109115908A TW202113169A (zh) 2019-06-06 2020-05-13 修飾後裝置的積體磊晶金屬電極

Country Status (3)

Country Link
US (1) US20200388489A1 (zh)
TW (1) TW202113169A (zh)
WO (1) WO2020246995A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI771140B (zh) * 2021-08-04 2022-07-11 行政院原子能委員會核能研究所 磷化銦虛擬基板結構及其製備方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4857415A (en) * 1987-05-29 1989-08-15 Raytheon Company Method of producing single crystalline magnetic film having bi-axial anisotropy
US5594280A (en) * 1987-10-08 1997-01-14 Anelva Corporation Method of forming a thin film and apparatus of forming a metal thin film utilizing temperature controlling means
JP2680468B2 (ja) * 1989-07-01 1997-11-19 株式会社東芝 半導体装置および半導体装置の製造方法
EP0498580A1 (en) * 1991-02-04 1992-08-12 Canon Kabushiki Kaisha Method for depositing a metal film containing aluminium by use of alkylaluminium halide
US5387459A (en) * 1992-12-17 1995-02-07 Eastman Kodak Company Multilayer structure having an epitaxial metal electrode
JP4734823B2 (ja) * 2003-06-11 2011-07-27 富士通株式会社 膜多層構造体及びこれを用いるアクチュエータ素子、容量素子、フィルタ素子
TWI805620B (zh) * 2017-09-21 2023-06-21 英商Ｉｑｅ有限公司 具可調功函數之金屬電極

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI771140B (zh) * 2021-08-04 2022-07-11 行政院原子能委員會核能研究所 磷化銦虛擬基板結構及其製備方法

Also Published As

Publication number Publication date
US20200388489A1 (en) 2020-12-10
WO2020246995A1 (en) 2020-12-10

Similar Documents

Publication Publication Date Title
JP7217781B2 (ja) 希土類酸化物およびエピタキシャル窒化アルミニウムを用いて加工されるｒｆフィルタのための層構造
US10825912B2 (en) Integrated epitaxial metal electrodes
US11495670B2 (en) Integrated epitaxial metal electrodes
US8679942B2 (en) Strain engineered composite semiconductor substrates and methods of forming same
WO2010070377A1 (en) Strain engineered composite semiconductor substrates and methods of forming same
TWI805620B (zh) 具可調功函數之金屬電極
US10418457B2 (en) Metal electrode with tunable work functions
TW202113169A (zh) 修飾後裝置的積體磊晶金屬電極
US11611001B2 (en) Localized strain fields in epitaxial layer over cREO
EP3915133B1 (en) Integrated epitaxial metal electrodes