TWI771140B - 磷化銦虛擬基板結構及其製備方法 - Google Patents

磷化銦虛擬基板結構及其製備方法 Download PDF

Info

Publication number
TWI771140B
TWI771140B TW110128788A TW110128788A TWI771140B TW I771140 B TWI771140 B TW I771140B TW 110128788 A TW110128788 A TW 110128788A TW 110128788 A TW110128788 A TW 110128788A TW I771140 B TWI771140 B TW I771140B
Authority
TW
Taiwan
Prior art keywords
indium phosphide
temperature
film
gallium arsenide
substrate
Prior art date
Application number
TW110128788A
Other languages
English (en)
Other versions
TW202307292A (zh
Inventor
蔡雨利
方正豪
吳志宏
Original Assignee
行政院原子能委員會核能研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 行政院原子能委員會核能研究所 filed Critical 行政院原子能委員會核能研究所
Priority to TW110128788A priority Critical patent/TWI771140B/zh
Application granted granted Critical
Publication of TWI771140B publication Critical patent/TWI771140B/zh
Publication of TW202307292A publication Critical patent/TW202307292A/zh

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一種磷化銦虛擬基板結構及其製備方法,係以改良型兩階段成長法,針對傳統兩階段成長法之低溫磷化銦(非晶)成核層施以高溫再結晶退火改善,以減少其缺陷密度;另再施以空間間隔式熱循環退火製程,減少高溫磷化銦薄膜的缺陷密度,使本發明所提專利技術特徵具有雙重減少磷化銦缺陷密度之優點。藉此,本發明以改良型兩階段成長法,搭配空間間隔式熱循環退火製程,可於大面積砷化鎵基板成長高結晶品質磷化銦薄膜結構,製作出適用於元件等級磷化銦虛擬基板,將可取代傳統昂貴磷化銦基板,降低元件生產成本,除了可直接應用在光電半導體之外,亦可結合積體電路技術形成次世代光機電整合之新穎元件。

Description

磷化銦虛擬基板結構及其製備方法
本發明係有關於一種磷化銦虛擬基板結構及其製備方法,尤指涉及一種III-V族化合物半導體領域,特別係指光通訊及紅外線感測器領域所需之磷化銦相關材料能在砷化鎵基板製作,使整體元件生產成本大幅降低者。
現行的光通訊雷射、紅外光發光二極體及紅外光感測元件等產品,在目前產業界仍主要採用市售小尺寸且昂貴的傳統磷化銦基板為基材進行磊晶生產,鮮少有業者投入人力物力進行開發磷化銦虛擬基板。再者,學術界著重先端光電元件之技術開發,也較少關注磷化銦虛擬基板之技術開發。
有關在砷化鎵基板製作磷化銦薄膜及其元件,傳統習知技術係採用兩階段成長法(two-step growth),搭配後退火製程(post-annealing),以獲得表面平整的磷化銦薄膜。所謂的兩階段成長方法係先在低溫下成長一層約50奈米磷化銦非晶薄膜,隨後再升溫至600~700℃成長一層1~3微米厚度的高溫磷化銦薄膜,以作為後續成長III-V族元件結構所需之基底。由於低溫成長之磷化銦非晶薄膜通常含有高密度缺陷,會延伸至後續的高溫磷化銦薄膜,因此,為了降低高溫磷化銦薄膜之缺陷密度,必須再採用後退火製程,其藉由重複數次的升溫及降溫過程,以砷化鎵與磷化銦兩者之熱膨脹係數差異於升降溫過程所產 生之熱應力,促使高溫磷化銦薄膜內部的部分差排移動而抵銷。然而,此習知技術的缺點在於,其在進行後退火製程前,高溫磷化銦薄膜內部差排密度通常高達每平方公分十億個差排,主要來自低溫成長的磷化銦非晶高缺陷薄膜以及其與砷化鎵基板晶格常數差異甚大造成;因此,雖然傳統兩階段成長法,搭配後退火製程,可以獲得表面平整的磷化銦薄膜,但其缺陷密度偏高,將影響磷化銦薄膜的結晶品質,仍需再精進改良。
鑑於目前光通訊雷射、紅外光發光二極體及紅外光感測元件通常係在磷化銦基板製作,然而傳統磷化銦基板的缺點為機械性質不佳且單價昂貴,其價格約為同尺寸砷化鎵基板之5~10倍左右,此外磷化銦基板市售尺寸最大僅4英吋,而砷化鎵基板可高達8英吋以上;因此,發展一套適用於光通訊雷射及紅外光感測元件領域所需之磷化銦相關材料且能在砷化鎵基板製作,使整體元件生產成本大幅降低之發明,實有必要。
本發明之主要目的係在於,克服習知技藝所遭遇之上述問題並提供一種針對傳統兩階段成長法之低溫磷化銦非晶成核層施以高溫退火改善,以減少其缺陷密度;另再施以空間間隔式熱循環退火製程,減少高溫磷化銦薄膜之缺陷密度,從而具有雙重減少磷化銦缺陷密度優點之磷化銦虛擬基板結構及其製備方法。
為達以上之目的,本發明係一種磷化銦虛擬基板結構製備方法,其至少包含下列步驟:步驟一:提供一砷化鎵基板,在該砷化鎵基板上成長一砷化鎵磊晶薄膜;步驟二:將該砷化鎵磊晶薄膜降溫至400~500℃之間,成長一 厚度為20~100奈米之低溫磷化銦成核層於該砷化鎵磊晶薄膜上;步驟三:將該低溫磷化銦成核層升溫至700~750℃之間,在砷化氫/氫氣保護氣氛下,持溫數分鐘進行再結晶退火,使該低溫磷化銦成核層再結晶;步驟四:將已再結晶之該低溫磷化銦成核層降溫至600~700℃之間,成長一高溫磷化銦薄膜於該低溫磷化銦成核層上;步驟五:進行熱循環退火製程,將該高溫磷化銦薄膜升溫至700~750℃之間,在該砷化氫/氫氣保護氣氛下,持溫數分鐘後,再降溫至350~450°C之間,在該砷化氫/氫氣保護氣氛下,持溫數分鐘,完成一次熱循環退火製程,使該高溫磷化銦薄膜經熱循環退火而降低缺陷密度;步驟六:使用已降低缺陷密度之該高溫磷化銦薄膜作為晶種層(seed layer),重複該步驟四與該步驟五,直至累積所需的該高溫磷化銦薄膜厚度;以及步驟七:在已累積所需厚度之該高溫磷化銦薄膜上成長所需的一光電元件結構。
於本發明上述實施例中,該步驟一中,係利用有機金屬化學氣相沉積法在該砷化鎵基板上成長該砷化鎵磊晶薄膜。
於本發明上述實施例中,該步驟一與步驟二之間,更包括將該砷化鎵磊晶薄膜升溫至600~750℃之間,成長一砷化銦鎵晶格線性漸變層於該砷化鎵磊晶薄膜上之步驟。
於本發明上述實施例中,該砷化銦鎵晶格線性漸變層之厚度係介於0.5~2微米。
100:磷化銦虛擬基板結構
10:光電元件結構
11:砷化鎵基板
12:砷化鎵磊晶薄膜
13:低溫磷化銦成核層
14:高溫磷化銦薄膜
200:磷化銦虛擬基板結構
20:光電元件結構
21:砷化鎵基板
22:砷化鎵磊晶薄膜
23:砷化銦鎵晶格線性漸變層
24:低溫磷化銦成核層
25:高溫磷化銦薄膜
A區
B區
s11~s17:步驟
s21~s28:步驟
第1圖,係本發明第一較佳實施例之磷化銦虛擬基板結構示意圖。
第2圖,係本發明第一較佳實施例之磷化銦虛擬基板結構製備流程示意圖。
第3圖,係本發明第二較佳實施例之磷化銦虛擬基板結構示意圖
第4圖,係本發明第二較佳實施例之磷化銦虛擬基板結構製備流程示意圖。
第5圖,係本發明之成效示意圖。
請參閱『第1圖及第2圖』所示,係分別為本發明第一較佳實施例之磷化銦虛擬基板結構示意圖、以及本發明第一較佳實施例之磷化銦虛擬基板結構製備流程示意圖。如圖所示:本發明係一種磷化銦虛擬基板結構及其製備方法,於第一較佳實施例中,所述磷化銦虛擬基板結構100如第1圖所示,其製備方法如第2圖所示,至少包含下列步驟:
步驟s11:提供一砷化鎵基板11,以有機金屬化學氣相沉積或其它磊晶方法,在該砷化鎵基板11上成長一砷化鎵磊晶薄膜12。
步驟s12:將該砷化鎵磊晶薄膜12降溫至400~500℃之間,成長一厚度約為20~100奈米之低溫磷化銦成核層13於該砷化鎵磊晶薄膜12上。
步驟s13:將該低溫磷化銦成核層13升溫至700~750℃之間,在砷化氫/氫氣保護氣氛下,持溫數分鐘進行再結晶退火,使該低溫磷化銦成核層13再結晶,以改善該低溫磷化銦成核層13之結晶狀態。
步驟s14:將已再結晶之該低溫磷化銦成核層13降溫至600~700℃之間,成長一高溫磷化銦薄膜14於該低溫磷化銦成核層13上。
步驟s15:進行熱循環退火製程,將該高溫磷化銦薄膜14升溫至700~750℃之間,在該砷化氫/氫氣保護氣氛下,持溫數分鐘後,再降溫至350~ 450℃之間,在該砷化氫/氫氣保護氣氛下,持溫數分鐘,完成一次熱循環退火製程,使該高溫磷化銦薄膜14經熱循環退火而降低缺陷密度。
步驟s16:使用已有效降低缺陷密度之該高溫磷化銦薄膜14作為高品質晶種層(seed layer),重複該步驟s14與該步驟s15,直至累積所需的該高溫磷化銦薄膜14厚度。
步驟s17:最後,在已累積所需厚度之該高溫磷化銦薄膜14上成長所需的一光電元件結構10。如是,藉由上述揭露之結構及流程構成一全新之磷化銦虛擬基板結構100及其製備方法。
請參閱『第3圖及第4圖』所示,係分別為本發明第二較佳實施例之磷化銦虛擬基板結構示意圖、以及本發明第二較佳實施例之磷化銦虛擬基板結構製備流程示意圖。如圖所示:本發明所提磷化銦虛擬基板結構及其製備方法,除上述第一實施例所提結構型態及其實施步驟之外,亦可為第二實施例之結構型態及其實施步驟。於第二較佳實施例中,所述磷化銦虛擬基板結構200如第3圖所示,其製備方法如第4圖所示,至少包含下列步驟:
步驟s21:提供一砷化鎵基板21,以有機金屬化學氣相沉積或其它磊晶方法,在該砷化鎵基板21上成長一砷化鎵磊晶薄膜22。
步驟s22:將該砷化鎵磊晶薄膜22升溫至600~750℃之間,成長一砷化銦鎵晶格線性漸變層23於該砷化鎵磊晶薄膜22上;其中,該砷化銦鎵晶格線性漸變層23之厚度係介於0.5~2微米之間。
步驟s23:將該砷化銦鎵晶格線性漸變層23降溫至400~500℃之間,成長一厚度為20~100奈米之低溫磷化銦成核層24於該砷化銦鎵晶格線性漸變層23上。
步驟s24:將該低溫磷化銦成核層24升溫至700~750℃之間,在砷化氫/氫氣保護氣氛下,持溫數分鐘進行再結晶退火,使該低溫磷化銦成核層24再結晶,以改善該低溫磷化銦成核層24之結晶狀態。
步驟s25:將已再結晶之該低溫磷化銦成核層24降溫至600~700℃之間,成長一高溫磷化銦薄膜25於該低溫磷化銦成核層24上。
步驟s26:進行熱循環退火製程,將該高溫磷化銦薄膜25升溫至700~750℃之間,在該砷化氫/氫氣保護氣氛下,持溫數分鐘後,再降溫至350~450℃之間,在該砷化氫/氫氣保護氣氛下,持溫數分鐘,完成一次熱循環退火製程,使該高溫磷化銦薄膜25經熱循環退火而降低缺陷密度。
步驟s27:使用已有效降低缺陷密度之該高溫磷化銦薄膜25作為高品質晶種層,重複該步驟s25與該步驟s26,直至累積所需的該高溫磷化銦薄膜25厚度。
步驟s28:最後,在已累積所需厚度之該高溫磷化銦薄膜25上成長所需的一光電元件結構20。如是,藉由上述揭露之結構及流程構成一全新之磷化銦虛擬基板結構200及其製備方法。
請參閱『第5圖』所示,係本發明之成效示意圖。如圖所示:以上述第一實施例之結構為例,在成長高溫磷化銦薄膜14之前先施以熱退火製程以減少低溫磷化銦成核層13之缺陷密度,其成效佐證如第5圖所示。由第5圖(a)顯示之結構,依序層疊砷化鎵基板11、砷化鎵磊晶薄膜12、低溫磷化銦成核層13及高溫磷化銦薄膜14而成的磷化銦虛擬基板結構100,在沒有施以熱退火製程時,該低溫磷化銦成核層13相關缺陷之繞射訊號會顯現出來,如A區所示;第5圖(b)顯示之結構100與第5圖(a)相同,其在經過700 ~725℃再結晶退火製程之後,可見該低溫磷化銦成核層13相關缺陷之繞射訊號可完全被抑制而消失不見,如B區所示。由此得以證明,在成長高溫磷化銦薄膜前,先行施以熱退火製程可以減少低溫磷化銦薄膜之缺陷密度,能使後續成長之高溫磷化銦薄膜可獲得較佳結晶品質。
本發明係以改良型兩階段成長法,針對傳統兩階段成長法之低溫磷化銦(非晶)成核層施以高溫再結晶退火改善,以減少其缺陷密度;另再施以空間間隔式熱循環退火製程,減少高溫磷化銦薄膜的缺陷密度,使本發明所提專利技術特徵具有雙重減少磷化銦缺陷密度之優點。藉此,本發明以改良型兩階段成長法,搭配空間間隔式熱循環退火製程,可於大面積砷化鎵基板成長高結晶品質磷化銦薄膜結構,製作出適用於元件等級磷化銦虛擬基板,將可取代傳統昂貴磷化銦基板,降低元件生產成本,除了可直接應用在光電半導體之外,亦可結合積體電路技術形成次世代光機電整合之新穎元件。
綜上所述,本發明係一種磷化銦虛擬基板結構及其製備方法,可有效改善習用之種種缺點,係以改良型兩階段成長法,再搭配空間間隔式熱退火製程,在極性基板(砷化鎵)成長晶格不匹配III-V族薄膜材料,可降低磷化銦薄膜缺陷密度,以提升磷化銦薄膜結晶品質,從而開發出適用於元件等級磷化銦虛擬基板,通過所提之大面積磷化銦虛擬基板進行磊晶生產,則無論光通訊雷射、或是紅外線感測元件,生產成本皆可大幅降低,進而使本發明之產生能更進步、更實用、更符合使用者之所須,確已符合發明專利申請之要件,爰能更進步、更實用、更符合使用者之所須,確已符合發明專利申請之要件,爰依法提出專利申請。
惟以上所述者,僅為本發明之較佳實施例而已,當不能以此限定 本發明實施之範圍;故,凡依本發明申請專利範圍及發明說明書內容所作之簡單的等效變化與修飾,皆應仍屬本發明專利涵蓋之範圍內。
100:太陽光電模組電漿熱裂解回收裝置
100:磷化銦虛擬基板結構
10:光電元件結構
11:砷化鎵基板
12:砷化鎵磊晶薄膜
13:低溫磷化銦成核層
14:高溫磷化銦薄膜

Claims (4)

  1. 一種磷化銦虛擬基板結構製備方法,其至少包含下列步驟:步驟一:提供一砷化鎵基板,在該砷化鎵基板上成長一砷化鎵磊晶薄膜;步驟二:將該砷化鎵磊晶薄膜降溫至400~500℃之間,成長一厚度為20~100奈米之低溫磷化銦成核層於該砷化鎵磊晶薄膜上;步驟三:將該低溫磷化銦成核層升溫至700~750℃之間,在砷化氫/氫氣保護氣氛下,持溫數分鐘進行再結晶退火,使該低溫磷化銦成核層再結晶;步驟四:將已再結晶之該低溫磷化銦成核層降溫至600~700℃之間,成長一高溫磷化銦薄膜於該低溫磷化銦成核層上;步驟五:進行熱循環退火製程,將該高溫磷化銦薄膜升溫至700~750℃之間,在該砷化氫/氫氣保護氣氛下,持溫數分鐘後,再降溫至350~450℃之間,在該砷化氫/氫氣保護氣氛下,持溫數分鐘,完成一次熱循環退火製程,使該高溫磷化銦薄膜經熱循環退火而降低缺陷密度;步驟六:使用已降低缺陷密度之該高溫磷化銦薄膜作為晶種層(seed layer),重複該步驟四與該步驟五,直至累積所需的該高溫磷化銦薄膜厚度;以及步驟七:在已累積所需厚度之該高溫磷化銦薄膜上成長所需的一光電元件結構。
  2. 依申請專利範圍第1項所述之磷化銦虛擬基板結構製備方法,其中,該步驟一中,係利用有機金屬化學氣相沉積法在該砷化鎵基板上成長該砷化鎵磊晶薄膜。
  3. 依申請專利範圍第1項所述之磷化銦虛擬基板結構製備方法,其中,該步驟一與步驟二之間,更包括將該砷化鎵磊晶薄膜升溫至600~750℃之間,成長一砷化銦鎵晶格線性漸變層於該砷化鎵磊晶薄膜上之步驟。
  4. 依申請專利範圍第3項所述之磷化銦虛擬基板結構製備方法,其中,該砷化銦鎵晶格線性漸變層之厚度係介於0.5~2微米。
TW110128788A 2021-08-04 2021-08-04 磷化銦虛擬基板結構及其製備方法 TWI771140B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW110128788A TWI771140B (zh) 2021-08-04 2021-08-04 磷化銦虛擬基板結構及其製備方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110128788A TWI771140B (zh) 2021-08-04 2021-08-04 磷化銦虛擬基板結構及其製備方法

Publications (2)

Publication Number Publication Date
TWI771140B true TWI771140B (zh) 2022-07-11
TW202307292A TW202307292A (zh) 2023-02-16

Family

ID=83439460

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110128788A TWI771140B (zh) 2021-08-04 2021-08-04 磷化銦虛擬基板結構及其製備方法

Country Status (1)

Country Link
TW (1) TWI771140B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200529459A (en) * 2003-12-02 2005-09-01 California Inst Of Techn Wafer bonded epitaxial templates for silicon heterostructures
CN104205362A (zh) * 2012-03-28 2014-12-10 索泰克公司 多结太阳能电池装置的制造
US20160265139A1 (en) * 2008-06-03 2016-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial Growth of Crystalline Material
TW202113169A (zh) * 2019-06-06 2021-04-01 英商Iqe有限公司 修飾後裝置的積體磊晶金屬電極
TW202120431A (zh) * 2019-11-29 2021-06-01 日商Jx金屬股份有限公司 磷化銦基板、半導體磊晶晶圓、及磷化銦基板之製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200529459A (en) * 2003-12-02 2005-09-01 California Inst Of Techn Wafer bonded epitaxial templates for silicon heterostructures
US20160265139A1 (en) * 2008-06-03 2016-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial Growth of Crystalline Material
CN104205362A (zh) * 2012-03-28 2014-12-10 索泰克公司 多结太阳能电池装置的制造
TW202113169A (zh) * 2019-06-06 2021-04-01 英商Iqe有限公司 修飾後裝置的積體磊晶金屬電極
TW202120431A (zh) * 2019-11-29 2021-06-01 日商Jx金屬股份有限公司 磷化銦基板、半導體磊晶晶圓、及磷化銦基板之製造方法

Also Published As

Publication number Publication date
TW202307292A (zh) 2023-02-16

Similar Documents

Publication Publication Date Title
TWI246116B (en) Process for growing ZnSe Epitaxy layer on Si substrate and semiconductor structure thereby
KR20000025914A (ko) Gan계 화합물 반도체 및 그의 결정성장 방법
CN101378015B (zh) Ⅲ族氮化物半导体和其制造方法
TW201349351A (zh) 於矽基板上形成iii/v族共形層之方法
JPH0794420A (ja) 化合物半導体結晶基板の製造方法
TWI771140B (zh) 磷化銦虛擬基板結構及其製備方法
JPH08316152A (ja) 化合物半導体の結晶成長方法
US7696533B2 (en) Indium nitride layer production
US20100187539A1 (en) Compound semiconductor epitaxial wafer and fabrication method thereof
TWI640648B (zh) 以有機金屬化學氣相沉積法製作磷化銦鎵磊晶層的方法
WO2007024469A2 (en) Crack-free iii-v epitaxy on germanium on insulator (goi) substrates
CN109166788B (zh) 一种在硅衬底上直接外延生长锗虚拟衬底的方法
CN105986321B (zh) 在Ge衬底上生长GaAs外延薄膜的方法
US20060011129A1 (en) Method for fabricating a compound semiconductor epitaxial wafer
TWI387999B (zh) Compound semiconductor epitaxial wafer and method of manufacturing the same
JP3107646U (ja) 化合物半導体エピタキシャルウエハ
RU2063094C1 (ru) Способ получения гетероэпитаксиальных структур in sb/ga as
KR101134568B1 (ko) 실리콘 기판위에 단결정 CdTe 박막을 제조하는 방법
JPS6066811A (ja) 化合物半導体装置の製造方法
JPS621224A (ja) 半導体素子構造
JP5032522B2 (ja) 化合物半導体エピタキシャルウェハおよびその製造方法
JP2003022975A (ja) エピタキシャルウエハとその製造方法
JP2000164511A (ja) 窒化物半導体堆積基板
KR101027506B1 (ko) 화합물 반도체 에피택셜 웨이퍼 및 이의 제조 방법
EP1619714A1 (en) Method for fabricating a compound semiconductor epitaxial wafer