CN101764054B - 化合物半导体外延芯片及其制造方法 - Google Patents
化合物半导体外延芯片及其制造方法 Download PDFInfo
- Publication number
- CN101764054B CN101764054B CN200810187928XA CN200810187928A CN101764054B CN 101764054 B CN101764054 B CN 101764054B CN 200810187928X A CN200810187928X A CN 200810187928XA CN 200810187928 A CN200810187928 A CN 200810187928A CN 101764054 B CN101764054 B CN 101764054B
- Authority
- CN
- China
- Prior art keywords
- compound semiconductor
- epitaxial
- resilient coating
- chip according
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
本发明是有关于一种化合物半导体外延芯片及其制造方法，首先在一金属基板上沉积一硅第一缓冲层，接着在其上沉积一化合物半导体第二缓冲层，接着在该化合物半导体第二缓冲层上沉积一化合物半导体第三缓冲层，再在该化合物半导体第三缓冲层上外延一化合物半导体第一外延层，然后施以第一次热处理程序，接着在该化合物半导体第一外延层上外延一化合物半导体第二外延层，然后再施以第二次热处理程序，由此得到良好晶体质量的化合物半导体外延芯片。
Description
技术领域
本发明涉及一种化合物半导体及其制造方法，特别是涉及一种长于一金属基板上的化合物半导体外延芯片及其制造方法。
背景技术
随着光电及通讯产业急速发展，化合物半导体如砷化镓(GaAs)等III-V族化合物凭借其直接能隙(direct band-gap)、高载子迁移率(carrier mobility)、以及藉由调整III-V族化合物的化学组成可得到不同能隙的材料…等优越特性已成为制作光电及通讯组件的主要基材。
III-V族化合物半导体的光电及通讯组件的制作主要是以砷化镓(GaAs)、磷化镓(GaP)及磷化铟(InP)等III-V族化合物为基板(substrate)，在晶格(lattice)匹配的状况下进行外延成长。目前，III-V族化合物半导体基板的直径多为四英时以下的砷化镓(GaAs)或锗(Ge)材料基板，或使用单晶硅基板(Si)。
然而，由于缓冲层与III-V族化合物半导体材料之间存在晶格不匹配及热膨胀系数(thermal expansion coefficient)不同等问题，例如，硅缓冲层与砷化镓材料的晶格常数在25℃时相差约为4.1％，再者，硅缓冲层与砷化镓材料的热膨胀系数在25℃时相差约为62％。因此，将III-V化合物半导体材料外延于缓冲层上，会因为晶格不匹配及热膨胀系数不同等问题，在化合物半导体外延层内形成贯穿式位错(threadingdlslocation)，从而造成结晶质量不佳。
请参阅图1所示，为第一现有习知的技术在硅基板上成长化合物半导体外延的剖面示意图。一化合物半导体外延芯片20包含：一硅基板21、一砷化镓第一缓冲层22、一砷化镓第一外延层23、一砷化镓第二缓冲层24、一砷化镓第二外延层25。该化合物半导体外延芯片20的制备方法是采用有机金属化学气相沉积(metal-organic chemical vapor deposition)法，首先对该硅基板21进行一沉积制造工艺，其中该沉积制造工艺的温度约为450℃，沉积后形成该砷化镓第一缓冲层22的厚度为5至20μm。接着进行该砷化镓第一外延层的外延制造工艺，其中外延制造工艺的温度为650℃，外延后形成该砷化镓第一外延层23的厚度为1μm。接着再进行一沉积制造工艺，其中该沉积制造工艺的温度亦约为450℃，沉积后形成该砷化镓第二缓冲层24的厚度为5至20nm。接续再进行该砷化镓第二外延层的外延制造工艺，其中外延制造工艺的温度亦约为650℃，外延后形成该砷化嫁第二外延层25的厚度约为2μm。
前述第一现有习知的技术是利用二层砷化镓缓冲层(22、24)及二层砷化镓外延层(23，25)来改善砷化镓在硅基板21上外延的品质。但此一制造工艺仍需再加入一温度循环退火(thermal cycle annealing)的热处理程序才可进一步有效改善砷化镓外延层的质量。
请参阅图2所示，为第二现有习知的技术的化合物半导体外延芯片剖面示意图。一化合物半导体外延芯片30包含：一硅基板31、一砷化镓第一缓冲层32、一砷化镓第一外延层33、一砷化镓第二缓冲层34、一砷化镓第二外延层35。该化合物半导体外延芯片30的制备方法亦是采用有机金属化学气相沉积法，首先对该硅基板31进行一沉积制造工艺，其中沉积制造工艺的温度为430℃，沉积后形成该砷化镓第一缓冲层32的厚度为50nm。接着进行该砷化镓第一外延层33的外延制造工艺，其中外延制造工艺的温度为620℃，外延后形成该砷化镓第一外延层33的厚度为2μm。此时，紧接着进行温度循环退火热处理程序，首先将有机金属化学气相沉积系统内的外延芯片温度降至300℃，到达此一温度后，再加热外延芯片至750℃，并在750℃维特5分钟，然后再降低温度至300℃，如此是一个温度循环。当经过一个或四个温度循环退火热处理后接着再进行一沉积制造工艺，其中该沉积制造工艺的温度为620℃，沉积后形成该砷化铟镓第二缓冲层34的厚度为200nm。接着再进行该砷化镓第二外延层35的外延制造工艺，其中外延制造工艺的温度亦为620℃，外延后形成该砷化镓第二外延层35的厚度为1.8μm。
此第二现有习知的技术是利用一层砷化镓第一缓冲层32及一层砷化镓第一外延层33，经过温度循环退火热处理来降低贯穿式位错产生的机会，进而成长该砷化铟镓第二缓冲层34、该砷化录第二外延层35，以改善砷化镓在该硅基板31上的外延品质。依据第二现有习知的技术的结果显示，在经过一次温度循环退火热处理状况下，该砷化镓第一外延层33的双晶X射线摇摆曲线(double crystal X-ray rocking curve)量测呈现半高波宽(FullWidth at Half Maximum，FWHM)值为280arcsec。然而，在经过四次温度循环退火热处理状况下，该砷化镓第一外延层33的双晶X-射线摇摆曲线量测呈现半高波宽值降为140arcsec。此一现象表示温度循环退火热处理对于砷化镓在硅基板的外延质量有显著的效用。
请参阅图3所示，为第三现有习知的技术的化合物半导体外延芯片剖面示意图。一化合物半导体外延芯片40包含：一硅基板41、一砷化镓第一缓冲层42、一砷化镓第一外延层43、一砷化镓第二外延层44。该化合物半导体外延芯片40的制备方法亦是采用有机金属化学气相沉积法，首先对该硅基板41进行一沉积制造工艺，其中沉积制造工艺的温度为400℃，沉积后形成该砷化镓第一缓冲层42的厚度小于200nm。接着进行该砷化镓第一外延层43的外延制造工艺，其中外延制造工艺的温度为700℃，外延后形成该砷化镓第一外延层43的厚度为1μm。此时，紧接着进行温度循环退火热处理程序，首先将有机金属化学气相沉积系统内的外延芯片温度降至室温，到达此一温度后，再加热外延至850℃，并在850℃维持5分钟，然后再降低温度至700℃。接着，进行该砷化镓第二外延层44的外延成长，如此是一个温度循环外延程序，当经过三个至十三个温度循环外延程序后，同时完成热处理及该砷化镓第二外延层44的外延成长制造工艺，形成该砷化镓第二外延层44的厚度为3～4μm。
此第三现有习知的技术是利用一层砷化镓第一缓冲层42、一层砷化镓第一外延层43及同时进行温度循环退火热处理与外延制造工艺的方式来降低贯穿式位错的产生，进而得到该砷化镓第二外延层44，以改善砷化镓在硅基板41上的外延品质。依据伊藤(Itoh)等人的实验结果显示，在经过三个至十三个温度循环外延程序后，该砷化镓第二外延层44的双晶X-射线摇摆曲线量测呈现半高波宽值为130arcsec。因此，第三现有习知的技术所采用的方法虽然可改进砷化镓的外延质量，但是由双晶X-射线摇摆曲线量测结果来看，该砷化镓第二外延层44的质量仍是相当低落。
因此，在化合物半导体外延芯片中，制造工艺步骤、外延结构以及温度循环退火热处理程序皆攸关着外延芯片的晶体质量。
由此可见，上述现有的化合物半导体外延芯片及其制造方法在产品结构、制造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的化合物半导体外延芯片及其制造方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
发明内容
本发明的目的在于，克服现有的化合物半导体外延芯片及其制造方法存在的缺陷，而提供一种具有良好晶体质量及特性的化合物半导体外延芯片及其制造方法，所要解决的技术问题是使其利用金属基板的基材改良，与外延结构及温度循环退火热处理程序的制造工艺步骤改进，来达到晶体质量增进、制造工艺简化与成本降低的优点，非常适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种化合物半导体外延芯片的制造方法，其包含以下步骤：在一金属基板上沉积一层硅薄膜以形成一硅第一缓冲层；在该硅第一缓冲层上沉积一层化合物半导体薄膜以形成一化合物半导体第二缓冲层；在该化合物半导体第二缓冲层上沉积一层化合物半导体薄膜以形成一化合物半导体第三缓冲层；在该化合物半导体第三缓冲层上外延一层化合物半导体薄膜以形成一化合物半导体第一外延层；施以一第一次热处理程序；在该化合物半导体第一外延层上外延一层化合物半导体薄膜以形成一化合物半导体第二外延层；以及施以一第二次热处理程序以完成一化合物半导体外延芯片。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的化合物半导体外延芯片的制造方法，其中所述的化合物半导体薄膜为砷化镓、砷化铝、磷化镓、砷化铟、磷化铟等III-V族化合物半导体二元材料或由其组成的三元或四元材料。
前述的化合物半导体外延芯片的制造方法，其中沉积的制造工艺为一有机金属化学气相沉积制造工艺。
前述的化合物半导体外延芯片的制造方法，其中外延的制造工艺为一分子束外延制造工艺。
前述的化合物半导体外延芯片的制造方法，其中所述的硅第一缓冲层的沉积制造工艺在温度为580～600℃下进行。
前述的化合物半导体外延芯片的制造方法，其中所述的硅第一缓冲层的厚度为
前述的化合物半导体外延芯片的制造方法，其中所述的化合物半导体第二缓冲层的沉积制造工艺在温度为380～400℃下进行。
前述的化合物半导体外延芯片的制造方法，其中所述的化合物半导体第二缓冲层的厚度为10至20μm。
前述的化合物半导体外延芯片的制造方法，其中所述的化合物半导体第三缓冲层的沉积制造工艺在温度为400～450℃下进行。
前述的化合物半导体外延芯片的制造方法，其中所述的化合物半导体第三缓冲层的厚度为
前述的化合物半导体外延芯片的制造方法，其中所述的化合物半导体第一外延层的外延制造工艺在温度为650℃下进行。
前述的化合物半导体外延芯片的制造方法，其中所述的化合物半导体第二外延层的外延制造工艺在温度为710℃下进行。
前述的化合物半导体外延芯片的制造方法，其中所述的化合物半导体第一外延层的厚度为1.5～2μm。
前述的化合物半导体外延芯片的制造方法，其中所述的化合物半导体第二外延层的厚度为1.5～2μm。
前述的化合物半导体外延芯片的制造方法，其中该第一次热处理程序与该第二次热处理程序皆为一高低温循环退火热处理程序，该高低温循环退火热处理程序经过4～8次的高低温循环。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种化合物半导体外延芯片，其包含：一金属基板；一硅第一缓冲层，设置于该金属基板上；一化合物半导体第二缓冲层，设置于该硅第一缓冲层上；一化合物半导体第三缓冲层，设置于该化合物半导体第二缓冲层上，该化合物半导体第三缓冲层并经过一第一次热处理程序；一化合物半导体第一外延层，设置于该化合物半导体第三缓冲层上；及一化合物半导体第二外延层，设置于该化合物半导体第一外延层上，该化合物半导体第二外延层并经过一第二次热处理程序。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的化合物半导体外延芯片，其中所述的化合物半导体第二缓冲层、该化合物半导体第三缓冲层、该化合物半导体第一外延层及该化合物半导体第二外延层的材料为砷化镓、砷化铝、磷化镓、砷化铟、磷化铟等III-V族化合物半导体二元材料或由其组成的三元或四元材料。
前述的化合物半导体外延芯片，其中所述的硅第一缓冲层的厚度为
前述的化合物半导体外延芯片，其中所述的化合物半导体第二缓冲层的厚度为10至20μm。
前述的化合物半导体外延芯片，其中所述的化合物半导体第三缓冲层的厚度为
前述的化合物半导体外延芯片，其中所述的化合物半导体第一外延层的厚度为1.5～2μm。
前述的化合物半导体外延芯片，其中所述的化合物半导体第一外延层的厚度为1.5～2μm。
前述的化合物半导体外延芯片，其中该第一次热处理程序与该第二次热处理程序皆为一高低温循环退火热处理程序，该高低温循环退火热处理程序经过4～8次的高低温循环。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下：
为了达到上述目的，本发明提供了一种化合物半导体外延芯片及其制造方法，为达上述目的，本发明的化合物半导体外延芯片的制造方法包含以下步骤：在一金属基板上沉积一层硅薄膜以形成一硅第一缓冲层；在该硅第一缓冲层上沉积一层化合物半导体薄膜以形成一化合物半导体第二缓冲层；在该化合物半导体第二缓冲层上沉积一层化合物半导体薄膜以形成一化合物半导体第三缓冲层；在该化合物半导体第三缓冲层上外延一层化合物半导体薄膜以形成一化合物半导体第一外延层；施以一第一次热处理程序；在该化合物半导体第一外延层上外延一层化合物半导体薄膜以形成一化合物半导体第二外延层；及施以一第二次热处理程序以完成一化合物半导体外延芯片。
另外，为了达到上述目的，本发明还提供了一种化合物半导体外延芯片及其制造方法，为达上述目的，本发明的化合物半导体外延芯片包含：一金属基板；一硅第一缓冲层，设置于该金属基板上；一化合物半导体第二缓冲层，设置于该硅第一缓冲层上；一化合物半导体第三缓冲层，设置于该化合物半导体第二缓冲层上，该化合物半导体第三缓冲层并经过一第一次热处理程序；一化合物半导体第一外延层，设置于该化合物半导体第三缓冲层上；及一化合物半导体第二外延层，设置于该化合物半导体第一外延层上，该化合物半导体第二外延层并经过一第二次热处理程序。
在本发明的实施例中，该化合物半导体第二缓冲层、该化合物半导体第三缓冲层、该化合物半导体第一外延层及该化合物半导体第二外延层的材料可为砷化镓、砷化铝、磷化镓、砷化铟、磷化铟等III-V族化合物半导体二元材料或由其组成的三元或四元材料。
在本发明的实施例中，沉积的制造工艺可为一有机金属化学气相沉积制造工艺，外延的制造工艺可为一分子束外延制造工艺。该硅第一缓冲层的沉积制造工艺是在温度约为580～600℃下进行，沉积厚度约为
该化合物半导体第二缓冲层的沉积制造工艺是在温度约为380～400℃下进行，沉积厚度约为10至20μm。该化合物半导体第三缓冲层的沉积制造工艺是在温度约为400～450℃下进行，沉积厚度约为该化合物半导体第一外延层的外延制造工艺是在温度约为650℃下进行，外延厚度约为1.5～2μm。该化合物半导体第二外延层的外延制造工艺是在温度约为710℃下进行，外延厚度约为1.5～2μm。
在本发明的实施例中，该第一次热处理程序与该第二次热处理程序皆为一高低温循环退火热处理程序，该高低温循环退火热处理程序经过4～8次的高低温循环。
借由上述技术方案，本发明化合物半导体外延芯片及其制造方法至少具有下列优点及有益效果：
藉此，本发明使用金属基板而使基板尺寸的应用上更具有弹性且具有低成本、高散热及可弯曲性的优点以及III-V族化合物半导体高载子迁移率的特性，并可广泛应用于大型建筑帷幕、电动车及3C产品，且价格远低于使用硅基板的III-V族化合物半导体基板，而在制作发光二极管(lightemitting diode)、光敏二极管(photodiode)、太阳电池(solar cell)、激光二极管(laser diode)或高功率晶体管(power transistor)等组件时，更能达到高散热及降低制作成本的目的。
再者，本发明进行热处理时，可藉由该硅第一缓冲层、该化合物半导体第二缓冲层及该化合物半导体第三缓冲层共同作用使贯穿式位错的产生机会降低，进而得到更佳质量的化合物半导体外延芯片。
综上所述，本发明揭露一种化合物半导体外延芯片及其制造方法。首先在一金属基板上沉积一硅第一缓冲层，接着在其上沉积一化合物半导体第二缓冲层，接着在该化合物半导体第二缓冲层上沉积一化合物半导体第三缓冲层，再在该化合物半导体第三缓冲层上外延一化合物半导体第一外延层，然后施以第一次热处理程序，接着在该化合物半导体第一外延层上外延一化合物半导体第二外延层，然后再施以第二次热处理程序，由此得到良好晶体质量的化合物半导体磊芯片。本发明在技术上有显著的进步，并具有明显的积极效果，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1为第一现有习知的技术的化合物半导体外延芯片的剖面示意图。
图2为第二现有习知的技术的化合物半导体外延芯片的剖面示意图。
图3为第三现有习知的技术的化合物半导体外延芯片的剖面示意图。
图4为本发明实施例中化合物半导体外延芯片的构造剖面图。
图5为本发明实施例中温度循环退火热处理的高低温加热示意图。
图6为本发明实施例中化合物半导体外延芯片的变晶X-射线摇摆曲线量测图。
图7为本发明再一实施例中太阳能电池外延芯片的剖面示意图。
20：化合物半导体外延芯片21：硅基板
22：砷化镓第一缓冲层 23：砷化镓第一外延层
24：砷化镓第二缓冲层 25：砷化镓第二外延层
30：化合物半导体外延芯片31：硅基板
32：砷化镓第一缓冲层 33：砷化镓第一外延层
34：砷化镓第二缓冲层 35：砷化镓第二外延层
40：化合物半导体外延芯片41：硅基板
42：砷化镓第一缓冲层 43：砷化镓第一外延层
44：砷化镓第二外延层 50：化合物半导体外延芯片
51：金属基板 52：硅第一缓冲层
53：化合物半导体第二缓冲层54：化合物半导体第三缓冲层
55：化合物半导体第一外延层56：化合物半导体第二外延层
60：太阳能电池外延芯片 61：背面场外延层
62：基极层 63：射极层
64：光窗层 65：接触层
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的化合物半导体外延芯片及其制造方法其具体实施方式、结构、方法、步骤、特征及其功效，详细说明如后。
有关本发明的前述及其他技术内容、特点及功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式的说明，当可对本发明为达成预定目的所采取的技术手段及功效得一更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。
首先，请参阅图4所示，是本发明实施例中一化合物半导体外延芯片50的构造剖面图。在本实施例中，长晶制造工艺中的沉积制造工艺可采用有机金属化学气相沉积制造工艺，而外延制造工艺可采用分子束外延制造工艺，所采用的化合物半导体薄膜层是以砷化镓(GaAs)为示例。首先，在长晶系统内，在一金属基板51上进行一沉积制造工艺，可用硅烷(SiH4)为反应气体，沉积温度约为580～600℃，在该金属基板51上沉积一层厚度约为
的硅薄膜，可为非晶硅薄膜，以形成一硅第一缓冲层52。接着在该硅第一缓冲层52上进行沉积制造工艺，可采用三甲基镓(Ga(CH3)3)与三氢化砷(AsH3)反应气体，在温度约为380～400℃状况下沉积一层化合物半导体薄膜以形成一化合物半导体第二缓冲层53，厚度约为10至20μm。接着在该化合物半导体第二缓冲层53上再进行沉积制造工艺，同样可采用三甲基镓与三氢化砷为反应气体，在温度约为400～450℃状况下沉积一层化合物半导体薄膜以形成一化合物半导体第三缓冲层54，厚度约为 
接着在该化合物半导体第三缓冲层54上进行外延制造工艺，同样可采用三甲基镓与三氢化砷为反应气体，在温度约为650℃状况下外延一层化合物半导体薄膜以形成一化合物半导体第一外延层55，厚度约为1.5～2μm。然后在原长晶系统内进行第一次温度循环退火热处理。
接着请参阅图5所示，是本发明实施例中温度循环退火热处理的高低温加热示意图。如图5所示，首先将系统温度降至200℃，维持约7分钟，接着提高系统温度至800℃，维持约5分钟，然后再将系统温度降至200℃，维持约5分钟，接着提高系统温度至800℃，维持约5分钟，如此经过约4～8次的高低温循环退火热处理程序，以降低该些缓冲层与该化合物半导体第一外延层55间因晶格常数或热膨胀系数产生贯穿式位错效应的机会。
已完成第一次的温度循环退火热处理后，将长晶系统的温度降至约710℃并进行外延制造工艺。外延制造工艺可应用三甲基镓与三氢化砷为反应气体在该化合物半导体第一外延层55上进行，外延一层化合物半导体薄膜以形成一化合物半导体第二外延层56，厚度约为1.5～2μm。接着在长晶系统内进行第二次的温度循环退火热处理，亦如图5所示，首先将系统温度降至200℃，维持约7分钟，接着提高系统温度至800℃，维持约5分钟，然后再将系统温度降至200℃，维持约5分钟，接着提高系统温度至800℃，维持约5分钟，如此经过约4～8次的高低温循环退火热处理程序，以降低该化合物半导体第二外延层56的贯穿式位错产生的机会，并可去除该金属基板51与该化合物半导体第二外延层56间的所有应力。
前述实施例中，该化合物半导体薄膜层是以砷化镓(GaAs)为示例，然而砷化铝(AlAs)、磷化镓(GaP)、砷化铟(InAs)、磷化铟(InP)等III-V族化合物半导体二元材料或由其组成的三元或四元材料皆可实施本发明。
本发明的化合物半导体外延芯片的制造方法主要包含：在该金属基板51上沉积一层硅薄膜以形成该硅第一缓冲层52，接着在该硅第一缓冲层52上沉积一层化合物半导体薄膜以形成该化合物半导体第二缓冲层53，再在该化合物半导体第二缓冲层53上沉积一层化合物半导体薄膜以形成该化合物半导体第三缓冲层54，再在该化合物半导体第三缓冲层54上外延一层化合物半导体薄膜以形成该化合物半导体第一外延层55，接着施以第一次热处理程序，再在该化合物半导体第一外延层55上外延一层化合物半导体薄膜以形成该化合物半导体第二外延层56，然后施以第二次热处理程序，如此即可得到良好晶体质量的该化合物半导体外延芯片50。该长晶制造工艺中的沉积制造工艺为有机金属气相沉积制造工艺，该外延制造工艺为分子束外延制造工艺。
本发明制备金属基板的化合物半导体外延芯片50包含该金属基板51、设置于该金属基板51上的该硅第一缓冲层52、设置于该硅第一缓冲层52上的该化合物半导体第二缓冲层53、设置于该化合物半导体第二缓冲层53上的该化合物半导体第三缓冲层54、设置于该化合物半导体第三缓冲层54上的该化合物半导体第一外延层55、以及设置于该化合物半导体第一外延层55上的该化合物半导体第二外延层56。该硅第一缓冲层52与该化合物半导体第二缓冲层53用以使贯穿式位错在缓冲层内相互结合，达到降低贯穿式位错密度的目的，而该化合物半导体第三缓冲层54用以消除剩余的贯穿式位错在缓冲层的密度。而该化合物半导体第一外延层54则用以提供该化合物半导体第二外延层55成长所需的单晶结构。
接着请参阅图6所示，是本发明实施例中化合物半导体外延芯片50的变晶X-射线摇摆曲线量测图，图中显示砷化镓材质的化合物半导体外延层的半高波宽值为55arcsec。将此结果与第二现有习知的技术的结果140arcsec、第三现有习知的技术的结果130arcsec相较，可得知本发明在金属基板上成长的化合物半导体外延芯片的质量确实比硅基板上成长的外延质量更佳。
接着请参阅图7所示，是本发明再一实施例中太阳能电池外延芯片60的剖面示意图。如图7所示，一太阳能电池外延芯片60是在本发明的该化合物半导体外延芯片50上外延一层背面场(backside field)外延层61，接着依序外延一基极层(base layer)62、一射极层(emitter layer)63、一光窗层(window layer)64及一接触层(contact layer)65以形成一太阳能电池结构。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (23)
1.一种化合物半导体外延芯片的制造方法，其特征在于其包含以下步骤：
在一金属基板上沉积一层硅薄膜以形成一硅第一缓冲层；
在该硅第一缓冲层上沉积一层化合物半导体薄膜以形成一化合物半导体第二缓冲层；
在该化合物半导体第二缓冲层上沉积一层化合物半导体薄膜以形成一化合物半导体第三缓冲层；
在该化合物半导体第三缓冲层上外延一层化合物半导体薄膜以形成一化合物半导体第一外延层；
施以一第一次热处理程序；
在该化合物半导体第一外延层上外延一层化合物半导体薄膜以形成一化合物半导体第二外延层；以及
施以一第二次热处理程序以完成一化合物半导体外延芯片。
2.根据权利要求1所述的化合物半导体外延芯片的制造方法，其特征在于其中所述的化合物半导体薄膜为砷化镓、砷化铝、磷化镓、砷化铟、磷化铟等III-V族化合物半导体二元材料或由其组成的三元或四元材料。
3.根据权利要求1所述的化合物半导体外延芯片的制造方法，其特征在于其中沉积的制造工艺为一有机金属化学气相沉积制造工艺。
4.根据权利要求1所述的化合物半导体外延芯片的制造方法，其特征在于其中外延的制造工艺为一分子束外延制造工艺。
5.根据权利要求1所述的化合物半导体外延芯片的制造方法，其特征在于其中所述的硅第一缓冲层的沉积制造工艺在温度为580～600℃下进行。
6.根据权利要求1所述的化合物半导体外延芯片的制造方法，其特征在于其中所述的硅第一缓冲层的厚度为
7.根据权利要求1所述的化合物半导体外延芯片的制造方法，其特征在于其中所述的化合物半导体第二缓冲层的沉积制造工艺在温度为380～400℃下进行。
8.根据权利要求1所述的化合物半导体外延芯片的制造方法，其特征在于其中所述的化合物半导体第二缓冲层的厚度为10至20μm。
9.根据权利要求1所述的化合物半导体外延芯片的制造方法，其特征在于其中所述的化合物半导体第三缓冲层的沉积制造工艺在温度为400～450℃下进行。
10.根据权利要求1所述的化合物半导体外延芯片的制造方法，其特征在于其中所述的化合物半导体第三缓冲层的厚度为
11.根据权利要求1所述的化合物半导体外延芯片的制造方法，其特征在于其中所述的化合物半导体第一外延层的外延制造工艺在温度为650℃下进行。
12.根据权利要求1所述的化合物半导体外延芯片的制造方法，其特征在于其中所述的化合物半导体第二外延层的外延制造工艺在温度为710℃下进行。
13.根据权利要求1所述的化合物半导体外延芯片的制造方法，其特征在于其中所述的化合物半导体第一外延层的厚度为1.5～2μm。
14.根据权利要求1所述的化合物半导体外延芯片的制造方法，其特征在于其中所述的化合物半导体第二外延层的厚度为1.5～2μm。
15.根据权利要求1所述的化合物半导体外延芯片的制造方法，其特征在于其中该第一次热处理程序与该第二次热处理程序皆为一高低温循环退火热处理程序，该高低温循环退火热处理程序经过4～8次的高低温循环。
16.一种化合物半导体外延芯片，其特征在于其包含：
一金属基板；
一硅第一缓冲层，设置于该金属基板上；
一化合物半导体第二缓冲层，设置于该硅第一缓冲层上；
一化合物半导体第三缓冲层，设置于该化合物半导体第二缓冲层上，该化合物半导体第三缓冲层并经过一第一次热处理程序；
一化合物半导体第一外延层，设置于该化合物半导体第三缓冲层上；及
一化合物半导体第二外延层，设置于该化合物半导体第一外延层上，该化合物半导体第二外延层并经过一第二次热处理程序。
17.根据权利要求16所述的化合物半导体外延芯片，其特征在于其中该化合物半导体第二缓冲层、该化合物半导体第三缓冲层、该化合物半导体第一外延层及该化合物半导体第二外延层的材料为砷化镓、砷化铝、磷化镓、砷化铟、磷化铟等III-V族化合物半导体二元材料或由其组成的三元或四元材料。
18.根据权利要求16所述的化合物半导体外延芯片，其特征在于其中所述的硅第一缓冲层的厚度为
19.根据权利要求16所述的化合物半导体外延芯片，其特征在于其中所述的化合物半导体第二缓冲层的厚度为10至20μm。
20.根据权利要求16所述的化合物半导体外延芯片，其特征在于其中所述的化合物半导体第三缓冲层的厚度为
21.根据权利要求16所述的化合物半导体外延芯片，其特征在于其中所述的化合物半导体第一外延层的厚度为1.5～2μm。
22.根据权利要求16所述的化合物半导体外延芯片，其特征在于其中所述的化合物半导体第二外延层的厚度为1.5～2μm。
23.根据权利要求16所述的化合物半导体外延芯片，其特征在于其中该第一次热处理程序与该第二次热处理程序皆为一高低温循环退火热处理程序，该高低温循环退火热处理程序经过4～8次的高低温循环。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810187928XA CN101764054B (zh) | 2008-12-23 | 2008-12-23 | 化合物半导体外延芯片及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810187928XA CN101764054B (zh) | 2008-12-23 | 2008-12-23 | 化合物半导体外延芯片及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101764054A CN101764054A (zh) | 2010-06-30 |
| CN101764054B true CN101764054B (zh) | 2011-11-09 |
Family
ID=42495141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810187928XA Expired - Fee Related CN101764054B (zh) | 2008-12-23 | 2008-12-23 | 化合物半导体外延芯片及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101764054B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105304773B (zh) * | 2015-11-03 | 2017-09-15 | 湘能华磊光电股份有限公司 | 一种led外延层生长方法 |
| CN112813403B (zh) * | 2019-11-15 | 2023-04-07 | 山东华光光电子股份有限公司 | 一种提高半导体激光器高反膜反射率的方法及其实现装置 |
| CN115287761A (zh) * | 2022-08-04 | 2022-11-04 | 顾赢速科技(合肥)有限公司 | 碳化硅晶体生长的热应力工艺及其装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101009346A (zh) * | 2006-01-27 | 2007-08-01 | 中国科学院物理研究所 | 硅衬底上生长的非极性a面氮化物薄膜及其制法和用途 |
| CN101132022A (zh) * | 2007-09-29 | 2008-02-27 | 西安电子科技大学 | 基于组份渐变GaN MISFET的GaN器件及制备方法 |
| CN101321428A (zh) * | 2007-06-06 | 2008-12-10 | 钰衡科技股份有限公司 | 一种高散热电路板及其制作方法 |
-
2008
- 2008-12-23 CN CN200810187928XA patent/CN101764054B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101009346A (zh) * | 2006-01-27 | 2007-08-01 | 中国科学院物理研究所 | 硅衬底上生长的非极性a面氮化物薄膜及其制法和用途 |
| CN101321428A (zh) * | 2007-06-06 | 2008-12-10 | 钰衡科技股份有限公司 | 一种高散热电路板及其制作方法 |
| CN101132022A (zh) * | 2007-09-29 | 2008-02-27 | 西安电子科技大学 | 基于组份渐变GaN MISFET的GaN器件及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101764054A (zh) | 2010-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Andre et al. | Investigations of high-performance GaAs solar cells grown on Ge-Si/sub 1-x/Ge/sub x/-Si substrates | |
| US10256305B2 (en) | High mobility transport layer structures for rhombohedral Si/Ge/SiGe devices | |
| JP5529963B2 (ja) | 半導体構造体または半導体デバイスを形成する方法および光起電力構造体 | |
| US20100263707A1 (en) | Base structure for iii-v semiconductor devices on group iv substrates and method of fabrication thereof | |
| CN101548032A (zh) | 硅片器件的低温掺杂方法 | |
| US20180331245A1 (en) | Dual-junction thin film solar cell module, and preparation method thereof | |
| JP2008066719A (ja) | シリコンベースの高効率太陽電池およびその製造方法 | |
| Wang et al. | Fabrication and characterization of single junction GaAs solar cells on Si with As-doped Ge buffer | |
| CN101764054B (zh) | 化合物半导体外延芯片及其制造方法 | |
| Kuo et al. | High quality gaas epilayers grown on Si substrate using 100 nm Ge buffer layer | |
| US20110027935A1 (en) | Method for making a full-spectrum solar cell with an anti-reflection layer doped with silicon quantum dots | |
| US20100187539A1 (en) | Compound semiconductor epitaxial wafer and fabrication method thereof | |
| Li et al. | Vapour-phase and solid-phase epitaxy of silicon on solid-phase crystallised seed layers for solar cells application | |
| KR101318241B1 (ko) | 음의 고정전하 밀도 제어가 가능한 단결정 실리콘 태양전지의 패시베이션용 산화알루미늄 박막 제조 방법 | |
| US7629236B2 (en) | Method for passivating crystal silicon surfaces | |
| CN105986321B (zh) | 在Ge衬底上生长GaAs外延薄膜的方法 | |
| Sharma et al. | From Salt to Electronics: Heteroepitaxy and GaAs Solar Cells | |
| Khan et al. | Molecular beam epitaxy of Cu-doped BaSi2 films on Si (111) substrate and evaluation & qualification of depth profiles of cu atoms for the formation of efficient solar cells | |
| CN111180554B (zh) | 一种混合结构太阳能电池的制备方法 | |
| US8946062B2 (en) | Polycrystalline silicon thick films for photovoltaic devices or the like, and methods of making same | |
| TWI387999B (zh) | Compound semiconductor epitaxial wafer and method of manufacturing the same | |
| JP3107646U (ja) | 化合物半導体エピタキシャルウエハ | |
| Rathi et al. | Reduced Defect Density in Single-Crystalline-like GaAs thin Film on Flexible Metal Substrates by using Superlattice Structures | |
| Oshima et al. | Fabrication of hydrogenated amorphous Si/crystalline Si1− xGex (x≤ 0.84) heterojunction solar cells grown by solid source molecular beam epitaxy | |
| McClure et al. | Gallium Arsenide Solar Cells Grown on Polycrystalline Germanium Substrates by Aluminum-Induced Crystallization |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111109 Termination date: 20181223 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |