JP2019522358A - ＧａＮ基板用途のためのプニクタイド緩衝材構造およびデバイス - Google Patents

ＧａＮ基板用途のためのプニクタイド緩衝材構造およびデバイス Download PDF

Info

Publication number
JP2019522358A
JP2019522358A JP2018563061A JP2018563061A JP2019522358A JP 2019522358 A JP2019522358 A JP 2019522358A JP 2018563061 A JP2018563061 A JP 2018563061A JP 2018563061 A JP2018563061 A JP 2018563061A JP 2019522358 A JP2019522358 A JP 2019522358A
Authority
JP
Japan
Prior art keywords
layer
rare earth
lattice constant
earth pnictide
pnictide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018563061A
Other languages
English (en)
Other versions
JP6937783B2 (ja
Inventor
アンドリュー クラーク，
アンドリュー クラーク，
リーティス ダルジス，
リーティス ダルジス，
マイケル レビー，
マイケル レビー，
ロドニー ペルゼル，
ロドニー ペルゼル，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IQE PLC
Original Assignee
IQE PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IQE PLC filed Critical IQE PLC
Publication of JP2019522358A publication Critical patent/JP2019522358A/ja
Application granted granted Critical
Publication of JP6937783B2 publication Critical patent/JP6937783B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/09—Processes or apparatus for excitation, e.g. pumping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/14—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range characterised by the material used as the active medium
    • H01S3/16—Solid materials
    • H01S3/1601—Solid materials characterised by an active (lasing) ion
    • H01S3/1603—Solid materials characterised by an active (lasing) ion rare earth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/14—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range characterised by the material used as the active medium
    • H01S3/16—Solid materials
    • H01S3/1601—Solid materials characterised by an active (lasing) ion
    • H01S3/1603—Solid materials characterised by an active (lasing) ion rare earth
    • H01S3/1605—Solid materials characterised by an active (lasing) ion rare earth terbium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/14—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range characterised by the material used as the active medium
    • H01S3/16—Solid materials
    • H01S3/1601—Solid materials characterised by an active (lasing) ion
    • H01S3/1603—Solid materials characterised by an active (lasing) ion rare earth
    • H01S3/1611—Solid materials characterised by an active (lasing) ion rare earth neodymium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/14—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range characterised by the material used as the active medium
    • H01S3/16—Solid materials
    • H01S3/1628—Solid materials characterised by a semiconducting matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/14—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range characterised by the material used as the active medium
    • H01S3/16—Solid materials
    • H01S3/163—Solid materials characterised by a crystal matrix
    • H01S3/1655—Solid materials characterised by a crystal matrix silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/3027—IV compounds
    • H01S5/3031—Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29193—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/291 - H01L2224/29191, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01064—Gadolinium [Gd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0505—Lanthanides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/051—Phosphides composed of metals from groups of the periodic table
    • H01L2924/0525—Lanthanides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0545—Lanthanides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10335—Indium phosphide [InP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region

Abstract

構造は、第１の格子定数を伴うＩＩＩ−Ｎ層と、ＩＩＩ−Ｎ層にわたってエピタキシャルに成長した、第２の格子定数を伴う第１の希土類プニクタイド層と、第１の希土類プニクタイド層にわたってエピタキシャルに成長した、第３の格子定数を伴う第２の希土類プニクタイド層と、第２の希土類プニクタイド層にわたってエピタキシャルに成長した、第４の格子定数を伴う半導体層とを含むことができる。第１の格子定数と第２の格子定数との間の第１の差異および第３の格子定数と第４の格子定数との間の第２の差異は、１パーセント未満である。

Description

（関連出願の相互参照）
本願は、２０１６年６月２日に出願された米国仮出願第６２／３４４，４３９号、２０１６年９月９日に出願された米国仮出願第６２／３８５，７４４号に対する優先権を主張するものであり、これらの各々は、全体的に参照により本明細書中に援用される。
エピタキシ、エピタキシャルな成長、およびエピタキシャルな堆積は、結晶性基板上の結晶層の成長または堆積を指す。結晶層は、エピタキシャル層と称される。結晶性基板は、テンプレートとして作用し、結晶層の配向および格子定数を決定する。結晶層は、いくつかの実施例では、格子整合または格子一致の状態であり得る。格子整合結晶層は、結晶性基板の上面と、同一または非常に類似した格子定数を有し得る。格子整合層は、結晶構造内に変化をもたらすことなく、バンドギャップ変更領域が材料内に形成されることを可能にするため、半導体材料の間において有利である。これは、発光ダイオード、トランジスタ、および無線周波数フィルタ等のデバイスの構成を可能にする。
プニクタイドは、希土類と、Ｎ、Ａｓ、またはＰ等の第Ｖ族元素とから形成される、合金に与えられた名称である。プニクタイドの緩衝材における以前のいくつかの使用は、これらの２つの窒化物合金の間の比較的に小さい格子不整合に起因してＳｃＮ緩衝材上に成長した、ＧａＮを含む。以前に報告された別の実施例は、ＥｒＡｓの、その半金属挙動に起因するトンネル接合部としての（太陽電池等の）ＧａＡｓ系デバイス構造内における使用である。半金属特性は、大部分のプニクタイド合金によって共有される属性である。ＧｄＮ等の希土類と窒素の組み合わせ（ＲＥ＋Ｎ）をベースとする他のプニクタイドは、それらの強磁性に関して調査され、そして報告されている。これらの実施例はそれぞれ、説明される具体的な特性にその使用が非常に限定される。
ＩＩＩ−Ｎ基部と第２の半導体材料との間に緩衝材を成長させるための希土類系プニクタイド合金の使用のためのシステムおよび方法が、本明細書に説明される。本明細書に説明されるシステムおよび方法は、プニクタイド緩衝材内に絶縁層の設置をさらに含み、下層のＩＩＩ−Ｎ基部から第２の半導体材料を電気的に絶縁する。
本明細書に説明されるシステムおよび方法は、第１の格子定数を伴うＩＩＩ−Ｎ層と、ＩＩＩ−Ｎ層にわたってエピタキシャルに成長した、第２の格子定数を伴う第１の希土類プニクタイド層と、第１の希土類プニクタイド層にわたってエピタキシャルに成長した、第３の格子定数を伴う第２の希土類プニクタイド層と、第２の希土類プニクタイド層にわたってエピタキシャルに成長した、第４の格子定数を伴う半導体層とを含んでもよい。第１の格子定数と第２の格子定数との間の第１の差異および第３の格子定数と第４の格子定数との間の第２の差異は、１パーセント未満であってもよい。
第１の希土類プニクタイド層は、Ｓｃと希土類元素とを含む合金を含んでもよく、合金は、ＳｃｘＲＥ１−ｘＮによって表され、式中、ｘは、ゼロよりも大きく１以下である。
いくつかの実施例では、ＩＩＩ−Ｎ層は、ＧａＮ基板、Ｓｉ基板、ＳｉＣ基板、およびサファイア基板のうちの１つにわたってエピタキシャルに成長したデバイスの部分であってもよい。ＩＩＩ−Ｎ層は、ＧａＮ材料を含んでもよい。ＩＩＩ−Ｎ層は、Ａｌ、Ｇａ、およびＩｎのうちの１つ以上のものを含んでもよい。
第２の希土類プニクタイド層は、少なくとも２つの希土類プニクタイド層を含んでもよい。希土類プニクタイド層はそれぞれ、異なる固定格子定数を有してもよい。
構造は、第１の希土類プニクタイド層と第２の希土類プニクタイド層との間に第３の希土類プニクタイド層をさらに備えてもよい。第３の希土類プニクタイド層は、第３の希土類プニクタイド層の厚さを横断して変動する、第５の格子定数を有してもよい。さらに、第３の希土類プニクタイド層は、第１の希土類プニクタイド層に隣接する第１の表面と、第２の希土類プニクタイド層に隣接する第２の表面とを有してもよい。第５の格子定数は、勾配が付けられ、第１の格子定数を第１の表面に整合させ、第２の格子定数を第２の表面に整合させてもよい。
１つの実施形態では、ＩＩＩ−Ｎ層は、ＧａＮを含んでもよく、第１の希土類プニクタイド層は、ＳｃＮから成ってもよく、第２の希土類プニクタイド層は、Ｓｃと、希土類元素と、Ｎを含む、第１の合金を含んでもよく、第３の希土類プニクタイド層は、希土類元素と、Ｎと、Ａｓとを含む、第２の合金を含んでもよく、半導体層は、ＧａＡｓを含んでもよい。
１つの実施形態では、ＩＩＩ−Ｎ層は、ＧａＮを含んでもよく、第１の希土類プニクタイド層は、ＳｃＮを含んでもよく、第２の希土類プニクタイド層は、Ｓｃと、希土類元素と、Ｎとを含む、第１の合金を含んでもよく、第３の希土類プニクタイド層は、希土類元素と、Ｎと、Ｐとを含む、第２の合金を含んでもよく、半導体層は、Ｓｉを含んでもよい。
１つの実施形態では、ＩＩＩ−Ｎ層は、ＧａＮを含んでもよく、第１の希土類プニクタイド層は、ＳｃＮを含んでもよく、第２の希土類プニクタイド層は、Ｓｃと、希土類元素と、Ｎとを含む、第１の合金を含むことができ、第３の希土類プニクタイド層は、希土類元素と、Ｎと、Ａｓとを含む、第２の合金を含んでもよく、半導体層は、ＩｎＰを含んでもよい。
これらの実施形態は、第３の希土類プニクタイド層内に絶縁層をさらに備えることができる。これらの実施形態はまた、第３の希土類プニクタイド層に接続される、第１の電気的接点をさらに備えてもよく、第２の電気的接点は、第２の希土類プニクタイド層に接続されてもよい。
ＩＩＩ−Ｎ層は、トランジスタの部分であり得る。
ＩＩＩ−Ｎ層は、ダイオードの部分であり得る。
ＩＩＩ−Ｎ層は、無線周波数フィルタの部分であり得る。
本開示の上記および他の特徴は、添付図面と併せて、以下の詳細な説明を考慮することによって、より明白となるであろう。
図１は、例証的な実装による、種々の第Ｖ族元素および希土類元素を伴うプニクタイドの格子定数を図示する、プニクタイド合金マップを描写する。 図２は、例証的な実装による、２つの希土類プニクタイドを伴うプニクタイド緩衝領域を含む層図を描写する。 図３は、例証的な実装による、３つの希土類プニクタイドを伴うプニクタイド緩衝領域を含む層図を描写する。 図４は、例証的な実装による、ＧａＮ層とＧａＡｓ層とを含む層図を描写する。 図５は、例証的な実装による、ＧａＮ層とＳｉ層とを含む層図を描写する。 図６は、例証的な実装による、ＧａＮ層とＩｎＰ層とを含む層図を描写する。 図７は、例証的な実装による、３つの希土類プニクタイドおよび絶縁層を伴うプニクタイド緩衝領域を含む層図を描写する。 図８は、例証的な実装による、電気的接点を含む層図を描写する。 図９は、例証的な実装による、勾配を伴うプニクタイド緩衝領域を含む層図を描写する。
以下の説明では、説明の目的のために多数の詳細が述べられる。しかしながら、当業者は、本明細書に説明される実施形態が、これらの具体的な詳細点を使用することなく実践され得ることを理解するであろう。他の事例では、説明が不要な詳細を伴って不明瞭にならないように、周知の構造およびデバイスが、ブロック図の形態で示される。
本明細書に説明されるシステムおよび方法は、ＩＩＩ−Ｎ基部と第２の半導体材料との間に位置付けられる緩衝材内に含まれる、希土類系プニクタイド合金を提供する。本明細書に説明されるシステムおよび方法の１つの目的は、プニクタイド緩衝領域（ＰＢＲ）を使用し、単一のプロセスステップで２つのデバイス構造をエピタキシャルに継合することである。ＰＢＲの正しい設計を伴って、２つのデバイス構造が、ＩＩＩ−ＮとＧａＡｓとの、ＩＩＩ−ＮとＩｎＰとの、ＩＩＩ−Ｎとシリコンとの、または他のそのような組み合わせの接続を含む、異種のＩＩＩ−Ｖ族半導体から構成されることができる。ＰＢＲ自体はまた、第１のデバイスに対する前面接点材料と、第１のデバイスに対する前面接点材料および第２のデバイスに対する背面接点材料の両方とを提供することによって、最終デバイス構造に機能性を追加することができる。窒化物系半導体と他のタイプの半導体との間に位置付けられる緩衝材内に希土類系プニクタイド合金を含むことは、非常に有利であろう。
本明細書に説明される実施例および実施形態の任意のものに関して、本明細書では多くの場合ＧａＮと示されるＩＩＩ−Ｎ材料の層は、第１のデバイスの部分であり得る。この第１のデバイスは、例えば、トランジスタ、ダイオード、発光ダイオード（ＬＥＤ）、Ａｌ（Ｉｎ）ＧａＮ ＬＥＤ、Ａｌ（Ｉｎ）ＧａＮ電界効果トランジスタ（ＦＥＴ）、無線周波数（ＲＦ）フィルタ、または任意の他の好適な半導体デバイスを含み得る。実施例では、ＩＩＩ−Ｎ層は、第１のデバイスの最終層である。ＰＢＲは、次いで、ＩＩＩ−Ｎ層上にエピタキシャルに成長する。本明細書に説明される実施例の任意のものに関して、第２のデバイスの第１の層基板は、シリコン、ＳｉＣサファイア、ＧａＮ、または任意の他の好適な基板材料等の半導体材料の層から作製される基板であってもよい。
図１は、プニクタイド合金の典型的表現を示す、グラフ１００である。本開示のシステムおよび方法は、二元構成に限定されず、２つ、３つ、４つ、５つ、または任意の好適な数の要素を含んでもよい。しかしながら、単純化のために、二元構成のみが、図１に示される。プニクタイド合金は、例えば、Ｓｃ−ＥｒまたはＧｄ−Ｎｄ等の２つの希土類元素、またはＮ−ＰまたはＰ−Ａｓ等の２つの第Ｖ族元素を含むことができる。本明細書に使用されるようなプニクタイド合金のための一般的な形態は、（Ｒｅ１１−ｘＲｅ２ｘ）ＶまたはＲｅ（Ｖ１１−ｙＶ２ｙ）であり、式中、Ｒｅは、希土類元素を表し、Ｖは、第Ｖ族元素を表す。
グラフ１００では、水平軸は、希土類元素を、原子数が増加する順序で表し、垂直軸は、本明細書において格子パラメータまたは格子間隔と称され得る格子定数を表す。希土類合金は、プニクタイド合金内に含有される第Ｖ族元素によってグループ化された状態で示される。曲線１０２は、合金内の希土類元素が変化するにつれて、Ｒｅ−Ｎ合金の格子定数がどう変化するかを示す。グラフ１００に描写されるように、Ｒｅ−Ｎ化合物の格子定数は、概して、合金内の希土類元素の原子数が増加するにつれて、増加する。例えば、ＳｃＮは、ＧｄＮ（多角形１１２の右下の角に示される）より低い格子定数（多角形１１２の左下の角に示される）を有し、その両方は、曲線１０２上に存在する。同様に、合金内の希土類元素が変化するにつれて、曲線１０４は、Ｒｅ−Ｐ合金の格子定数がどう変化するかを表し、曲線１０６は、Ｒｅ−Ａｓ合金の格子定数がどう変化するかを表し、曲線１０８は、Ｒｅ−Ｓｂ合金の格子定数がどう変化するかを表し、曲線１１０は、Ｒｅ−Ｂｉ合金の格子定数がどう変化するかを表す。
本開示のシステムおよび方法は、混合プニクタイド緩衝材を使用する、または組み込み、（その格子定数が水平線１２０として示されるＧａＮ等の）ＩＩＩ−Ｎ材料と、（その格子定数が水平線１１６として示される）ＧａＡｓ、ＩｎＰ（水平線１１４）、またはシリコン（水平線１１８）等の第２の半導体材料との間の格子不整合に橋架する。図１に示される実施例では、格子不整合は、水平線１２０と水平線１１４、１１６、１１８との間の格子定数座標の差異によって表わされる。ＧａＮがＩＩＩ−Ｎ材料であるとき、ＧａＮに隣接する第１のエピタキシャル材料は、本質的には、グラフ１００に従ってＧａＮに格子整合されるＳｃＮであるように選択されてもよい。グラフ１００は、格子整合のための正しい格子定数が決定または設計されることを可能にする、プニクタイド合金マップである。多角形１１２は、このプニクタイド合金マップを使用して正しい格子定数を決定する具体的な実施例を図示する。この実施例では、ＩｎＰ（多角形１１２の右上の角）は、１つのデバイス内に組み込まれ、ＧａＮ（多角形１１２の左下の角）は、別のデバイス内に組み込まれる。これらの２つの半導体材料を連結させるＰＢＲは、２つの希土類および２つの第Ｖ族材料から構成される、４元プニクタイド合金を含んでもよい。そのような合金は、一般的な形態（ＲＥ１１−ｘＲＥ２ｘ）（Ｖ１１−ｙＶ２ｙ）によって表されてもよい。多角形１１２の右上の角は、ＩｎＰ格子定数１１４とＲｅ−Ａｓ曲線１０６との交差を表す。この交差部は、ＧｄＡｓの格子定数が、ＩｎＰの格子定数と同一または略同一であることのインジケーションである。ＧｄＡｓおよびＩｎＰは、同様の格子定数を有するため、格子整合していると見なされる。格子整合していない２つの材料と比較して、ＧｄＡｓがＩｎＰにわたってエピタキシャルに成長したとき、欠陥の可能性およびその数または濃度は、より低い。そのような構造の具体的な実施例が、図９に関連して説明され、例証的実施例としてのみ提供される。概して、本開示はまた、３元合金または４元合金と併用されてもよいことが、理解されるであろう。
本明細書に説明されるシステムおよび方法の１つの目的は、プニクタイド緩衝領域（ＰＢＲ）を使用し、単一のプロセスステップで２つのデバイス構造をエピタキシャルに継合することである。本明細書で使用されるように、スタックは、デバイス構造を構築し、そして接続する技術を通して相互の上に堆積される一連の材料を指す。図２および３は、ＰＢＲを含む例示的なスタックを示す。これらのスタックでは、（少なくとも２つの希土類プニクタイドから作製される）ＰＢＲは、ＩＩＩ−Ｎ層と半導体層とを継合する。図４−６は、（ＧａＮと示される）ＩＩＩ−Ｎ層上の３つの希土類プニクタイドを伴う、スタックの例示的な実装を示す。図７は、ＰＢＲ内に絶縁層を含む、例示的なスタックを示す。図８は、電気的接点を伴うデバイス内の例示的なスタックを示す。図９は、ＰＢＲによって半導体（ＩｎＰ）に接続されるＩＩＩ−Ｎ層（ＧａＮ）を伴うスタックを示す。このスタックでは、ＰＢＲは、希土類プニクタイド層を含み、層の要素組成の１つは、勾配に沿って変動する。図４および９は、それらの個別のスタック内の希土類プニクタイド、ＩＩＩ−Ｎ材料、および半導体の格子定数の間の関係を描写する、図１の多角形１１２と同様の多角形を含む。
図２は、ＰＢＲを含む例示的なスタック２００を示す層の簡略図である。スタック２００の基部は、第１の格子定数を有するＩＩＩ−Ｎ層２０２である。第１の希土類プニクタイド層２０４は、ＩＩＩ−Ｎ層２０２にわたってエピタキシャルに成長し、第１の格子定数と僅かに異なる第２の格子定数を有する。第１の格子定数と第２の格子定数との間の絶対的差異は、小さいが、０よりも大きく、概して、４％、３％、２％、１％、０．５％、または任意の他の好適な量等のある閾値未満である。２つの格子定数の間のそのような差異は、ＩＩＩ−Ｎ層と第１の希土類プニクタイド層との間に格子整合を構成する。
第２の希土類プニクタイド層２０６は、第１の希土類プニクタイド層２０４にわたってエピタキシャルに成長する。第２の希土類プニクタイド層２０６は、第１および第２の格子定数の両方と異なる、第３の格子定数を有する。半導体層２０８は、第２の希土類プニクタイド層２０６にわたってエピタキシャルに成長する。半導体層２０８は、第１、第２、および第３の格子定数と異なる、第４の格子定数を有する。ある実施形態では、第２の格子定数と第３の格子定数との間の絶対的差異は、小さいが、０よりも大きく、概して、４％、３％、２％、１％、０．５％、または任意の他の好適な量等のある閾値未満である。ある実施形態では、組成が、変動し、そして第３の格子定数を第１の格子定数から第４の格子定数に変動させるように、第３の格子定数は、層の厚さ全体を通して勾配が付けられる。したがって、層の簡略図２００に示されるように、そのようなスタック内で使用するための希土類プニクタイドの選択は、材料間の格子定数の差異に基づくことができる。
図３は、３つの希土類プニクタイド層を伴うＰＢＲを含むスタック３００の図を描写する。スタック３００は、図２に示されるスタック２００と同様であるが、第１の希土類プニクタイド層３０４と第２の希土類プニクタイド層３０６との間に、第３の希土類プニクタイド層３１０を含む。スタック３００の基部は、第１の格子定数を有するＩＩＩ−Ｎ層３０２である。第１の希土類プニクタイド層３０４は、ＩＩＩ−Ｎ層にわたってエピタキシャルに成長し、第１の格子定数と異なる第２の格子定数を有する。層３０２は、層２０２と同等であり、層３０４は、層２０４と同様であり、層３０６は、層２０８と同様であり、層３０８は、層２０８と同様であり、図２の層２０２、２０４、２０６、２０８の説明は、図３の層３０２、３０４、３０６、３０８に適用可能である。
第３の希土類プニクタイド層３１０は、第１の希土類プニクタイド層３０４にわたってエピタキシャルに成長する。第３の希土類プニクタイド層３０６は、第３の希土類プニクタイド層の厚さを横断して変動する、第５の格子定数を有する。第３の希土類プニクタイド層３１０は、第１の希土類プニクタイド層３０４に隣接する、第１の表面（図３に底部表面として描写される）と、第２の希土類プニクタイド層３０６に隣接する、第２の表面（図３に上面として描写される）とを有する。１つの実施例では、組成が、変動し、そして第５の格子定数を（第１の表面における）第１の格子定数から（第２の表面における）第２の格子定数に変動させるように、第５の格子定数は、層３１０の厚さ全体を通して勾配が付けられる。代替として、第５の格子定数は、第３の格子定数の厚さ全体を通して固定であり、そして第１、第２、第３、または第４の格子定数と同一である、またはそれらと異なる値であってもよい。
１つの実施形態では、ＩＩＩ−Ｎ層３０２は、ＧａＮを含み、第１の希土類プニクタイド層３０４は、ＳｃＮを含み、第３の希土類プニクタイド層３１０は、Ｓｃと、希土類元素と、Ｎとを含む、第１の合金を含み、第２の希土類プニクタイド層３０６は、希土類材料と、Ｎと、Ａｓとを含む、第２の合金を含み、半導体３０８層は、ＧａＡｓを含む。
図４は、本開示の例証的な実装による、それぞれ、ＧａＮ層とＳｃＮ層とを含む、３つの層図４３４、４３６、４３８を描写する。層図４３６および４３８はそれぞれ、ＧａＡｓ層を含むが、図４３４は、図１の多角形１１２と同様の、ＧａＮとＧａＡｓとの間の格子不整合に橋架するためのＰＢＲ緩衝材構成を設計する略図を図示する。多角形４４０は、（図１に示されるもの等の）プニクタイド合金マップを使い、格子整合合金を決定するために使用されることができるが、多角形４４０は、図１の多角形１１２に示されるようなＧａＮとＩｎＰとではなく、ＧａＮとＧａＡｓとの間の格子不整合に橋架する。ある実施例では、ＳｃＮは、ＧａＮに格子整合するため、ＳｃＮの層４２４は、最初に、ＧａＮ層４２２上にエピタキシャルに成長する。ＳｃＮは、ＳｃＡｓに遷移する（矢印４２６によって表される）。ＥｒＡｓが、ＧａＡｓに格子整合するため、ＳｃＡｓは、次いで、ＥｒＡｓに遷移する（矢印４２８によって表される）。ある実施例では、ＳｃＮは、ＥｒＮに遷移する（矢印４３０によって表される）。ＥｒＮは、ＥｒＡｓに遷移する（矢印４３２によって表される）。
層図４３６および４３８は、概略図４３４に従って構成され得る例示的なスタックを表す。ある実施例では、層図４３６は、ＧａＡｓ半導体材料４０８（最上層）およびＧａＮ半導体材料４０２（底部層）に対して３元合金を利用する、２つの部分から成る緩衝材を図示する。この実施例では、ＩＩＩ−Ｎ層は、ＧａＮ半導体材料４０２であり、第１の希土類プニクタイド層は、ＳｃＮ４０４であり、第３の希土類プニクタイド層は、Ｓｃ１−ｘＥｒｘＮ４１０であり、第２の希土類プニクタイド層は、ＥｒＮ１−ｙＡｓｙ４０６であり、半導体層は、ＧａＡＳ半導体材料４０８である。
値ｘおよびｙは、層内の個別の要素の比例量を決定するために使用される。変数ｘは、底部表面の約０から上面の約１の範囲に及ぶ。いくつかの実施形態では、値ｘおよびｙは、それぞれ、層４１０および層４０６の厚さに沿って変動し、層の厚さに沿って組成勾配を作成する。第３の希土類プニクタイド４１０と第１の希土類プニクタイドＳｃＮとの交差部において、ｘの値は、その点において第３の希土類プニクタイド層４１０が完全または略完全にＳｃＮから構成される、０または０に近い値である。Ｓｃ１−ｘＥｒｘＮ層４１０が成長し、層４０６に接近するにつれて、ｘは、矢印４３０に沿って増加する。ｘが増加するにつれて、Ｓｃ１−ｘＥｒｘＮ層４１０内のＳｃの量は、減少するが、Ｅｒの量は、比例して増加する。層４１０の厚さ全体を通して、ｘは、０と１との間の値を有し、Ｓｃと、Ｅｒと、Ｎとを含有するプニクタイド合金を作成する。第３の希土類プニクタイド層４１０と第２の希土類プニクタイド層４０６との間の交差部において、ｘの値は、その点において第３の希土類プニクタイド層４１０が完全または略完全にＥｒＮから構成される、１または１に近い値である。
変数ｙは、底部表面の約０から上面の約１の範囲に及ぶ。第３の希土類プニクタイド層４１０と第２の希土類プニクタイド層４０６との間の交差部において、ｙの値は、その点において第２の希土類プニクタイド層が完全または略完全にＥｒＮから構成される、０または０に近い値である。層４０６と層Ｓｃ１−ｘＥｒｘＮ４１０との交差部において、層ＥｒＮ１−ｙＡｓｙ４０６および層Ｓｃ１−ｘＥｒｘＮ４１０は、両方とも、完全にまたは略完全にＥｒＮから成るため、格子整合している。ＥｒＮ１−ｙＡｓｙ層４０６が成長し、ＧａＡｓ層４０８に接近するにつれて、ｙは、矢印４３２に沿って増加する。ｙが増加するにつれて、ＥｒＮ１−ｙＡｓｙ層４０６内のＮの量は減少するが、Ａｓの量は、比例して増加する。層４０６の厚さ全体を通して、ｙは、０〜１の値をとり、Ｅｒと、Ｎと、Ａｓとを含有するプニクタイド合金を作成する。第２の希土類プニクタイド４０６と半導体層ＧａＡｓ４０８との間の交差部において、ｙの値は、その点において第３の希土類プニクタイド層４１０が完全または略完全にＥｒＡｓから構成される、１または１に近い値である。ＥｒＡｓおよびＧａＡｓは、図１に示されるように、格子整合している。したがって、層ＥｒＮ１−ｙＡｓｙ４０６とＧａＡｓ層４０８との間の交差部において、層ＥｒＮ１−ｙＡｓｙ４０６および層ＧａＡｓ４０８は、格子整合している。格子定数内にＧａＮ層４３６からＧａＡｓ層４０８への遷移を提供することによって、希土類プニクタイド層（４０４、４０６、４１０）は、最小限の欠陥を伴う、ＧａＡｓ層４０８のエピタキシャルな成長を可能にする。
層図４３８は、ＧａＮおよびＧａＡｓに橋架する格子整合ＰＢＲを達成するための別の方法を描写する。層図４３８では、３つの部分から成る緩衝材は、上側ＧａＡｓ半導体材料４１８および下側ＧａＮ半導体材料４１２に橋架するために３元合金を利用する。この実施例では、ＩＩＩ−Ｎ層は、ＧａＮ半導体材料４１２であり、第１の希土類プニクタイド層は、ＳｃＮ４１４であり、第３の希土類プニクタイド層は、ＳｃＥｒ１−ｘＡｓｘ４２０であり、第２の希土類プニクタイド層は、Ｓｃ１−ｙＥｒｙＡｓ４１６であり、半導体層は、ＧａＡｓ半導体材料４１８である。
層図４３６の層４０６および４１０と同様に、希土類プニクタイド層Ｓｃ１−ｙＥｒｙＡｓ４１６および希土類プニクタイド層ＳｃＮ１−ｘＡｓｘ４２０は、それらの厚さに沿って組成的に勾配が付けられる。変数ｘは、底部表面の約０から上面の約１の範囲に及ぶ。変数ｙは、底部表面の約０から上面の約１の範囲に及ぶ。この実施例では、ｘは、矢印４２６に沿って増加する一方、ｙもまた、矢印４２８に沿って増加する。層Ｓｃ１−ｘＥｒｘＮ４１６と層ＳｃＮ１−ｘＡｓｘ４２０との間の交差部において、層４１６および４２０は、両方とも、完全にまたは略完全にＳｃＡｓを含むため、格子整合している。ｙの値は、Ｓｃ１−ｙＥｒｙＡｓ層４１６が完全または略完全にＥｒＡｓから成るまで、矢印４２８に沿って増加する。ＥｒＡｓおよびＧａＡｓは、図１に示されるように、格子整合している。したがって、層ＥｒＮ１−ｙＡｓｙ４１６とＧａＡｓ層４１８との間の交差部において、層ＥｒＮ１−ｙＡｓｙ４１６および層ＧａＡｓ４１８は、格子整合している。格子定数内にＧａＮ層４１２からＧａＡｓ層４１８への遷移を提供することによって、希土類プニクタイド層（４１４、４１６、４２０）は、最小限の欠陥を伴う、ＧａＡｓ層４１８のエピタキシャルな成長を可能にする。
１つの実施形態では、ＩＩＩ−Ｎ層は、ＧａＮを含み、第１の希土類プニクタイド層は、ＳｃＮを含み、第２の希土類プニクタイド層は、Ｓｃと、希土類材料と、Ｎとを含む、第１の合金を含み、第３の希土類プニクタイド層は、希土類材料と、Ｎと、Ｐとを含む、第２の合金を含み、半導体層は、Ｓｉを含む。図５は、例証的な実装による、本実施形態の層図５００を描写する。層図５００は、ＧａＮとＳｉとの間の導電緩衝材のために３元合金を利用する、２つの部分から成るＰＢＲ緩衝材を描写する。この実施例では、ＩＩＩ−Ｎ層は、ＧａＮ半導体材料５０２であり、第１の希土類プニクタイド層は、ＳｃＮ５０４であり、第３の希土類プニクタイド層は、Ｓｃ１−ｘＥｒｘＮ５１０であり、第２の希土類プニクタイド層は、ＥｒＮ１−ｙＰｙ５０６であり、半導体層は、Ｓｉ半導体材料５０８である。
図４に説明される構造と同様に、ＧａＮとシリコンとの間の格子不整合は、ＰＢＲ緩衝材によって橋架され得る。多角形４４０と同様の多角形は、図１に示されるもの等のプニクタイド合金マップを使用して、ＧａＮと（図４の多角形４４０内に描写されるような）ＧａＡｓとではなく、ＧａＮとシリコンとの間の格子不整合に橋架することによって、格子整合合金を決定するために使用されることができる。この実施例では、下層は、ＧａＮ半導体材料５０２であり、次の層は、ＳｃＮ５０４であり、第３の層は、Ｓｃ１−ｘＥｒｘＮ５１０であり、第４の層は、ＥｒＮ１−ｙＰｙ５０６であり、最終層は、シリコン半導体材料５０８である。この実施例では、ＳｃＮは、Ｓｃ１−ｘＥｒｘＮ層５１０内の値ｘを増加させることによって、徐々にＥｒＮに遷移される。変数ｘは、底部表面の約０から上面の約１の範囲に及ぶ。ＥｒＮは、ＥｒＮ１−ｙＰｙ層５０６内の値ｙを増加させることによって、徐々にＥｒＰに遷移される。変数ｙは、底部表面の約０から上面の約１の範囲に及ぶ。ＥｒＰおよびＳｉが、格子整合するため、ＥｒＮ１−ｙＰｙ層５０６とＳｉ層５０８との間の交差部において、層ＥｒＮ１−ｙＰｙ５０６および層Ｓｉ５０８は、格子整合している。
ある実施例では、第１の層は、ＧａＮ半導体材料であり、第２の層は、ＳｃＮであり、第３の層は、ＳｃＰｘＮ１−ｘであり、第４の層は、Ｓｃ１−ｙＥｒｙＰであり、最終層は、シリコン半導体材料である。この実施例では、ＳｃＮが、ＧａＮに格子整合するため、ＳｃＮの第２の層は、第１のＧａＮ層上にエピタキシャルに成長する。ＳｃＮは、ＳｃＰｘＮ１−ｘを含む第３の層内の値ｘを増加させることによって、ＳｃＰに遷移される。ＳｃＰは、次いで、層Ｓｃ１−ｙＥｒｙＰ内の値ｙを増加させることによって、第４の層内のＥｒＰに遷移される。変数ｘおよびｙはそれぞれ、０〜１の範囲（０および１を含む）に及ぶ。
ある実施例では、４元合金を利用する、２つの部分から成る緩衝材が、使用され、ＧａＮとシリコンとの間の格子不整合に橋架する。この実施例では、下層は、ＧａＮ半導体材料であり、次の層は、ＳｃＮであり、第３の層は、Ｓｃ１−ｘＥｒｘＮ１−ｙＰｙであり、最終層は、シリコン半導体材料である。再び、この実施例では、ｘおよびｙは、０〜１の範囲（０および１を含む）に及ぶ。この実施例のある拡張例では、第４の層は、絶縁層であり、第５の層は、Ｓｃ１−ｘＥｒｘＮ１−ｙＰｙである。これらの第４および第５の層は、ＳｃＮ層の上およびシリコン層の下方にエピタキシャルに成長する。下側ＧａＮ材料および上側シリコン材料は、この実施例では、第４の層によって電気的に絶縁される。絶縁層は、例えば、絶縁材料または結晶性希土類酸化物（ｃＲＥＯ）であり得る。
図６は、ＩＩＩ−Ｎ層が、ＧａＮを含み、第１の希土類プニクタイド層が、ＳｃＮを含み、第２の希土類プニクタイド層が、Ｓｃと、希土類材料と、Ｎとを含む、第１の合金を含み、第３の希土類プニクタイド層が、希土類材料と、Ｎと、Ａｓとを含む、第２の合金を含み、半導体層が、ＩｎＰを含む、本明細書に説明されるシステムおよび方法のある実施形態の層図６００を描写する。層図６００では、ＧａＮとＩｎＰとの間の導電緩衝材のために３元合金を利用する、２つの部分から成るＰＢＲ緩衝材が、図示される。この実施例では、ＩＩＩ−Ｎ層６０２は、ＧａＮから作製され、第１の希土類プニクタイド層６０４は、ＳｃＮから作製され、第３の希土類プニクタイド層６１０は、Ｓｃ１−ｘＧｄｘＮから作製され、第２の希土類プニクタイド層６０６は、ＧｄＮ１−ｙＰｙから作製され、半導体層は、ＩｎＰ半導体材料６０８から作製される。
図４に説明される構造と同様に、ＰＢＲ緩衝材設計は、ＧａＮとＩｎＰとの間の格子不整合に橋架するために使用されることができる。多角形４４０と同様の多角形は、図１に示されるもの等のプニクタイド合金マップを使用して、ＧａＮと（図４の多角形４４０内に描写されるような）ＧａＡｓとではなく、ＧａＮとＩｎＰとの間の格子不整合に橋架することによって、格子整合合金を決定するために使用されることができる。この実施例では、下層は、ＧａＮ半導体材料６０２であり、第２の層は、ＳｃＮ６０４であり、第３の層は、Ｓｃ１−ｘＧｄｘＮ６１０であり、第４の層は、ＧｄＮ１−ｙＡｓｙ６０６であり、最上層は、ＩｎＰ半導体材料６０８である。この実施例では、ＳｃＮは、Ｓｃ１−ｘＧｄｘＮ層６１０内の値ｘを増加させることによって、徐々にＧｄＮに遷移される。変数ｘは、底部表面の約０から上面の約１の範囲に及ぶ。ＧｄＮは、ＧｄＮ１−ｙＡｓｙ層６０６内の値ｙを増加させることによって、徐々にＧｄＡｓに遷移される。変数ｙは、底部表面の約０から上面の約１の範囲に及ぶ。ＧｄＡｓおよびＩｎＰが、格子整合するため、ＧｄＮ１−ｙＡｓｙ層６０６とＩｎＰ層６０８との間の交差部において、層ＧｄＮ１−ｙＡｓｙ６０６および層ＩｎＰ６０８は、格子整合している。
１つの実施例では、４元合金を利用する、２つの部分から成る緩衝材が、使用され、ＧａＮとＩｎＰとの間の格子不整合に橋架する。この実施例では、下層は、ＧａＮ半導体材料であり、次の層は、ＳｃＮであり、第３の層は、Ｓｃ１−ｘＧｄｘＮ１−ｙＡｓｙであり、最終層は、ＩｎＰ半導体材料である。
１つの実施例では、第４の層は、絶縁層であり、第５の層は、Ｓｃ１−ｘＧｄｘＮ１−ｙＡｓｙである。これらの第４および第５の層は、ＳｃＮ層の上およびシリコン層の下方にエピタキシャルに成長する。下側ＧａＮ材料および上側ＩｎＰ材料は、この実施例では、絶縁層によって電気的に絶縁される。本明細書で使用されるように、２つの材料は、２つの材料間の漏洩電流が１ｍＡ未満である場合、電気的に絶縁されると見なされる。したがって、この実施例では、本実施形態内の下側ＧａＮ材料と上側ＩｎＰ材料との間の漏洩電流は、１ｍＡ未満である。
図７は、３つの希土類プニクタイドと絶縁層とを含有するプニクタイド緩衝領域を含むスタックを示す層図７００を描写する。スタック７００は、第３の希土類プニクタイド層内の絶縁層の追加を伴う、図３に示される層図３００との類似性を含む。スタック７００の基部は、第１の格子定数を有するＩＩＩ−Ｎ層７０２である。第１の希土類プニクタイド層７０４は、ＩＩＩ−Ｎ層７０２にわたってエピタキシャルに成長する。この第１の希土類プニクタイド層７０４は、第１の格子定数と異なる第２の格子定数を有する。第１の格子定数と第２の格子定数との間の差異は、例えば、１パーセント未満である、１．５パーセント未満である、または１〜１．５パーセントであり得る。そのような差異は、ＩＩＩ−Ｎ層と第１の希土類プニクタイド層との間に格子整合を構成し得る。
第２の希土類プニクタイド層７０６は、上部の第３の希土類プニクタイド層７１４にわたってエピタキシャルに成長する。第２の希土類プニクタイド７０６は、第１および第２の格子定数の両方と異なる、第３の格子定数を有する。半導体層７０８は、第２の希土類プニクタイド層にわたってエピタキシャルに成長する。１つの実施形態では、半導体は、第１、第２、および第３の格子定数と異なる、第４の格子定数を有する。１つの実施形態では、第２の格子定数と第３の格子定数との間の差異は、例えば、２パーセント未満である、１パーセント未満である、１．５パーセント未満である、１〜１．５パーセント、または任意の他の好適な量である。１つの実施形態では、第３の格子定数は、例えば、勾配が付けられ、第１の格子定数を下側表面に整合させ、第４の格子定数を上側表面に整合させることができる。したがって、層の簡略図７００に示されるもののような構造内で使用するための希土類プニクタイドの選択は、材料間の格子定数の差異に基づくことができる。
下部の第３の希土類プニクタイド層７１０は、第１の希土類プニクタイド層７０４にわたってエピタキシャルに成長する。下部の第３の希土類プニクタイド層７１０は、第３の希土類プニクタイド層の厚さを横断して変動する、第５の格子定数を有する。下部の第３の希土類プニクタイド層は、第１の希土類プニクタイド層に隣接する、第１の表面と、絶縁層７１２に隣接する、第２の表面とを有する。第５の格子定数は、例えば、勾配が付けられ、第１の格子定数を第１の表面に整合させ、第２の格子定数を第２の表面に整合させることができる。代替として、第５の格子定数は、全体を通して同一であり、そして第１、第２、第３、または第４の格子定数と同一である、またはそれらと異なる値であってもよい。
絶縁層７１２は、下部の第３の希土類プニクタイド層７１０に隣接する第１の表面と、上部の第３の希土類プニクタイド層７１４に隣接する第２の表面とを有する。上側半導体７０８および下側ＩＩＩ−Ｎ材料７０２は、その間に挿入される絶縁層７１２によって電気的に絶縁される。絶縁層７１２は、例えば、絶縁材料、またはｃＲＥＯ層等の誘電材料であり得る。
１つの実施形態では、絶縁層は、ＰＢＲ内に含まれ、ＩＩＩ−Ｎ層に隣接し、そしてそれと接触して位置付けられる。この実施形態では、ＰＢＲの下側部分または層が第１のデバイスのゲートとして作用するように、絶縁層が、第１のデバイスのためのゲート誘電体として使用され、そしてゲート接点／端子が、下側表面近傍のＰＢＲに接続される。例えば、底部のＩＩＩ−Ｎ層は、第１のデバイスの部分である。例えばｃＲＥＯ等の絶縁層が、ＩＩＩ−Ｎ層上にエピタキシャルに成長させられる。（図３の層３０４、３１０、３０６等の）一連の希土類プニクタイド層は、絶縁層上にエピタキシャルに成長する。この実施例では、底部の絶縁層および一連の希土類プニクタイド層は、ＰＢＲ内に含まれる。第２のデバイスの部分である半導体層は、ＰＢＲの最上層上にエピタキシャルに成長する。第１の電気的接点は、底部のＩＩＩ−Ｎ層に接続される。第２の電気的接点は、（図３の第２の希土類プニクタイド層３０６等の）ＰＢＲの最上層に接続される。第３の電気的接点は、（図３の第１の希土類プニクタイド層３０４または第３の希土類プニクタイド層３１０等の）ＰＢＲの下側層の１つに接続される。大部分のプニクタイド合金は半金属であるため、ＰＢＲ全体は、導電性である可能性がある。したがって、（第１のデバイスの部分であり得る）ＩＩＩ−Ｎ層から（第２のデバイスの部分であり得る）半導体材料を絶縁するために、絶縁層が、ＰＢＲの上側部分または層と（図８に関連して下記に説明されるもの等の）半導体材料の下側表面との間のＰＢＲの中に挿入される。これらの実施例の一方または両方が、最終構造内に組み込まれることができる。挿入される絶縁層の正しい設計、および絶縁層の上面および底面の両方の上に隣接するＰＢＲを伴って、これらの層自体が、共鳴トンネルダイオードとして機能するであろうが、それによって、エピタキシャルな構造全体に機能性を追加することに留意されたい。
図８は、例証的な実装による電気的接点を含む層図８００を描写する。電気的接点は、デバイス間を接続し、そしてその間で通信するために使用される。構造８００は、２つの接点８１６、８１８の追加を伴う、図７の層図７００との類似性を含む。層８０２は、層７０２と同様であり、層８０４は、層７０４と同等であり、層８０６は、層７０６と同等であり、層８０８は、層７０８と同等であり、層８１０は、層７１０と同等であり、層８１２は、層７１２と同等であり、層８１４は、層７１４と同等であり、図７の層７０２、７０４、７０６、７０８、７１０、７１２、および７１４の説明は、図８の層８０２、８０４、８０６、８０８、８１０、８１２、および８１４に適用可能である。
第１の電気的接点８１６は、下部の第３の希土類プニクタイド層８１０に接続される。第２の電気的接点８１８は、第２の希土類プニクタイド層８０６に接続される。このように、絶縁層に加えて、第１の希土類プニクタイド層と、第２の希土類プニクタイド層と、下部の第３の希土類プニクタイド層と、上部の第３の希土類プニクタイド層とを含むＰＢＲは、例えば、ＩＩＩ−Ｎ層８０２内に構築された第１のデバイスに対する前面接点材料８１６と、ＩＩＩ−Ｎ層８０２内に構築された第１のデバイスに対する前面接点材料８０８および半導体層８０８内に構築された第２のデバイスに対する背面接点材料の両方とを提供することによって、層図８００によって表される本デバイス構造に機能性を追加することができる。絶縁層８１２は、半導体８０８およびＩＩＩ−Ｎ層８０２を電気的に絶縁する。
図９は、例証的な実装による、勾配を伴うプニクタイド緩衝領域を含む層図を描写する。図４の略図４３４と同様に、略図９０２は、ＧａＮとＩｎＰとの間の格子不整合に橋架するためのＰＢＲ緩衝材設計を図示する。多角形９１８は、（図１に示されるもの等の）プニクタイド合金マップを使用して、格子整合合金を決定するために使用されることができる。多角形９１８は、図４の多角形４４０に示されるようなＧａＮとＧａＡｓとではなく、ＧａＮとＧｄＡｓとの間の格子不整合に橋架する。ＳｃＮが、ＧａＮに格子整合するため、ＳｃＮの層９２６は、最初に、ＧａＮ層９２４上にエピタキシャルに成長する。ＳｃＮは、ＩｎＰと格子整合するＧｄＡｓに遷移される（矢印９２２によって表される）。
層図９０４は、上側ＩｎＰ半導体材料９１２および下側ＧａＮ半導体材料９０６のために４元合金を利用する、２つの部分から成る緩衝材を図示する。この実施例では、下側の層は、ＧａＮ半導体材料９０６であり、第１の希土類プニクタイド層は、ＳｃＮ９０８であり、第２の希土類プニクタイド層は、Ｓｃ１−ｘＧｄｘＮ１−ｙＡｓｙ９１０であり、上側層は、ＩｎＰ半導体材料９１２である。
層図９０４を達成するための１つの方法は、ＧａＮとＩｎＰとの間の導電緩衝材のために４元合金を利用するＰＢＲ緩衝材を通すことである。この実施例では、ＩＩＩ−Ｎ層は、ＧａＮ半導体材料９０６であり、第１の希土類プニクタイド層は、ＳｃＮ９０８であり、第２の希土類プニクタイド層は、Ｓｃ１−ｘＧｄｘＮ１−ｙＡｓｙ９１０であり、半導体層は、ＩｎＰ半導体材料９１２である。希土類プニクタイド層Ｓｃ１−ｘＧｄｘＮ１−ｙＡｓｙ９１０は、その厚さに沿って勾配が付けられる。Ｓｃ１−ｘＧｄｘＮ１−ｙＡｓｙ９１０とＳｃＮ４１４との間の表面において、「ｘ」および「ｙ」は、それらの最低値に至る。変数ｘは、底部表面の約０から上面の約１の範囲に及ぶ。変数ｙは、底部表面の約０から上面の約１の範囲に及ぶ。材料が成長し、層ＧａＮ半導体材料９０６に接近するにつれて、ｘおよびｙは、矢印９１６に沿って増加する。矢印９１６は、矢印９２２と同一の勾配を表す。ｘが増加するにつれて、Ｓｃ１−ｘＧｄｘＮ１−ｙＡｓｙ９１０内のＳｃの量は、減少するが、Ｇｄの量は、増加する。ｙが増加するにつれて、Ｓｃ１−ｘＧｄｘＮ１−ｙＡｓｙ９１０内のＮの量は、減少するが、Ａｓの量は、増加する。ＩｎＰ９０４とＳｃ１−ｘＧｄｘＮ１−ｙＡｓｙ９１０との間の交差部において、ｘおよびｙは、Ｓｃ１−ｘＧｄｘＮ１−ｙＡｓｙ９１０層が主としてＧｄＡｓを含むまで、増加するであろう。その時点において、Ｓｃ１−ｘＧｄｘＮ１−ｙＡｓｙ９１０は、ＩｎＰおよびＧｄＡｓが図１に示されるように格子整合するため、ＩｎＰ９０４に格子整合していると見なされることができる。
この実施例は、層９１０内にｃＲＥＯ等の絶縁層を含んでもよい。層９１０内の絶縁層の追加は、上側半導体材料および下側半導体材料を電気的に絶縁する。上記の実施例は、設計され得るいくつかの４元および３元ＰＢＲ緩衝材を例証するのみであり、種々の半導体材料が、本発明の工学概念を使用して適用され得ることを実証することが意図されることに留意されたい。
１つの実施形態では、層図は、ＧａＮとＧｄＡｓとの間の導電緩衝材のために３元合金を利用する、２つの部分から成るＰＢＲ緩衝材を描写し得る。この実施例では、下側層は、ＧａＮ半導体材料であり、次の層は、ＳｃＮであり、第３の層は、Ｓｃ１−ｘＧｄｘＮであり、第４の層は、ＧｄＮ１−ｙＡｓｙであり、最終層は、ＩｎＰ半導体材料である。
上記のものを成長させる１つの方法は、プニクタイド緩衝材の成長のための変調プロセスである。このプロセスでは、希土類元素および第Ｖ族源が、別個に使用され、交互に成長チャンバの中に切り替えられる。希土類元素（ＲＥ１またはＲＥ２）が、ある期間ｔＲＥにわたってチャンバの中にもたらされ、一時休止が、時間ｔｐａｕｓｅにわたって開始されず、次いで、第Ｖ族材料（例えば、Ａｓ、Ｎ、Ｐ、Ｓｂ）が、時間ｔＶにわたってチャンバの中にもたらされる。また、図示されるように、この変調スキームは、希土類ステップと第Ｖ族ステップとの間の一時休止を可能にする。完成緩衝材が、次いで、ＲＥ／一時休止／第Ｖ族のサイクルのＮ回の反復から形成される。本プロセスは、代替として、第Ｖ族のステップから開始し得ることに留意されたい。
ＰＢＲ緩衝材が２つの３元合金から構成される事例では、１つの可能なプロセススキームは、（ＲＥ１１−ｘＲＥ２ｘ）Ｖ合金の成長を含む。２つの希土類成分（ＲＥ１およびＲＥ２）は、式中、ｘが０〜１（０および１を含む）である、組成比率ｎ ｘ／（１−ｘ）に等しい時間比率を使用して独立して切り替えられる。この方法で、３元合金は、二元合金成分から構成される。同様のスキームが、２つの第Ｖ族成分（例えば、Ｖ１およびＶ２）を使用して、式中、ｙが０〜１（０および１を含む）である、３元合金、すなわち、ＲＥ（Ｖ１１−ｙＶ２ｙ）のために構築されることができる。この第２のプロセススキームはまた、上記に説明される変調アプローチを使用し得る。ＰＢＲ緩衝材を横断して、またはその中に要求される（または所望される）任意の勾配付けは、線形、階段状、超線形である、または当技術分野の経験者または見識者に既知である任意の他のスキームを使用し得る。ＰＢＲ緩衝材内の任意の急峻界面のために、２つの隣接成分が、不定比性に（例えば、希土類元素高含有、または第Ｖ族高含有に）成長し、界面を横断して材料の変化を促進することができる。
例証のために選定される、本明細書の実施形態への種々の変更および修正が、当業者に容易に生じるであろう。そのような修正および変形例が本発明の精神から逸脱しない限り、それらが本明細書の範囲内に含まれることが、意図される。
格子定数、格子パラメータ、または格子間隔は、結晶格子内の単位胞の物理的寸法を指す。格子定数は、典型的には、約数オングストローム（Å）である。半導体材料間で整合する格子定数は、層が結晶構造内の変化なく成長することを可能にする。
第Ｖ族元素は、（半導体物理学で使用されるような）元素周期表の第Ｖ族に属する元素である。第Ｖ族は、本分野では、窒素（Ｎ）と、亜燐酸（Ｐ）と、砒素（Ａｓ）と、アンチモン（Ｓｂ）と、ビスマス（Ｂｉ）とを含むと理解される。この元素族は、例えば、現代のＩＵＰＡＣ表記の第１５族、すなわち、窒素族、またはプニクトゲンと称されるものと同一の族であると理解される。
ランタニド系列は、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、プロメチウム（Ｐｍ）、サマリウム（Ｓｍ）、ユーロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等の金属を含む。本開示全体を通して、用語「希土類元素」または「希土類金属」は、スカンジウムおよびイットリウムおよび全てのランタニドを含むことを理解されたい。
本明細書に説明される成長および／または堆積は、化学蒸着（ＣＶＤ）、有機金属気相成長法（ＭＯＣＶＤ）、有機金属気相エピタキシ（ＯＭＶＰＥ）、原子層堆積（ＡＬＤ）、分子ビームエピタキシ（ＭＢＥ）、ハライド気相エピタキシ（ＨＶＰＥ）、パルスレーザ堆積（ＰＬＤ）、および／または物理蒸着（ＰＶＤ）のうちの１つ以上のものを使用して実施されることができる。
ＩＩＩ族窒化物（ＩＩＩ−Ｎ）材料は、窒素と、１つ以上の第ＩＩＩ族元素とを含む半導性の材料である。ＩＩＩ族窒化物材料を形成するために使用される一般的な第ＩＩＩ族元素は、アルミニウムと、ガリウムと、インジウムとを含む。ＩＩＩ族窒化物材料は、大きい直接バンドギャップを有し、それ自体を高電圧デバイス、無線周波数デバイス、および光学デバイス向けに有用にしている。さらに、複数の第ＩＩＩ族元素は、変動組成内の単一のＩＩＩ族窒化物フィルム内に組み合わせられることができるため、ＩＩＩ族窒化物フィルムの物性は、非常に調整可能である。
いくつかの実施形態では、本明細書に説明される層構造内で使用されるＩＩＩ−ＶおよびＩＩＩ族窒化物材料は、有機金属気相成長法（ＭＯＣＶＤ）を使用して成長される。ＭＯＣＶＤでは、１つ以上の第ＩＩＩ族前駆体が、第Ｖ族前駆体と反応し、基板上にＩＩＩ族窒化物フィルムを堆積させる。いくつかの第ＩＩＩ族前駆体は、ガリウム源としてのトリメチルガリウム（ＴＭＧａ）と、アルミニウム源としてのトリメチルアルミニウム（ＴＭＡ）と、インジウム源としてのトリメチルインジウム（ＴＭＩ）とを含む。アンモニアは、窒素源として使用されることができる第Ｖ族前駆体である。ターシャリーブチルアルシンおよびアルシンは、砒素源として使用されることができる第Ｖ族前駆体である。ターシャリーブチルホスフィンおよびホスフィンは、亜燐酸源として使用されることができる第Ｖ族前駆体である。
いくつかの実施形態では、本明細書に説明される層構造内で使用されるＩＩＩ−ＶおよびＩＩＩ族窒化物材料は、分子ビームエピタキシ（ＭＢＥ）を使用して成長される。ＭＢＥは、高真空または超高真空内で生じる、単一結晶の薄膜蒸着のためのエピタキシ方法である。ＭＢＥでは、ガス状の原子または分子の精密なビームが、加熱された基板において発射される。分子は、基板表面に到達すると、ゆっくりと、そして体系的に濃縮し、超薄層に堆積する。
本明細書に説明されるように、層は、表面を被覆する略一様な厚さの材料を意味する。層は、連続的または不連続的（すなわち、材料の領域の間に間隙を有する）のいずれか一方であり得る。例えば、層は、表面を完全に被覆する、または集合的に層（すなわち、選択領域エピキタシを使用して形成される領域）を画定する、不連続領域に分割されることができる。層構造は、層のセットを意味し、独立型構造またはより大きな構造の部分であり得る。ＩＩＩ族窒化物構造は、ＩＩＩ族窒化物材料を含有する構造を意味し、Ｓｉ、酸化硅素（ＳｉＯｘ）、窒化硅素（ＳｉｘＮｙ）、およびＩＩＩ−Ｖ材料であるいくつかの実施例等の、ＩＩＩ族窒化物以外の付加的な材料を含有し得る。同様に、ＩＩＩ−Ｖ構造は、ＩＩＩ−Ｖ材料を含有する構造を意味し、Ｓｉ、酸化硅素（ＳｉＯｘ）、窒化硅素（ＳｉｘＮｙ）、およびＩＩＩ族窒化物材料（ＩＩＩ−Ｖのサブセット）であるいくつかの実施例等の、ＩＩＩ−Ｖ以外の付加的な材料を含有し得る。
「モノリシックに統合される」は、典型的には、表面上に配置される層を堆積させることによって、基板の表面上に形成されることを意味する。
「〜上に配置される」とは、下層の材料または層の「上に存在する」ことを意味する。この層は、好適な表面を確実にするために必要である、遷移層等の中間層を含んでもよい。例えば、材料が「基板上に配置される」ように説明される場合、これは、（１）材料は、基板と直接接触している、または（２）材料は、基板上に存在する１つ以上の遷移層と接触しているのいずれか一方を意味し得る。
単結晶は、略１つのタイプの単位胞のみを含む結晶構造を意味する。しかしながら、単結晶層は、積層欠陥、転移、または他の一般的に発生する結晶欠陥等のいくつかの結晶欠陥を示し得る。
単一ドメイン（すなわち、単結晶）は、単位胞の実質的に１つのみの構造およびその単位胞の実質的に１つのみの配向を含む結晶質構造を意味する。言い換えると、単一ドメイン結晶は、双ドメインまたは反位相ドメインを示さない。
単一位相は、単結晶および単一ドメインの両方である結晶構造を意味する。
結晶質は、実質的に単結晶および実質的に単一ドメインである結晶構造を意味する。結晶化度は、結晶構造が、単結晶および単一ドメインである程度を意味する。高結晶質構造は、略完全に、または完全に、単結晶および単一ドメインであるであろう。
エピタキシ、エピタキシャルな成長、およびエピタキシャルな堆積は、結晶性基板上の結晶層の成長または堆積を指す。結晶層は、エピタキシャル層と称される。結晶性基板は、テンプレートとして作用し、結晶層の配向および格子間隔を決定する。結晶層は、いくつかの実施例では、格子整合または格子一致の状態であり得る。格子整合結晶層は、結晶性基板の上面と同一または非常に類似した格子間隔を有し得る。格子一致結晶層は、結晶性基板の格子間隔の整数倍、またはその整数倍と非常に類似した格子間隔を有し得る。いくつかの実施形態では、数は、整数の０．５％以内である場合、整数と見なされてもよい。例えば、１．９５〜２．０５の数は、整数２であると見なされてもよい。いくつかの実施形態では、格子整合結晶構造内の格子間隔は、約０．１％、０．２％、０．３％、０．４％、０．５％、または任意の他の好適な割合であってもよい。概して、格子整合結晶構造内の格子間隔は、１％未満であってもよい。代替として、結晶性基板の格子間隔は、格子一致結晶層の格子間隔の整数倍、またはその整数倍に非常に類似し得る。エピタキシの品質は、部分的に、結晶層の結晶化度の程度に基づく。実際に、高品質なエピタキシャル層は、最小限の欠陥を伴い、そして結晶粒界が殆どまたは全くない単結晶であるであろう。
基板は、その上に堆積層が形成される材料を意味する。例示的な基板は、限定ではないが、ウエハが均一な厚さの単結晶シリコンを含むバルクシリコンウエハ、バルクシリコンハンドルウエハ上に配置される二酸化硅素の層上に配置されるシリコンの層を含むシリコン・オン・インシュレータウエハ等の複合ウエハ、またはその上またはその中でデバイスが形成される基部層の役割を果たす任意の他の材料を含む。基板層およびバルク基板として使用するための用途に応じた適切なそのような他の材料の実施例は、限定ではないが、窒化ガリウムと、炭化硅素と、酸化ガリウムと、ゲルマニウムと、アルミナと、ガリウム砒素と、燐化インジウムと、珪土と、二酸化硅素と、硼珪酸ガラスと、パイレックス（登録商標）と、サファイアとを含む。
希土類プニクタイド材料は、１つ以上の第Ｖ族元素と、１つ、２つ、またはそれよりも多くの希土類（ＲＥ）元素とを含有する材料である。希土類元素は、ランタン（Ｌａ）と、セリウム（Ｃｅ）と、プラセオジム（Ｐｒ）と、ネオジム（Ｎｄ）と、プロメチウム（Ｐｍ）と、サマリウム（Ｓｍ）と、ユーロピウム（Ｅｕ）と、ガドリニウム（Ｇｄ）と、テルビウム（Ｔｂ）と、ジスプロシウム（Ｄｙ）と、ホルミウム（Ｈｏ）と、エルビウム（Ｅｒ）と、ツリウム（Ｔｍ）と、イッテルビウム（Ｙｂ）と、ルテチウム（Ｌｕ）と、スカンジウム（Ｓｃ）と、イットリウム（Ｙ）とを含む。
セミコンダクタ・オン・インシュレータは、単結晶半導体層と、単相誘電層と、基板とを含む組成を意味し、誘電層は、半導体層と基板との間に挿入される。この構造は、シリコン・オン・インシュレータ（「ＳＯＩ」）組成を含んでもよい。
キャリア濃度は、単位体積あたりの多数キャリアの数を意味する。
電荷キャリア密度は、体積あたりの電荷キャリアの数を示す。
界面は、異種結晶性半導体の２つの層の層または領域の間の表面を意味する。
セミコンダクタ・オン・インシュレータ組成は、限定ではないが、シリコン、ゲルマニウム、またはシリコンゲルマニウムの「活性」層を含む。言い換えると、例示的なセミコンダクタ・オン・インシュレータ組成は、限定ではないが、シリコン・オン・インシュレータと、ゲルマニウム・オン・インシュレータと、シリコンゲルマニウム・オン・インシュレータとを含む。いくつかの実施形態では、使用され得るシリコンの種々の構造は、例えば、Ｓｉ＜１００＞、Ｓｉ＜１１０＞、Ｓｉ＜１１１＞である。
本明細書において第２の層「上に存在する」またはそれ「にわたる」ものとして説明および／または描写される第１の層は、第２の層に直接的に隣接し得る、または第１の層と第２の層との間に存在し得る１つ以上の介在層であり得る。第１の層と第２の層「との間」に存在するものとして説明および／または描写される介在層は、第１の層および／または第２の層に直接的に隣接し得る、または第１の層と第２の層との間の介在層であり得る１つ以上の付加的な介在層であり得る。本明細書において「直接的に」第２の層または基板「上に存在する」またはそれ「にわたる」ものとして説明および／または描写される第１の層は、可能性として第１の層の、第２の層または基板との混合に起因して形成し得る介在合金層以外の介在層を伴わずに第２の層または基板に直接的に隣接する。加えて、本明細書において第２の層または基板「上に存在する」、それ「にわたる」、「直接的に」その「上に存在する」、または「直接的に」それ「にわたる」ものとして説明および／または描写される第１の層は、第２の層または基板全体、または第２の層または基板の一部を被覆し得る。
基板は、層成長の間に基板ホルダ上に設置され、そのため、上面または上側表面は、基板ホルダから最も遠い基板または層の表面である一方、底部表面または下側表面は、基板ホルダに最も近い基板または層の表面である。本明細書に描写され、そして説明される任意の構造は、描写された構造の上方および／または下方に付加的な層を伴うより大きな構造の部分であり得る。明確化のために、本明細書における図は、これらの付加的な層を省略し得るが、これらの付加的な層は、開示された構造の部分であり得る。加えて、描写される構造は、たとえ反復が図内に描写されていなくても、その単位で反復され得る。
上記の説明から、種々の技術が、本開示の範囲から逸脱することなく、本明細書に説明される概念の実装のために使用され得ることが、明白である。説明される実施形態は、全ての点で、例証的であり、制限的ではないと見なされるべきである。本明細書に説明される技術および構造は、本明細書に説明される特定の実施例に限定されるものではないが、本開示の範囲から逸脱することなく、他の実施例に実装され得ることもまた、理解されたい。同様に、動作は、図面内に特定の順序で描写されるが、これは、望ましい結果を達成するために、そのような動作が示される特定の順序またはシーケンシャル順序で実施されること、または全ての図示される動作が実施されることを要求するものではないことを理解されたい。加えて、説明される異なる実施例は、１つの実施例ではなく、１つの実施例の特徴は、他の開示された実施例においても含まれ得る。故に、請求項は、本明細書に開示される実施例に限定されるものではないが、それらの教示が当業者に伝えるように、上記に提供される技術的教示から理解され得ることを理解されたい。

Claims (15)

  1. 構造であって、
    第１の格子定数を伴うＩＩＩ−Ｎ層と、
    前記ＩＩＩ−Ｎ層にわたってエピタキシャルに成長させられた第２の格子定数を伴う第１の希土類プニクタイド層であって、前記第１の格子定数と前記第２の格子定数との間の第１の差異は、１パーセント未満である、層と、
    前記第１の希土類プニクタイド層にわたってエピタキシャルに成長させられた第３の格子定数を伴う第２の希土類プニクタイド層と、
    前記第２の希土類プニクタイド層にわたってエピタキシャルに成長させられた第４の格子定数を伴う半導体層であって、前記第３の格子定数と前記第４の格子定数との間の第２の差異は、１パーセント未満である、層と
    を含む、構造。
  2. 前記第１の希土類プニクタイド層は、Ｓｃと希土類元素とを含む合金を含み、前記合金は、ＳｃｘＲＥ１−ｘＮによって表され、式中、ｘは、ゼロよりも大きく１以下である、請求項１に記載の構造。
  3. 前記ＩＩＩ−Ｎ層は、ＧａＮ基板、Ｓｉ基板、ＳｉＣ基板、およびサファイア基板のうちの１つにわたってエピタキシャルに成長させられたデバイスの部分である、請求項１−２に記載の構造。
  4. 前記ＩＩＩ−Ｎ層は、ＧａＮ材料を含む、請求項１−３に記載の構造。
  5. 前記ＩＩＩ−Ｎ層は、Ａｌ、Ｇａ、およびＩｎのうちの１つ以上のものを含む、請求項１−４に記載の構造。
  6. 前記第２の希土類プニクタイド層は、少なくとも２つの希土類プニクタイド層を含み、前記希土類プニクタイド層のそれぞれは、異なる固定格子定数を有する、請求項１−５に記載の構造。
  7. 前記第１の希土類プニクタイド層と前記第２の希土類プニクタイド層との間に第３の希土類プニクタイド層をさらに備え、
    前記第３の希土類プニクタイド層は、前記第３の希土類プニクタイド層の厚さを横断して変動する第５の格子定数を有し、
    前記第３の希土類プニクタイド層は、前記第１の希土類プニクタイド層に隣接する第１の表面と、前記第２の希土類プニクタイド層に隣接する第２の表面とを有し、
    前記第５の格子定数は、勾配が付けられ、前記第１の格子定数を前記第１の表面に整合させ、前記第２の格子定数を前記第２の表面に整合させる、
    請求項１−６に記載の構造。
  8. 前記ＩＩＩ−Ｎ層は、ＧａＮを含み、
    前記第１の希土類プニクタイド層は、ＳｃＮを含み、
    前記第２の希土類プニクタイド層は、Ｓｃと、希土類元素と、Ｎとを含む第１の合金を含み、
    前記第３の希土類プニクタイド層は、前記希土類元素と、Ｎと、Ａｓとを含む第２の合金を含み、
    前記半導体層は、ＧａＡｓを含む、
    請求項７に記載の構造。
  9. 前記ＩＩＩ−Ｎ層は、ＧａＮを含み、
    前記第１の希土類プニクタイド層は、ＳｃＮを含み、
    前記第２の希土類プニクタイド層は、Ｓｃと、希土類元素と、Ｎとを含む第１の合金を含み、
    前記第３の希土類プニクタイド層は、前記希土類元素と、Ｎと、Ｐとを含む第２の合金を含み、
    前記半導体層は、Ｓｉを含む、
    請求項７に記載の構造。
  10. 前記ＩＩＩ−Ｎ層は、ＧａＮを含み、
    前記第１の希土類プニクタイド層は、ＳｃＮを含み、
    前記第２の希土類プニクタイド層は、Ｓｃと、希土類元素と、Ｎとを含む第１の合金を含み、
    前記第３の希土類プニクタイド層は、前記希土類元素と、Ｎと、Ａｓとを含む第２の合金を含み、
    前記半導体層は、ＩｎＰを含む、
    請求項７に記載の構造。
  11. 前記第３の希土類プニクタイド層内に絶縁層をさらに備える、請求項７−１０に記載の構造。
  12. 前記第３の希土類プニクタイド層に接続される第１の電気的接点と、前記第２の希土類プニクタイド層に接続される第２の電気的接点とをさらに備える、請求項７−１１に記載の構造。
  13. 前記ＩＩＩ−Ｎ層は、トランジスタの部分である、請求項１−１２に記載の構造。
  14. 前記ＩＩＩ−Ｎ層は、ダイオードの部分である、請求項１−１３に記載の構造。
  15. 前記ＩＩＩ−Ｎ層は、無線周波数フィルタの部分である、請求項１−１４に記載の構造。
JP2018563061A 2016-06-02 2017-06-02 ＧａＮ基板用途のためのプニクタイド緩衝材構造およびデバイス Active JP6937783B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662344439P 2016-06-02 2016-06-02
US62/344,439 2016-06-02
US201662385744P 2016-09-09 2016-09-09
US62/385,744 2016-09-09
PCT/US2017/035794 WO2017210622A1 (en) 2016-06-02 2017-06-02 Pnictide buffer structures and devices for gan base applications

Publications (2)

Publication Number Publication Date
JP2019522358A true JP2019522358A (ja) 2019-08-08
JP6937783B2 JP6937783B2 (ja) 2021-09-22

Family

ID=59062105

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018563172A Active JP6937784B2 (ja) 2016-06-02 2017-06-02 歪み管理のための希土類プニクタイド
JP2018563061A Active JP6937783B2 (ja) 2016-06-02 2017-06-02 ＧａＮ基板用途のためのプニクタイド緩衝材構造およびデバイス

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018563172A Active JP6937784B2 (ja) 2016-06-02 2017-06-02 歪み管理のための希土類プニクタイド

Country Status (6)

Country Link
US (3) US10615141B2 (ja)
EP (3) EP3465744A1 (ja)
JP (2) JP6937784B2 (ja)
CN (2) CN109478503A (ja)
TW (3) TW201810542A (ja)
WO (3) WO2017210597A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3718182A1 (en) * 2018-01-19 2020-10-07 IQE plc Re-based integrated photonic and electronic layered structures
TWI820085B (zh) 2018-02-15 2023-11-01 英商Ｉｑｅ有限公司 具有成長於半導體上的稀土氧化物極性配向層之間的二維電子氣的電子裝置
CN110165555A (zh) * 2019-04-28 2019-08-23 西安理工大学 一种基于GexSi1-x可变晶格常数基体的红光半导体激光器
GB2612040A (en) 2021-10-19 2023-04-26 Iqe Plc Porous distributed Bragg reflector apparatuses, systems, and methods

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0368172A (ja) * 1989-04-13 1991-03-25 France Etat ３―ｖ化合物の層と希土類含有層とを有する複合材料及びその製法と応用電子部品
JP2000243947A (ja) * 1999-02-19 2000-09-08 Sharp Corp 窒化物系化合物半導体装置
JP2006013414A (ja) * 2004-06-25 2006-01-12 Samsung Electro Mech Co Ltd 多波長半導体レーザとその製造方法
JP2006080379A (ja) * 2004-09-10 2006-03-23 Sharp Corp 異種結晶多層構造体ならびに異種結晶多層構造体を含む金属ベーストランジスタ、面発光レーザ、磁気抵抗膜および共鳴トンネルダイオード
JP2006518104A (ja) * 2003-02-19 2006-08-03 キネテイツク・リミテツド シリコン基板改質用バッファ構造
US9142406B1 (en) * 2014-05-02 2015-09-22 Translucent, Inc. III-N material grown on ErAlN buffer on Si substrate

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040126993A1 (en) * 2002-12-30 2004-07-01 Chan Kevin K. Low temperature fusion bonding with high surface energy using a wet chemical treatment
US7384481B2 (en) * 2003-12-29 2008-06-10 Translucent Photonics, Inc. Method of forming a rare-earth dielectric layer
WO2005065402A2 (en) * 2003-12-29 2005-07-21 Translucent Photonics, Inc. Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon
US7655327B2 (en) * 2003-12-29 2010-02-02 Translucent, Inc. Composition comprising rare-earth dielectric
EP1975988B1 (en) * 2007-03-28 2015-02-25 Siltronic AG Multilayered semiconductor wafer and process for its production
US8542437B1 (en) * 2010-03-09 2013-09-24 Translucent, Inc. Earth abundant photonic structures
CN102157654B (zh) * 2011-03-30 2013-09-25 重庆大学 基于双面凹孔衬底及组分渐变缓冲层的倒装led芯片
US8636844B1 (en) * 2012-07-06 2014-01-28 Translucent, Inc. Oxygen engineered single-crystal REO template
US9431526B2 (en) * 2013-02-22 2016-08-30 Translucent, Inc. Heterostructure with carrier concentration enhanced by single crystal REO induced strains
US8748900B1 (en) * 2013-03-27 2014-06-10 Translucent, Inc. Re-silicide gate electrode for III-N device on Si substrate
US9236249B2 (en) * 2013-07-11 2016-01-12 Translucent, Inc. III-N material grown on REN epitaxial buffer on Si substrate
CN103367577B (zh) * 2013-07-25 2016-02-03 圆融光电科技有限公司 一种高亮度GaN基发光二极管外延片及其制备方法
US8796121B1 (en) * 2013-11-19 2014-08-05 Translucent, Inc. Stress mitigating amorphous SiO2 interlayer
US20160322224A1 (en) * 2013-12-30 2016-11-03 Dow Global Technologies Llc Processes for using flux agents to form polycrystalline group iii-group v compounds from single source organometallic precursors
US9139934B2 (en) 2014-01-23 2015-09-22 Translucent, Inc. REN semiconductor layer epitaxially grown on REAIN/REO buffer on Si substrate
US9460917B2 (en) * 2014-02-12 2016-10-04 Translucent, Inc. Method of growing III-N semiconductor layer on Si substrate
US10373752B2 (en) * 2014-04-02 2019-08-06 Franck Natali Magnetic materials and devices comprising rare earth nitrides
CN104253184A (zh) * 2014-09-24 2014-12-31 山西飞虹微纳米光电科技有限公司 一种带有渐变式dbr层的蓝光led外延结构
EP3375091A1 (en) * 2015-11-13 2018-09-19 IQE Plc. Layer structures for rf filters fabricated using rare earth oxides and epitaxial aluminum nitride

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0368172A (ja) * 1989-04-13 1991-03-25 France Etat ３―ｖ化合物の層と希土類含有層とを有する複合材料及びその製法と応用電子部品
JP2000243947A (ja) * 1999-02-19 2000-09-08 Sharp Corp 窒化物系化合物半導体装置
JP2006518104A (ja) * 2003-02-19 2006-08-03 キネテイツク・リミテツド シリコン基板改質用バッファ構造
JP2006013414A (ja) * 2004-06-25 2006-01-12 Samsung Electro Mech Co Ltd 多波長半導体レーザとその製造方法
JP2006080379A (ja) * 2004-09-10 2006-03-23 Sharp Corp 異種結晶多層構造体ならびに異種結晶多層構造体を含む金属ベーストランジスタ、面発光レーザ、磁気抵抗膜および共鳴トンネルダイオード
US9142406B1 (en) * 2014-05-02 2015-09-22 Translucent, Inc. III-N material grown on ErAlN buffer on Si substrate

Also Published As

Publication number Publication date
WO2017210597A1 (en) 2017-12-07
CN109478504B (zh) 2023-08-29
US20180012858A1 (en) 2018-01-11
CN109478504A (zh) 2019-03-15
TWI753915B (zh) 2022-02-01
US10332857B2 (en) 2019-06-25
EP3465744A1 (en) 2019-04-10
JP2019522359A (ja) 2019-08-08
US20190139761A1 (en) 2019-05-09
WO2017210622A1 (en) 2017-12-07
JP6937784B2 (ja) 2021-09-22
EP3488462A1 (en) 2019-05-29
US10615141B2 (en) 2020-04-07
CN109478503A (zh) 2019-03-15
TW201816947A (zh) 2018-05-01
EP3465743A1 (en) 2019-04-10
JP6937783B2 (ja) 2021-09-22
TW201810542A (zh) 2018-03-16
TW201813010A (zh) 2018-04-01
US20170353002A1 (en) 2017-12-07
WO2017210629A1 (en) 2017-12-07

Similar Documents

Publication Publication Date Title
JP7005604B2 (ja) 統合されたエピタキシャル金属電極
US20190028081A1 (en) Layer structures for rf filters fabricated using rare earth oxides and epitaxial aluminum nitride
TWI725143B (zh) 用於磊晶iii-v層之緩衝的磊晶金屬氧化物之層結構
TWI753915B (zh) 用於GaN基底應用的磷屬化物緩衝結構和裝置
US8636844B1 (en) Oxygen engineered single-crystal REO template
US20190172923A1 (en) Integrated Epitaxial Metal Electrodes
US20190122885A1 (en) Group iii semiconductor epitaxy formed on silicon via single crystal ren and reo buffer layers
US20200388489A1 (en) Integrated epitaxial metal electrodes for modified devices
JP2000022211A (ja) Ｉｉｉ族窒化物半導体発光素子基板
JP2022517537A (ja) 集積化エピタキシャル金属電極
TW201807269A (zh) 具有化學障壁之基板上磊晶成長之結構

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210625

TRDD Decision of grant or rejection written
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20210625

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210831

R150 Certificate of patent or registration of utility model

Ref document number: 6937783

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150