JP7005604B2 - 統合されたエピタキシャル金属電極 - Google Patents

統合されたエピタキシャル金属電極 Download PDF

Info

Publication number
JP7005604B2
JP7005604B2 JP2019515652A JP2019515652A JP7005604B2 JP 7005604 B2 JP7005604 B2 JP 7005604B2 JP 2019515652 A JP2019515652 A JP 2019515652A JP 2019515652 A JP2019515652 A JP 2019515652A JP 7005604 B2 JP7005604 B2 JP 7005604B2
Authority
JP
Japan
Prior art keywords
layer
metal
layered structure
metal layer
rare earth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019515652A
Other languages
English (en)
Other versions
JP2019535134A5 (ja
JP2019535134A (ja
Inventor
ロドニー ペルゼル，
アンドリュー クラーク，
リーティス ダルジス，
パトリック チン，
マイケル レビー，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IQE PLC
Original Assignee
IQE PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IQE PLC filed Critical IQE PLC
Publication of JP2019535134A publication Critical patent/JP2019535134A/ja
Publication of JP2019535134A5 publication Critical patent/JP2019535134A5/ja
Application granted granted Critical
Publication of JP7005604B2 publication Critical patent/JP7005604B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

（関連出願の引用）
本願は、米国仮出願第６２／３９８，４１６号（２０１６年９月２２日出願）の米国特許法§１１９（ｅ）に基づく利益を主張し、上記出願は、その全体が参照により本明細書に引用される。本願は、同時係属の米国出願第＿＿＿＿＿＿号（＿＿＿＿＿＿出願、代理人事件番号１１１８４８－００１６－１０１）に関連し、上記出願は、その全体が参照により本明細書に引用される。
（使用の分野）
本用途は、半導体設計に関し、より具体的には、エピタキシャル金属が下側エピタキシャル酸化物と上側エピタキシャル半導体との間に導入される統合されたエピタキシャル金属電極のための層状構造に関する。
エピタキシ、エピタキシャル成長、およびエピタキシャル堆積は、結晶基板上の結晶層の成長または堆積を指す。結晶層は、エピタキシャル層と称される。結晶基板は、テンプレートとしての役割を果たし、結晶層の配向および格子間隔を決定する。結晶層は、いくつかの例では、格子整合または格子合致されることができる。格子整合結晶層は、結晶基板の上部表面と同一または非常に類似する格子間隔を有することができる。格子合致結晶層は、結晶基板の格子間隔整数倍数である格子間隔を有することができる。エピタキシの品質は、部分的に結晶層の結晶度に基づく。実践上、高品質エピタキシャル層は、最小限の瑕疵を伴い、殆どまたは全く粒界を伴わない単結晶であろう。従来、金属接触層が、上流処理におけるある点においてエピタキシャル構造に適用される。多くの場合、２つ以上の素子機能性を組み込む今日の複雑なエピタキシャル構造では、これは、大量のトポグラフィを伴うウエハ上における金属の広範なエッチングおよび堆積を要求し得る。
金属と半導体との間の相互作用は、多くの場合、素子動作に重要である。金属と半導体との間のそのような相互作用の一例は、全体的音響性能が電極の音響インピーダンスと圧電材料の音響インピーダンスの積によって定義されるＲＦフィルタ等の薄膜共振器において生じる。実際、高共振周波数にアクセスするために、電極および圧電材料の両方を非常に薄くすることが不可欠である。これは、異なる厚さの金属電極に対してＡｌＮの厚さの関数としての共振周波数を示す図１７に要約されている（その全体が参照することによって組み込まれる、Ｓ．Ｔａｎｉｆｕｊｉ、他のＰｒｏｃｅｅｄｉｎｇｓ ２００９ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｕｌｔｒａｓｏｎｉｃ Ｓｙｍｐｏｓｉｕｍ，ｐ．２１７０から引用）。ここでは、結晶品質も、重要である。何故なら、それがなければ、多結晶金属層内の瑕疵および結晶粒界の増加影響に起因して、抵抗率が厚さが減少するにつれて増加すると考えられるからである。
ＩｎＰの成長も、Ｚｈｅｎｇ、他のＪｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，ｖｏｌ．１１１，ｐ．１２３１１２（２０１２年）（その全体が参照することによって組み込まれる）に説明されるように、シリコンエンジニアリング基板を覆う金属上で試みられている。しかしながら、Ｚｈｅｎｇは、エピタキシャルではなく、多結晶である膜を説明している。
イットリア安定化ジルコニア（ＹＳＺ）上での金属のエピタキシャル成長は、Ｇｓｅｌｌ、他のＪｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，ｖｏｌ．３１１，ｐ．３７３１（２００９年）（その全体が参照することによって組み込まれる）に説明されている。Ｇｓｅｌｌは、ＹＳＺを使用することによって下層シリコン基板から金属を分離することを説明しており、これが、任意のエピタキシャル金属の望ましくないケイ素化を防止するからである。ＹＳＺは、ジルコニアおよびイットリア標的を使用してスパッタリングされた（またはパルスレーザ堆積を用いて堆積された）材料である。それは、単結晶材料ではなく、結晶粒界を有し、混合結晶性（立方晶系および正方晶系）であり得る。したがって、それは、金属のエピタキシャル成長のために準最適テンプレートである。加えて、ＹＳＺ／シリコン界面の制御は、技術的に困難である。
故に、半導体材料を覆って良好な結晶品質の金属をエピタキシャルに成長させることは、困難であることが証明されている。
層状構造内に統合されたエピタキシャル金属電極の使用のためのシステムおよび方法が本明細書に説明され、半導体層が、エピタキシャル金属電極を覆って成長させられ得る。本明細書に説明されるシステムおよび方法は、基板と、基板を覆ってエピタキシャルに成長させられた第１の希土類酸化物層と、希土類酸化物（ＲＥＯ）層を覆ってエピタキシャルに成長させられた第１の金属層と、第１の金属層を覆ってエピタキシャルに成長させられた第１の半導体層とを備えている層状構造を含み得る。いくつかの実施形態では、基板は、限定ではないが、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、絶縁体上シリコン（ＳＯＩ）、ＳｉＧｅを含む１つ以上の第ＩＶ族元素を含む。いくつかの実施形態では、基板は、最大１０度のミスカットを伴う＜１００＞または＜１１１＞のいずれかの結晶配向を有する。いくつかの実施形態では、基板は、限定ではないが、ＧａＡｓ、ＩｎＰ、ＧａＮを含む。第ＩＩＩ族および第Ｖ族からの元素を含む。いくつかの実施形態では、基板は、限定ではないが、Ｇａ２Ｏ３およびＡｌ２Ｏ３を含む別の金属酸化物である。
いくつかの実施形態では、希土類酸化物層は、周期表のランタニド基、スカンジウム（Ｓｃ）、およびイットリウム（Ｙ）から選択される希土類金属元素を含む。いくつかの実施形態では、ＲＥＯ層は、１～２の酸素／金属比を有するＲＥＯから成る。いくつかの実施形態では、第１の金属層は、周期表の遷移金属基から選択される金属元素を含む。いくつかの実施形態では、第１の半導体層は、第ＩＩＩ族、第ＩＶ族、第Ｖ族から選択される元素を含む。いくつかの実施形態では、基板は、シリコンから成り、ＲＥＯ層は、１．５の酸素／金属比を有するエルビウム酸化物（ＥｒＯ１．５）から成り、第１の金属層は、モリブデン（Ｍｏ）から成る。いくつかの実施形態では、第１の半導体層は、ＡｌｘＳｃ１－ｘＮ（０≦ｘ＜１）から成る。いくつかの実施形態では、基板は、Ｓｉから成るとき、＜１００＞の結晶配向を有し、ＲＥＯ層は、ＥｒＯ１．５から成るとき、＜１１０＞の結晶配向を有し、第１の金属層は、Ｍｏから成るとき、＜２１１＞の結晶配向を有する。例えば、シリコンから成る基板は、＜１１１＞の配向を有し得、ＲＥＯ層は、ＥｒＯ１．５から成るとき、＜１１０＞の結晶配向を有する。いくつかの実施形態では、ＲＥＯ層は、複数の希少金属酸化物成分から成り、複数の希少金属酸化物成分は、異なる金属元素または異なる酸素／金属比を有する。
いくつかの実施形態では、ＲＥＯ層は、第１のＲＥＯから成る第１の副層と、第２のＲＥＯから成る第２の副層とを含む。いくつかの実施形態では、ＲＥＯ層は、第１のＲＥＯから成る第１の領域と、第２のＲＥＯから成る第２の領域とを含み、第１の領域は、勾配パターンにおいて、第２の領域に遷移する。いくつかの実施形態では、ＲＥＯ層は、第１のＲＥＯから成る第１の副層と、第２のＲＥＯから成る第２の副層とを含み、第１の副層および第２の副層は、超格子構造において繰り返される。いくつかの実施形態では、第２の金属酸化物は、第ＩＩＩ族元素をさらに備えている。いくつかの実施形態では、第１の金属層は、第１の金属から成る第１の副層と、第２の金属から成る第２の副層とを含む。いくつかの実施形態では、第１の金属層は、第１の金属から成る第１の領域と、第２の金属から成る第２の領域とを含み、第１の領域は、勾配パターンにおいて、第２の領域に遷移する。いくつかの実施形態では、金属層は、第１の金属から成る第１の副層と、第２の金属から成る第２の副層とを含み、第１の副層および第２の副層は、超格子構造において繰り返される。いくつかの実施形態では、層状構造は、半導体層を覆ってエピタキシャルに成長させられた第２の金属層をさらに備えている。
いくつかの実施形態では、層状構造は、第２の金属層を覆ってエピタキシャルに成長させられた第２の半導体層をさらに備えている。いくつかの実施形態では、層状構造は、金属層と半導体層との組み合わせの最大２０反復をさらに備えている。いくつかの実施形態では、層状構造は、金属層とＲＥＯ層の組み合わせの反復をさらに備えている。いくつかの実施形態では、層状構造は、半導体層を覆って成長させられた第２のＲＥＯ層をさらに備えている。いくつかの実施形態では、第２の金属層が、第２のＲＥＯ層を覆ってエピタキシャルに成長させられる。いくつかの実施形態では、請求項１に記載の層状構造は、第１の金属層から成長させられたエピタキシャル層であって、２次元（２Ｄ）材料、キャップ層、および絶縁体から成る群から選択される成分を含むエピタキシャル層をさらに備えている。いくつかの実施形態では、２Ｄ材料は、グラフェンおよび遷移金属二硫化物から成る群から選択される。いくつかの実施形態では、キャップ層は、金属酸化物および金属ケイ化物から成る群から選択される材料から成る。いくつかの実施形態では、絶縁体は、ＲＥＯから成る。いくつかの実施形態では、中間層が、第１の金属層から第１の半導体層に遷移する。いくつかの実施形態では、中間層は、金属窒化物、金属プニクタイド、およびテンプレート２Ｄ電極から成る群から選択される１つ以上の成分から成る。
いくつかの実施形態では、中間層が、第１のＲＥＯ層から第１の金属層に遷移する。いくつかの実施形態では、中間層は、第１の金属層からの金属成分および酸素を伴うように成長させられる。いくつかの実施形態では、第１の金属層は、第１の金属層の第１の部分と第１の金属層の第２の部分との間に第１の間隙空間を伴う非連続パターンを有し、第１の半導体層は、間隙および金属領域の両方を覆って成長させられる。
本発明は、例えば、以下を提供する。
（項目１）
層状構造であって、前記層状構造は、
基板と、
前記基板を覆ってエピタキシャルに成長させられた第１の希土類酸化物層と、
前記希土類酸化物層を覆ってエピタキシャルに成長させられた第１の金属層と、
前記第１の金属層を覆ってエピタキシャルに成長させられた第１の半導体層と
を備えている、層状構造。
（項目２）
前記基板は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、絶縁体上シリコン（ＳＯＩ）、およびＳｉＧｅから成る群から選択される１つ以上の第ＩＶ族元素を含む、項目１に記載の層状構造。
（項目３）
前記基板は、最大１０度のミスカットを伴う＜１００＞または＜１１１＞のいずれかの結晶配向を有する、項目１に記載の層状構造。
（項目４）
前記基板は、第ＩＩＩ族および第Ｖ族からの元素を含む、項目１に記載の層状構造。
（項目５）
前記基板は、Ｇａ ２ Ｏ ３ およびＡｌ ２ Ｏ ３ から成る群から選択される、項目１に記載の層状構造。
（項目６）
前記希土類酸化物層は、周期表のランタニド基、スカンジウム（Ｓｃ）、およびイットリウム（Ｙ）から選択される希土類金属元素を含む、項目１に記載の層状構造。
（項目７）
前記希土類酸化物層は、１～２の酸素／金属比を有する希土類酸化物から成る、項目１に記載の層状構造。
（項目８）
前記第１の金属層は、周期表の遷移金属基から選択される金属元素を含む、項目１に記載の層状構造。
（項目９）
前記第１の半導体層は、第ＩＩＩ族、第ＩＶ族、第Ｖ族から選択される元素を含む、項目１に記載の層状構造。
（項目１０）
前記基板は、シリコンから成り、
前記希土類酸化物層は、１．５の酸素／金属比を有するエルビウム酸化物（ＥｒＯ １．５ ）から成り、
前記第１の金属層は、モリブデン（Ｍｏ）から成る、
項目１に記載の層状構造。
（項目１１）
前記第１の半導体層は、Ａｌ ｘ Ｓｃ １－ｘ Ｎ（０≦ｘ＜１）から成る、項目９に記載の層状構造。
（項目１２）
前記基板は、Ｓｉから成るとき、＜１００＞の結晶配向を有し、
前記希土類酸化物層は、ＥｒＯ １．５ から成るとき、＜１１０＞の結晶配向を有し、
前記第１の金属層は、Ｍｏから成るとき、＜２１１＞の結晶配向を有する、
項目１０に記載の層状構造。
（項目１３）
前記希土類酸化物層は、複数の希少金属酸化物成分から成り、前記複数の希少金属酸化物成分は、異なる金属元素または異なる酸素／金属比を有する、項目１に記載の層状構造。
（項目１４）
前記希土類酸化物層は、第１の希土類酸化物から成る第１の副層と、第２の希土類酸化物から成る第２の副層とを含む、項目１に記載の層状構造。
（項目１５）
前記希土類酸化物層は、第１の希土類酸化物から成る第１の領域と、第２の希土類酸化物から成る第２の領域とを含み、前記第１の領域は、勾配パターンにおいて、前記第２の領域に遷移する、項目１に記載の層状構造。
（項目１６）
前記希土類酸化物層は、第１の希土類酸化物から成る第１の副層と、第２の希土類酸化物から成る第２の副層とを含み、前記第１の副層および前記第２の副層は、超格子構造において繰り返される、項目１に記載の層状構造。
（項目１７）
前記第２の金属酸化物は、第ＩＩＩ族元素をさらに備えている、項目１３に記載の層状構造。
（項目１８）
前記第１の金属層は、第１の金属から成る第１の副層と、第２の金属から成る第２の副層とを含む、項目１に記載の層状構造。
（項目１９）
前記第１の金属層は、第１の金属から成る第１の領域と、第２の金属から成る第２の領域とを含み、前記第１の領域は、勾配パターンにおいて、前記第２の領域に遷移する、項目１に記載の層状構造。
（項目２０）
前記金属層は、第１の金属から成る第１の副層と、第２の金属から成る第２の副層とを含み、前記第１の副層および前記第２の副層は、超格子構造において繰り返される、項目１に記載の層状構造。
（項目２１）
前記半導体層を覆ってエピタキシャルに成長させられた第２の金属層をさらに備えている、項目１に記載の層状構造。
（項目２２）
前記第２の金属層を覆ってエピタキシャルに成長させられた第２の半導体層をさらに備えている、項目２１に記載の層状構造。
（項目２３）
金属層と半導体層との組み合わせの最大２０反復をさらに備えている、項目１に記載の層状構造。
（項目２４）
金属層と希土類酸化物層との組み合わせの反復をさらに備えている、項目１に記載の層状構造。
（項目２５）
前記半導体層を覆って成長させられた第２の希土類酸化物層をさらに備えている、項目１に記載の層状構造。
（項目２６）
前記第２の希土類酸化物層を覆ってエピタキシャルに成長させられた第２の金属層をさらに備えている、項目２５に記載の層状構造。
（項目２７）
前記第１の金属層から成長させられたエピタキシャル層をさらに備え、前記エピタキシャル層は、２次元（２Ｄ）材料、キャップ層、および絶縁体から成る群から選択される成分を含む、項目１に記載の層状構造。
（項目２８）
前記２Ｄ材料は、グラフェンおよび遷移金属二硫化物から成る群から選択される、項目２７に記載の層状構造。
（項目２９）
前記キャップ層は、金属酸化物および金属ケイ化物から成る群から選択される材料から成る、項目２７に記載の層状構造。
（項目３０）
前記絶縁体は、希土類酸化物から成る、項目２７に記載の層状構造。
（項目３１）
前記第１の金属層から前記第１の半導体層に遷移する中間層をさらに備えている、項目１に記載の層状構造。
（項目３２）
前記中間層は、金属窒化物、金属プニクタイド、およびテンプレート２Ｄ電極から成る群から選択される１つ以上の成分から成る、項目３１に記載の層状構造。
（項目３３）
前記第１の希土類酸化物層から前記第１の金属層に遷移する中間層をさらに備えている、項目１に記載の層状構造。
（項目３４）
前記中間層は、前記第１の金属層からの金属成分と酸素とを用いて成長させられる、項目３３に記載の層状構造。
（項目３５）
前記第１の金属層は、前記第１の金属層の第１の部分と前記第１の金属層の第２の部分との間に第１の間隙空間を伴う非連続パターンを有し、
前記第１の半導体層は、前記間隙および前記金属領域の両方を覆って成長させられる、
項目１に記載の層状構造。
（項目３６）
層状構造を成長させる方法であって、前記方法は、
基板を取得することと、
第１の希土類酸化物層を前記基板を覆ってエピタキシャルに成長させることと、
第１の金属層を前記希土類酸化物層を覆ってエピタキシャルに成長させることと、
第１の半導体層を前記第１の金属層を覆ってエピタキシャルに成長させることと
を含む、方法。
（項目３７）
シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、絶縁体上シリコン（ＳＯＩ）、およびＳｉＧｅから成る群から選択される第ＩＶ族元素を含む前記基板を選択することをさらに含む、項目３６に記載の方法。
（項目３８）
前記基板は、最大１０度のミスカットを伴う＜１００＞または＜１１１＞のいずれかの結晶配向を有する、項目３６に記載の方法。
（項目３９）
第ＩＩＩ族および第Ｖ族からの元素を含む前記基板層を選択することをさらに含む、項目３６に記載の方法。
（項目４０）
前記基板は、Ｇａ ２ Ｏ ３ およびＡｌ ２ Ｏ ３ から成る群から選択される、項目３６に記載の方法。
（項目４１）
周期表のランタニド基、スカンジウム（Ｓｃ）、およびイットリウム（Ｙ）から選択される希土類金属元素を伴う前記希土類酸化物層を成長させることをさらに含む、項目３６に記載の方法。
（項目４２）
１～２の酸素／金属比を有する希土類酸化物から成る前記希土類酸化物層を成長させることをさらに含む、項目３６に記載の方法。
（項目４３）
周期表の遷移金属基から選択される金属元素を含む前記第１の金属層を成長させることをさらに含む、項目３６に記載の方法。
（項目４４）
第ＩＩＩ族、第ＩＶ族、第Ｖ族から選択される元素を含む前記第１の半導体層を成長させることをさらに含む、項目３６に記載の方法。
（項目４５）
シリコンから成る前記基板を選択することと、
１．５の酸素／金属比を有するエルビウム酸化物（ＥｒＯ １．５ ）から成る前記希土類酸化物層を成長させることと、
モリブデン（Ｍｏ）から成る前記第１の金属層を成長させることと
をさらに含む、項目３６に記載の方法。
（項目４６）
前記第１の半導体層は、Ａｌ ｘ Ｓｃ １－ｘ Ｎ（０≦ｘ＜１）から成る、項目４４に記載の方法。
（項目４７）
＜１００＞の結晶配向を有するＳｉから成る前記基板を選択することと、
＜１１０＞の結晶配向を有するＥｒＯ １．５ から成る前記希土類酸化物層を成長させることと、
＜２１１＞の結晶配向を有するＭｏから成る前記第１の金属層を成長させることと
をさらに含む、項目４５に記載の方法。
（項目４８）
複数の希少金属酸化物成分から成る前記希土類酸化物層を成長させることをさらに含み、前記複数の希少金属酸化物成分は、異なる金属元素または異なる酸素／金属比を有する、項目３６に記載の方法。
（項目４９）
第１の希土類酸化物から成る第１の副層と、第２の希土類酸化物から成る第２の副層とを含む前記希土類酸化物層を成長させることをさらに含む、項目３６に記載の方法。
（項目５０）
第１の領域と、第２の領域とを含む前記希土類酸化物層を成長させることをさらに含み、前記第１の領域は、第１の比率における元素を伴う第１の希土類酸化物合金を含み、前記第２の領域は、第２の比率における元素を伴う第２の希土類酸化物合金を含み、前記第１の領域は、勾配パターンにおいて、前記第２の領域に遷移する、項目３６に記載の方法。
（項目５１）
第１の希土類酸化物から成る第１の副層と、第２の希土類酸化物から成る第２の副層とを含む前記希土類酸化物層を成長させることをさらに含み、前記第１の副層および前記第２の副層は、超格子構造において繰り返される、項目３６に記載の方法。
（項目５２）
第ＩＩＩ族元素から成る前記第２の金属酸化物を成長させることをさらに含む、項目４８に記載の方法。
（項目５３）
第１の金属から成る第１の副層と、第２の金属から成る第２の副層とを含む前記第１の金属層を成長させることをさらに含む、項目３６に記載の方法。
（項目５４）
第１の金属から成る第１の領域と、第２の金属から成る第２の領域とを含む前記第１の金属層を成長させることをさらに含み、前記第１の領域は、勾配パターンにおいて、前記第２の領域に遷移する、項目３６に記載の方法。
（項目５５）
第１の金属から成る第１の副層と、第２の金属から成る第２の副層とを含む前記金属層を成長させることをさらに含み、前記第１の副層および前記第２の副層は、超格子構造において繰り返される、項目３６に記載の方法。
（項目５６）
前記半導体層を覆ってエピタキシャルに成長させられる第２の金属層を成長させることをさらに含む、項目３６に記載の方法。
（項目５７）
前記第２の金属層を覆ってエピタキシャルに成長させられる第２の半導体層を成長させることをさらに含む、項目５６に記載の方法。
（項目５８）
金属層と半導体層との組み合わせの最大２０反復を成長させることをさらに含む、項目３６に記載の方法。
（項目５９）
金属層と希土類酸化物との組み合わせの反復を後に成長させることをさらに含む、項目３６に記載の方法。
（項目６０）
前記半導体層を覆って成長させられる第２の希土類酸化物層酸化物を成長させることをさらに含む、項目３６に記載の方法。
（項目６１）
前記第２の希土類酸化物層を覆ってエピタキシャルに成長させられる第２の金属層を成長させることをさらに含む、項目６０に記載の方法。
（項目６２）
前記第１の金属層からエピタキシャル層を成長させることをさらに含み、前記エピタキシャル層は、２次元（２Ｄ）材料、キャップ層、および絶縁体から成る群から選択される成分を含む、項目３６に記載の方法。
（項目６３）
前記２Ｄ材料は、グラフェンおよび遷移金属二硫化物から成る群から選択される、項目６２に記載の方法。
（項目６４）
前記キャップ層は、金属窒化物、金属酸化物、および金属ケイ化物から成る群から選択される材料から成る、項目６２に記載の方法。
（項目６５）
前記絶縁体は、希土類酸化物から成る、項目６２に記載の方法。
（項目６６）
前記第１の金属層から前記第１の半導体層に遷移する中間層を成長させることをさらに含む、項目３６に記載の方法。
（項目６７）
前記中間層は、金属窒化物、金属プニクタイド、およびテンプレート２Ｄ電極から成る群から選択される１つ以上の成分から成る、項目６６に記載の方法。
（項目６８）
前記第１の希土類酸化物層から前記第１の金属層に遷移する中間層を成長させることをさらに含む、項目３６に記載の方法。
（項目６９）
前記第１の金属層からの金属成分と酸素とを用いて前記中間層を成長させることをさらに含む、項目６８に記載の層状構造。
（項目７０）
前記第１の金属層の第１の部分と前記第１の金属層の第２の部分との間に第１の間隙空間を伴う非連続パターンを伴う前記第１の金属層を成長させることと、
前記間隙および前記間隙空間における前記金属領域の両方を覆って前記第１の半導体層を成長させることと
をさらに含む、項目３６に記載の方法。
本開示のさらなる特徴、その性質、および種々の利点が、付随の図面と関連して検討される以下の詳述される説明の考慮に応じて、より明白となるであろう。
図１は、例証的実施形態による、エピタキシャル金属層を基板と半導体層との間に成長させるための層状構造を描写する。
図２は、例証的実施形態による、図１に示される層状構造を成長させるためのフロー図を描写する。
図３－１６は、層状構造の種々の例を描写し、それらの各々は、例証的実施形態による、図１に示される層状構造の具体的例である。 図３－１６は、層状構造の種々の例を描写し、それらの各々は、例証的実施形態による、図１に示される層状構造の具体的例である。 図３－１６は、層状構造の種々の例を描写し、それらの各々は、例証的実施形態による、図１に示される層状構造の具体的例である。 図３－１６は、層状構造の種々の例を描写し、それらの各々は、例証的実施形態による、図１に示される層状構造の具体的例である。 図３－１６は、層状構造の種々の例を描写し、それらの各々は、例証的実施形態による、図１に示される層状構造の具体的例である。 図３－１６は、層状構造の種々の例を描写し、それらの各々は、例証的実施形態による、図１に示される層状構造の具体的例である。 図３－１６は、層状構造の種々の例を描写し、それらの各々は、例証的実施形態による、図１に示される層状構造の具体的例である。 図３－１６は、層状構造の種々の例を描写し、それらの各々は、例証的実施形態による、図１に示される層状構造の具体的例である。 図３－１６は、層状構造の種々の例を描写し、それらの各々は、例証的実施形態による、図１に示される層状構造の具体的例である。 図３－１６は、層状構造の種々の例を描写し、それらの各々は、例証的実施形態による、図１に示される層状構造の具体的例である。 図３－１６は、層状構造の種々の例を描写し、それらの各々は、例証的実施形態による、図１に示される層状構造の具体的例である。 図３－１６は、層状構造の種々の例を描写し、それらの各々は、例証的実施形態による、図１に示される層状構造の具体的例である。 図３－１６は、層状構造の種々の例を描写し、それらの各々は、例証的実施形態による、図１に示される層状構造の具体的例である。 図３－１６は、層状構造の種々の例を描写し、それらの各々は、例証的実施形態による、図１に示される層状構造の具体的例である。
図１７は、従来技術のある実施形態による、異なる厚さの金属電極に対するＡｌＮ厚の関数としての共振周波数を描写する。
図１８は、エピタキシャル金属電極の有無別の計算された分布ブラッグ反射器（ＤＢＲ）の反射率を描写し、標準的ＩＩＩ族窒化物ＤＢＲの真下への結晶ＲＥＯおよび金属の追加は、ピーク反射率を２％増加させる。
図１９は、例証的実施形態による、ＤＢＲがＡｌＮおよびＧａＮの１１周期から構築される方法を示すグラフを描写する。
図２０は、例証的実施形態による、Ｍｏを覆って単一対のＡｌＮ上に構築されたＡｌＮ－ＧａＮ ＤＢＲおよびＡｌＮ－ＧａＮ ＤＢＲの両方に対してプロットされる４５０ｎｍにおける計算された反射率を描写する。
図２１は、例証的実施形態による、図１に示される層状構造を成長させるための方法のフローチャートを描写する。
本明細書に説明される構造および方法は、エピタキシャル金属をエピタキシャルスタック内に組み込み、それによって、埋込接触層を組み込む統合されたエピタキシャル金属電極を提供する。本明細書に開示される構造および方法は、高品質エピタキシャル金属層と、エピタキシャル金属層の上方での半導体材料の成長を継続する能力とを含む。一例では、結晶ＲＥＯ層が、基板または半導体を覆ってエピタキシャルに成長させられ得、金属層が、結晶ＲＥＯ層を覆ってエピタキシャルに成長させられ得る。半導体層が、エピタキシャル金属層を覆って成長させられ得る。ＲＥＯ層は、１つ以上の希土類（ＲＥ）種と、酸素とを含む層である。希土類種は、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、プロメチウム（Ｐｍ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）、スカンジウム（Ｓｃ）、およびイットリウム（Ｙ）を含む。
ＲＥＯは、蛍石型構造を呈することが知られている。これらの構造は、任意の他の要因の中でもとりわけ、酸化物中に存在する希土類カチオンの原子重量の関数として形態差を呈する。
特に、より軽い希土類を備えている酸化物は、＋２および／または＋３および／または＋４の可能なイオン化状態の結果として、立方ＣａＦ２型結晶構造を形成する。この結晶構造を有する酸化物は、可能な酸化状態の多重度に起因して、有意な正味荷電瑕疵を呈する（希土類酸化物に対して）。
一方、より重い希土類から形成される酸化物（例えば、ＲＥ２Ｏ３等）は、ＲＥ＜３＋＞のイオン化状態に起因して、アニオン空孔を含む歪んだＣａＦ２型結晶構造を呈する。より重い希土類の希土類酸化物に関連付けられた結晶構造は、「ビクスビ鉱」としても知られる。
式ＲＥ２Ｏ３を有する希土類酸化物の例証的例は、Ｅｒ２Ｏ３である。Ｅｒ２Ｏ３の単位胞の結晶構造は、酸素空孔誘導蛍石誘導体（すなわち、ビクスビ鉱構造）である。ＲＥＯ誘電層は、これらの単位胞の集合を備えていることができる。
アニオン空孔の数および位置は、ＲＥ２Ｏ３単位胞の結晶形状を決定する。この胞の結晶形状は、好適な整合を下層半導体基板の格子定数に提供するようにエンジニアリングされることができる。体対角線および／または面対角線に沿った酸素空孔は、Ｃ型立方構造につながる。例えば、蛍石単位胞あたり２つのアニオン空孔は、Ｅｒ２Ｏ３の単位胞をＳｉの単位胞サイズのほぼ２倍まで増加させる。これは、次に、低歪み単相Ｅｒ２Ｏ３が、直接、シリコン基板上にエピタキシャルに成長させられることを可能にする。
さらに、アニオン空孔の数および位置は、所望の歪み（引張または圧縮）を誘電層および／または過成長層内に誘発するようにエンジニアリングされることができる。例えば、いくつかの実施形態では、半導体層内の歪みが、キャリア移動度に影響を及ぼすために所望される。
各蛍石単位胞は、２つの酸素空孔を有し、それらは、体対角線に沿ってある。これらの２つの酸素空孔の存在は、Ｅｒ２Ｏ３単位胞のサイズを２倍にさせ、それによって、その格子定数を２倍にし、それは、好適な整合を＜１００＞シリコンの格子定数に提供する。
いくつかの例では、酸素空孔は、面対角線の端部にある。ある他の例では、酸素空孔は、面対角線および体対角線の端部間に分散される。
埋められた金属接触層が、半導体層を覆う金属のエピタキシャル堆積を使用して成長させられることができる。エピタキシャル金属層は、直接半導体層および／または直接基板上に成長させられることができる。いくつかの例では、随意の遷移層が、エピタキシャル金属層と下層半導体層との間および／またはエピタキシャル金属層と下層基板との間にあることができる。電気的利点だけではなく、埋められた接触層は、多くの場合、利用され得る金属と上層半導体との間の相互作用をもたらすであろう。ＲＦフィルタにおけるようなこれらの相互作用は、金属と半導体（および任意の介在界面）との間の界面が瑕疵が殆どない高品質であるとき、より有用である。加えて、エピタキシャル金属は、高膜品質を保存しながら、スパッタリングされた金属より薄くされることができる。これは、部分的に、エピタキシャル界面がより高い品質であり、層が薄くされるにつれて、界面が全体的材料のより大きい比率となるからである。したがって、厚膜は、低品質界面によって殆ど影響されず、その性質は、バルク材料性質によって左右されるが、薄膜の性質は、界面性質によってより左右される。したがって、高品質界面は、薄膜を堆積させるとき、重要である。
加えて、エピタキシャル金属層が、層のエピタキシャルスタックの反射率を修正するために使用され得る。光放出が上部表面から生じる素子に対して、基板に向かって放出される光は、概して、全体的出力電力に対して喪失されると見なされる。垂直共振器面発光レーザ（ＶＣＳＥＬ）では、例えば、背面ミラーは、反射率＞９９．８％を有する必要がある。これは、半導体材料のみを通して達成することが困難である。
図１８は、エピタキシャル金属電極を有する場合および有しない場合の計算されたＤＢＲ反射率を描写するグラフを示し、標準的ＩＩＩ族窒化物ＤＢＲの真下への結晶希土類酸化物および金属の追加は、ピーク反射率を２％増加させる。ＩＩＩ族窒化物材料は、第ＩＩＩ族種と、窒素とを備えている材料である。第ＩＩＩ族種は、Ｂ、Ａｌ、Ｇａ、Ｉｎ、およびＴｌを含む周期表の第ＩＩＩ族内の１つ以上の元素を含み得る。ＩＩＩ族窒化物層は、複数の第ＩＩＩ族元素を含む化合物であり得る。ＩＩＩ族窒化物層は、ＧａＮ等の二元化合物、ＡｌｘＧａ１－ｘＮ（０≦ｘ≦１）およびＩｎｘＧａ１－ｘＮ（０≦ｘ≦１）等の三元化合物、ＩｎｘＡｌｙＧａ１－ｘ－ｙＮ（０≦ｘ，ｙ≦１）等の四元化合物、ならびにＧａｘＩｎ１－ｘＡｓｙＳｂｚＮ１－ｙ－ｚ（０≦ｘ，ｙ，ｚ≦１）等の五元化合物を含み得る。ＩＩＩ族窒化物層は、ドープされないか、非意図的にドープされるか、またはドナーもしくはアクセプタドーパントでドープされ得る。
結晶希土類酸化物（ＲＥＯ）エピタキシャル層は、シリコン等の半導体基板上のエピタキシャル金属のためのテンプレートとして使用され得る。シリコン以外の基板も、使用され得、例は、ゲルマニウム、Ｓｉ－Ｇｅ合金、サファイア、二酸化ケイ素、絶縁体上シリコン（ＳＯＩ）、および絶縁体上半導体（ＳＯＳ）、前述のうちの１つの最上層を伴う基板、ならびに任意の半導体基板を含む。金属エピタキシの目的のために、結晶ＲＥＯは、ＹＳＺと比較してより優れた材料である。まず第一に、結晶ＲＥＯと基板との間の界面が、エピタキシャルプロセスの一部として設定される。希土類酸化物の適切な選択肢を用いることで、結晶ＲＥＯテンプレートが、二次相を伴わずに、１００％（またはほぼ１００％）立方であるエピタキシャルに成長させられ得る。全体的エピタキシャルスタックに有益である結晶ＲＥＯの他のパラメータおよびプロセス特性は、任意の寄生電荷がない酸化物－シリコン界面、ＹＳＺより高い密度（８．６～６．１ｇ／ｃｍ３）、およびＹＳＺより５倍も優れた熱伝導性である。エピタキシャル金属成長のためのテンプレートとしての役割を果たすことに加え、結晶ＲＥＯ層は、エピタキシャル金属層と下方の任意の基板との間の相互拡散を防止し得る。これは、例えば、望ましくない金属ケイ化物の形成を防止する（基板がシリコンである場合）。
図１は、例証的実施形態による、層状構造４００を図示する例示的略図を示す。構造１００は、基板１０２と、基板１０２を覆って成長させられるＲＥＯ層１０４と、ＲＥＯ層１０４を覆ってエピタキシャルに成長させられる金属層１０６と、金属層１０６を覆ってエピタキシャルに成長させられる半導体層１０８とを含む。ＲＥＯ層１０４の厚さは、ｔｏｘとして定義され、典型的には、酸化物の厚さは、０＜＝ｔｏｘ＜＝５００ｎｍとして定義され得る。図１に描写される層構造１００は、分子線エピタキシャル成長法（ＭＢＥ）、有機金属気相エピタキシャル成長法（ＭＯＣＶＤ）、または他の周知のエピタキシャル堆積技法のいずれかによって、単一エピタキシャルプロセスにおいて製造され得る。プロセスによって要求されるように、材料を堆積させるための堆積ツールは、単一チャンバであり得るか、プロセスの特定の部分が異なる相互接続されたチャンバ内で行われる周知のクラスタツールフォーマットのいずれかの使用であり得るか、または、複数の堆積ツールが、使用され得る。結晶ＲＥＯ層１０４は、エピタキシャル金属層１０６のためのテンプレートであり、エピタキシャル金属層１０６は、１つ以上の成分エピタキシャル金属層を備えていることができる。半導体層１０８は、ＩＩＩ族窒化物材料、ＩＩＩ－Ｖ材料、およびＩＶ族材料のうちの１つ以上のものを備えていることができる。ＩＩＩ－Ｖ材料は、周期表のＩＩＩ族からの１つ以上の種（Ｂ、Ａｌ、Ｇａ、Ｉｎ、およびＴｌ等）と、周期表のＶ族からの１つ以上の種（Ｎ、Ｐ、Ａｓ、Ｓｂ、およびＢｉ等）とを含む。ＩＩＩ族窒化物は、ＩＩＩ－Ｖ材料であり、ＩＩＩ族からの種と、窒素とを含む。ＩＩＩ族窒化物材料の例は、ＧａＮ、ＩｎｘＡｌｙＧａ１－ｘ－ｙＮ（０≦ｘ、ｙ≦１）、および／またはＡｌＮを含む。他のＩＩＩ－Ｖ材料の例は、ＧａＡｓ、ＩｎＰ、ＩｎＡｓ、ＩｎＳｂ、ＩｎＧａＡｓ、ＧａＡｓＰ、ＩｎＧａＡｓＰ等のうちの１つ以上のものを含む。いくつかの実施形態では、ＲＥＯ層１０４のための酸素／金属比は、１～２の範囲である。いくつかの実施形態では、ＲＥＯ層１０４のための酸素／金属比は、１．４～１．６であり得る。
図１の層構造１００は、シリコン基板等の基板１０２を覆って成長させられ得る。フィルタ内の半導体材料が、エピタキシャルである場合、それは、フィルタの上方に成長させられ得る追加の半導体元素の統合に役立つ（必ずしも、直接、フィルタに電気的に接続されるわけではない）。例えば、トランジスタ（その例は、電界効果トランジスタ、高電子移動度トランジスタ、およびヘテロ接合バイポーラトランジスタを含む）が、フィルタを覆って成長させられ、したがって、所与のシステムのために要求されるチップ面積を低減させ得る。
図２は、図１に描写される層構造を製作するための単一エピタキシャルプロセスを図示するプロセス概略２００を描写する。結晶ＲＥＯ層１０４が、基板１０２を覆ってエピタキシャルに成長させられる。金属層１０６が、結晶ＲＥＯ層１０４を覆ってエピタキシャルに成長させられる。半導体層１０８が、金属層１０６を覆ってエピタキシャルに成長させられる。いくつかの実施形態では、追加の金属層２１０が、半導体層１０８を覆ってエピタキシャルに成長させられ得る。図２に描写される層の各々は、１つ以上の副層を含むことができる。各層の組成は、図３－１３にさらに詳細に説明される。
使用されるエピタキシャル金属は、ルテニウムまたはモリブデン等の希土類金属または金属、または、以下の表１にリストアップされた他の代表的金属であり得る。エピタキシャル金属層２１０の金属元素を選択するために考慮すべき属性は、抵抗率だけではなく、層の光学および音響性質を決定する密度、ヤング係数、および屈折率も含む。表１にリストアップされていない他の金属も、使用され得る。
Figure 0007005604000001
例えば、基板１０２は、シリコンから成り得、ＲＥＯ層１０４は、１．５（ＥｒＯ１．５）の酸素／金属比を有するエルビウム酸化物から成り得、第１の金属層１０６は、モリブデン（Ｍｏ）から成り得る。第１の半導体層は、ＡｌｘＳｃ１－ｘＮ（０≦ｘ＜１）から成り得る。基板１０２は、Ｓｉから成るとき、＜１１１＞の結晶配向を有し得、第１の金属層は、Ｍｏから成るとき、＜１１０＞の結晶配向を有する。この例では、ＲＥＯにおける酸素／金属比は、１．４～１．６の範囲を有し得る。
別の例に対して、シリコンから成る基板１０２は、＜１００＞の配向を有し得、ＲＥＯ層１０４は、ＥｒＯ１．５から成るとき、＜１１０＞の結晶配向を有し得、第１の金属層１０６は、Ｍｏから成るとき、＜２１１＞の結晶配向を有し得る。この例では、ＲＥＯにおける酸素／金属比は、１．４～１．６の範囲を有し得、半導体層１０８は、種々の組成を有し得る。
図３－５は、結晶ＲＥＯ層１０４を覆って複数のエピタキシャル金属層を含む構造を描写する。図３－５におけるエピタキシャル金属層は、複数の金属層を含み得る。複数の金属層は、図３－４におけるようにスタックされた、例えば、あるタイプの金属から別のタイプの金属への段階的変化、または図５に示されるような勾配変化のいずれかとして成長させられ得る。例証目的のみのために、２つのタイプの金属層が、図３－５に描写されるが、３つ以上のタイプの金属層も、図３－５に示される類似様式において、構造内で使用され得る。
図３は、例証的実施形態による、層状構造３００を図示する例示的略図を示す。構造３００は、段階的タイプ構成において、ＲＥＯ層１０４を覆ってエピタキシャルに成長させられた第１の金属層３０２と、第１の金属層３０２を覆ってエピタキシャルに成長させられた第２の金属層３０４とを含む。いくつかの実施形態では、第１の金属層３０２および第２の金属層３０４内の金属は、同一であり得る。いくつかの実施形態では、第１の層３０２および第２の金属層３０４内の金属は、異なり得る。いくつかの実施形態では、第１の金属層３０２および第２の金属層３０４は、同一厚さを有し得る。いくつかの実施形態では、第１の金属層３０２は、第２の金属層３０４と異なる厚さを有し得る。
図４は、例証的実施形態による、層状構造４００を図示する例示的略図を示す。構造４００は、超格子タイプ構成において、ＲＥＯ層１０４を覆ってエピタキシャルに成長させられる第１の金属（層４０２、４０６）と第２の金属（層４０４、４０８）との複数の交互する層を含む。いくつかの実施形態では、第１の金属層４０２、４０６および第２の金属層４０４、４０８内の金属は、同一であり得る。いくつかの実施形態では、第１の層４０２、４０６内の金属と第２の層４０４および４０６内の金属とは、異なり得る。いくつかの実施形態では、第１の金属層４０２、４０６および第２の金属層４０４、４０８は、同一厚さを有し得る。いくつかの実施形態では、第１の金属層４０２、４０６は、第２の金属層４０４および４０８と異なる厚さを有し得る。２つの異なるタイプの金属層の２つの反復が、例証目的のみのために図４に示されるが、異なる数の反復（例えば、３つ、４つ、５つ等）が、構造内で使用され得ることに留意されたい。
図５は、例証的実施形態による、層状構造５００を図示する例示的略図を示す。構造５００は、ＲＥＯ層１０４を覆ってエピタキシャルに成長させられる金属層１０６を含み、金属層１０６は、第１の領域５０２と、第２の領域５０４とを有し、第１の金属の第１の濃度および第２の金属の第２の濃度は、勾配構成において修正される。図５における第１および第２の金属の第１および第２の濃度の勾配は、線形（例えば、第１の金属から第２の金属への組成における線形変化）、超線形（ｓｕｐｅｒｌｉｎｅａｒ、例えば、より高次の多項式）、劣線形（ｓｕｂｌｉｎｅａｒ）、または段階的（例えば、材料組成における離散変化）であり得る。いくつかの実施形態では、第１の濃度は、第１の領域５０２において第１の値を有し、第２の領域５０４において第２の値を有し得る。第１の金属の濃度は、層１０６の厚さにわたり変動し得る。同様に、第２の金属の第２の濃度は、第１の領域５０２において第３の値を有し、第２の領域５０４において第４の値を有し得る。第２の金属の濃度は、層１０６の厚さにわたり変動し得る。
図３－５に描写される層構造３００－５００は、無線周波数（ＲＦ）フィルタ内に含まれ得る。エピタキシャル金属層１０６を覆って成長させられる半導体層１０８は、結合された電気機械的共振器として機能を果たす圧電材料であり得る。第１のエピタキシャル金属層（３０２、４０２）は、ＲＦフィルタのための第１の電極であり得、第２の金属層（３０４、４０４）は、ＲＦフィルタのための第２の電極であり得る。エピタキシャル金属層は、特に、それらが金属層を覆う単結晶層（例えば、半導体層）の後続成長のためのテンプレートとしての役割を果たす単結晶構造と金属の高伝導性を提供するので、ＲＦフィルタ内の電極のために有用である。単結晶半導体層は、それらが、より高い圧電係数、より狭い帯域幅、およびより低い損失を提供するため、ＲＦフィルタ内の半導体材料として有用である。部分的に、性能増加は、エピタキシャル金属電極の品質および結晶位置合わせに起因し、それは、後続膜のより高い品質をもたらす。
図３－５に描写される構造のいずれも、光学素子内に含まれ得る。１つのそのような用途は、分布ブラッグ反射器（ＤＢＲ）におけるものであろう。ＤＢＲに対して、１つの重要な考慮点は、成分層間の屈折率である。屈折率が異なるほど、より少ない周期が要求され、阻止域がより広くなる。これは、総合的層スタック厚さの低減、それによって、製造コスト／複雑性の削減への道筋をもたらす。例えば、半導体ＡｌＮおよびＧａＮを採用するＤＢＲでは、４２０ｎｍでの屈折率におけるデルタは、０．３４である。２つの材料が、エピタキシャルＭｏを覆うＡｌＮに変化させられる場合、この差異は、０．８５まで増加するであろう。
多くのフォトニック素子において、全ての光が、エピタキシャル表面に対して直角に進行するわけではない。ＤＢＲが、屈折率にわずかな差異のみをもたらす半導体から構築されるとき、入射角への反射率の著しい依存が存在する。エピタキシャル金属層１０６を伴わない層状構造１００と比較した層状構造１００の反射率の性能の例は、図１８－２０に示される。
図６－８は、基板１０２を覆う複数の結晶ＲＥＯ層を含む構造を描写する。図６および７におけるＲＥＯ層１０６は、複数のＲＥＯ層を含み得る。複数の希土類酸化物層が、図６－７におけるようにスタックされたものとして（例えば、あるタイプのＲＥＯから別のタイプのＲＥＯへの段階的変化）、または、図８に示されるような勾配変化のいずれかとして成長させられ得る。いくつかの実施形態では、基板１０２に隣接して設置された第１の最適ＲＥＯと、金属層１０６のエピタキシを支援するように設置された第２の最適ＲＥＯとが存在する事例も存在し得る。例証目的のみのために、２つのタイプのＲＥＯ層が、図６－８に描写されるが、３つ以上のタイプのＲＥＯ層も、図６－８に示される類似様式において、構造内で使用され得る。
図６は、段階的タイプ構成において、基板１０２を覆ってエピタキシャルに成長させられる第１のＲＥＯ層６０２と、第１の希土類酸化物層６０２を覆ってエピタキシャルに成長させられる希土類酸化物層６０４とを含む層構造６００を描写する。いくつかの実施形態では、第１の希土類酸化物層６０２および第２の希土類酸化物層６０４内の希土類金属は、同一であり得る。いくつかの実施形態では、第１の希土類酸化物層６０２と第２の希土類酸化物層６０４内の希土類金属とは、異なり得る。いくつかの実施形態では、第１のＲＥＯ層６０２および第２のＲＥＯ層６０４は、同一厚さを有し得る。いくつかの実施形態では、第１のＲＥＯ層６０２は、第２のＲＥＯ層６０４と異なる厚さを有し得る。いくつかの実施形態では、第１の希土類金属は、第１の層６０２において第１の濃度を有し、第２の層６０４において第２の濃度を有し得る。同様に、第２の希土類金属は、第１の層６０２において第３の濃度を有し、第２の層６０４において第４の濃度を有し得る。いくつかの実施形態では、酸素の濃度は、第１の層６０２と第２の層６０４とで異なり得る。
図７は、超格子タイプ構成において、基板１０２を覆ってエピタキシャルに成長させられる第１のＲＥＯ（層７０２、７０６）および第２のＲＥＯ（層７０４、７０８）の複数の交互する層を含む層構造７００を描写する。いくつかの実施形態では、第１のＲＥＯ層７０２、７０６および第２の希土類金属酸化物層７０４、７０８内の希土類金属は、同一であり得る。いくつかの実施形態では、第１の層７０２、７０６内の希土類金属と第２の層７０４および７０６内の希土類金属とは、異なり得る。いくつかの実施形態では、第１のＲＥＯ層７０２、７０６および第２のＲＥＯ層７０４、７０８は、同一厚さを有し得る。いくつかの実施形態では、第１のＲＥＯ層７０２、７０６は、第２のＲＥＯ層７０４および７０８と異なる厚さを有し得る。いくつかの実施形態では、第１の希土類金属は、層７０２において第１の濃度を有し、層７０４において第２の濃度を有し得る。同様に、第２の希土類金属は、層７０２において第３の濃度を有し、層７０４において第４の濃度を有し得る。いくつかの実施形態では、酸素の濃度は、層７０２と層７０４とで異なり得る。２つの異なるタイプのＲＥＯ層の２つの反復が、例証目的のみのために、図７に示されるが、異なる数の反復（例えば、３つ、４つ、５つ等）が、構造内で使用され得ることに留意されたい。
図８は、例証的実施形態による、層状構造８００を図示する例示的略図を示す。構造８００は、基板１０２を覆ってエピタキシャルに成長させられるＲＥＯ層１０４を含み、ＲＥＯ層１０６は、第１の領域８０２と、第２の領域８０４とを有し、第１の希土類金属の第１の濃度および第２の希土類金属の第２の濃度は、勾配構成において修正される。図８における第１および第２の希土類金属の第１および第２の濃度の勾配は、線形（例えば、第１の金属から第２の金属への組成における線形変化）、超線形（例えば、より高次の多項式）、劣線形、または段階的（例えば、材料組成における離散変化）であり得る。いくつかの実施形態では、第１の希土類金属の第１の濃度は、第１の領域８０２において第１の値を有し、第２の領域８０４において第２の値を有し得る。第１の希土類金属の濃度は、層１０６の厚さを横断して変動し得る。同様に、第２の金属の第２の濃度は、第１の領域８０２において第３の値を有し、第２の領域８０４において第４の値を有し得る。第２の金属の濃度は、層１０６の厚さを横断して変動し得る。
図９は、例証的実施形態による、層状構造９００を図示する例示的略図を示す。構造８００は、図１に示される構造の例を描写し、半導体層１０８は、ＩＩＩ族窒化物層、特に、Ａｌ１－ｘＳｃｘＮ（０≦ｘ≦１）層であり、金属層１０６は、Ｍｏ層であり、ＲＥＯ層１０４は、Ｅｒ２Ｏ３層であり、基板１０２は、Ｓｉ＜１１１＞基板である。図９に示される構造の他の例も、可能であり、層の各々は、図３－８に説明されるように、１つ以上の副層を含み得る。
いくつかの実施形態では、図１に示されるような層状構造１００は、エピタキシャル金属層１０６と半導体１０８との間またはＲＥＯ層１０４とエピタキシャル金属層１０６との間のいずれかに中間層を含むように修正され得る。そのような層の目的は、酸化物から金属または金属から半導体への遷移の化学的または結晶学的エンジニアリングを可能にすることである。化学的エンジニアリングは、半導体または金属層の初期エピタキシャル堆積中の半導体または金属原子の核生成または移動を促すことを含むことができる。結晶学的エンジニアリングは、金属と半導体層との間の結晶構造または格子定数における遷移を補助することを含むことができる。結晶構造内の遷移の例は、六方型結晶構造から立方型結晶構造への遷移である。
図１０は、例証的実施形態による、層状構造１０００を図示する例示的略図を示す。構造１０００は、結晶ＲＥＯ層１０４を覆ってエピタキシャルに成長させられる中間層１００２を覆うエピタキシャル金属１０６を描写する。いくつかの実施形態では、中間層１００２は、エピタキシャル金属層１０６内の金属と酸素との組み合わせを用いて作製される金属酸化物１００４であり得る。
図１１は、例証的実施形態による、層状構造１１００を図示する例示的略図を示す。構造１１００は、ＲＥＯ層１０４を覆うエピタキシャル金属層１０６と、エピタキシャル金属層を覆うエピタキシャル中間層１１０２と、中間層１１０２を覆うエピタキシャル半導体層１０６とを描写する。いくつかの実施形態では、中間層は、金属ケイ化物から成り得る。いくつかの実施形態では、中間層は、金属窒化物１１０４から成り得る。いくつかの実施形態では、中間層１１０２は、希土類プニクタイド１１０６から成り得、希土類プニクタイド１１０６は、一般に、希土類窒化物、希土類ヒ化物、および希土類リン化物を含む。いくつかの実施形態では、中間層１１０２は、２次元（２Ｄ）電極１１０８から成り得る。
いくつかの実施形態では、異なる組成／タイプのより多くの半導体が、他の半導体層１０８を覆ってエピタキシャルに成長させられ得る。いくつかの実施形態では、第２の金属が、半導体層を覆って成長させられ得る。本実施形態に対して、前述の金属エピタキシスキームのいずれかが、利用され得、金属と半導体との間にエピタキシャルに成長させられる前述の中間層のいずれかが、最終エピタキシャルスタックの要求される特徴に応じて、全体的エピタキシャルプロセスのために使用され得る。半導体の上方の層は、半導体のその下方のものに合致する必要はない。例えば、半導体の上方の層は、半導体の下方の層と同一であることも、異なることもある。
いくつかの実施形態では、エピタキシャル金属層が、半導体層１０８を覆って成長させられ得る。いくつかの実施形態では、３つの可能なエピタキシャル中間層である金属ケイ化物、金属窒化物、および希土類プニクタイドが、半導体層１０８とエピタキシャル金属層との間に成長させられ得る。エピタキシャル金属層を半導体１０８を覆って成長させるための選択が行われる場合、前述の例のいずれかまたは全てが、別の半導体層を金属を覆ってエピタキシャルに成長させる目的のために繰り返され得る。
図１２は、例証的実施形態による、層状構造１２０２および１２０４の単位から成る素子を図示する例示的略図を示す。構造１２００は、随意の中間層を伴う繰り返される金属／半導体構造の例を描写する。図１２は、３つの単位１２０４の層スタックを描写する。層スタックは、他の数の単位を含み得るが、３つが、例証目的のためにここでは示される。各単位は、同一であり得るか、または層スタック内の単位のうちの１つ以上のものは、異なり得る。層状構造１２０２は、層スタック１２０４内の例示的単位を描写する。この例示的単位は、第１のエピタキシャル金属層を覆ってエピタキシャルに成長させられる第１の中間層と、第１の中間層を覆ってエピタキシャルに成長させられる半導体層１０８と、半導体層を覆ってエピタキシャルに成長させられる第２の中間層と、第２の中間層を覆ってエピタキシャルに成長させられる第２のエピタキシャル金属層とを含む。層スタック内の単位のいずれかは、第１および第２の中間層を含まないか、そのうちの一方を含むか、または両方を含み得る。加えて、１つの単位内の第２のエピタキシャル金属層は、上方の単位内の第１のエピタキシャル金属層と同一であることができる。単位内のエピタキシャル金属層およびの一方または両方は、単一金属、傾斜金属層、複数の副層を伴う金属層、および／または複数の金属層を伴う超格子であり得る。１２０４に描写されるもの等の層スタックは、フォトニック用途において使用され得る。例えば、層スタックは、ＤＢＲ等の金属－半導体ミラーであり得る。
図１３は、例証的実施形態による、層状構造１３０２、１３０４、１３０６を図示する例示的略図を示す。構造１３０２、１３０４、および１３０６は、下方の層を現場外処理および／または素子動作に整合させるための最終エピタキシャル層の例を描写する。これらは、限定ではないが、１３０２に示されるような上側金属層を酸化から保護するための金属ケイ化物の使用、１３０４に示されるような伝導性を向上させるためのグラフェンまたは他の２Ｄ構造の追加、および１３０６に示されるような下層エピタキシャルスタックを電気的に隔離するための誘電または絶縁体のいずれかとしての結晶ＲＥＯ層の追加を含む。いくつかの実施形態では、第２のエピタキシャル金属層が、半導体１０８を覆って成長させられるようなＲＥＯ層を覆って成長させられ得る。これらの３つの最上層は、単一層実体として示されるが、そのような層の提供がここに示されない追加の層を要求し得ることが予期されることに留意されたい。
図１４は、例証的実施形態による、層状構造１００への修正を図示する例示的略図を示す。構造１４０２は、半導体層１０８を覆う第２のエピタキシャル金属層１４０４を描写する。構造１４０６は、第２のエピタキシャル金属層１４０４を覆って成長させられる第２の半導体層１４０８を描写する。いくつかの実施形態では、第２のエピタキシャル金属層１４０４と第２の半導体層１４０８の組み合わせは、ミラーであり得る。第２のエピタキシャル金属層１４０４の上方の層は、エピタキシの次の位相のためのテンプレートとして使用され、追加の機能性を送達し得る。酸化物の成長は、部分１４０６を、それを覆って部分１４０６が成長させられ得る、層構造１００から電気的に隔離し得る。
図１５は、例証的実施形態による、層状構造１５００を図示する例示的略図を示す。構造１５００は、半導体１０８がスタックを覆って成長させられる前にスタック１５０４を構築するための、複数回のＲＥＯ層１０４とエピタキシャル金属層１０６との組み合わせ１５０２のための反復パターンを描写する。いくつかの実施形態では、部分１５０２は、半導体１０８をスタック１５０４を覆って成長させる前に、１、２、３・・・２０・・・または任意の他の回数であり得る。
図１６は、例証的実施形態による、層状構造１６０２および１６０６を図示する例示的略図を示す。構造１６０２は、エピタキシャル金属層１０６を描写し、エピタキシャル金属層は、成長が、２Ｄではなく３Ｄであるように、マスクを反応器内に組み込むこと、酸化物の表面上のパターン、または金属の化学的性質の制御のいずれかによって区分される。いくつかの実施形態では、半導体層１０８は、区分された金属層１０６を覆う連続区分として成長させられ得る。いくつかの実施形態では、半導体層１０８も、１６０６に示されるように、成長が、２Ｄではなく、３Ｄであるように、マスクを反応器内に組み込むこと、酸化物の表面上のパターン、または金属の化学的性質の制御のいずれかによって区分され得る。いくつかの実施形態では、第２の金属層１６０４が、分断された半導体層１０８を覆って成長させられ得、金属層１４０４は、層１０８内の種々の半導体区分間の空洞内に成長させられる。第２の金属層は、半導体層の異なる区分を覆って成長させられ得る。いくつかの実施形態では、上流プロセスは、第２の金属層金属にアクセスし、追加の処理ステップ（例えば、厚い接点の電気めっき）のためのテンプレート／シードとして使用し得る。いくつかの実施形態では、半導体層１０８は、金属を覆って成長させられる場合、または酸化物を覆って成長させられる場合、異なる機能を有し得る。
図１７は、従来技術（その全体が参照することによって組み込まれる、Ｓ．Ｔａｎｉｆｕｊｉ、他のＰｒｏｃｅｅｄｉｎｇｓ ２００９ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｕｌｔｒａｓｏｎｉｃ Ｓｙｍｐｏｓｉｕｍ，ｐ．２１７０から引用）のある実施形態による、異なる厚さの金属電極に対するＡｌＮ厚の関数としての共振周波数を示す。ここでは、結晶品質も、重要である。それがなければ、多結晶金属層内の瑕疵および結晶粒界の増加影響に起因して、抵抗率が厚さが減少するにつれて増加すると考えられるからである。
図１９は、ＤＢＲがＡｌＮおよびＧａＮの１１周期から構築される方法を示す、グラフを描写する。入射角が増加すると、有効層厚は、阻止域をより低い波長にシフトさせる結果をもたらし、ある角度では、設計波長（この例では、４５０ｎｍ）が、中心阻止域外にあるであろうことを意味する。
金属（この場合、モリブデン）を覆うＡｌＮの追加は、入射角に対するこの感度を著しく減少させる。
図２０は、Ｍｏを覆って単一対のＡｌＮ上に構築された１１周期ＡｌＮ－ＧａＮ ＤＢＲおよび１０周期ＡｌＮ－ＧａＮ ＤＢＲの両方に対してプロットされた４５０ｎｍにおける計算された反射率を描写する。６０°の入射角に見られ得るように、エピタキシャル金属層の追加は、反射率を３０％から６５％に増加させた。
エピタキシャル金属層は、より大きい結晶粒径およびより少ない結晶粒界をもたらし、それは、結晶粒界および瑕疵に関連付けられた損失が有意となる前に、より薄い金属層を可能にする。加えて、金属層と半導体との間の界面は、クリーンかつ個別的であり、その両方は、多結晶／スパッタリングＤＢＲ構造体と比較して、半導体－金属ＤＢＲの損失を低減させる。
図２１は、例証的実施形態による、層状構造１００を成長させるプロセス２１００のフローチャートである。プロセスは、２１０２において、基板１０２が取得されると開始する。２１０４では、第１のＲＥＯ層１０４が、基板１０２を覆って成長させられる。２１０６では、第１の金属層１０６が、第１のＲＥＯ層１０４を覆ってエピタキシャルに成長させられる。２１０８では、半導体層１０８が、第１の金属層１０６を覆ってエピタキシャルに成長させられる。
２１０２では、基板（例えば、図１における基板１０２参照）が、取得される。いくつかの実施形態では、基板は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、絶縁体上シリコン（ＳＯＩ）、および炭化ケイ素（ＳｉＣ）から成る群から選択される第ＩＶ族元素を含み、基板は、一例では、最大１０度のミスカットを伴う＜１００＞または＜１１１＞のいずれかの結晶配向を有する。
２１０４では、第１のＲＥＯ層（例えば、図１におけるＲＥＯ層１０４参照）が、基板を覆ってエピタキシャルに成長させられる。
２１０６では、第１の金属層（例えば、図１における金属層１０６参照）が、第１のＲＥＯ層を覆ってエピタキシャルに成長させられる。
２１０８では、第１の半導体層（例えば、図１における半導体層１０４参照）が、第１の金属層を覆ってエピタキシャルに成長させられる。
本明細書に説明される成長および／または堆積は、化学蒸着法（ＣＶＤ）、有機金属化学蒸着法（ＭＯＣＶＤ）、有機金属気相成長法（ＯＭＶＰＥ）、原子層堆積法（ＡＬＤ）、分子線成長法（ＭＢＥ）、水素化物気相成長法（ＨＶＰＥ）、パルスレーザ堆積法（ＰＬＤ）、および／または物理蒸着法（ＰＶＤ）のうちの１つ以上のものを使用して行われ得る。
本明細書に説明されるように、層は、表面を被覆する実質的に均一厚の材料を意味する。層は、連続または断続（すなわち、材料の領域間に間隙を有する）のいずれかであることができる。例えば、層は、表面を完全に被覆するか、または集合的に層を画定する個別的な領域（すなわち、選択的エリアエピタキシを使用して形成される領域）に区分され得る。
「モノリシックに統合される」とは、典型的には、表面上に配置される層を堆積させることによって、基板の表面上に形成されることを意味する。
「上に配置される」とは、下層材料または層の「上に存在する」ことを意味する。この層は、好適な表面を確実にするために必要な遷移層等の中間層を備え得る。例えば、材料が「基板上に配置される」ように説明される場合、これは、（１）材料が基板と直に接触すること、または（２）材料が基板上に常駐する１つ以上の遷移層と接触することのいずれかを意味することができる。
「単結晶」とは、実質的に１つのみのタイプの単位胞を備えている結晶構造を意味する。しかしながら、単結晶層は、積層瑕疵、転位、または他の一般に生じる結晶瑕疵等、いくつかの結晶瑕疵を呈し得る。
「単分域」とは、単位胞の実質的に１つのみの構造と、その単位胞の実質的に１つのみの配向とを備えている結晶構造を意味する。言い換えると、単分域結晶は、双晶形成または逆相分域を呈さない。
「単相」とは、単結晶および単分域の両方である結晶構造を意味する。
「基板」とは、堆積される層が形成される材料を意味する。例示的基板は、限定ではないが、ウエハが単結晶シリコンの均質厚を備えているバルクシリコンウエハ、バルクシリコンハンドルウエハ上に配置される二酸化ケイ素層の上に配置されるシリコンの層を備えている絶縁体上シリコンウエハ等の複合ウエハ、またはその上もしくはその中に素子が形成される基層としての役割を果たす、任意の他の材料を含む。用途に応じて、基板層およびバルク基板として使用するために好適なそのような他の材料の例は、限定ではないが、ゲルマニウム、アルミナ、ヒ化ガリウム、リン化インジウム、シリカ、二酸化ケイ素、ホウケイ酸ガラス、パイレックス（登録商標）、およびサファイアを含む。
「ミスカット基板」とは、基板の結晶構造に関連付けられたそれに対してある角度で配向される表面結晶構造を備えている基板を意味する。例えば、６°ミスカット＜１００＞シリコンウエハは、別の主要結晶配向（＜１１０＞等）に向かって６°だけ＜１００＞結晶配向に対して斜めに切断された＜１００＞シリコンウエハを備えている。典型的には、必ずしもではないが、ミスカットは、最大約２０°となるであろう。具体的に記載されない限り、語句「ミスカット基板」は、任意の主要結晶配向を有するミスカットウエハを含む。すなわち、＜０１１＞方向に向かってミスカットされた＜１１１＞ウエハ、＜１１０＞方向に向かってミスカットされた＜１００＞ウエハ、および＜００１＞方向に向かってミスカットされた＜０１１＞ウエハで。
「絶縁体上半導体」とは、単結晶半導体層と、単相誘電層と、基板とを備え、誘電層が半導体層と基板との間に挿入される組成を意味する。この構造は、典型的には、単結晶シリコン基板と、非単相誘電層（例えば、非晶質二酸化ケイ素等）と、単結晶シリコン半導体層とを含む従来技術の絶縁体上シリコン（「ＳＯＩ」）組成を連想させる。
絶縁体上半導体組成は、単相形態を有する誘電層を含む一方、ＳＯＩウエハは、含まない。実際、典型的ＳＯＩウエハの絶縁体層は、単結晶ですらない。
絶縁体上半導体組成は、シリコン、ゲルマニウム、またはシリコン－ゲルマニウム「活性」層を含む一方、従来技術のＳＯＩウエハは、シリコン活性層を使用する。言い換えると、例示的絶縁体上半導体組成は、限定ではないが、絶縁体上シリコン、絶縁体上ゲルマニウム、および絶縁体上シリコンゲルマニウムを含む。
本明細書において第２の層「上に存在する」またはそれ「を覆う」ものとして説明ならびに／もしくは描写される第１の層は、第２の層に直接的に隣接することができるか、または第１の層と第２の層との間に存在し得る１つ以上の介在層であることができる。本明細書において「直接的に」第２の層または基板「上に存在する」もしくはそれ「を覆う」ものとして説明および／または描写される第１の層は、第１の層と第２の層もしくは基板との混合に起因してある場合生じ得る介在合金層以外の介在層を伴わない第２の層または基板に直接的に隣接する。加えて、本明細書において第２の層または基板「上に存在する」、それ「を覆う」、「直接的に」その「上に存在する」、もしくは「直接的に」それ「を覆う」ものとして説明および／または描写される第１の層は、第２の層もしくは基板全体、または第２の層もしくは基板の一部を被覆し得る。
基板は、層成長中に基板ホルダ上に設置され、従って、上面または上側表面は、基板ホルダから最も遠い基板または層の表面である一方、底部表面または下側表面は、基板ホルダに最も近い基板または層の表面である。本明細書に描写され、説明される構造のいずれかは、描写された構造の上方および／または下方に追加の層を伴うより大きい構造の部分であることができる。明確化のために、本明細書における図は、これらの追加の層を省略し得るが、これらの追加の層は、開示される構造の一部であることができる。加えて、描写される構造は、たとえ反復が図内に描写されていなくても、その単位で反復されることができる。
上記説明から、種々の技法が、本開示の範囲から逸脱することなく、本明細書に説明される概念の実装の使用され得ることが、明白である。説明される実施形態は、全ての点で、例証的でありかつ制限的ではないと見なされるべきである。本明細書に説明される技法および構造が、本明細書に説明される特定の例に限定されるものではないが、本開示の範囲から逸脱することなく他の例に実装されることができることも理解されたい。同様に、動作は、図面内に特定の順序で描写されるが、これは、望ましい結果を達成するために、そのような動作が示される特定の順序または連続した順序で実施されること、もしくは全ての図示される動作が示される特定の順序または連続した順序で実施されることを要求するものではないことを理解されたい。

Claims (17)

  1. 層状構造であって、前記層状構造は、
    基板と、
    前記基板を覆ってエピタキシャルに成長させられた第１の希土類酸化物層と、
    前記第１の希土類酸化物層を覆ってエピタキシャルに成長させられた第１の金属層であって、前記第１の金属層は、前記第１の金属層の第１の部分と前記第１の金属層の第２の部分との間に第１の間隙空間を伴う非連続パターンを有する、第１の金属層と、
    前記第１の間隙空間と前記第１の金属層の前記第１の部分および前記第２の部分との両方を含む前記第１の金属層を覆ってエピタキシャルに成長させられた第１の半導体層と
    を備えている、層状構造。
  2. 前記基板は、＜１００＞の結晶配向を有するＳｉ、＜１１１＞の結晶配向を有するＳｉ、ＧａＡｓ、ＩｎＰ、Ｇａ２Ｏ３、およびＡｌ２Ｏ３のうちのいずれかを含む、請求項１に記載の層状構造。
  3. 前記第１の希土類酸化物層は、１～２の酸素／金属比を有する希土類酸化物を備えている、請求項１または請求項２のいずれか一項に記載の層状構造。
  4. 前記第１の金属層は、周期表の遷移金属基から選択される金属元素を含む、請求項１～３のいずれか一項に記載の層状構造。
  5. 前記第１の半導体層は、第ＩＩＩ族、第ＩＶ族、第Ｖ族から選択される元素を含む、請求項１～４のいずれか一項に記載の層状構造。
  6. 前記基板は、シリコン（Ｓｉ）を備え、
    前記第１の希土類酸化物層は、１．５の酸素／金属比を有するエルビウム酸化物（ＥｒＯ１．５）を備え、
    前記第１の金属層は、モリブデン（Ｍｏ）を備えている、請求項１～５のいずれか一項に記載の層状構造。
  7. 前記第１の半導体層は、ＡｌｘＳｃ１－ｘＮ（０≦ｘ＜１）を備えている、請求項５に記載の層状構造。
  8. 前記基板は、Ｓｉを備えているとき、＜１００＞の結晶配向を有し、
    前記第１の希土類酸化物層は、ＥｒＯ１．５を備えているとき、＜１１０＞の結晶配向を有し、
    前記第１の金属層は、Ｍｏを備えているとき、＜２１１＞の結晶配向を有する、請求項６に記載の層状構造。
  9. 前記第１の希土類酸化物層は、複数の希少金属酸化物成分を備え、前記複数の希少金属酸化物成分は、異なる金属元素または異なる酸素／金属比を有する、請求項１～８のいずれか一項に記載の層状構造。
  10. 前記第１の金属層は、第１の金属を備えている第１の副層と、第２の金属を備えている第２の副層とを含む、請求項１～９のいずれか一項に記載の層状構造。
  11. 前記第１の金属層は、第１の金属を備えている第１の領域と、第２の金属を備えている第２の領域とを含み、前記第１の領域は、勾配パターンにおいて、前記第２の領域に遷移する、請求項１～１０のいずれか一項に記載の層状構造。
  12. 前記第１の金属層は、第１の金属を備えている第１の副層と、第２の金属を備えている第２の副層とを含み、前記第１の副層および前記第２の副層は、超格子構造において繰り返される、請求項１～１１のいずれか一項に記載の層状構造。
  13. 前記第１の半導体層を覆ってエピタキシャルに成長させられた第２の金属層と、
    前記第２の金属層を覆ってエピタキシャルに成長させられた第２の半導体層と
    をさらに備えている、請求項１～１２のいずれか一項に記載の層状構造。
  14. 前記第１の金属層と前記第１の半導体層との組み合わせ、または、前記第１の半導体層を覆ってエピタキシャルに成長させられた第２の金属層と前記第２の金属層を覆ってエピタキシャルに成長させられた第２の半導体層との組み合わせの最大２０反復をさらに備えている、請求項１～１３のいずれか一項に記載の層状構造。
  15. 前記第１の半導体層を覆って成長させられた第２の希土類酸化物層と、
    前記第２の希土類酸化物層を覆ってエピタキシャルに成長させられた第２の金属層と
    をさらに備えている、請求項１～１４のいずれか一項に記載の層状構造。
  16. 前記第１の金属層から前記第１の半導体層に遷移する中間層をさらに備えている、請求項１～１５のいずれか一項に記載の層状構造。
  17. 前記第１の希土類酸化物層から前記第１の金属層に遷移する中間層をさらに備え、前記中間層は、前記第１の金属層からの金属成分と酸素とを備えている、請求項１～１６のいずれか一項に記載の層状構造。
JP2019515652A 2016-09-22 2017-09-21 統合されたエピタキシャル金属電極 Active JP7005604B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662398416P 2016-09-22 2016-09-22
US62/398,416 2016-09-22
PCT/US2017/052803 WO2018057797A1 (en) 2016-09-22 2017-09-21 Integrated epitaxial metal electrodes

Publications (3)

Publication Number Publication Date
JP2019535134A JP2019535134A (ja) 2019-12-05
JP2019535134A5 JP2019535134A5 (ja) 2020-10-08
JP7005604B2 true JP7005604B2 (ja) 2022-01-21

Family

ID=60009744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019515652A Active JP7005604B2 (ja) 2016-09-22 2017-09-21 統合されたエピタキシャル金属電極

Country Status (7)

Country Link
US (2) US10128350B2 (ja)
EP (1) EP3516681A1 (ja)
JP (1) JP7005604B2 (ja)
KR (1) KR102400476B1 (ja)
CN (1) CN109964302A (ja)
TW (1) TWI764930B (ja)
WO (1) WO2018057797A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3375091A1 (en) 2015-11-13 2018-09-19 IQE Plc. Layer structures for rf filters fabricated using rare earth oxides and epitaxial aluminum nitride
US10128350B2 (en) 2016-09-22 2018-11-13 Iqe Plc Integrated epitaxial metal electrodes
US10418457B2 (en) 2016-09-22 2019-09-17 Iqe Plc Metal electrode with tunable work functions
US11495670B2 (en) 2016-09-22 2022-11-08 Iqe Plc Integrated epitaxial metal electrodes
US10347483B2 (en) * 2017-05-29 2019-07-09 Franck Natali Rare earth nitride structure or device and fabrication method
TWI805620B (zh) * 2017-09-21 2023-06-21 英商Ｉｑｅ有限公司 具可調功函數之金屬電極
JP2021525961A (ja) * 2018-05-29 2021-09-27 アイキューイー ピーエルシーＩＱＥ ｐｌｃ 緩衝材にわたって形成される光電子デバイス
EP3896850A1 (en) 2020-04-14 2021-10-20 IQE plc Layered structure with regions of localized strain in crystalline rare earth oxides
CN112582541B (zh) * 2020-12-06 2022-07-29 南开大学 一种基于二维叠层异质结构的垂直单分子膜场效应晶体管及其制备方法
US11532642B2 (en) 2020-12-14 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-function substrate
CN113113294B (zh) * 2021-04-07 2022-06-07 厦门市三安集成电路有限公司 一种复合衬底及制备方法、射频集成芯片制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006722A (ja) 2002-03-27 2004-01-08 Seiko Epson Corp 圧電アクチュエータ、インクジェット式ヘッド及び吐出装置
US20130062610A1 (en) 2011-09-14 2013-03-14 Andrew Clark Lattice matched crystalline reflector
JP2015162905A (ja) 2014-02-27 2015-09-07 アバゴ・テクノロジーズ・ジェネラル・アイピー（シンガポール）プライベート・リミテッド ドープされた圧電層を有するバルク音響共振器
JP2016515299A (ja) 2013-02-22 2016-05-26 トランスルーセント インコーポレイテッドＴｒａｎｓｌｕｃｅｎｔ， Ｉｎｃ． 希土類酸化物ゲート誘電体を備えた、シリコン基板上に成長したｉｉｉ−ｎ半導体素子
JP2016100592A (ja) 2014-11-26 2016-05-30 株式会社Flosfia 結晶性積層構造体およびその製造方法

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4857415A (en) 1987-05-29 1989-08-15 Raytheon Company Method of producing single crystalline magnetic film having bi-axial anisotropy
US5594280A (en) 1987-10-08 1997-01-14 Anelva Corporation Method of forming a thin film and apparatus of forming a metal thin film utilizing temperature controlling means
JP2680468B2 (ja) 1989-07-01 1997-11-19 株式会社東芝 半導体装置および半導体装置の製造方法
EP0498580A1 (en) 1991-02-04 1992-08-12 Canon Kabushiki Kaisha Method for depositing a metal film containing aluminium by use of alkylaluminium halide
US5387459A (en) * 1992-12-17 1995-02-07 Eastman Kodak Company Multilayer structure having an epitaxial metal electrode
US5828080A (en) * 1994-08-17 1998-10-27 Tdk Corporation Oxide thin film, electronic device substrate and electronic device
JP3193302B2 (ja) * 1996-06-26 2001-07-30 ティーディーケイ株式会社 膜構造体、電子デバイス、記録媒体および強誘電体薄膜の製造方法
JP3813740B2 (ja) * 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板
US6610548B1 (en) 1999-03-26 2003-08-26 Sony Corporation Crystal growth method of oxide, cerium oxide, promethium oxide, multi-layered structure of oxides, manufacturing method of field effect transistor, manufacturing method of ferroelectric non-volatile memory and ferroelectric non-volatile memory
US6437667B1 (en) * 2000-02-04 2002-08-20 Agere Systems Guardian Corp. Method of tuning thin film resonator filters by removing or adding piezoelectric material
US6709776B2 (en) 2000-04-27 2004-03-23 Tdk Corporation Multilayer thin film and its fabrication process as well as electron device
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
US20020089023A1 (en) * 2001-01-05 2002-07-11 Motorola, Inc. Low leakage current metal oxide-nitrides and method of fabricating same
US6936837B2 (en) * 2001-05-11 2005-08-30 Ube Industries, Ltd. Film bulk acoustic resonator
JP4115789B2 (ja) * 2001-09-19 2008-07-09 株式会社東芝 半導体装置の製造方法
WO2003098714A1 (fr) 2002-05-15 2003-11-27 Seiko Epson Corporation Actionneur piezo-electrique et tête à jet d'encre
JP4457587B2 (ja) 2002-09-05 2010-04-28 セイコーエプソン株式会社 電子デバイス用基体の製造方法及び電子デバイスの製造方法
JP4734823B2 (ja) 2003-06-11 2011-07-27 富士通株式会社 膜多層構造体及びこれを用いるアクチュエータ素子、容量素子、フィルタ素子
JP4165347B2 (ja) 2003-06-25 2008-10-15 セイコーエプソン株式会社 圧電素子の製造方法
JP2005150990A (ja) * 2003-11-13 2005-06-09 Tdk Corp 薄膜バルク波共振器ウェハ及び薄膜バルク波共振器の製造方法
WO2005048318A2 (en) 2003-11-17 2005-05-26 Osemi, Inc. Nitride metal oxide semiconductor integrated transistor devices
US7384481B2 (en) 2003-12-29 2008-06-10 Translucent Photonics, Inc. Method of forming a rare-earth dielectric layer
JP2005294452A (ja) * 2004-03-31 2005-10-20 Fujitsu Ltd 薄膜積層体、その薄膜積層体を用いたアクチュエータ素子、フィルター素子、強誘電体メモリ、および光偏向素子
US7605531B1 (en) 2005-10-25 2009-10-20 Translucent, Inc. Full color display including LEDs with rare earth active areas and different radiative transistions
JP4768427B2 (ja) * 2005-12-12 2011-09-07 株式会社東芝 半導体記憶装置
US7643526B1 (en) 2006-06-21 2010-01-05 Michael Lebby Spontaneous/stimulated light emitting μ-cavity device
US20080217695A1 (en) * 2007-03-05 2008-09-11 Translucent Photonics, Inc. Heterogeneous Semiconductor Substrate
US8049100B2 (en) * 2007-07-26 2011-11-01 Translucent, Inc. Multijunction rare earth solar cell
CN100508229C (zh) * 2007-08-30 2009-07-01 鹤山丽得电子实业有限公司 一种无掩膜半导体外延片制作方法
AU2008349509B2 (en) 2008-01-28 2013-12-19 Amit Goyal Semiconductor-based large-area flexible electronic devices
US8878363B2 (en) 2009-06-26 2014-11-04 Intel Corporation Fermi-level unpinning structures for semiconductive devices, processes of forming same, and systems containing same
US8564094B2 (en) * 2009-09-09 2013-10-22 Micron Technology, Inc. Capacitors including at least two portions of a metal nitride material, methods of forming such structures, and semiconductor devices including such structures
US9847768B2 (en) * 2009-11-23 2017-12-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Polarity determining seed layer and method of fabricating piezoelectric materials with specific C-axis
US9136819B2 (en) 2012-10-27 2015-09-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic wave resonator having piezoelectric layer with multiple dopants
US9602073B2 (en) * 2013-05-31 2017-03-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic wave resonator having piezoelectric layer with varying amounts of dopant
US9450561B2 (en) * 2009-11-25 2016-09-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic wave (BAW) resonator structure having an electrode with a cantilevered portion and a piezoelectric layer with varying amounts of dopant
US20120264284A1 (en) 2011-04-14 2012-10-18 Wang shao-wei Manufacturing method for metal gate structure
US8618525B2 (en) * 2011-06-09 2013-12-31 Intermolecular, Inc. Work function tailoring for nonvolatile memory applications
US9105471B2 (en) 2011-08-03 2015-08-11 Translucent, Inc. Rare earth oxy-nitride buffered III-N on silicon
US8698119B2 (en) * 2012-01-19 2014-04-15 Sandisk 3D Llc Nonvolatile memory device using a tunnel oxide as a current limiter element
JP6083262B2 (ja) * 2012-03-14 2017-02-22 Tdk株式会社 ヘテロエピタキシャルｐｎ接合酸化物薄膜を有する積層薄膜
DE102013010187A1 (de) * 2012-06-27 2014-01-02 Fairchild Semiconductor Corp. Schottky-Barriere-Vorrichtung mit lokal planarisierter Oberfläche und zugehöriges Halbleitererzeugnis
US8823055B2 (en) 2012-12-17 2014-09-02 Translucent, Inc. REO/ALO/A1N template for III-N material growth on silicon
US9129985B2 (en) 2013-03-05 2015-09-08 United Microelectronics Corp. Semiconductor device having metal gate and manufacturing method thereof
US8748900B1 (en) 2013-03-27 2014-06-10 Translucent, Inc. Re-silicide gate electrode for III-N device on Si substrate
US8796121B1 (en) 2013-11-19 2014-08-05 Translucent, Inc. Stress mitigating amorphous SiO2 interlayer
JP6347086B2 (ja) 2014-02-18 2018-06-27 アドバンストマテリアルテクノロジーズ株式会社 強誘電体セラミックス
US9520855B2 (en) 2014-02-26 2016-12-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic wave resonators having doped piezoelectric material and frame elements
US9876483B2 (en) * 2014-03-28 2018-01-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator device including trench for providing stress relief
US9853626B2 (en) * 2014-03-31 2017-12-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator comprising acoustic redistribution layers and lateral features
US10340885B2 (en) 2014-05-08 2019-07-02 Avago Technologies International Sales Pte. Limited Bulk acoustic wave devices with temperature-compensating niobium alloy electrodes
US9621126B2 (en) * 2014-10-22 2017-04-11 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic resonator device including temperature compensation structure comprising low acoustic impedance layer
EP3375091A1 (en) 2015-11-13 2018-09-19 IQE Plc. Layer structures for rf filters fabricated using rare earth oxides and epitaxial aluminum nitride
US10283349B2 (en) 2016-05-27 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Single-crystal rare earth oxide grown on III-V compound
CN109478591B (zh) 2016-06-19 2023-07-25 Iqe公司 用于RF滤波器应用的外延AlN/稀土氧化物结构
US11495670B2 (en) 2016-09-22 2022-11-08 Iqe Plc Integrated epitaxial metal electrodes
US10128350B2 (en) 2016-09-22 2018-11-13 Iqe Plc Integrated epitaxial metal electrodes
US10418457B2 (en) 2016-09-22 2019-09-17 Iqe Plc Metal electrode with tunable work functions
TWI805620B (zh) 2017-09-21 2023-06-21 英商Ｉｑｅ有限公司 具可調功函數之金屬電極

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006722A (ja) 2002-03-27 2004-01-08 Seiko Epson Corp 圧電アクチュエータ、インクジェット式ヘッド及び吐出装置
US20130062610A1 (en) 2011-09-14 2013-03-14 Andrew Clark Lattice matched crystalline reflector
JP2016515299A (ja) 2013-02-22 2016-05-26 トランスルーセント インコーポレイテッドＴｒａｎｓｌｕｃｅｎｔ， Ｉｎｃ． 希土類酸化物ゲート誘電体を備えた、シリコン基板上に成長したｉｉｉ−ｎ半導体素子
JP2015162905A (ja) 2014-02-27 2015-09-07 アバゴ・テクノロジーズ・ジェネラル・アイピー（シンガポール）プライベート・リミテッド ドープされた圧電層を有するバルク音響共振器
JP2016100592A (ja) 2014-11-26 2016-05-30 株式会社Flosfia 結晶性積層構造体およびその製造方法

Also Published As

Publication number Publication date
KR102400476B1 (ko) 2022-05-20
US20190074365A1 (en) 2019-03-07
TWI764930B (zh) 2022-05-21
WO2018057797A1 (en) 2018-03-29
TW201826327A (zh) 2018-07-16
US10128350B2 (en) 2018-11-13
US10825912B2 (en) 2020-11-03
JP2019535134A (ja) 2019-12-05
EP3516681A1 (en) 2019-07-31
CN109964302A (zh) 2019-07-02
US20180138284A1 (en) 2018-05-17
KR20190065314A (ko) 2019-06-11

Similar Documents

Publication Publication Date Title
JP7005604B2 (ja) 統合されたエピタキシャル金属電極
JP7217781B2 (ja) 希土類酸化物およびエピタキシャル窒化アルミニウムを用いて加工されるｒｆフィルタのための層構造
US11495670B2 (en) Integrated epitaxial metal electrodes
US10923345B2 (en) Epitaxial metal oxide as buffer for epitaxial III-V layers
US10418457B2 (en) Metal electrode with tunable work functions
TWI805620B (zh) 具可調功函數之金屬電極
JP2019522358A (ja) ＧａＮ基板用途のためのプニクタイド緩衝材構造およびデバイス
US20200388489A1 (en) Integrated epitaxial metal electrodes for modified devices
JP2022517537A (ja) 集積化エピタキシャル金属電極
US11611001B2 (en) Localized strain fields in epitaxial layer over cREO

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200828

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220105

R150 Certificate of patent or registration of utility model

Ref document number: 7005604

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150