KR20190065314A - 집적된 에피택셜 금속 전극 - Google Patents

집적된 에피택셜 금속 전극 Download PDF

Info

Publication number
KR20190065314A
KR20190065314A KR1020197011442A KR20197011442A KR20190065314A KR 20190065314 A KR20190065314 A KR 20190065314A KR 1020197011442 A KR1020197011442 A KR 1020197011442A KR 20197011442 A KR20197011442 A KR 20197011442A KR 20190065314 A KR20190065314 A KR 20190065314A
Authority
KR
South Korea
Prior art keywords
layer
metal
rare earth
earth oxide
growing
Prior art date
Application number
KR1020197011442A
Other languages
English (en)
Other versions
KR102400476B1 (ko
Inventor
로드니 펠젤
앤드류 클락
리티스 다기스
패트릭 친
마이클 레비
Original Assignee
아이큐이, 피엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아이큐이, 피엘씨 filed Critical 아이큐이, 피엘씨
Publication of KR20190065314A publication Critical patent/KR20190065314A/ko
Application granted granted Critical
Publication of KR102400476B1 publication Critical patent/KR102400476B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

희토류 산화물과 반도체 층 사이에 에피택셜 금속 층을 포함하도록 시스템과 방법이 여기서 기재된다. 시스템과 방법은, 기판(102), 기판 위에서 에피택셜 성장하는 제1 희토류 산화물 층(104), 희토류 산화물 층 위에서 에피택셜 성장하는 제1 금속 층(106) 및 제1 금속 층 위에서 에피택셜 성장하는 제1 반도체 층(108)을 포함하는 계층화된 구조물(100)을 성장시키도록 기재되어 있다.

Description

집적된 에피택셜 금속 전극
관련 출원에 대한 교차 참조
본 출원은 2016년 9월 22일에 출원된 미국 가출원 제62/398,416호의 이익을 U.S.C. 35조 119(e)항 하에서 청구하며, 이 미국 가출원은 본 명세서에서 참조로서 그 전체가 인용된다. 본 출원은 에 출원된 공동-계류중인 미국 출원 제 호(대리인 관리번호 제111848-0016-101호)에 관련되며, 이 미국 출원은 본 명세서에서 참조로서 그 전체가 인용된다.
사용 분야
본 출원은 반도체 설계에 관한 것이며, 더욱 구체적으로 집적된 에피택셜 금속 전극용 계층화된 구조물에 관한 것이며, 에피택셜 금속이 하부 에피택셜 산화물과 상부 에피택셜 반도체 사이에 도입된다.
에피택시, 에피택셜 성장 및 에피택셜 증착은 결정 기판 상의 결정 층의 성장이나 증착을 지칭한다. 결정 층은 에피택셜 층으로서 지칭된다. 결정 기판은 템플릿으로서 동작하며 결정 층의 배향과 격자 이격거리를 결정한다. 결정 층은, 일부 예에서, 격자 매칭되거나 격자 일치될 수 있다. 격자 매칭된 결정 층은 결정 기판의 정상 표면과 동일하거나 매우 유사한 격자 이격거리를 가질 수 있다. 격자 일치 결정 층은, 결정 기판의 격자 이격거리의 정수배인 격자 이격거리를 가질 수 있다. 에피택시의 품질은 부분적으로는 결정 층의 결정도를 기초로 한다. 실제로, 고품질 에피택셜 층이 최소 결함을 가지며 적은 입자 경계를 갖거나 입자 경계가 없는 단결정일 수 있다. 종래에, 금속 접촉 층이 상류 처리에서의 일부 지점에서 에피택셜 구조물에 도포된다. 하나보다 많은 디바이스 기능을 종종 병합하는 오늘날의 복잡한 에피택셜 구조물로, 이것은 막대한 양의 토포그래피(topography)로 웨이퍼 상에 금속의 광범위한 에칭과 증착을 필요로 할 수 있다.
금속과 반도체 사이의 상호작용은 종종 디바이스 동작에 중요하다. 금속과 반도체 사이의 그러한 상호작용의 일예는 RF 필터와 같은 박막 공진기에서 발생하며, 이러한 공진기에서, 전체 음향 성능은 전극의 음향 임피던스와 압전 물질의 음향 임피던스의 곱에 의해 규정된다. 사실, 고 공진 주파수에 접근하기 위해서는, 전극과 압전 물질 모두를 상당히 얇게 하는 것이 핵심이다. 이것은 도 17에 요약되어 있으며, 도 17은 상이한 두께 금속 전극에 대한 AlN 두께의 함수로서 공진 주파수를 도시한다(S. Tanifuji 등, 2009 IEEE 국제 초음파 심포지엄 회의록, p. 2170로부터 참조, 그 전체가 참조로서 인용됨). 여기서, 결정 품질은 또한 중요하며, 이는, 결정 품질이 없다면, 다결정 금속 층에서 결함과 입자 경계의 증가한 효과로 인해 두께가 감소함에 따라 고유저항이 증가할 것이기 때문이다.
Zheng 등, 응용 물리학 저널, vol. 111 p. 123112(2012)(그 전체가 참조로서 인용됨)에 기재된 바와 같이, InP의 성장은 실리콘 가공 기판 위의 금속에 또한 시도되었다. 그러나 Zheng은 에피택셜이 아니라 다결정인 막을 기재한다.
이트리아 안정화된 지르코니아(YSZ) 상의 금속의 에피택셜 성장이 결정 성장 저널, vol. 311, p. 3731(2009)의 Gsell - 그 전체는 참조로서 인용됨 - 에 기재되어 있다. Gsell은, YSZ가 임의의 에피택셜 금속의 원치 않는 규소화를 방지하므로, 이 YSZ를 사용함으로써 기저의 실리콘 기판으로부터 금속을 분리하는 것을 기재한다. YSZ는 지르코니아 및 이트리아 타겟을 사용하는 스퍼터링된 물질(또는 펄스화된 레이저 증착으로 증착된 물질)이다. 이것은 단결정 물질은 아니고, 입자 경계를 가지며, 혼합된 결정성(입방 및 정방정계)을 가질 수 있다. 이것은 금속의 에피택셜 성장용 차선의 템플릿이다. 게다가, YSZ/실리콘 인터페이스의 제어는 기술적으로 까다로운 일이다.
그에 따라, 반도체 물질 위의 우수한 결정 품질의 에피택셜 성장 금속은 어려운 것으로 입증되었다.
반도체 층이 그 위에 성장될 수 있는 계층화된 구조물에서 집적된 에피택셜 금속 전극의 사용을 위한 시스템과 방법이 본 명세서에서 기재된다. 본 명세서에서 기재한 시스템과 방법은, 계층화된 구조물로서, 기판, 기판 위에서 에피택셜 성장하는 제1 희토류 산화물 층, 희토류 산화물(REO) 층 위에서 에피택셜 성장하는 제1 금속 층, 및 제1 금속 층 위에서 에피택셜 성장하는 제1 반도체 층을 포함하는, 계층화된 구조물을 포함할 수 있다. 일부 실시예에서, 기판은 실리콘(Si), 게르마늄(Ge), 실리콘 온 절연체(SOI) 및 SiGe를 포함하지만 이들로 제한되지는 않는 하나 이상의 IV 족 원소를 포함한다. 일부 실시예에서, 기판은 최대 10도의 절단오류(miscut)의 <100> 또는 <111> 중 어느 하나의 결정 배향을 갖는다. 일부 실시예에서, 기판은 GaAs, InP, GaN을 포함하지만 이들로 제한되지는 않는 III 족 및 V 족으로부터의 원소를 포함한다. 일부 실시예에서, 기판은 Ga2O3, Al2O3를 포함하지만, 이들로 제한되지는 않는 다른 금속 산화물이다.
일부 실시예에서, 희토류 산화물 층은, 주기율표의 란탄 족, 스칸듐(Sc) 및 이트륨(Y)으로부터 선택되는 희토류 금속 원소를 포함한다. 일부 실시예에서, REO 층은, 1과 2 사이의 산소 대 금속 비율을 갖는 REO로 구성된다. 일부 실시예에서, 제1 금속 층은, 주기율표의 전이 금속 족으로부터 선택되는 금속 원소를 포함한다. 일부 실시예에서, 제1 반도체 층은 III 족, IV 족, V 족으로부터 선택되는 원소를 포함한다. 일부 실시예에서, 기판은 실리콘으로 구성되고, REO 층은 1.5의 산소 대 금속 비율을 갖는 에르븀 산화물(ErO1 .5)로 구성되며, 제1 금속 층은 몰리브덴(Mo)으로 구성된다. 일부 실시예에서, 제1 반도체 층은 AlxSc1 - xN (0≤x<1)으로 구성된다. 일부 실시예에서, 기판은, Si로 구성될 때, <100>의 결정 배향을 가지고, REO 층은, ErO1 .5로 구성될 때, <110>의 결정 배향을 가지며, 제1 금속 층은, Mo로 구성될 때, <211>의 결정 배향을 갖는다. 예컨대, 실리콘으로 구성되는 기판은 <111>의 배향을 가질 수 있으며, REO 층은, ErO1 .5로 구성될 때, <110>의 결정 배향을 갖는다. 일부 실시예에서, REO 층은 복수의 희금속 산화물 구성요소로 구성되며, 복수의 희금속 산화물 구성요소는 상이한 금속 원소나 상이한 산소 대 금속 비율을 갖는다.
일부 실시예에서, REO 층은 제1 REO로 구성되는 제1 하위층과, 제2 REO로 구성되는 제2 하위층을 포함한다. 일부 실시예에서, REO 층은 제1 REO로 구성되는 제1 영역과, 제2 REO로 구성되는 제2 영역을 포함하며, 제1 영역은 제2 영역으로 단계적인 패턴(graded pattern)으로 전이된다. 일부 실시예에서, REO 층은 제1 REO로 구성되는 제1 하위층과, 제2 REO로 구성되는 제2 하위층을 포함하며, 제1 하위층과 제2 하위층은 초 격자 구조(super lattice structure)로 반복된다. 일부 실시예에서, 제2 금속 산화물은 III 족 원소를 더 포함한다. 일부 실시예에서, 제1 금속 층은 제1 금속으로 구성되는 제1 하위층과, 제2 금속으로 구성되는 제2 하위층을 포함한다. 일부 실시예에서, 제1 금속 층은, 제1 금속으로 구성되는 제1 영역과, 제2 금속으로 구성되는 제2 영역을 포함하며, 제1 영역은 제2 영역으로 단계적인 패턴으로 전이된다. 일부 실시예에서, 금속 층은 제1 금속으로 구성되는 제1 하위층과, 제2 금속으로 구성되는 제2 하위층을 포함하며, 제1 하위층과 제2 하위층은 초 격자 구조로 반복된다. 일부 실시예에서, 계층화된 구조물은 반도체 층 위에서 에피택셜 성장하는 제2 금속 층을 더 포함한다.
일부 실시예에서, 계층화된 구조물은 제2 금속 층 위에서 에피택셜 성장하는 제2 반도체 층을 더 포함한다. 일부 실시예에서, 계층화된 구조물은 금속 층과 반도체 층의 조합의 최대 20회의 반복을 더 포함한다. 일부 실시예에서, 계층화된 구조물은 금속 층과 REO 층의 조합의 반복을 더 포함한다. 일부 실시예에서, 계층화된 구조물은 반도체 층 위에서 성장하는 제2 REO 층을 더 포함한다. 일부 실시예에서, 계층화된 구조물은 제2 REO 층 위에서 에피택셜 성장하는 제2 금속 층을 더 포함한다. 일부 실시예에서, 제1항의 계층화된 구조물은, 제1 금속 층으로부터 성장하는 에피택셜 층을 더 포함하며, 에피택셜 층은 2차원(2D) 물질, 캡 층 및 절연체의 그룹으로부터 선택되는 구성요소를 포함한다. 일부 실시예에서, 2D 물질은 그래핀 및 전이 금속 이황화물의 그룹으로부터 선택된다. 일부 실시예에서, 캡 층은 금속 산화물과 금속 규화물의 그룹으로부터 선택되는 물질로 구성된다. 일부 실시예에서, 절연체는 REO로 구성된다. 일부 실시예에서, 계층화된 구조물은 제1 금속 층으로부터 제1 반도체 층으로 전이하는 중간층을 더 포함한다. 일부 실시예에서, 중간층은, 금속 질화물, 금속 피닉타이드(pnictide) 및 템플릿 2D 전극의 그룹으로부터 선택되는 하나 이상의 구성요소로 구성된다.
일부 실시예에서, 계층화된 구조물은 제1 REO 층으로부터 제1 금속 층으로 전이하는 중간층을 더 포함한다. 일부 실시예에서, 중간층은 제1 금속 층과 산소로부터의 금속 구성요소로 성장한다. 일부 실시예에서, 제1 금속 층은, 제1 금속 층의 제1 부분과 제1 금속 층의 제2 부분 사이의 제1 간격 공간이 있는 불연속 패턴을 가지며, 제1 반도체 층은 간격과 금속 영역 위에서 성장한다.
본 개시의 추가 특성, 그 속성 및 여러 장점은 수반하는 도면과 연계하여 다음의 상세한 설명을 고려하면 자명하게 될 것이다.
도 1은, 예시적인 실시예에 따른, 기판과 반도체 사이에 에피택셜 금속 층을 성장시키는 계층화된 구조물을 도시한다.
도 2는, 예시적인 실시예에 따른, 도 1에 도시한 계층화된 구조물을 성장시키는 흐름도를 도시한다.
도 3 내지 도 16은, 예시적인 실시예에 따른, 각각 도 1에 도시한 계층화된 구조물의 특정예인 계층화된 구조물의 여러 예를 도시한다.
도 17은, 종래 기술의 실시예에 따른, 상이한 두께 금속 전극에 대한 AlN 두께의 함수로서 공진 주파수를 도시한다.
도 18은, 에피택셜 금속 전극을 갖는 및 갖지 않는 분산 브래그 반사기(DBR: Distributed Bragg Reflector)의 계산된 반사도를 도시하며, 표준 III-질화물 DBR 아래의 금속과 결정 REO의 추가가 피크 반사도를 2%만큼 증가시킨다.
도 19는, 예시적인 실시예에 따른, DBR이 AlN 및 GaN의 11개의 주기로부터 어떻게 구축되는지를 도시하는 그래프를 도시한다.
도 20은, 예시적인 실시예에 따른, Mo 위의 AlN의 단일 쌍에 구축되는 AlN-GaN DBR 및 AlN-GaN DBR에 대해 모두 그려지는 450nm에서의 계산된 반사도를 도시한다.
도 21은, 예시적인 실시예에 따른, 도 1에 도시된 계층화된 구조물을 성장시키기 위한 방법의 흐름도를 도시한다.
본 명세서에서 기재한 구조물과 방법은 에피택셜 스택 내에 에피택셜 금속을 병합하여 매립된 접촉 층을 병합하는 집적된 에피택셜 금속 전극을 제공한다. 본 명세서에서 기재한 구조물과 방법은 고품질 에피택셜 금속 층과, 에피택셜 금속 층 위에서의 반도체 물질의 성장을 계속할 수 있는 능력을 포함한다. 일예에서, 결정 REO 층은 기판이나 반도체 위에서 에피택셜 성장될 수 있으며, 금속 층은 결정 REO 층 위에서 에피택셜 성장할 수 있다. 반도체 층은 에피택셜 금속 층 위에서 성장할 수 있다. REO 층은, 하나 이상의 희토류(RE) 종 및 산소를 포함하는 층이다. 희토류 종은 란탄(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 프로메튬(Pm), 사마륨(Sm), 유로퓸(Eu), 가돌리늄(Gd), 테르븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 에르븀(Er), 툴륨(Tm), 이테르븀(Yb), 루틴(Lu), 스칸듐(Sc) 및 이트륨(Y)을 포함한다.
REO들은 형석 타입(fluorite-type) 구조물을 보이는 것으로 알려져 있다. 이들 구조물은, 임의의 다른 팩터 중에, 산화물에 존재하는 희토류 양이온의 원자 중량의 함수로서 형태 차이(morphology difference)를 보인다.
특히, 더 가벼운 희토류를 포함하는 산화물은 +2 및/또는 +3 및/또는 +4의 가능한 이온화 상태의 결과로서 입방 CaF2 타입 결정 구조를 형성한다. 이러한 결정 구조를 갖는 산화물은 (희토류 산화물에 대한) 복수의 가능한 산화 상태로 인해 상당한 순 전하 결함을 보인다.
다른 한편, 더 무거운 희토류(예컨대, RE2O3 등)로부터 형성되는 산화물은, RE<3+>의 이온화 상태로 인한 음이온 결원을 포함하는 왜곡된 CaF2 타입 결정 구조를 보인다. 더 무거운 희토류의 희토류 산화물과 관련되는 결정 구조는 "빅스비아이트(Bixbyite)"로서도 알려져 있다.
화학식(RE2O3)을 갖는 희토류 산화물의 예시적인 예가 Er2O3이다. Er2O3의 단위 셀의 결정 구조는 산소-결원-유도 형석 파생물(즉, 빅스비아이트 구조)이다. REO 유전 층은 이들 단위 셀의 집합을 포함할 수 있다.
음이온 결원의 개수와 위치가 RE2O3 단위 셀의 결정 형상을 결정한다. 이 셀의 결정 형상은 기저의 반도체 기판의 격자 상수에 적절한 매치를 제공하도록 가공될 수 있다. 본체 대각선 및/또는 면 대각선을 따른 산소 결원은 C 타입 입방 구조를 야기한다. 예컨대, 형석 단위 셀 당 2개의 음이온 결원은, Er2O3의 단위 셀이 Si의 단위 셀 크기의 거의 두 배로 증가하게 한다. 이것은, 이제, 낮은 변형률(low-strain)의 단상 Er2O3가 실리콘 기판 상에서 바로 에피택셜 성장되게 한다.
더 나아가, 음이온 결원의 개수와 위치는 유전 층 및/또는 과성장 층에서 원하는 변형률(인장 또는 수축)을 유도하도록 가공될 수 있다. 예컨대, 일부 실시예에서, 반도체 층의 변형율은 캐리어 이동도에 영향을 미치기 위해 요구된다.
각각의 형성 단위 셀이 2개의 산소 결원을 가지며, 이들 결원은 본체 대각선을 따라 놓인다. 이들 2개의 산소 결원의 존재로 인해, Er2O3 단위 셀은 크기가 두 배가 되어, 그 격자 상수를 두 배가 되게 하여, <100> 실리콘의 격자 상수에 적절한 매치를 제공한다.
일부 예에서, 산소 결원은 면 대각선의 단부에 놓인다. 일부 다른 예에서, 산소 결원은 면 대각선과 본체 대각선의 단부 사이에 분산된다.
매립된 금속 접촉 층이 반도체 층 위의 금속의 에피택셜 증착을 사용하여 성장할 수 있다. 에피택셜 금속 층은 반도체 층 상에 바로 및/또는 기판 상에 바로 성장할 수 있다. 일부 예에서, 부가적 전이 층이 에피택셜 금속 층과 기저의 반도체 층 사이에 및/또는 에피택셜 금속 층과 기저의 기판 사이에 있을 수 있다. 매립 접촉 층이 야기하는 전기 장점뿐만 아니라, 활용될 수 있는 위에 있는 반도체와 금속 사이의 상호작용이 종종 있다. RF 필터에서와 같은 이들 상호동작은, 금속과 반도체 (와 임의의 개재 인터페이스) 사이의 인터페이스가 적은 결함의 고품질일 때 더 유용하다. 게다가, 에피택셜 금속은, 고품질 막을 보존하면서 스퍼터링된 금속보다 더 얇게 제조될 수 있다. 이것은 부분적으로 에피택셜 인터페이스가 더 고품질이기 때문이며, 층이 얇게 됨에 따라, 인터페이스는 전체 물질의 더 큰 비율이 된다. 그에 따라 두꺼운 막이 열악한 품질의 인터페이스에 의해 덜 영향을 받으며 그 속성이 대용량 금속 속성에 의해 지배되지만, 박막의 속성은 인터페이스 속성에 의해 더 지배된다. 그에 따라 박막을 증착할 때 고품질 인터페이스가 중요하다.
게다가, 에피택셜 금속 층이 층의 에피택셜 스택의 반사도를 변경하는데 사용될 수 있다. 광 방출이 정상 표면으로부터 있는 디바이스에 대해, 기판을 향해 방출되는 광이 일반적으로 전체 출력 파워로 손실되는 것으로 간주된다. 예컨대, 수직 공동 표면 방출 레이저(VCSELs)에서, 후방 미러는 99.8%보다 큰 반사도를 가져야 한다. 이것은 반도체 물질을 통해서만으로는 달성하기 어렵다.
도 18은, 에피택셜 금속 전극을 갖는 및 갖지 않는 DBR의 계산된 반사도를 도시하는 그래프를 도시하며, 표준 III-질화물 DBR 아래의 금속과 결정 희토류 산화물의 추가가 피크 반사도를 2%만큼 증가시킨다. III-질화물 물질은 III 족 종과 질소를 포함하는 물질이다. III 족 종은, B, Al, Ga, In, 및 Tl를 포함한, 주기율표의 III 족에서의 하나 이상의 원소를 포함할 수 있다. III-질화물 층은 복수의 III 족 원소를 포함하는 화합물일 수 있다. III-질화물 층은 GaN과 같은 2가 화합물, AlxGa1 - xN(0≤x≤1) 및 InxGa1 - xN(0≤x≤1)과 같은 3가 화합물, InxAlyGa1 -x- yN(0≤x,y≤1)과 같은 4가 화합물, 및 GaxIn1 - xAsySbzN1 -y-z(0≤x,y,z≤1)와 같은 5가 화합물을 포함할 수 있다. III-질화물 층은 도핑되지 않을 수 있거나, 무심코 도핑될 수 있거나, 도너나 억셉터 불순물로 도핑될 수 있다.
결정 희토류 산화물(REO) 에피택셜 층이 실리콘과 같은 반도체 기판 상에서 에피택셜 금속용 템플릿으로서 사용될 수 있다. 실리콘 이외의 기판이 사용될 수 있으며, 예는 게르마늄, Si-Ge 합금, 사파이어, 실리콘 이산화물, 실리콘-온-절연체(SOI) 및 실리콘-온-반도체(SOS), 상기 중 하나의 정상 층을 갖는 기판, 및 임의의 반도체 기판을 포함한다. 금속 에피택시를 목적으로, 결정 REO가 YSZ에 비교하여 우수한 물질이다. 시작을 위해, 결정 REO와 기판 사이의 인터페이스는 에피택시 공정의 일부로서 세팅된다. 희토류 산화물의 적절한 선택으로, 2차 상이 없는 100%(거의 100%) 입방인 결정 REO 템플릿이 에피택셜 성장할 수 있다. 전체 에피택셜 스택에 유리한 결정 REO의 다른 파라미터와 공정 특징이 임의의 기생 전하가 없는 산화물-실리콘 인터페이스, YSZ보다 큰 밀도(8.6 내지 6.1g/cm3) 및 YSZ보다 5배 더 우수한 열 전도도이다. 에피택셜 금속 성장용 템플릿으로서 역할을 하는 것 외에, 결정 REO 층은 또한 에피택셜 금속 층과 아래의 임의의 기판 사이의 상호 확산을 방지할 수 있다. 이것은, 예컨대 원치 않는 금속 규화물(여기서 기판은 실리콘임)의 형성을 방지한다.
도 1은 예시적인 실시예에 따른 계층화된 구조물(100)을 예시하는 예시도를 도시한다. 구조물(100)은 기판(102), 기판(102) 위에서 성장하는 REO 층(104), REO 층(104) 위에서 에피택셜 성장하는 금속 층(106) 및 금속 층(106) 위에서 에피택셜 성장하는 반도체 층(108)을 포함한다. REO 층(104)의 두께는 tox로 규정되며, 여기서 통상적으로 산화물의 두께는 0<= tox<= 500nm로 규정될 수 있다. 도 1에 도시한 계층화된 구조물(100)은 분자 빔 에피택시(MBE), 유기금속 증기상 에피택시(MOCVD) 또는 다른 잘 알려진 에피택셜 증착 기술 중 임의의 기술 중 어느 하나로 단일 에피택셜 공정으로 제조될 수 있다. 공정에 요구되는 경우, 물질을 증착하는 증착 툴은 단일 챔버 일 수 있거나, 공정의 특정 부분이 상이한 상호 연결된 챔버에서 수행되는 잘 알려진 클러스터 툴 포맷 중 임의의 포맷을 사용할 수 있거나, 복수의 증착 툴이 사용될 수 있다. 결정 REO 층(104)은, 하나 이상의 구성요소의 에피택셜 금속 층을 포함할 수 있는 에피택셜 금속 층(106)용 템플릿이다. 반도체 층(108)은 III-질화물 물질, III-V 물질 및 IV 족 물질 중 하나 이상을 포함할 수 있다. III-V 물질은 (B, Al, Ga, In 및 Tl과 같은) 주기율표의 III 족으로부터의 하나 이상의 종과, (N, P, As, Sb 및 Bi와 같은) 주기율표의 V 족으로부터의 하나 이상의 종을 포함한다. III-질화물은 III-V 물질이며, III 족과 질소로부터의 종을 포함한다. III-질화물 물질의 예는 GaN, InxAlyGa1 -x- yN(0≤x, y≤1) 및/또는 AlN을 포함한다. 다른 III-V 물질의 예는 GaAs, InP, InAs, InSb, InGaAs, GaAsP, InGaAsP 등 중 하나 이상을 포함한다. 일부 실시예에서, REO 층(104)에 대한 산호 대 금속 비율은 1부터 2까지의 범위이다. 일부 실시예에서, REO 층(104)에 대한 산호 대 금속 비율은 1.4부터 1.6까지일 수 있다.
도 1의 층 구조물(100)은 실리콘 기판과 같은 기판(102) 위에서 성장할 수 있다. 필터의 반도체 물질이 에피택셜이라면, 필터 위에 성장할 수 있는 (필터에 반드시 바로 전기적으로 연결되지는 않는) 추가 반도체 원소의 집적에 반도체 물질 자신을 추가한다. 예컨대, 트랜지스터(그 예는 필드 효과 트랜지스터, 고 전자 이동도 트랜지스터 및 이종 접합 바이폴라 트랜지스터를 포함함)가 필터 위에서 성장할 수 있어서, 주어진 시스템에 필요한 칩 면적을 감소시킨다.
도 2는, 도 1에 도시한 구조를 제조하기 위한 단일 에피택셜 공정을 예시하는 공정 개략도(200)를 도시한다. 결정 REO 층(104)이 기판(102) 위에서 에피택셜 성장한다. 금속 층(106)이 결정 REO 층(104) 위에서 에피택셜 성장한다. 반도체 층(108)이 금속 층(106) 위에서 에피택셜 성장한다. 일부 실시예에서, 추가 금속 층(210)이 반도체 층(108) 위에서 에피택셜 성장할 수 있다. 도 2에 도시한 층 각각은 하나 이상의 하위층을 포함할 수 있다. 각각의 층의 구성은 도 3 내지 도 13에 더 상세하게 기재될 것이다.
사용된 에피택셜 금속은, 아래의 표 1에 나열되는 루테늄 또는 몰리브덴 또는 다른 대표 금속과 같은 금속 또는 희토류 금속일 수 있다. 에피택셜 금속 층(210)용 금속 원소를 선택하기 위해 고려할 속성은 고유저항을 포함하며, 또한 밀도, 영율 및 굴절률을 포함하며, 이들 속성은 층의 광학 및 음향 속성을 결정한다. 표 1에 나열되지 않은 다른 금속도 사용할 수 있다.
금속 층용 금속 예
금속 결정 구조 고유저항 (nΩ-m) 밀도(g/ cm 3 ) 영율( GPa ) 굴절률@ 635 nm
루테늄 hcp 71 12.5 447
몰리브덴 bcc 53 10.3 329 3.71
백금 fcc 105 21.5 168 2.33
구리 fcc 17 8.9 119 0.23
알루미늄 fcc 28 2.7 70 1.39
네오디뮴 fcc 643 7.0 41
가돌리늄 dhcp 1310 7.9 55
에르븀 hcp 860 9.1 70
이테르븀 fcc 250 6.9 24
스칸듐 hcp 562 2.9 74
표 1: 대표 금속 및 선택된 속성
(hcp - hexagonal close packed, fcc - face centered cubic, bcc - body centered cubic, dhcp - double hexagonal close packed)
일부 실시예에서, 기판(102)은 실리콘으로 구성될 수 있고; REO 층(104)은 1.5의 산소 대 금속 비율을 갖는 에르븀 산화물(ErO1 . 5)을 갖는 에르븀 산화물로 구성될 수 있으며, 제1 금속 층(106)은 몰리브덴(Mo)으로 구성될 수 있다. 제1 반도체 층은 AlxSc1 - xN (0≤x<1)으로 구성될 수 있다. 기판(102)은, Si로 구성될 때, <111>의 결정 배향을 가질 수 있으며, 제1 금속 층은, Mo로 구성될 때, <110>의 결정 배향을 갖는다. 이 예에서, REO에서의 산소 대 금속 비율은 1.4와 1.6 사이의 범위를 가질 수 있다.
다른 예의 경우, 실리콘으로 구성되는 기판(102)은 <100>의 결정 배향을 가질 수 있고, REO 층(104)은, ErO1 .5로 구성될 때, <110>의 결정 배향을 가질 수 있으며, 제1 금속 층(106)은, Mo로 구성될 때, <211>의 결정 배향을 가질 수 있다. 이 예에서, REO에서 산소 대 금속 비율은 1.4와 1.6 사이의 범위를 가질 수 있으며, 반도체 층(108)은 다양한 조성을 가질 수 있다.
도 3 내지 도 5는 결정 REO 층(104) 위에서 복수의 에피택셜 금속 층을 포함하는 구조물을 도시한다. 도 3 내지 도 5의 에피택셜 금속 층은 복수의 금속 층을 포함할 수 있다. 복수의 금속 층은, 예컨대 한 타입의 금속으로부터 다른 타입의 금속으로의 계단적인 변화와 같은 도 3 및 도 4에서처럼 스택되는 것으로서나 도 5에 도시된 것처럼 단계적인 변화로서 중 어느 하나로 성장할 수 있다. 예시적인 목적만을 위해, 2개의 타입의 금속 층이 도 3 내지 도 5에 도시되지만, 2개보다 많은 타입의 금속 층이 도 3 내지 도 5에 도시된 것과 유사한 방식으로 구조물에서 사용될 수 있다.
도 3은 예시적인 실시예에 따른 계층화된 구조물(300)을 예시하는 예시도를 도시한다. 구조물(300)은 REO 층(104) 위에서 에피택셜 성장하는 제1 금속 층(302)과 제1 금속 층(302) 위에 에피택셜 성장하는 제2 금속 층(304)을 계단적인 타입 구성으로 포함한다. 일부 실시예에서, 제1 금속 층(302) 및 제2 금속 층(304)의 금속은 동일할 수 있다. 일부 실시예에서, 제1 금속 층(302)과 제2 금속 층(304)은 상이할 수 있다. 일부 실시예에서, 제1 금속 층(302)과 제2 금속 층(304)은 동일한 두께를 가질 수 있다. 일부 실시예에서, 제1 금속 층(302)은 제2 금속 층(304)과 상이한 두께를 가질 수 있다.
도 4는 예시적인 실시예에 따른 계층화된 구조물(400)을 예시하는 예시도를 도시한다. 구조물(400)은 REO 층(104) 위에서 에피택셜 성장하는 제1 금속(층(402, 406))과 제2 금속(층(404, 408))의 복수의 교대 층을 초 격자 타입 구성으로 포함한다. 일부 실시예에서, 제1 금속 층(402, 406) 및 제2 금속 층(404, 408)의 금속은 동일할 수 있다. 일부 실시예에서, 제1 층(402, 406)에서의 금속과 제2 층(404 및 408)에서의 금속은 상이할 수 있다. 일부 실시예에서, 제1 금속 층(402, 406)과 제2 금속 층(404, 408)은 동일한 두께를 가질 수 있다. 일부 실시예에서, 제1 금속 층(402, 406)은 제2 금속 층(404 및 408)과 상이한 두께를 가질 수 있다. 2개의 상이한 타입의 금속 층의 2회의 반복이 단지 예시 목적으로 도 4에 도시되며, 상이한 횟수의 반복(예컨대, 3회, 4회, 5회 등)이 구조물에서 사용될 수 있음을 주목해야 한다.
도 5는 예시적인 실시예에 따른 계층화된 구조물(500)을 예시하는 예시도를 도시한다. 구조물(500)은 REO 층(104) 위에서 에피택셜 성장하는 금속 층(106)을 포함하며, 여기서 금속 층(106)은 제1 영역(502)과 제2 영역(504)을 가지며, 여기서 제1 금속의 제1 농도와 제2 금속의 제2 농도는 단계적인 구성으로 변경된다. 도 5의 제1 및 제2 금속의 제1 및 제2 농도의 단계적인 구성은 선형적(예컨대, 제1 금속으로부터 제2 금속으로 조성의 선형적 변화), 초선형적(예컨대, 고차 다항식), 준선형적 또는 계단적(예컨대, 물질 조성의 이산적 변화)일 수 있다. 일부 실시예에서, 제1 농도는 제1 영역(502)에서 제1 값을 가질 수 있으며, 제2 영역(504)에서 제2 값을 가질 수 있다. 제1 금속의 농도는 층(106)의 두께 전반에서 변할 수 있다. 유사하게, 제2 금속의 제2 농도는 제1 영역(502)에서 제3 값을 가질 수 있으며 제2 영역(504)에서 제4 값을 가질 수 있다. 제2 금속의 농도는 층(106)의 두께 전반에서 변할 수 있다.
도 3 내지 도 5에 도시한 층 구조물(300 내지 500)은 무선 주파수(RF) 필터에 포함될 수 있다. 에피택셜 금속 층(106) 위에서 성장하는 반도체 층(108)은, 결합된 전자-기계식 공진기로서 동작하는 압전 물질일 수 있다. 제1 에피택셜 금속 층(302, 402)은 RF 필터용 제1 전극일 수 있으며, 제2 금속 층(304, 404)은 RF 필터용 제2 전극일 수 있다. 에피택셜 금속 층은 특히 RF 필터에서의 전극에 유용하며, 이는 이들 금속 층은, 금속 층 위에서 단결정 층(예컨대, 반도체 층)의 후속한 성장용 템플릿으로서 역할을 하는 단결정 구조물을 고전도도의 금속에 제공하기 때문이다. 단결정 반도체 층은 RF 필터에서 반도체 물질로서 유용하며, 이는 이들 단결정 반도체 층이 더 높은 압전 계수, 더 좁은 대역폭 및 더 낮은 손실을 제공하기 때문이다. 부분적으로, 증가한 성능은 에피택셜 금속 전극의 품질과 결정 레지스트리로 인한 것이며, 이것은 결국 더 고품질의 후속한 막을 야기한다.
도 3 내지 도 5에 도시한 구조물 중 임의의 구조물은 광 디바이스에 포함할 수 있다. 그러한 일 응용은 분산 브래그 반사기(DBR)일 것이다. DBR에 있어서, 하나의 중요한 고려사항은 구성요소 층 사이의 굴절률이다. 굴절률이 더 상이할 수록, 더 적은 주기가 필요하며 정지 대역은 더 넓어진다. 이것은 루트를 제공하여 총 층 스택 두께를 감소시켜, 제조가/복잡도를 감소시킨다. 예컨대, 반도체(AlN 및 GaN)를 이용하는 DBR에 있어서, 420nm에서의 굴절률의 델타는 0.34이다. 2개의 물질이 에피택셜 Mo 위에서 AlN으로 변화되었다면, 이러한 차이는 0.85로 증가했을 것이다.
많은 광자 디바이스에서, 모든 광은 에피택셜 층에 수직으로 이동하지 않는다. DBR이 굴절률의 작은 차이만을 제공하는 반도체로 구축될 때, 입사각에 대한 반사도의 강한 의존도가 있다. 에피택셜 금속 층(106)이 없는 계층화된 구조물(100)과 비교하여 계층화된 구조물(100)의 반사도의 성능 예를 도 18 내지 도 20에 도시한다.
도 6 내지 도 8은 기판(102) 위에서 복수의 결정 REO 층을 포함하는 구조물을 도시한다. 도 6 및 도 7의 REO 층(106)은 복수의 REO 층을 포함할 수 있다. 복수의 희토류 산화물 층이, 예컨대 한 타입의 REO로부터 다른 타입의 REO로의 계단적인 변화와 같이 도 6 및 도 7에서처럼 스택되는 것으로서나, 도 8에 도시한 단계적 변화 중 어느 하나로 성장할 수 있다. 일부 실시예에서, 기판(102) 인근에 놓이도록 제1 최적 REO가 있으며 금속 층(106)의 에피택시를 지지하도록 놓이도록 제2 최적 REO가 있는 경우가 있을 수 있다. 예시 목적으로만, 2개의 타입의 REO 층이 도 6 내지 도 8에 도시하지만, 2개보다 많은 타입의 REO 층이 도 6 내지 도 8에 도시한 바와 유사한 방식으로 구조물에서 사용될 수 있다.
도 6은, 기판(102) 위에서 에피택셜 성장하는 제1 REO 층(602)과 제1 희토류 산화물 층(602) 위에서 에피택셜 성장하는 희토류 산화물 층(604)을 계단적 타입 구성으로 포함하는 층 구조물(600)을 도시한다. 일부 실시예에서, 제1 희토류 산화물 층(602)과 제2 희토류 산화물 층(604)의 희토류 금속은 동일할 수 있다. 일부 실시예에서, 제1 희토류 산화물 층(602)과 제2 희토류 산화물 층(604)의 희토류 금속은 상이할 수 있다. 일부 실시예에서, 제1 REO 층(602)과 제2 REO 층(604)은 동일한 두께를 가질 수 있다. 일부 실시예에서, 제1 REO 층(602)은 제2 REO 층(604)과 상이한 두께를 가질 수 있다. 일부 실시예에서, 제1 희토류 금속은 제1 층(602)에서 제1 농도를 가질 수 있으며 제2 층(604)에서 제2 농도를 가질 수 있다. 유사하게, 제2 희토류 금속은 제1 층(602)에서 제3 농도를 가질 수 있으며, 제2 층(604)에서 제4 농도를 가질 수 있다. 일부 실시예에서, 산소의 농도는 제1 층(602)과 제2 층(604)에서 상이할 수 있다.
도 7은, 기판(102) 위에서 에피택셜 성장하는 제1 REO(층(702, 706))와 제2 REO(층(704, 708))의 복수의 교대 층을 초 격자 타입 구성으로 포함하는 층 구조물(700)을 도시한다. 일부 실시예에서, 제1 REO 층(702, 706)과 제2 희토류 금속 산화물 층(704, 708)의 희토류 금속은 동일할 수 있다. 일부 실시예에서, 제1 층(702, 706)에서의 희토류 금속과 제2 층(704 및 708)에서의 희토류 금속은 상이할 수 있다. 일부 실시예에서, 제1 REO 층(702, 706)과 제2 REO 층(704, 708)은 동일한 두께를 가질 수 있다. 일부 실시예에서, 제1 REO 층(702, 706)은 제2 REO 층(704 및 708)과 상이한 두께를 가질 수 있다. 일부 실시예에서, 제1 희토류 금속은 제1 층(702)에서 제1 농도를 가질 수 있으며 제2 층(704)에서 제2 농도를 가질 수 있다. 유사하게, 제2 희토류 금속은 층(702)에서 제3 농도를 가질 수 있으며, 층(704)에서 제4 농도를 가질 수 있다. 일부 실시예에서, 산소의 농도는 층(702)과 층(704)에서 상이할 수 있다. 예시 목적만으로 2개의 상이한 타입의 REO 층의 2회의 반복을 도 7에 도시하며, 상이한 횟수의 반복(예컨대, 3회, 4회, 5회 등)이 구조물에서 사용될 수 있음을 주목해야 한다.
도 8은 예시적인 실시예에 따른 계층화된 구조물(800)을 예시하는 예시도를 도시한다. 구조물(800)은 기판(102) 위에서 에피택셜 성장하는 REO 층(104)을 포함하며, 여기서 REO 층(104)은 제1 영역(802)과 제2 영역(804)을 가지며, 여기서 제1 희토류 금속의 제1 농도와 제2 희토류 금속의 제2 농도는 단계적인 구성으로 변경된다. 도 8의 제1 및 제2 희토류 금속의 제1 및 제2 농도의 단계적인 구성은 선형적(예컨대, 제1 금속으로부터 제2 금속으로 조성의 선형적 변화), 초선형적(예컨대, 고차 다항식), 준선형적 또는 계단적(예컨대, 물질 조성의 이산적 변화)일 수 있다. 일부 실시예에서, 제1 희토류 금속의 제1 농도는 제1 영역(802)에서 제1 값을 가질 수 있으며, 제2 영역(804)에서 제2 값을 가질 수 있다. 제1 희토류 금속의 농도는 층(104)의 두께 전반에서 변할 수 있다. 유사하게, 제2 금속의 제2 농도는 제1 영역(802)에서 제3 값을 가질 수 있으며 제2 영역(804)에서 제4 값을 가질 수 있다. 제2 금속의 농도는 층(104)의 두께 전반에서 변할 수 있다.
도 9는 예시적인 실시예에 따른 계층화된 구조물(900)을 예시하는 예시도를 도시한다. 구조물(800)은 도 1에 도시한 구조물의 예를 도시하며, 여기서 반도체 층(108)은 III-질화물 층, 특히 Al1 - xScxN (0≤x≤1) 층이고, 금속 층(106)은 Mo 층이며, REO 층(104)은 Er2O3 층이며, 기판(102)은 Si<111> 기판이다. 도 9에 도시한 구조물의 다른 예가 가능하며, 층들 각각은 도 3 내지 도 8에 기재한 바와 같은 하나 이상의 하위 층을 포함할 수 있다.
일부 실시예에서, 도 1에 도시한 바와 같은 계층화된 구조물(100)은 에피택셜 금속 층(106)과 반도체(108) 사이에서나 REO 층(104)과 에피택셜 금속 층(106) 사이 중 어느 하나에서 중간층을 포함하도록 변경될 수 있다. 그러한 층의 목적은 산화물로부터 금속으로 또는 금속으로부터 반도체로의 전이의 화학적 또는 결정학적 가공을 허용하는 것이다. 화학적 가공은, 반도체 또는 금속 층의 초기 에피택셜 증착 동안 반도체나 금속 원자의 핵생성 또는 이주를 촉진하는 것을 포함할 수 있다. 결정학적 가공은 금속과 반도체 층 사이의 결정 구조나 격자 상수의 전이를 보조하는 것을 포함할 수 있다. 결정 구조의 전이의 예는 육각형 타입 결정 구조로부터 입방체 타입 결정 구조로의 전이이다.
도 10은 예시적인 실시예에 따른 계층화된 구조물(1000)을 예시하는 예시도를 도시한다. 구조물(1000)은, 결정 REO 층(104) 위에 에피택셜 성장하는 중간 층(1002) 위의 에피택셜 금속(106)을 도시한다. 일부 실시예에서, 중간층(1002)은 에피택셜 금속 층(106)의 금속과 산소의 조합으로 만들어진 금속 산화물(1004)일 수 있다.
도 11은 예시적인 실시예에 따른 계층화된 구조물(1100)을 예시하는 예시도를 도시한다. 구조물(1100)은 REO 층(104) 위의 에피택셜 금속 층(106), 에피택셜 금속 층 위의 에피택셜 중간층(1102) 및 중간층(1102) 위의 에피택셜 반도체 층(106)을 포함한다. 일부 실시예에서, 중간층은 금속 규화물로 구성될 수 있다. 일부 실시예에서, 중간층은 금속 질화물(1104)로 구성될 수 있다. 일부 실시예에서, 중간층(1102)은, 희토류 질화물, 희토류 비화물 및 희토류 인화물을 공통적으로 포함하는 희토류 피닉타이드(1106)로 구성될 수 있다. 일부 실시예에서, 중간층(1102)은 2차원(2D) 전극(1108)으로 구성될 수 있다.
일부 실시예에서, 상이한 조성/타입의 더 많은 반도체가 다른 반도체 층(108) 위에서 에피택셜 성장할 수 있었다. 일부 실시예에서, 제2 금속이 반도체 층 위에서 성장할 수 있다. 이 실시예의 경우, 이전에 기재한 금속 에피택시 방식 중 임의의 방식이 활용될 수 있으며, 금속과 반도체 사이에서 에피택셜 성장했던, 이전에 기재한 중간층 중 임의의 중간층이 최종 에피택셜 스택에 어떠한 특성부가 필요했는지에 따라 전체 에피택셜 공정에 대해 사용될 수 있었다. 반도체 위의 층들은 반도체 아래의 층들과 매칭할 필요는 없다. 예컨대, 반도체 위의 층들은 반도체 아래의 층들과 동일하거나 상이할 수 있다.
일부 실시예에서, 에피택셜 금속 층은 반도체 층(108) 위에서 성장할 수 있다. 일부 실시예에서, 3개의 가능한 에피택셜 중간층, 즉 금속 규화물, 금속 질화물 및 희토류 피닉타이드가 반도체 층(108)과 에피택셜 금속 층 사이에서 성장할 수 있다. 반도체 층(108) 위에 n개의 에피택셜 금속 층을 성장시키도록 선택이 이뤄졌다면, 상기 예들 중 임의의 예나 모든 예가 금속 위에 다른 반도체 층을 에피택셜 성장시킬 목적으로 반복될 수 있다.
도 12는 예시적인 실시예에 따른 계층화된 구조물(1202 및 1204)의 유닛으로 구성되는 디바이스를 예시하는 예시도를 도시한다. 구조물(1200)은 부가적인 중간층을 갖는 반복되는 금속/반도체 구조물의 예를 도시한다. 도 12는 3개의 유닛(1204)의 층 스택을 도시한다. 층 스택은 임의의 수의 유닛을 포함할 수 있지만, 여기서는 3개를 예시 목적으로 도시한다. 각각의 유닛은 동일할 수 있거나, 층 스택에서 유닛 중 하나 이상은 상이할 수 있다. 계층화된 구조물(1202)은 층 스택(1204) 내에서 예시적인 유닛을 도시한다. 이 예시적인 유닛은 제1 에피택셜 금속 층 위에서 에피택셜 성장하는 제1 중간층, 제1 중간층 위에서 에피택셜 성장하는 반도체 층(108), 반도체 층 위에서 에피택셜 성장하는 제2 중간층, 및 제2 중간층 위에서 에피택셜 성장하는 제2 에피택셜 금속 층을 포함한다. 층 스택 내의 유닛 중 임의의 유닛은 제1 및 제2 중간층 중 어느 것도 포함하지 않거나, 하나를 포함하거나 둘 모두를 포함할 수 있다. 게다가, 하나의 유닛에서의 제2 에피택셜 금속 층은 그 위의 유닛에서의 제1 에피택셜 금속 층과 동일할 수 있다. 한 유닛에서의 에피택셜 금속 층 중 하나나 둘 모두는 단일 금속, 단계적인 금속 층, 복수의 하위층을 갖는 금속 층 및/또는 복수의 금속 층을 갖는 초 격자일 수 있다. 1204에 도시한 것들과 같은 층 스택은 광자 응용에 사용할 수 있다. 예컨대, 층 스택은 DBR과 같은 금속-반도체 미러일 수 있다.
도 13은 예시적인 실시예에 따른 계층화된 구조물(1302, 1304, 1306)을 예시하는 예시도를 도시한다. 구조물(1302, 1304, 1306)은 아래의 층을 현장외 처리 및/또는 디바이스 동작에 매칭하는 최종 에피택셜 층의 예를 도시한다. 이들 예는 1302로 도시한 바와 같이 상부 금속 층을 산화물로부터 보호하도록 금속 규화물을 사용하는 것, 1304로 도시한 바와 같이 전도도를 향상시키도록 그래핀이나 다른 2D 구조물을 추가하는 것, 및 1306으로 도시한 바와 같이 기저의 에피택셜 스택을 전기적으로 격리하도록 유전체나 절연체 중 어느 하나로서 결정 REO 층을 추가하는 것을 포함하지만 이들로 제한되지는 않는다. 일부 실시예에서, 제2 에피택셜 금속 층은 반도체 층(108) 위에서 성장하는 것으로서 REO 층 위에서 성장할 수 있다. 이들 3개의 최상층이 단일 층 개체로서 도시될지라도, 그러한 층의 제공은 여기서 도시하지 않은 추가 층을 필요로 할 수 도 있음을 예상됨을 주목해야 한다.
도 14는 예시적인 실시예에 따른 계층화된 구조물(100)에 대한 변경을 예시하는 예시도를 도시한다. 구조물(1402)은 반도체 층(108) 위에서 제2 에피택셜 금속 층(1404)을 도시한다. 구조물(1406)은 제2 에피택셜 금속 층(1404) 위에서 성장하는 제2 반도체 층(1408)을 도시한다. 일부 실시예에서, 제2 에피택셜 금속 층(1404)과 제2 반도체 층(1408)의 조합은 미러일 수 있다. 제2 에피택셜 금속 층(1404) 위의 층은 추가 기능을 전달하는 에피택시의 그 다음 상태용 템플릿으로서 사용될 수 있다. 산화물의 성장은 부분(1406)을 층 구조물(100)로부터 전기적으로 격리할 수 있으며, 이 구조물(100) 위에 부분(1406)이 성장할 수 있다.
도 15는 예시적인 실시예에 따른 계층화된 구조물(1500)을 예시하는 예시도를 도시한다. 구조물(1500)은, 반도체 층(108)이 스택 위에 성장하기 전, 이 스택(1504)을 만들기 위해 REO 층(104)과 에피택셜 금속 층(106)의 조합(1502)에 대한 반복 패턴을 복수 회 도시한다. 일부 실시예에서, 이 부분(1502)은 스택(1504) 위에 반도체 층(108)을 성장시키기 전에 1회, 2회, 3회...20회... 또는 임의의 다른 횟수로 될 수 있다.
도 16은 예시적인 실시예에 따른 계층화된 구조물(1602 및 1606)을 예시하는 예시도를 도시한다. 구조물(1602)은, 리액터 내의 마스크, 산화물의 표면 상의 패턴을 병합하거나 금속 화학부의 제어 중 어느 하나에 의해 구획화되어 성장이 2D보다는 3D가 되는 에피택셜 금속 층(106)을 도시한다. 일부 실시예에서, 반도체 층(108)은 구획화된 금속 층(106) 위에서 연속 구획으로서 성장할 수 있다. 일부 실시예에서, 반도체 층(108)은 또한 1606에 도시된 바와 같이 리액터 내의 마스크, 산화물의 표면 상의 패턴을 병합하거나 금속 화학부의 제어 중 어느 하나에 의해 구획화될 수 있어서 성장이 2D보다는 3D가 된다. 일부 실시예에서, 제2 금속 층(1604)은 파편화된 반도체 층(108) 위에 성장할 수 있으며, 금속 층(1404)은 층(108)에서의 여러 반도체 구획 사이의 공동에서 성장한다. 제2 금속 층은 반도체 층의 상이한 구획 위에서 성장할 수 있다. 일부 실시예에서, 상류의 공정이 제2 금속 층의 금속에 접근할 수 있어서, 추가 처리 단계(예컨대, 두꺼운 접촉부의 전기도금)용 템플릿/시드로서 사용할 수 있다. 일부 실시예에서, 금속 위에서 성장하거나 산화물 위에서 성장한다면, 반도체 층(108)은 상이한 기능을 가질 수 있다.
도 17은, 종래 기술((S. Tanifuji 등, 2009 IEEE 국제 초음파 심포지엄 회의록, p. 2170로부터 참조, 그 전체가 참조로서 인용됨)의 실시예에 따라, 상이한 두께 금속 전극에 대한 AlN 두께의 함수로서 공진 주파수를 도시한다. 여기서, 결정 품질은 또한 중요하며, 이는, 결정 품질이 없다면, 다결정 금속 층에서 결함과 입자 경계의 증가한 효과로 인해 두께가 감소함에 따라 고유저항이 증가할 것이기 때문이다.
도 19는 AlN과 GaN의 11개의 주기로부터 DBR이 어떻게 구축되는지를 도시하는 그래프를 도시한다. 입사각이 증가함에 따라, 유효 층 두께는 결국 정지 대역이 더 낮은 파장으로 시프트하게 하며, 이것이 의미하는 점은 일부 각도에서 설계 파장(이 예에서 450nm)이 중심 정지 대역 외부로 하락할 것이라는 점이다.
금속(이 경우, 몰리브덴) 위의 AlN의 추가는 입사각에 대한 이러한 민감도를 상당히 감소시킨다.
도 20은, Mo 위의 AlN의 단일 쌍 상에 구축되는 11주기의 AlN-GaN DBR과 11주기의 AlN-GaN DBR 모두에 대해 그린 450nm에서의 계산된 반사도를 도시한다. 60°의 입사각에서 볼 수 있는 바와 같이, 에피택셜 금속 층의 추가는 반사도를 30%에서부터 65%로 증가시켰다.
에피택셜 금속 층은 결국 더 큰 입자 크기와 더 작은 입자 경계를 야기하며, 이들은, 입자 경계와 결함과 관련되는 손실이 상당하게 되기 전에, 더 얇은 급속 층을 가능케 한다. 또한, 금속 층과 반도체 사이의 인터페이스는 깨끗하며 분리되며, 이들 두 가지 점은 다결정/스퍼터링된 DBR 구축과 비교하여 반도체-금속 DBR의 손실을 감소시킨다.
도 21은 예시적인 실시예에 따른 계층화된 구조물(100)을 성장시키는 공정(2100)의 흐름도이다. 공정은 2102에서 시작하며, 이때 기판(102)이 획득된다. 2104에서, 제1 REO 층(104)이 기판(102) 위에서 성장한다. 2106에서, 제1 금속 층(106)이 제1 REO 층(104) 위에서 에피택셜 성장한다. 2108에서, 반도체 층(108)이 제1 금속 층(106) 위에서 에피택셜 성장한다.
2102에서, 기판(예컨대, 도 1의 기판(102) 참조)을 획득한다. 일부 실시예에서, 기판은 실리콘(Si), 게르마늄(Ge), 실리콘 온 절연체(SOI), 및 실리콘 탄화물(SiC)의 그룹으로부터 선택되는 IV 족 원소를 포함하며, 여기서 기판은 일 예에서 최대 10도의 절단오류의 <100> 또는 <111> 중 어느 하나의 결정 배향을 갖는다.
2104에서, 제1 REO 층(예컨대, 도 1의 REO 층(104) 참조)이 기판 위에서 에피택셜 성장한다.
2106에서, 제1 금속 층(예컨대, 도 1의 금속 층(106) 참조)이 제1 REO 층 위에서 에피택셜 성장한다.
2108에서, 제1 반도체 층(예컨대, 도 1의 반도체 층(104) 참조)이 제1 금속 층 위에서 에피택셜 성장한다.
본 명세서에서 기재한 성장 및/또는 증착은 화학 증기 증착(CVD), 유기금속 화학 증기 증착(MOCVD), 유기금속 증기상 에피택시(OMVPE), 원자 층 증착(ALD), 분자 빔 에피택시(MBE), 할라이드 증기상 에피택시(HVPE), 펄스화된 레이저 증착(PLD) 및/또는 물리 증기 증착(PVD) 중 하나 이상을 사용하여 실행될 수 있다.
본 명세서에서 기재한 바와 같이, 층은, 표면을 덮는 실질적으로 균일한 두께의 물질을 의미한다. 층은 연속적 또는 불연속적(즉, 물질의 영역 사이에 간격을 가짐) 중 어느 하나일 수 있다. 예컨대, 층은 표면을 완전히 덮을 수 있거나, 층을 집합적으로 규정하는 분리된 영역(즉, 선택적-면적 에피택시를 사용하여 형성되는 영역)으로 구획화될 수 있다.
모놀리식 집적됨은, 통상 표면 상에 배열되는 층을 증착시킴으로써, 기판의 표면 상에 형성됨을 의미한다.
상에 배열됨은, 기저의 물질이나 층 "상에 존재함"을 의미한다. 이 층은 적절한 표면을 보장하는데 필요한 전이 층과 같은 중간의 층을 포함할 수 있다. 예컨대, 물질이 "기판 상에 배열되는 것"으로 기재된다면, 이것은 (1) 물질이 기판과 친밀하게 접촉함; 또는 (2) 물질이 기판 상에 상주하는 하나 이상의 전이 층과 접촉함 중 어느 하나를 의미한다.
단결정은, 실질적으로 단지 하나의 타입의 단위 셀을 포함하는 결정 구조를 의미한다. 단결정 층은 그러나 스태킹 오류, 전위(dislocation) 또는 다른 공통적으로 발생하는 결정 결함과 같은 일부 결정 결함을 보일 수 있다.
단일 도메인은, 실질적으로 단 하나의 구조의 단위 셀과 이 단위 셀의 실질적으로 단 하나의 배향을 포함하는 결정 구조를 의미한다. 다시 말해, 단일 도메인 결정은 꼬임이나 반-위상 도메인을 보이지 않는다.
단상은, 단결정이며 또한 단일 도메인인 결정 구조를 의미한다.
기판은, 증착된 층이 그 위에 형성되는 물질을 의미한다. 예시적인 기판은, 웨이퍼가 균일한 두께의 단결정 실리콘을 포함하는 대용량 실리콘 웨이퍼; 대용량 실리콘 핸들 웨이퍼 상에 배열되는 실리콘 이산화물의 층 상에 배열되는 실리콘 층을 포함하는 실리콘-온-절연체 웨이퍼와 같은 복합 웨이퍼; 또는 그 위에 또는 그 내에 디바이스가 형성되는 기본 층으로서 역할을 하는 임의의 다른 물질을, 제한 없이, 포함한다. 본 응용의 기능으로서, 기판 층과 대용량 기판으로서 사용하기에 적절한 그러한 다른 물질의 예는 게르마늄, 알루미나, 갈륨 비소, 인듐 인화물, 실리카, 실리콘 이산화물, 붕규산 유리, 파이렉스 및 사파이어를, 제한 없이, 포함한다.
절단오류 기판은, 기판의 결정 구조와 관련된 구조에 각도를 이루며 배향되는 표면 결정 구조를 포함하는 기판을 의미한다. 예컨대, 6°절단오류<100> 실리콘 웨이퍼는, <110>과 같은 다른 주요 결정 배향을 향해 6°만큼 <100> 결정 배향에 각도를 두고 절단된 <100> 실리콘 웨이퍼를 포함한다. 통상, 그러나 반드시 그렇지는 않지만, 절단오류는 대략 최대 20°일 것이다. 명시적으로 언급되어 있지 않다면, 문구, "절단오류 기판"은 임의의 주요 결정 배향을 갖는 절단오류 웨이퍼, 즉 <011> 방향을 향해 절단오류된 <111> 웨이퍼, <110> 방향을 향해 절단오류된 <100> 웨이퍼, 및 <001> 방향을 향해 절단오류된 <011> 웨이퍼를 포함한다.
반도체-온-절연체는, 단결정 반도체 층, 단상 유전체 층 및 기판 - 유전체 층이 반도체 층과 기판 사이에 개삽됨 - 을 포함하는 조성을 의미한다. 이 구조물은, 통상 단결정 실리콘 기판, 비 단상 유전체 층(예컨대, 실리콘 이산화물 등) 및 단결정 실리콘 반도체 층을 포함하는 종래기술의 실리콘-온-절연체("SOI") 조성물을 연상시킨다.
반도체-온-절연체 조성은 단상 형태를 갖는 유전체 층을 포함하는 반면, SOI 웨이퍼는 그렇지 않다. 사실, 통상의 SOI 웨이퍼의 절연체 층은 심지어 단결정이 아니다.
반도체-온-절연체 조성은 실리콘, 게르마늄 또는 실리콘-게르마늄 "활성" 층을 포함하는 반면, 종래기술의 SOI 웨이퍼는 실리콘 활성 층을 사용한다. 다시 말해, 예시적인 반도체-온-절연체 조성은 실리콘-온-절연체, 게르마늄-온-절연체, 및 실리콘-게르마늄-온-절연체를, 제한 없이 포함한다.
본 명세서에서 제2 층 "상" 또는 "위"로서 기재되며 및/또는 도시되는 제1 층은 제2 층에 바로 인접할 수 있거나, 하나 이상의 개재 층이 제1 층과 제2 층 사이에 있을 수 있다. 제2 층 또는 기판 "상에 바로" 또는 "바로 위에"로서 기재되며 및/또는 도시되는 제1 층은, 아마도 제1 층을 제2 층이나 기판과 혼합함으로 인해 형성할 개재 합금 층이 아니고서는, 어떠한 개재 층도 없이 제2 층이나 기판에 바로 인접한다. 게다가, 제2 층이나 기판 "상", "위", "상에 바로" 또는 "바로 위에"인 것으로 본 명세서에서 기재되며 및/또는 개시되는 제1 층은 전체 제2 층이나 기판 또는 제2 층이나 기판의 일부분을 덮을 수 있다.
기판이 층 성장 동안 기판 홀더 상에 놓이며, 따라서 정상 표면이나 상부 표면은 기판 홀더로부터 가장 먼 기판이나 층의 표면인 반면, 바닥 표면이나 하부 표면은 기판 홀더에 가장 가까운 기판이나 층의 표면이다. 본 명세서에서 도시되며 기재되는 구조물 중 임의의 구조물은 도시된 층 위 및/또는 아래에 추가 층을 갖는 더 큰 구조물의 일부분일 수 있다. 명확히 하기 위해, 본 명세서에서의 도면은 이들 추가 층을 생략할 수 있지만, 이들 추가 층은 개시한 구조물의 일부일 수 있다. 게다가, 도시한 구조물은 유닛으로 반복할 수 있지만, 이러한 반복은 도면에서 도시하지 않는다.
상기 설명으로부터, 본 개시의 범위로부터 벗어나지 않고도, 여러 기술이 본 명세서에서 기재된 개념을 구현하는데 사용될 수 있음이 자명하다. 개시한 실시예는 모든 점에서 예시적이며 제한적이지 않은 것으로서 고려될 것이다. 또한, 본 개시의 범위에서 벗어나지 않고도, 본 명세서에서 기재한 기술과 구조는 본 명세서에서 기재한 특정 예로 제한되기보다는, 다른 예로 구현될 수 있음을 이해해야 한다. 유사하게, 동작이 특정 순서로 도면에 도시되지만, 이것은, 원하는 결과를 달성하기 위해, 그러한 동작이 도시한 특정 순서로 또는 순차적인 순서로 실행되어야 함 또는 모든 예시된 동작이 실행되어야 함을 요구하는 것으로 이해되지 않아야 한다.

Claims (70)

  1. 계층화된 구조물로서,
    기판;
    상기 기판 위에서 에피택셜 성장하는 제1 희토류 산화물 층;
    상기 희토류 산화물 층 위에서 에피택셜 성장하는 제1 금속 층; 및
    상기 제1 금속 층 위에서 에피택셜 성장하는 제1 반도체 층
    을 포함하는, 계층화된 구조물.
  2. 제1항에 있어서, 상기 기판은 실리콘(Si), 게르마늄(Ge), 실리콘 온 절연체(SOI) 및 SiGe의 그룹으로부터 선택되는 하나 이상의 IV 족 원소를 포함하는 것인, 계층화된 구조물.
  3. 제1항에 있어서, 상기 기판은 최대 10도의 절단오류(miscut)의 <100> 또는 <111> 중 어느 하나의 결정 배향을 갖는 것인, 계층화된 구조물.
  4. 제1항에 있어서, 상기 기판은 III 족 및 V 족으로부터의 원소를 포함하는 것인, 계층화된 구조물.
  5. 제1항에 있어서, 상기 기판은 Ga2O3 및 Al2O3의 그룹으로부터 선택되는 것인, 계층화된 구조물.
  6. 제1항에 있어서, 상기 희토류 산화물 층은, 주기율표의 란탄 족, 스칸듐(Sc) 및 이트륨(Y)으로부터 선택되는 희토류 금속 원소를 포함하는 것인, 계층화된 구조물.
  7. 제1항에 있어서, 상기 희토류 산화물 층은, 1과 2 사이의 산소 대 금속 비율을 갖는 희토류 산화물로 구성되는 것인, 계층화된 구조물.
  8. 제1항에 있어서, 상기 제1 금속 층은, 주기율표의 전이 금속 족으로부터 선택되는 금속 원소를 포함하는 것인, 계층화된 구조물.
  9. 제1항에 있어서, 상기 제1 반도체 층은 III 족, IV 족, V 족으로부터 선택되는 원소를 포함하는 것인, 계층화된 구조물.
  10. 제1항에 있어서,
    상기 기판은 실리콘으로 구성되고;
    상기 희토류 산화물 층은 1.5의 산소 대 금속 비율을 갖는 에르븀 산화물(ErO1.5)로 구성되며;
    상기 제1 금속 층은 몰리브덴(Mo)으로 구성되는 것인, 계층화된 구조물.
  11. 제9항에 있어서, 상기 제1 반도체 층은 AlxSc1 - xN (0≤x<1)으로 구성되는 것인, 계층화된 구조물.
  12. 제10항에 있어서,
    상기 기판은, Si로 구성될 때, <100>의 결정 배향을 가지고;
    상기 희토류 산화물 층은, ErO1 .5로 구성될 때, <110>의 결정 배향을 가지며;
    상기 제1 금속 층은, Mo로 구성될 때, <211>의 결정 배향을 갖는 것인, 계층화된 구조물.
  13. 제1항에 있어서, 상기 희토류 산화물 층은 복수의 희금속 산화물 구성요소로 구성되며, 상기 복수의 희금속 산화물 구성요소는 상이한 금속 원소나 상이한 산소 대 금속 비율을 갖는 것인, 계층화된 구조물.
  14. 제1항에 있어서, 상기 희토류 산화물 층은 제1 희토류 산화물로 구성되는 제1 하위층과, 제2 희토류 산화물로 구성되는 제2 하위층을 포함하는 것인, 계층화된 구조물.
  15. 제1항에 있어서, 상기 희토류 산화물 층은 제1 희토류 산화물로 구성되는 제1 영역과, 제2 희토류 산화물로 구성되는 제2 영역을 포함하며, 상기 제1 영역은 상기 제2 영역으로 단계적인 패턴(graded pattern)으로 전이되는 것인, 계층화된 구조물.
  16. 제1항에 있어서, 상기 희토류 산화물 층은 제1 희토류 산화물로 구성되는 제1 하위층과, 제2 희토류 산화물로 구성되는 제2 하위층을 포함하며, 상기 제1 하위층과 상기 제2 하위층은 초 격자 구조(super lattice structure)로 반복되는 것인, 계층화된 구조물.
  17. 제13항에 있어서, 상기 제2 금속 산화물은 III 족 원소를 더 포함하는 것인, 계층화된 구조물.
  18. 제1항에 있어서, 상기 제1 금속 층은 제1 금속으로 구성되는 제1 하위층과, 제2 금속으로 구성되는 제2 하위층을 포함하는 것인, 계층화된 구조물.
  19. 제1항에 있어서, 상기 제1 금속 층은, 제1 금속으로 구성되는 제1 영역과, 제2 금속으로 구성되는 제2 영역을 포함하며, 상기 제1 영역은 상기 제2 영역으로 단계적인 패턴으로 전이되는 것인, 계층화된 구조물.
  20. 제1항에 있어서, 상기 금속 층은 제1 금속으로 구성되는 제1 하위층과, 제2 금속으로 구성되는 제2 하위층을 포함하며, 상기 제1 하위층과 상기 제2 하위층은 초 격자 구조로 반복되는 것인, 계층화된 구조물.
  21. 제1항에 있어서,
    상기 반도체 층 위에서 에피택셜 성장하는 제2 금속 층을 더 포함하는, 계층화된 구조물.
  22. 제21항에 있어서,
    상기 제2 금속 층 위에서 에피택셜 성장하는 제2 반도체 층을 더 포함하는, 계층화된 구조물.
  23. 제1항에 있어서,
    금속 층과 반도체 층의 조합의 최대 20회의 반복을 더 포함하는, 계층화된 구조물.
  24. 제1항에 있어서,
    금속 층과 희토류 산화물 층의 조합의 반복을 더 포함하는, 계층화된 구조물.
  25. 제1항에 있어서,
    상기 반도체 층 위에서 성장하는 제2 희토류 산화물 층을 더 포함하는, 계층화된 구조물.
  26. 제25항에 있어서,
    상기 제2 희토류 산화물 층 위에서 에피택셜 성장하는 제2 금속 층을 더 포함하는, 계층화된 구조물.
  27. 제1항에 있어서,
    상기 제1 금속 층으로부터 성장하는 에피택셜 층을 더 포함하며, 상기 에피택셜 층은 2차원(2D) 물질, 캡 층 및 절연체의 그룹으로부터 선택되는 구성요소를 포함하는 것인, 계층화된 구조물.
  28. 제27항에 있어서, 상기 2D 물질은 그래핀 및 전이 금속 이황화물의 그룹으로부터 선택되는 것인, 계층화된 구조물.
  29. 제27항에 있어서, 상기 캡 층은 금속 산화물과 금속 규화물의 그룹으로부터 선택되는 물질로 구성되는 것인, 계층화된 구조물.
  30. 제27항에 있어서, 상기 절연체는 희토류 산화물로 구성되는 것인, 계층화된 구조물.
  31. 제1항에 있어서,
    상기 제1 금속 층으로부터 상기 제1 반도체 층으로 전이하는 중간층을 더 포함하는, 계층화된 구조물.
  32. 제31항에 있어서, 상기 중간층은, 금속 질화물, 금속 피닉타이드(pnictide) 및 템플릿 2D 전극의 그룹으로부터 선택되는 하나 이상의 구성요소로 구성되는 것인, 계층화된 구조물.
  33. 제1항에 있어서,
    상기 제1 희토류 산화물 층으로부터 상기 제1 금속 층으로 전이하는 중간층을 더 포함하는, 계층화된 구조물.
  34. 제33항에 있어서, 상기 중간층은 상기 제1 금속 층과 산소로부터의 금속 구성요소로 성장하는 것인, 계층화된 구조물.
  35. 제1항에 있어서,
    상기 제1 금속 층은, 상기 제1 금속 층의 제1 부분과 상기 제1 금속 층의 제2 부분 사이에 제1 간격 공간이 있는 불연속 패턴을 가지며;
    상기 제1 반도체 층은 상기 간격과 상기 금속 영역 위에서 성장하는 것인, 계층화된 구조물.
  36. 계층화된 구조물을 성장시키는 방법으로서,
    기판을 획득하는 단계;
    상기 기판 위에서 제1 희토류 산화물 층을 에피택셜 성장시키는 단계;
    상기 제1 희토류 산화물 층 위에서 제1 금속 층을 에피택셜 성장시키는 단계; 및
    상기 제1 금속 층 위에서 제1 반도체 층을 에피택셜 성장시키는 단계
    를 포함하는, 계층화된 구조물 성장 방법.
  37. 제36항에 있어서,
    실리콘(Si), 게르마늄(Ge), 실리콘 온 절연체(SOI) 및 SiGe의 그룹으로부터 선택되는 하나 이상의 IV 족 원소를 포함하는 상기 기판을 선택하는 단계
    를 더 포함하는, 계층화된 구조물 성장 방법.
  38. 제36항에 있어서, 상기 기판은 최대 10도의 절단오류의 <100> 또는 <111> 중 어느 하나의 결정 배향을 갖는 것인, 계층화된 구조물 성장 방법.
  39. 제36항에 있어서,
    III 족 및 V 족으로부터의 원소를 포함하는 상기 기판을 선택하는 단계
    를 더 포함하는, 계층화된 구조물 성장 방법.
  40. 제36항에 있어서, 상기 기판은 Ga2O3 및 Al2O3의 그룹으로부터 선택되는 것인, 계층화된 구조물 성장 방법.
  41. 제36항에 있어서,
    주기율표의 란탄 족, 스칸듐(Sc) 및 이트륨(Y)으로부터 선택되는 희토류 금속 원소로 상기 희토류 산화물 층을 성장시키는 단계
    를 더 포함하는, 계층화된 구조물 성장 방법.
  42. 제36항에 있어서,
    1과 2 사이의 산소 대 금속 비율을 갖는 희토류 산화물로 구성되도록 상기 희토류 산화물 층을 성장시키는 단계
    를 더 포함하는, 계층화된 구조물 성장 방법.
  43. 제36항에 있어서,
    주기율표의 전이 금속 족으로부터 선택되는 금속 원소를 포함하도록 상기 제1 금속 층을 성장시키는 단계
    를 더 포함하는, 계층화된 구조물 성장 방법.
  44. 제36항에 있어서,
    III 족, IV 족, V 족으로부터 선택되는 원소를 포함하도록 상기 제1 반도체 층을 성장시키는 단계
    를 더 포함하는, 계층화된 구조물 성장 방법.
  45. 제36항에 있어서,
    실리콘으로 구성되도록 상기 기판을 선택하는 단계;
    1.5의 산소 대 금속 비율을 갖는 에르븀 산화물(ErO1 . 5)로 구성되도록 상기 희토류 산화물 층을 성장시키는 단계; 및
    몰리브덴(Mo)으로 구성되도록 상기 제1 금속 층을 성장시키는 단계
    를 더 포함하는, 계층화된 구조물 성장 방법.
  46. 제44항에 있어서, 상기 제1 반도체 층은 AlxSc1 - xN (0≤x<1)으로 구성되는 것인, 계층화된 구조물 성장 방법.
  47. 제45항에 있어서,
    <100>의 결정 배향을 갖는 Si로 구성되도록 상기 기판을 선택하는 단계;
    <110>의 결정 배향을 갖는 ErO1 .5로 구성되도록 상기 희토류 산화물 층을 성장시키는 단계; 및
    <211>의 결정 배향을 갖는 Mo로 구성되도록 상기 제1 금속 층을 성장시키는 단계
    를 더 포함하는, 계층화된 구조물 성장 방법.
  48. 제36항에 있어서,
    복수의 희금속 산화물 구성요소로 구성되도록 상기 희토류 산화물 층을 성장시키는 단계를 더 포함하며, 상기 복수의 희금속 산화물 구성요소는 상이한 금속 원소나 상이한 산소 대 금속 비율을 갖는 것인, 계층화된 구조물 성장 방법.
  49. 제36항에 있어서,
    제1 희토류 산화물로 구성되는 제1 하위층과, 제2 희토류 산화물로 구성되는 제2 하위층을 포함하도록 상기 희토류 산화물 층을 성장시키는 단계
    를 더 포함하는, 계층화된 구조물 성장 방법.
  50. 제36항에 있어서,
    제1 영역과 제2 영역을 포함하도록 상기 희토류 산화물 층을 성장시키는 단계를 더 포함하며, 상기 제1 영역은 제1 비율로의 원소와의 제1 희토류 산화물 합금을 포함하고, 상기 제2 영역은 제2 비율로의 원소와의 제2 희토류 산화물 합금을 포함하며, 상기 제1 영역은 상기 제2 영역으로 단계적인 패턴으로 전이되는 것인, 계층화된 구조물 성장 방법.
  51. 제36항에 있어서,
    제1 희토류 산화물로 구성되는 제1 하위층과, 제2 희토류 산화물로 구성되는 제2 하위층을 포함하도록 상기 희토류 산화물 층을 성장시키는 단계를 더 포함하며, 상기 제1 하위층과 상기 제2 하위층은 초 격자 구조로 반복되는 것인, 계층화된 구조물 성장 방법.
  52. 제48항에 있어서,
    III 족 원소로 구성되도록 상기 제2 금속 산화물을 성장시키는 단계
    를 더 포함하는, 계층화된 구조물 성장 방법.
  53. 제36항에 있어서,
    제1 금속으로 구성되는 제1 하위층과, 제2 금속으로 구성되는 제2 하위층을 포함하도록 상기 제1 금속 층을 성장시키는 단계
    를 더 포함하는, 계층화된 구조물 성장 방법.
  54. 제36항에 있어서,
    제1 금속으로 구성되는 제1 영역과, 제2 금속으로 구성되는 제2 영역을 포함하도록 상기 제1 금속 층을 성장시키는 단계를 더 포함하며, 상기 제1 영역은 상기 제2 영역으로 단계적인 패턴으로 전이되는 것인, 계층화된 구조물 성장 방법.
  55. 제36항에 있어서,
    제1 금속으로 구성되는 제1 하위층과, 제2 금속으로 구성되는 제2 하위층을 포함하도록 상기 금속 층을 성장시키는 단계를 더 포함하며, 상기 제1 하위층과 상기 제2 하위층은 초 격자 구조로 반복되는 것인, 계층화된 구조물 성장 방법.
  56. 제36항에 있어서,
    상기 반도체 층 위에서 에피택셜 성장하는 제2 금속 층을 성장시키는 단계
    를 더 포함하는, 계층화된 구조물 성장 방법.
  57. 제56항에 있어서,
    상기 제2 금속 층 위에서 에피택셜 성장하는 제2 반도체 층을 성장시키는 단계
    를 더 포함하는, 계층화된 구조물 성장 방법.
  58. 제36항에 있어서,
    금속 층과 반도체 층의 조합의 최대 20회의 반복을 성장시키는 단계
    를 더 포함하는, 계층화된 구조물 성장 방법.
  59. 제36항에 있어서,
    금속 층과 희토류 산화물 층의 조합의 반복을 성장시키는 단계
    를 더 포함하는, 계층화된 구조물 성장 방법.
  60. 제36항에 있어서,
    상기 반도체 층 위에서 성장하는 제2 희토류 산화물 층을 성장시키는 단계
    를 더 포함하는, 계층화된 구조물 성장 방법.
  61. 제60항에 있어서,
    상기 제2 희토류 산화물 층 위에서 에피택셜 성장하는 제2 금속 층을 성장시키는 단계
    를 더 포함하는, 계층화된 구조물 성장 방법.
  62. 제36항에 있어서,
    상기 제1 금속 층으로부터 에피택셜 층을 성장시키는 단계를 더 포함하며, 상기 에피택셜 층은 2차원(2D) 물질, 캡 층 및 절연체의 그룹으로부터 선택되는 구성요소를 포함하는 것인, 계층화된 구조물 성장 방법.
  63. 제62항에 있어서, 상기 2D 물질은 그래핀 및 전이 금속 이황화물의 그룹으로부터 선택되는 것인, 계층화된 구조물 성장 방법.
  64. 제62에 있어서, 상기 캡 층은 금속 질화물, 금속 산화물 및 금속 규화물의 그룹으로부터 선택되는 물질로 구성되는 것인, 계층화된 구조물 성장 방법.
  65. 제62항에 있어서, 상기 절연체는 희토류 산화물로 구성되는 것인, 계층화된 구조물 성장 방법.
  66. 제36항에 있어서,
    상기 제1 금속 층으로부터 상기 제1 반도체 층으로 전이하는 중간층을 성장시키는 단계
    를 더 포함하는, 계층화된 구조물 성장 방법.
  67. 제66항에 있어서, 상기 중간층은, 금속 질화물, 금속 피닉타이드 및 템플릿 2D 전극의 그룹으로부터 선택되는 하나 이상의 구성요소로 구성되는 것인, 계층화된 구조물 성장 방법.
  68. 제36항에 있어서,
    상기 제1 희토류 산화물 층으로부터 상기 제1 금속 층으로 전이하는 중간층을 성장시키는 단계
    를 더 포함하는, 계층화된 구조물 성장 방법.
  69. 제68항에 있어서,
    상기 제1 금속 층과 산소로부터의 금속 구성요소로 상기 중간층을 성장시키는 단계
    를 더 포함하는, 계층화된 구조물 성장 방법.
  70. 제36항에 있어서,
    상기 제1 금속 층의 제1 부분과 상기 제1 금속 층의 제2 부분 사이에 제1 간격 공간이 있는 불연속 패턴으로 상기 제1 금속 층을 성장시키는 단계; 및
    상기 간격 공간에서 상기 간격과 상기 금속 영역 모두의 위에서 상기 제1 반도체 층을 성장시키는 단계
    를 더 포함하는, 계층화된 구조물 성장 방법.
KR1020197011442A 2016-09-22 2017-09-21 집적된 에피택셜 금속 전극 KR102400476B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662398416P 2016-09-22 2016-09-22
US62/398,416 2016-09-22
PCT/US2017/052803 WO2018057797A1 (en) 2016-09-22 2017-09-21 Integrated epitaxial metal electrodes

Publications (2)

Publication Number Publication Date
KR20190065314A true KR20190065314A (ko) 2019-06-11
KR102400476B1 KR102400476B1 (ko) 2022-05-20

Family

ID=60009744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197011442A KR102400476B1 (ko) 2016-09-22 2017-09-21 집적된 에피택셜 금속 전극

Country Status (7)

Country Link
US (2) US10128350B2 (ko)
EP (1) EP3516681A1 (ko)
JP (1) JP7005604B2 (ko)
KR (1) KR102400476B1 (ko)
CN (1) CN109964302A (ko)
TW (1) TWI764930B (ko)
WO (1) WO2018057797A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10075143B2 (en) 2015-11-13 2018-09-11 IQE, plc Layer structures for RF filters fabricated using rare earth oxides and epitaxial aluminum nitride
US10418457B2 (en) 2016-09-22 2019-09-17 Iqe Plc Metal electrode with tunable work functions
US11495670B2 (en) 2016-09-22 2022-11-08 Iqe Plc Integrated epitaxial metal electrodes
TWI764930B (zh) 2016-09-22 2022-05-21 英商Ｉｑｅ有限公司 集成外延金屬電極
US10347483B2 (en) * 2017-05-29 2019-07-09 Franck Natali Rare earth nitride structure or device and fabrication method
WO2019060737A1 (en) * 2017-09-21 2019-03-28 Iqe Plc METALLIC ELECTRODE WITH ADJUSTABLE WORKING FUNCTIONS
CA3101187A1 (en) * 2018-05-29 2019-12-05 Iqe Plc Optoelectronic devices formed over a buffer
EP3896850A1 (en) 2020-04-14 2021-10-20 IQE plc Layered structure with regions of localized strain in crystalline rare earth oxides
CN112582541B (zh) * 2020-12-06 2022-07-29 南开大学 一种基于二维叠层异质结构的垂直单分子膜场效应晶体管及其制备方法
US11532642B2 (en) 2020-12-14 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-function substrate
CN113113294B (zh) * 2021-04-07 2022-06-07 厦门市三安集成电路有限公司 一种复合衬底及制备方法、射频集成芯片制备方法
CN117559939B (zh) * 2023-02-23 2024-08-16 北京芯溪半导体科技有限公司 体声波谐振器及其形成方法、滤波器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294452A (ja) * 2004-03-31 2005-10-20 Fujitsu Ltd 薄膜積層体、その薄膜積層体を用いたアクチュエータ素子、フィルター素子、強誘電体メモリ、および光偏向素子
US7643526B1 (en) * 2006-06-21 2010-01-05 Michael Lebby Spontaneous/stimulated light emitting μ-cavity device
US20130062610A1 (en) * 2011-09-14 2013-03-14 Andrew Clark Lattice matched crystalline reflector
KR20150101959A (ko) * 2014-02-27 2015-09-04 아바고 테크놀로지스 제너럴 아이피 (싱가포르) 피티이 리미티드 도핑된 압전층을 가진 벌크 음향파 공진기
US20150280688A1 (en) * 2014-03-28 2015-10-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator device including trench for providing stress relief
US20160118957A1 (en) * 2014-10-22 2016-04-28 Avago Technologies General IP (Singapore) Pte. Ltd . Bulk acoustic resonator device including temperature compensation structure comprising low acoustic impedance layer
JP2016100592A (ja) * 2014-11-26 2016-05-30 株式会社Flosfia 結晶性積層構造体およびその製造方法

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4857415A (en) 1987-05-29 1989-08-15 Raytheon Company Method of producing single crystalline magnetic film having bi-axial anisotropy
US5594280A (en) 1987-10-08 1997-01-14 Anelva Corporation Method of forming a thin film and apparatus of forming a metal thin film utilizing temperature controlling means
JP2680468B2 (ja) 1989-07-01 1997-11-19 株式会社東芝 半導体装置および半導体装置の製造方法
EP0498580A1 (en) 1991-02-04 1992-08-12 Canon Kabushiki Kaisha Method for depositing a metal film containing aluminium by use of alkylaluminium halide
US5387459A (en) * 1992-12-17 1995-02-07 Eastman Kodak Company Multilayer structure having an epitaxial metal electrode
US5828080A (en) * 1994-08-17 1998-10-27 Tdk Corporation Oxide thin film, electronic device substrate and electronic device
JP3193302B2 (ja) * 1996-06-26 2001-07-30 ティーディーケイ株式会社 膜構造体、電子デバイス、記録媒体および強誘電体薄膜の製造方法
JP3813740B2 (ja) * 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板
US6610548B1 (en) 1999-03-26 2003-08-26 Sony Corporation Crystal growth method of oxide, cerium oxide, promethium oxide, multi-layered structure of oxides, manufacturing method of field effect transistor, manufacturing method of ferroelectric non-volatile memory and ferroelectric non-volatile memory
US6437667B1 (en) * 2000-02-04 2002-08-20 Agere Systems Guardian Corp. Method of tuning thin film resonator filters by removing or adding piezoelectric material
US6709776B2 (en) 2000-04-27 2004-03-23 Tdk Corporation Multilayer thin film and its fabrication process as well as electron device
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
US20020089023A1 (en) * 2001-01-05 2002-07-11 Motorola, Inc. Low leakage current metal oxide-nitrides and method of fabricating same
US6936837B2 (en) * 2001-05-11 2005-08-30 Ube Industries, Ltd. Film bulk acoustic resonator
JP4115789B2 (ja) * 2001-09-19 2008-07-09 株式会社東芝 半導体装置の製造方法
JP2004006722A (ja) 2002-03-27 2004-01-08 Seiko Epson Corp 圧電アクチュエータ、インクジェット式ヘッド及び吐出装置
EP1505663A4 (en) 2002-05-15 2009-08-19 Seiko Epson Corp PIEZOELECTRIC ACTUATOR AND LIQUID JET HEAD
JP4457587B2 (ja) 2002-09-05 2010-04-28 セイコーエプソン株式会社 電子デバイス用基体の製造方法及び電子デバイスの製造方法
JP4734823B2 (ja) 2003-06-11 2011-07-27 富士通株式会社 膜多層構造体及びこれを用いるアクチュエータ素子、容量素子、フィルタ素子
JP4165347B2 (ja) 2003-06-25 2008-10-15 セイコーエプソン株式会社 圧電素子の製造方法
JP2005150990A (ja) * 2003-11-13 2005-06-09 Tdk Corp 薄膜バルク波共振器ウェハ及び薄膜バルク波共振器の製造方法
US20070138506A1 (en) 2003-11-17 2007-06-21 Braddock Walter D Nitride metal oxide semiconductor integrated transistor devices
US7384481B2 (en) 2003-12-29 2008-06-10 Translucent Photonics, Inc. Method of forming a rare-earth dielectric layer
US7605531B1 (en) 2005-10-25 2009-10-20 Translucent, Inc. Full color display including LEDs with rare earth active areas and different radiative transistions
JP4768427B2 (ja) * 2005-12-12 2011-09-07 株式会社東芝 半導体記憶装置
US20080217695A1 (en) * 2007-03-05 2008-09-11 Translucent Photonics, Inc. Heterogeneous Semiconductor Substrate
US8049100B2 (en) * 2007-07-26 2011-11-01 Translucent, Inc. Multijunction rare earth solar cell
CN100508229C (zh) * 2007-08-30 2009-07-01 鹤山丽得电子实业有限公司 一种无掩膜半导体外延片制作方法
AU2008349509B2 (en) 2008-01-28 2013-12-19 Amit Goyal Semiconductor-based large-area flexible electronic devices
US8878363B2 (en) 2009-06-26 2014-11-04 Intel Corporation Fermi-level unpinning structures for semiconductive devices, processes of forming same, and systems containing same
US8564094B2 (en) * 2009-09-09 2013-10-22 Micron Technology, Inc. Capacitors including at least two portions of a metal nitride material, methods of forming such structures, and semiconductor devices including such structures
US9847768B2 (en) * 2009-11-23 2017-12-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Polarity determining seed layer and method of fabricating piezoelectric materials with specific C-axis
US9450561B2 (en) * 2009-11-25 2016-09-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic wave (BAW) resonator structure having an electrode with a cantilevered portion and a piezoelectric layer with varying amounts of dopant
US9136819B2 (en) 2012-10-27 2015-09-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic wave resonator having piezoelectric layer with multiple dopants
US9602073B2 (en) * 2013-05-31 2017-03-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic wave resonator having piezoelectric layer with varying amounts of dopant
US20120264284A1 (en) 2011-04-14 2012-10-18 Wang shao-wei Manufacturing method for metal gate structure
US8618525B2 (en) * 2011-06-09 2013-12-31 Intermolecular, Inc. Work function tailoring for nonvolatile memory applications
US9105471B2 (en) 2011-08-03 2015-08-11 Translucent, Inc. Rare earth oxy-nitride buffered III-N on silicon
US8698119B2 (en) * 2012-01-19 2014-04-15 Sandisk 3D Llc Nonvolatile memory device using a tunnel oxide as a current limiter element
JP6083262B2 (ja) 2012-03-14 2017-02-22 Tdk株式会社 ヘテロエピタキシャルｐｎ接合酸化物薄膜を有する積層薄膜
DE102013010187A1 (de) * 2012-06-27 2014-01-02 Fairchild Semiconductor Corp. Schottky-Barriere-Vorrichtung mit lokal planarisierter Oberfläche und zugehöriges Halbleitererzeugnis
US8823055B2 (en) 2012-12-17 2014-09-02 Translucent, Inc. REO/ALO/A1N template for III-N material growth on silicon
US8878188B2 (en) 2013-02-22 2014-11-04 Translucent, Inc. REO gate dielectric for III-N device on Si substrate
US9129985B2 (en) 2013-03-05 2015-09-08 United Microelectronics Corp. Semiconductor device having metal gate and manufacturing method thereof
US8748900B1 (en) 2013-03-27 2014-06-10 Translucent, Inc. Re-silicide gate electrode for III-N device on Si substrate
US8796121B1 (en) 2013-11-19 2014-08-05 Translucent, Inc. Stress mitigating amorphous SiO2 interlayer
JP6347086B2 (ja) 2014-02-18 2018-06-27 アドバンストマテリアルテクノロジーズ株式会社 強誘電体セラミックス
US9520855B2 (en) 2014-02-26 2016-12-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic wave resonators having doped piezoelectric material and frame elements
US9853626B2 (en) * 2014-03-31 2017-12-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator comprising acoustic redistribution layers and lateral features
US10340885B2 (en) 2014-05-08 2019-07-02 Avago Technologies International Sales Pte. Limited Bulk acoustic wave devices with temperature-compensating niobium alloy electrodes
US10075143B2 (en) 2015-11-13 2018-09-11 IQE, plc Layer structures for RF filters fabricated using rare earth oxides and epitaxial aluminum nitride
US10283349B2 (en) 2016-05-27 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Single-crystal rare earth oxide grown on III-V compound
TWI728130B (zh) 2016-06-19 2021-05-21 英商Ｉｑｅ有限公司 用於射頻濾波器應用的磊晶 AlN/cREO 結構
US11495670B2 (en) 2016-09-22 2022-11-08 Iqe Plc Integrated epitaxial metal electrodes
TWI764930B (zh) 2016-09-22 2022-05-21 英商Ｉｑｅ有限公司 集成外延金屬電極
US10418457B2 (en) 2016-09-22 2019-09-17 Iqe Plc Metal electrode with tunable work functions
WO2019060737A1 (en) 2017-09-21 2019-03-28 Iqe Plc METALLIC ELECTRODE WITH ADJUSTABLE WORKING FUNCTIONS

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294452A (ja) * 2004-03-31 2005-10-20 Fujitsu Ltd 薄膜積層体、その薄膜積層体を用いたアクチュエータ素子、フィルター素子、強誘電体メモリ、および光偏向素子
US7643526B1 (en) * 2006-06-21 2010-01-05 Michael Lebby Spontaneous/stimulated light emitting μ-cavity device
US20130062610A1 (en) * 2011-09-14 2013-03-14 Andrew Clark Lattice matched crystalline reflector
KR20150101959A (ko) * 2014-02-27 2015-09-04 아바고 테크놀로지스 제너럴 아이피 (싱가포르) 피티이 리미티드 도핑된 압전층을 가진 벌크 음향파 공진기
US20150280688A1 (en) * 2014-03-28 2015-10-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator device including trench for providing stress relief
US20160118957A1 (en) * 2014-10-22 2016-04-28 Avago Technologies General IP (Singapore) Pte. Ltd . Bulk acoustic resonator device including temperature compensation structure comprising low acoustic impedance layer
JP2016100592A (ja) * 2014-11-26 2016-05-30 株式会社Flosfia 結晶性積層構造体およびその製造方法

Also Published As

Publication number Publication date
US10825912B2 (en) 2020-11-03
US20190074365A1 (en) 2019-03-07
JP7005604B2 (ja) 2022-01-21
US20180138284A1 (en) 2018-05-17
JP2019535134A (ja) 2019-12-05
WO2018057797A1 (en) 2018-03-29
US10128350B2 (en) 2018-11-13
TW201826327A (zh) 2018-07-16
EP3516681A1 (en) 2019-07-31
KR102400476B1 (ko) 2022-05-20
TWI764930B (zh) 2022-05-21
CN109964302A (zh) 2019-07-02

Similar Documents

Publication Publication Date Title
KR102400476B1 (ko) 집적된 에피택셜 금속 전극
US10566944B2 (en) Layer structures for RF filters fabricated using rare earth oxides and epitaxial aluminum nitride
US11495670B2 (en) Integrated epitaxial metal electrodes
US10923345B2 (en) Epitaxial metal oxide as buffer for epitaxial III-V layers
TWI805620B (zh) 具可調功函數之金屬電極
US10418457B2 (en) Metal electrode with tunable work functions
US20200388489A1 (en) Integrated epitaxial metal electrodes for modified devices
EP3915133B1 (en) Integrated epitaxial metal electrodes
US11611001B2 (en) Localized strain fields in epitaxial layer over cREO

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant