CN1751379A - 用于修正硅衬底的缓冲结构 - Google Patents

用于修正硅衬底的缓冲结构 Download PDF

Info

Publication number
CN1751379A
CN1751379A CNA2004800046781A CN200480004678A CN1751379A CN 1751379 A CN1751379 A CN 1751379A CN A2004800046781 A CNA2004800046781 A CN A2004800046781A CN 200480004678 A CN200480004678 A CN 200480004678A CN 1751379 A CN1751379 A CN 1751379A
Authority
CN
China
Prior art keywords
alloy
target material
buffer structure
classification
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800046781A
Other languages
English (en)
Other versions
CN100382244C (zh
Inventor
D·J·沃利斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qinetiq Ltd
Original Assignee
Qinetiq Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qinetiq Ltd filed Critical Qinetiq Ltd
Publication of CN1751379A publication Critical patent/CN1751379A/zh
Application granted granted Critical
Publication of CN100382244C publication Critical patent/CN100382244C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一种缓冲结构(1)，包括由氮化物合金(5)制成的组成分级层，氮化物合金包括两种或多种IIIB族元素，例如La、Y、Sc或Ac，该缓冲结构用于修正硅衬底(3)以产生通用衬底，在该衬底上可淀积一定范围内的目标材料(7)，例如GaN，以制造用于电学和光学应用的半导体器件。获得的晶格参数L随着穿过该结构的厚度T变化。

Description

用于修正硅衬底的缓冲结构
本发明涉及一种用于修正用于随后的目标材料淀积的硅衬底的缓冲结构、前身器件结构和包括所述缓冲结构的器件以及形成所述结构和器件的方法。具体涉及适用于生长目标材料的缓冲结构，目标材料例如是，III-V族半导体或Si上的钙钛矿氧化物，该缓冲结构还特别应用于氮化镓材料。
氮化镓材料是具有使其在很多微电子应用中有用的许多吸引人的特性的半导体化合物。一般，它们需要在适合的衬底上作为单晶(外延)层生长，其中衬底影响外延生长机制。尽管希望在大的衬底上以大批量生长单晶层，但是用于异质外延生长的合适的衬底很难确定。
蓝宝石(Al2O3)、碳化硅和硅都已经用作用于氮化镓淀积的衬底，但是在衬底和目标材料的各自特性中的差异能限制获得的层的质量。GaN具有与上述的衬底不同的热膨胀系数，且因此，由于较厚的衬底层加于其上的束缚，一旦处理之后进行冷却，GaN层就有破裂的倾向。在氮化镓层中的破裂严重地限制了它们的最终用途的应用。
另一个问题在于，对于发生高质量的外延生长，衬底和目标材料的晶格参数必须相同或适当地接近。衬底表面结构和取向强烈影响获得的目标材料层，且如果没有良好的晶格参数匹配，则将导致形成很多位错，并导致损失目标材料结构的精细控制。这种缺陷的形成不利地影响了获得的单晶体的电学和/或光学特性，并再次限制最终用途的应用。
已经开发防止破裂形成和缺陷形成的现有技术，包括含有使用过渡或缓冲层。用于降低在异质外延系统中的螺纹位错一个对策是使用非晶的或多晶的缓冲层。例如，在Motorola TFOS(Three Fives on Silicon)工艺中，在衬底上淀积粘附的单晶氧化膜。在达到该氧化物的“临界厚度”之前(在该厚度处出现很多缺陷)，将至膜界面的该衬底转变成非晶层，对于某些材料来讲，该非晶层可吸收失配应变并导致低位错密度。在应变消除发生之前对粘附的氧化层的要求限制了这个接近+/-5-7％的在失配范围之内的层(在该失配处，临界厚度降低到一个原子单层之下)。
也已经示出使用具有分级的或步进式的合成物的过渡或缓冲层可以用以实现高质量的异质外延结构。分级的或步进式的层的作用是逐步引入应变，并因此提供位错移动的机会。反过来，通过延长每个失配位错的长度并促进消除它们的螺纹段，这降低了穿过层表面的位错数量。使用过渡层以直接在硅上外延生长氮化镓材料的现有技术，已经应用包括组成分级的GaN的Al和In的合金的层，但只获得有限的成功。
由于对GaN和其他III-V族半导体的重要技术的兴趣，已经开发几种可选技术用于在Si衬底上生长GaN，尽管有17％的晶格失配。这些包括pendoepitaxy技术和外延横向过度生长(ELOG)技术，其中GaN在图案化的衬底上生长，和所谓的Nitronex工艺，其中在GaN生长之前，首先通过在乙烯中退火将Si衬底转变为SiC。然而，同时所有这些工艺已经成功示范了在Si层上的GaN生长，缺陷密度仍明显高于所需的，且基板预处理明显增加了生产成本。
在本发明的第一方面中，提供用于修正用于随后的目标材料淀积的硅衬底的缓冲结构，该缓冲结构包括组成分级的缓冲层，该缓冲层包括IIIB族的氮化物合金，所述的合金包括两种或多种IIIB族元素，其相对数量随着深度而变化以实现所述的分级。
这里使用的术语IIIB族涉及到稀土元素Sc、Y、La和Ac；这些元素在某些可选的实际操作中也已经作为IIIA族元素而公知。
一般使用的术语III-V族半导体涉及到B、Al、Ga、In或Tl与N、P、As、Sb或Bi的化合物。
在Si上的GaN合金和其他的III-V族半导体的外延淀积提出了由于上述的在硅和这些材料之间的高度晶格失配以及不同热膨胀系数的重要挑战。我们已经发现，IIIB族氮化物的物理特性和晶体结构使其尤其适合用于在允许淀积高质量目标材料层的硅上提供分级的缓冲结构。然而，在IIIB族氮化物内部，在其各自的立方结构中存在足够的晶格参数参差，以便“通用的”制造，用于外延生长的硅基衬底，也就是能够适合于匹配目标材料的宽范围的那个。因此，本发明提供适合于生长高质量GaN的缓冲结构，以及能够适合于宽范围的其它目标材料的衬底结构，包括其它III-V族半导体和工艺上的重要材料，例如钙钛矿氧化物。
在本发明的另一方面中，提供一种晶体结构，在该晶体结构中在硅衬底上提供前述的缓冲结构，且同样的晶体结构包括前述的缓冲结构和提供于其上的目标材料层。还提供一种包括这种晶体结构的半导体器件。
在再一方面中，提供一种用于形成用以修正用于随后的目标材料淀积的硅衬底的缓冲结构的方法，该方法包括在硅衬底上生长包括IIIB族氮化物合金的组成分级的缓冲层，所述的合金包括两种或多种IIIB族元素，其相对数量随着深度而变化以实现所述的分级。
在优选的方面中，提供用于修正用以随后的目标材料淀积的硅衬底的缓冲结构，缓冲结构包括组成分级的缓冲层，该缓冲层包括氮化镧合金，所述的合金还包括一种或多种来自IIIB族的其他元素以实现所述的分级。
现在将参考附图更详细地描述本发明，附图中：
图1a是根据本发明的优选晶体结构的示意性截面图，和横靠图1a的图1b示出了获得的具有穿过该结构的厚度T的晶格参数L；
图2a是根据本发明的第二晶体结构的示意性截面图，和横靠图2a的图2b再次示出了获得的具有穿过该结构的厚度T的晶格参数L；和，
图3a至3g示出对于根据本发明的可选缓冲结构，浓度x随着厚度t变化的示范性分布。
我们已经发现可使用缓冲结构以修正硅衬底以制造高度可适应的缓冲结构，在缓冲结构上可淀积一定范围内的目标材料(例如，GaN)，以制造用于电学和光学应用的半导体器件，其中缓冲结构包括合金的组成分级层，合金包括两种或多种IIIB族元素(La、Y、Sc或Ac)。
LaN、ScN和YN都是半金属，或窄隙半导体(例如，ScN具有2.2eV左右的带隙)。因此，根据本发明的缓冲结构可根据选择而制成导电的，例如在LED应用中，需要其与器件的底部电接触，或可选地，例如在微波FET应用中，需要的是高电阻。
如这里使用的，术语“硅衬底”指的是包括单晶硅层的任何衬底，例如包括，大的硅晶片、绝缘体上的硅衬底、蓝宝石上的硅衬底、SIMOX衬底和具有接合到另一多晶材料的硅晶片的衬底。
其中将结构或层描述成在衬底或其它的层上，将所述结构或层直接布置在所述衬底或其它层的整个或部分的上方，或如果还存在中间层的话间接布置在所述衬底或其它层的整个或部分的上方。
在“组成分级”缓冲层中，各自的IIIB族元素的相对数量将随着在缓冲层中的深度而改变，至少贯穿缓冲层厚度的一部份。考虑到各自纯的单独IIIB族氮化物(举例为LaN或ScN)，可改变该相对数量，以逐渐地随着自硅衬底之间的距离而降低晶格参数。在恰好最小处，在该层内部的不同深度处将存在两个不同的合成物。然而，通常在单晶或晶格中的La、Sc或Y原子各自的相对浓度中存在逐步变化。
与现有技术缓冲系统大不相同，其倾向于使用具有合金的缓冲层，以吸收失配应变，其中合金为例如具有与目标GaN(Wurzite)的相适合的晶体结构的InN或AlN，本发明基于包括自不同周期族，即IIIB族元素的组成分级缓冲层的生长。获得的氮化物合金晶格具有不同的晶体结构(立方NaCl)，其能依据分级实现晶格参数中的大的变化，并接近Si和GaN的晶格匹配，如以下进一步描述的。
另外，由于IIIB族元素明显较硅低的阳电性，它们优先于SiN形成氮化物。因此，在初始晶体生长阶段期间，其较早(与现有技术工艺相比)进行防止在暴露的衬底上形成氮化物的步骤(该氮化物是非晶的并扰乱衬底和异质外延层之间的外延关系)，导向简单化的、较低成本的制造工艺。
该合金可至少包含从镧、钪和钇中选出的两种IIIB族元素。LaN、YN和ScN全部具有立方(NaCl)晶体结构，其晶格参数是，对于LaN为0.530nm，对于YN为0.489nm和对于ScN为0.445nm；硅具有0.5431nm的相应晶格参数。因此，在Si表面上的生长可以始于例如纯的LaN或纯的YN的缓冲层的开始合成，或始于LaYN或LaScN或YScN或LaYScN，其具有高于75％且优选90％或更多的具有较大氮化物参数的该元素的高浓度；之后，其它元素(多种元素)的数量会增加，直到较大参数元素的数量降低到25％或更少，优选10％或更少。具体地，LaN给出了特别好的晶格匹配，使得可以实现非常低的错位密度，且因此，在Si上获得较高质量的外延层，而不是先前的有可能。当GaN是目标材料时，实现小于108cm-2的错位密度，以及小于1nm的RMS(路线均方)表面粗糙度值。
图1a示出了优选实施例，其中在单晶硅衬底上淀积La(1-x)ScxN(0＜x＜1)外延层，其中x随着远离衬底的距离而增加，以提供适合于III-V族化合物的外延生长的适应衬底。晶体结构1包括硅衬底3、组成分级的La(1-x)ScxN缓冲层5和GaN的目标材料层7。图1b示出怎样分级(从x＝0至x＝1)化合物，以给出在晶格参数L中随着穿过缓冲层的厚度T的持续变化。因此，通过利用分级层技术，可以制造能够与在接近0.530nm和接近0.445nm之间的任一立方晶格参数、和在接近0.3748nm和0.3146nm之间的任一六方晶格参数相匹配的缓冲层或“适应衬底”。因此，本发明利于任意氮化物或氧化物的目标材料的生长，该目标材料具有立方的或六方的晶格结构，该结构能够匹配在IIIB族氮化物立方结构中的模板生长平面。可以分级该化合物，以便在缓冲层的外表面(或最外部的表面区域)产生选择的晶格参数，该缓冲层与在2％内、且优选1％内和最优选0.1％内的希望的目标材料的晶格参数相匹配。
该合金可从由La(1-x)ScxN(0＜x＜1)、La(1-y)YyN(0＜y＜1)、Y(1-z)SczN(0＜z＜1)和La(1-x-y)ScxYyN(0＜x＜1，0＜y＜1，x+y＜1)组成的组中选择。分级LaScN合金的使用提供特定可适应的缓冲结构，其中缓冲层的富有镧的区域设置成与硅衬底相邻，并转变到在接收目标材料的相对面上设置的富有钪的区域。类似地使用具有富有Y和Sc区域的分级的YScN合金。ScN具有在(111)表面上的0.3146nm的原子间距的立方晶体结构，该间距接近GaN的0.3189nm。因此，本发明可提供适合于高质量的单晶GaN生长的界面，具有低缺陷密度。当需要具有较大晶格参数的目标材料时，分级LaYN合金可以满足。
可以以很多方式改变分级缓冲层的合成物，且为了设计具体前身器件结构的物理和电学特性将选择该合成物。一般在氮化物合金中存在的较大晶格参数的元素(例如，镧和/或钇)的数量向分级层的目标材料侧降低，以便由一个或两个小很多的氮化物晶格参数元素(例如，钪和/或钇)来代替。该分级可以精细或者粗糙，且可按照线性分布、阶梯式分布和/或曲线分布中的任意一个或多个。在合成物中可能存在持续变化，或在分级中可能存在一个或多个间断，该间断可使得固定浓度区域和/或变化浓度区域相互分开。该分级可横跨组成分级层的整个深度或厚度、或仅横跨部分深度而发生。优选地，分级层包括至少一个恒定合成物的区域，其强制了在一个或多个预定点处晶格的松弛。
图3a至3f通过示出在优选的La(1-X)ScxN(0＜x＜1)缓冲层中x变化的一般分布，说明在缓冲层中成分x随着厚度t变化的方式。钪的数量可从0％或从较高的％数量例如10％增加。图3a示出了x随着厚度或深度的阶梯式增加，其在浓度中具有两个阶梯，同时图3b示出了多个步骤。图3c示出了x随着深度的线性增加，和图3d示出了相同的但具有恒定合成物的中间区域。在图3e中初始合成物在线性增加之前保持恒定，而在下面的图3g中，在缓冲层的顶部存在附加的恒定合成物。最后，图3f示出了包括初始阶梯式增加的具体优选分布，接下来是最后的线性分级。阶梯式增加允许迅速建立缓冲层浓度，其中产生了位错，但是将其限制到较低区域，而在上部层中的平缓分级防止位错达到表面。
将理解的是，在图3a至3f中说明的该分布仅仅是示范性的，和该分级层的合成物可以以其他的方式变化，例如，依据使用的外延生长工艺。
分级率将取决于最终的目标材料。对于GaN，x(或者y或者z)在每微米4至0.2的范围内变化。
缓冲层的深度取决于最终用途的应用和所需的目标材料的质量。在某些情况下，例如，缓冲层可达到7微米，但是优选在0.5-4微米的范围内和更优选在1-2微米的范围内。在其他情况下，例如，缓冲层的深度可＜1微米，优选0.1-0.8微米和更优选0.4-0.5微米。
在某些优选实施例中，可以存在至少一个在缓冲层与目标材料层和衬底层之间的其中之一或者两者之间的中介层。由于扩散等，这种中介层可以在生长期间形成，而且由于其他原因，将必须引进不同的合成物层到例如目标层的下方，以帮助不同目标材料的成核。
图2a示出了包括与图1a的结构中相同的层的第二晶体结构，还包括在衬底上的LaN单层4，以及直接位于目标材料层7的下方的恒定合成物镧钪氮化物合金6的子层。如果缓冲层包括直接位于衬底上的初始子层，则在某些应用中其是有利的，一般深度为1-2nm，且一般只含有较大晶格参数元素的氮化物。这种子层可提供假晶的初始层，该层采取衬底的晶体形式。对于LaScN合金缓冲层，纯的LaN可因此用在子层中。之后，可通过分级缓冲层的生长逐渐增加应变。
理论上，本发明的缓冲结构在硅衬底的Si(111)表面上生长。对于GaN，这给出了对于六方GaN的生长具有适合的对称的模板。可选地，Si(001)表面可用于立方材料的生长，例如钙钛矿氧化物或闪锌矿GaN、InN、AlN及其合金。还可以生长缓冲层，其和所选平面的理想取向具有小的切余物(offcut)，例如达到5°，优选达到1或2°，尽管在某些情况下不超出0.1或0.5°的更小角度会有用。这种切余物允许控制缓冲层和目标材料的生长机制，以提高例如表面形态的特性。
包括III-V族氮化物AlN、InN、GaN和其合金的III-V族半导体对异质外延目标材料有特别的兴趣。其材料特性允许产生跨过从红光到UV波长范围内的有效光发射体，且还提供高功率、高电压的电子设备。因此，目标材料优选包括III-V族半导体，更优选包括铝、镓或氮化铟或者其合金，且更优选包括氮化镓。本发明提供特别适合Wurzite(六方GaN-最普遍使用的相位)的表面生长，但是也可生长立方(闪锌矿)GaN，并且类似地构成AlN和InN合金。ScN是另一重要的目标材料。
其中存在重要的技术兴趣的另一组材料是钙钛矿构成的氧化物，因此目标材料可选地包括钙钛矿氧化物。这些氧化物表示出兴趣材料特性的范围例如，铁电、巨磁阻、高介电常数和压电性，其特性全部都具有器件应用。很多钙钛矿氧化物具有小于Si的晶格参数，因此需要缓冲层以能够高质量地外延生长，但是落在通过本发明实现的晶格尺寸范围内。具有尖晶石型结构的氧化物还可通过本发明来生长。可能的钙钛矿氧化物目标材料的实例可包括钽酸铅钪、钛酸铅锆、钛酸锶、钛酸钡、锰酸镧钙、锰酸镧锶、锰酸镧钡、锆酸钙、锆酸锶、锆酸钡、氧化铪、硅酸铪、铪酸钙、铪酸锶和铪酸钡。
该目标材料可直接生长在缓冲层上，因此驱动了分级层的最终的松弛。可选地，缓冲结构还可包括例如达到2微米的IIIB族氮化物合金的恒定合成物层，IIIB族氮化物合金设置在目标材料下面的缓冲层顶部，该层在生长材料层之前几乎强制完成了晶格的松弛。
目标材料可形成至少一个具有希望的电子和机械特性的器件层。在某些应用中，可能需要不止一个相同材料的器件层，在其他的应用中，可在缓冲层上方淀积不止一个不同材料的器件层。随意地，在选择的生长温度下通过将缓冲层的最顶部区域或子层分级成轻微超出目标材料的晶格参数(例如，高达2％之多)来将目标材料置于压缩应变之下。事实上，最顶部区域可包括例如高达1微米的具有需要的稍小晶格参数的固定合成物的氮化物合金的子层。以这种方式，可以利用在缓冲层外表面和材料层之间的晶格参数中的细微差别，以在冷却时，可以对压缩应变补偿在Si和目标材料之间的不利的热膨胀失配。例如，ScN具有稍小于GaN的晶格参数，通过引进的压缩应变的程度，可降低Si和GaN之间的拉伸的热失配应变，因此降低了目标材料的破裂的可能性。
IIIB族氮化物可在某一程度上用作防止外延层和衬底之间的原子种类相互扩散的阻挡层。而且，可利用各种公知的外延生长工艺来淀积IIIB族氮化物，且该IIIB族氮化物具有相对高的熔点，提供与随后的一般需要的例如GaN的目标材料所需的生长条件兼容。在以下的实例中，使用分子束外延(MBE)以形成缓冲结构。然而，该缓冲结构还可使用例如金属有机分子束外延(MOMBE)、金属有机化学气相淀积(MOCVD)、等离子体增强物理气相淀积(PECVD)、化学束外延(CBE)、液相外延(LPE)或其他公知的适合于外延生长的技术来生长。优选地，选择该技术以使缓冲结构和目标材料能够使用相同的设备来淀积，优选在单个的工艺中进行。因此，由于LaN、ScN和YN全部都从基于氢的前身而生长，所以对于GaN合金目标材料，可按常规使用MOCVD。
根据本发明的缓冲结构可用在各种器件应用中，在技术领域中包括电子学、光电子学、MEMS、光子学、传感器和成像器。因此，在另一方面，本发明提供包括前述的晶体/缓冲结构的半导体器件。该器件可以是光学或电子器件，具有包括LED、激光二极管、晶体管等的共同应用。
本发明还提供例如硅晶片的硅衬底，含有一个或多个根据本发明通过在其部分表面上选择性的区域外延生长的缓冲结构。此时可将这种缓冲结构及其相关目标材料层与在硅衬底/晶片的其他部分上图案化的硅器件结合。
该器件一般包括目标材料、缓冲层和硅衬底，但是存在硅衬底随后被除去(因此，几乎用作模板)的应用，例如，在该缓冲层适合于使其自身用作器件的底部接触时。
在另一方面中，本发明提供使用本发明的方法获得的单晶目标材料，该材料已经从缓冲层分离。该单晶材料可用在各种半导体或其它的应用中，且可被掺杂以形成适合于这些应用的材料。
制备根据本发明的包括La/Sc氮化物合金的分级缓冲层的缓冲结构的一个方式的实例在以下的例子中描述：
实例1
使用标准湿法化学工艺，在非真空(ex-vacuo)情况下，首先从Si衬底除去自然氧化物，并且允许在Si衬底上以可控方式重新形成薄的均匀自然氧化膜。将该衬底装入到MBE室中并加热到接近950℃达30分钟，以热还原重新形成的自然氧化物，导致了干净(7×7)重建的(111)Si衬底。
将预处理过的Si衬底冷却到700℃，并使用具有通常的0.3ml/sec的La流量和10-7乇的环境压力的泄流室来将1和2之间的La金属单层淀积到Si表面上(以便防止Si衬底的氮化)。因此通过在氮中放出气体来将MBE室的环境压力增加到5×10-6乇，且使用具有500W功率设置的r.f.等离子体氮源将La单层转变成氮化物。
重新打开La遮挡板以开始生长厚度为1-2nm的LaN层，且此时也打开Sc遮挡板。通过相对倾斜La和Sc室，La(1-x)ScxN的组成分级层的生长始于接近x＝0.5每微米的分级率。Sc室的开始流量是0.003ml/sec。在淀积分级层期间，衬底温度是从700℃倾斜至900℃且保持富含氮的条件。
在提供考虑希望的目标材料的适合的晶格参数的合成物处停止分级。在该实例中，为了给随后的GaN淀积提供晶格匹配，La(1-x)ScxN层的分级在合成物La0.07Sc0.93N处停止，且然后淀积恒定合成物LaScN的0.5微米层以确保膜的完全松弛。
此时使用传统的MOCGD工艺淀积GaN的目标材料层。

Claims (18)

1.一种缓冲层结构，用于修正用于随后的目标材料淀积的硅衬底，该缓冲层结构包括组成分级缓冲层，该组成分级缓冲层包括IIIB族氮化物合金，所述的合金包括两种或多种IIIB族元素，其相对数量随着深度而变化以实现所述的分级。
2.根据权利要求1的缓冲结构，其中该合金含有从镧、钪和钇中选出的至少两种IIIB族元素。
3.根据权利要求2的缓冲结构，其中该合金选自由La(1-x)ScxN(0＜x＜1)、La(1-y)YyN(0＜y＜1)、Y(1-z)SczN(0＜z＜1)和La(1-x-y)ScxYyN(0＜x＜1，0＜y＜1，x+y＜1)组成的组。
4.根据权利要求3的缓冲结构，其中该合金是组成分级的氮化镧钪合金。
5.一种晶体结构，包括如前述任一项权利要求中的缓冲结构和提供在所述的缓冲层上的目标材料层。
6.根据权利要求5的晶体结构，其中在目标材料下方的缓冲层的最顶部区域中淀积IIIB族氮化物合金的恒定合成物子层。
7.根据权利要求5或权利要求6的晶体结构，其中目标材料是具有立方或六方晶体结构的任何氧化物或氮化物。
8.根据权利要求7的晶体结构，其中目标材料是包括AlN、InN和GaN或其合金中的任一个的III-V族半导体。
9.根据权利要求8的晶体结构，其中III-V族半导体包括氮化镓。
10.根据权利要求5至9中任一项的晶体结构，其中在硅衬底之上提供缓冲结构。
11.一种半导体器件，包括如在权利要求5至10的任一项中的晶体结构。
12.一种形成缓冲结构的方法，该缓冲结构用于修正用于随后的目标材料淀积的硅衬底，该方法包括在硅衬底上生长包括IIIB族氮化物合金的组成分级缓冲层，所述的合金包括两种或多种IIIB族元素，其相对数量随着深度而变化以实现所述的分级。
13.如权利要求15中要求的方法，其中缓冲结构如权利要求2至4任一项或多项中所说明的。
14.根据权利要求12或13的方法，其中目标材料层随后淀积在缓冲结构上。
15.如权利要求14中要求的方法，还包括处理步骤以形成半导体器件。
16.组成分级的IIIB族氮化物合金中间层的使用，以修正用于在所述的衬底上异质外延生长的硅衬底。
17.一种缓冲结构，基本上与前面参考附图所描述的一样。
18.一种形成缓冲结构的方法，基本上与前面参考附图所描述的一样。
CNB2004800046781A 2003-02-19 2004-02-16 用于修正硅衬底的缓冲结构 Expired - Fee Related CN100382244C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0303784.3 2003-02-19
GB0303784A GB2398672A (en) 2003-02-19 2003-02-19 Group IIIA nitride buffer layers

Publications (2)

Publication Number Publication Date
CN1751379A true CN1751379A (zh) 2006-03-22
CN100382244C CN100382244C (zh) 2008-04-16

Family

ID=9953280

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800046781A Expired - Fee Related CN100382244C (zh) 2003-02-19 2004-02-16 用于修正硅衬底的缓冲结构

Country Status (8)

Country Link
US (1) US7323764B2 (zh)
EP (1) EP1595280B8 (zh)
JP (1) JP4493646B2 (zh)
CN (1) CN100382244C (zh)
AT (1) ATE349774T1 (zh)
DE (1) DE602004003910T2 (zh)
GB (2) GB2398672A (zh)
WO (1) WO2004075249A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102714145A (zh) * 2009-03-27 2012-10-03 同和控股（集团）有限公司 第iii族氮化物半导体生长基板、第iii族氮化物半导体外延基板、第iii族氮化物半导体元件和第iii族氮化物半导体自立基板、及它们的制造方法
CN101981699B (zh) * 2008-01-28 2013-02-06 阿米特·戈亚尔 基于半导体的大面积柔性电子器件
CN109478503A (zh) * 2016-06-02 2019-03-15 Iqe公司 用于GaN基底应用的磷属元素化物缓冲结构和器件

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1883103A3 (en) * 2006-07-27 2008-03-05 Interuniversitair Microelektronica Centrum Deposition of group III-nitrides on Ge
US7494911B2 (en) 2006-09-27 2009-02-24 Intel Corporation Buffer layers for device isolation of devices grown on silicon
US8106381B2 (en) * 2006-10-18 2012-01-31 Translucent, Inc. Semiconductor structures with rare-earths
US8157914B1 (en) 2007-02-07 2012-04-17 Chien-Min Sung Substrate surface modifications for compositional gradation of crystalline materials and associated products
US7799600B2 (en) 2007-05-31 2010-09-21 Chien-Min Sung Doped diamond LED devices and associated methods
US8049100B2 (en) * 2007-07-26 2011-11-01 Translucent, Inc. Multijunction rare earth solar cell
US8039738B2 (en) * 2007-07-26 2011-10-18 Translucent, Inc. Active rare earth tandem solar cell
US8039737B2 (en) * 2007-07-26 2011-10-18 Translucent, Inc. Passive rare earth tandem solar cell
DE102009000514A1 (de) * 2009-01-30 2010-08-26 Robert Bosch Gmbh Verbundbauteil sowie Verfahren zum Herstellen eines Verbundbauteil
GB2469448A (en) * 2009-04-14 2010-10-20 Qinetiq Ltd Strain Control in Semiconductor Devices
JP5614531B2 (ja) * 2010-03-12 2014-10-29 セイコーエプソン株式会社 液体噴射ヘッド及びそれを用いた液体噴射装置並びに圧電素子
WO2012074524A1 (en) 2010-12-01 2012-06-07 Alliance For Sustainable Energy, Llc Coincident site lattice-matched growth of semiconductors on substrates using compliant buffer layers
US9041027B2 (en) 2010-12-01 2015-05-26 Alliance For Sustainable Energy, Llc Methods of producing free-standing semiconductors using sacrificial buffer layers and recyclable substrates
KR101883840B1 (ko) * 2011-08-31 2018-08-01 엘지이노텍 주식회사 발광소자
US8698163B2 (en) 2011-09-29 2014-04-15 Toshiba Techno Center Inc. P-type doping layers for use with light emitting devices
US8853668B2 (en) 2011-09-29 2014-10-07 Kabushiki Kaisha Toshiba Light emitting regions for use with light emitting devices
US9178114B2 (en) 2011-09-29 2015-11-03 Manutius Ip, Inc. P-type doping layers for use with light emitting devices
US20130082274A1 (en) 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
US8664679B2 (en) 2011-09-29 2014-03-04 Toshiba Techno Center Inc. Light emitting devices having light coupling layers with recessed electrodes
US9012921B2 (en) 2011-09-29 2015-04-21 Kabushiki Kaisha Toshiba Light emitting devices having light coupling layers
US20130099357A1 (en) * 2011-10-21 2013-04-25 Rytis Dargis Strain compensated reo buffer for iii-n on silicon
US8394194B1 (en) * 2012-06-13 2013-03-12 Rytis Dargis Single crystal reo buffer on amorphous SiOx
WO2014057748A1 (ja) * 2012-10-12 2014-04-17 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
CN103794460B (zh) * 2012-10-29 2016-12-21 中微半导体设备(上海)有限公司 用于半导体装置性能改善的涂层
TWI491068B (zh) 2012-11-08 2015-07-01 Ind Tech Res Inst 氮化物半導體結構
WO2015012218A1 (ja) * 2013-07-22 2015-01-29 日本碍子株式会社 複合基板、その製造方法、機能素子および種結晶基板
KR102098572B1 (ko) * 2018-12-26 2020-04-08 한국세라믹기술원 에피택시 성장을 위한 기판 소재의 탐색 장치 및 방법 그리고 이를 구현하기 위한 프로그램을 기록한 기록매체
EP4281996A1 (en) * 2021-01-19 2023-11-29 Alliance for Sustainable Energy, LLC Dynamic hvpe of compositionally graded buffer layers

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50102581A (zh) * 1974-01-16 1975-08-13
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
JP3557011B2 (ja) * 1995-03-30 2004-08-25 株式会社東芝 半導体発光素子、及びその製造方法
JP3813740B2 (ja) * 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板
US6201262B1 (en) 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
JP3853942B2 (ja) * 1997-11-12 2006-12-06 昭和電工株式会社 エピタキシャルウェハ
US6171898B1 (en) * 1997-12-17 2001-01-09 Texas Instruments Incorporated Method of fabricating an oxygen-stable layer/diffusion barrier/poly bottom electrode structure for high-K-DRAMS using a disposable-oxide processing
US5998232A (en) * 1998-01-16 1999-12-07 Implant Sciences Corporation Planar technology for producing light-emitting devices
US6255198B1 (en) * 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
JP2001230447A (ja) * 2000-02-16 2001-08-24 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP3785059B2 (ja) * 2001-06-25 2006-06-14 宣彦 澤木 窒化物半導体の製造方法
US6646293B2 (en) * 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6472694B1 (en) * 2001-07-23 2002-10-29 Motorola, Inc. Microprocessor structure having a compound semiconductor layer
JP2002222803A (ja) * 2001-12-03 2002-08-09 Kyocera Corp 半導体製造用耐食性部材

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101981699B (zh) * 2008-01-28 2013-02-06 阿米特·戈亚尔 基于半导体的大面积柔性电子器件
CN102714145A (zh) * 2009-03-27 2012-10-03 同和控股（集团）有限公司 第iii族氮化物半导体生长基板、第iii族氮化物半导体外延基板、第iii族氮化物半导体元件和第iii族氮化物半导体自立基板、及它们的制造方法
CN102714145B (zh) * 2009-03-27 2015-07-08 同和控股（集团）有限公司 第iii族氮化物半导体生长基板、外延基板、元件、自立基板及其制造方法
CN109478503A (zh) * 2016-06-02 2019-03-15 Iqe公司 用于GaN基底应用的磷属元素化物缓冲结构和器件

Also Published As

Publication number Publication date
JP4493646B2 (ja) 2010-06-30
US7323764B2 (en) 2008-01-29
DE602004003910D1 (de) 2007-02-08
EP1595280A2 (en) 2005-11-16
DE602004003910T2 (de) 2007-05-16
GB0515760D0 (en) 2005-09-07
GB2413898A (en) 2005-11-09
WO2004075249A3 (en) 2004-10-28
US20060145186A1 (en) 2006-07-06
WO2004075249A2 (en) 2004-09-02
EP1595280B8 (en) 2007-02-28
GB2413898B (en) 2006-08-16
ATE349774T1 (de) 2007-01-15
GB0303784D0 (en) 2003-03-26
CN100382244C (zh) 2008-04-16
EP1595280B1 (en) 2006-12-27
JP2006518104A (ja) 2006-08-03
GB2398672A (en) 2004-08-25

Similar Documents

Publication Publication Date Title
CN100382244C (zh) 用于修正硅衬底的缓冲结构
US7811902B2 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same
US9691712B2 (en) Method of controlling stress in group-III nitride films deposited on substrates
US7737429B2 (en) Nitride based semiconductor device using nanorods and process for preparing the same
KR101899742B1 (ko) 버퍼 층 스택 상에 iii-v 형의 활성 반도체 층을 포함하는 반도체 구조물 및 반도체 구조물의 제조 방법
US8362503B2 (en) Thick nitride semiconductor structures with interlayer structures
US20140127848A1 (en) Nitride semiconductor light-emittting device and process for producing the same
US8866161B2 (en) Light-emitting semiconductor device having sub-structures for reducing defects of dislocation therein
EP2097934A2 (en) Iii-nitride light emitting devices grown on templates to reduce strain
KR20000005908A (ko) 반도체디바이스
US20100035416A1 (en) Forming III-Nitride Semiconductor Wafers Using Nano-Structures
JP4883931B2 (ja) 半導体積層基板の製造方法
US20110101307A1 (en) Substrate for semiconductor device and method for manufacturing the same
US7361522B2 (en) Growing lower defect semiconductor crystals on highly lattice-mismatched substrates
WO2008060531A2 (en) Light emitting diode and laser diode using n-face gan, inn, and ain and their alloys
JP2023519983A (ja) Ｌｅｄ前駆体
WO1999059195A1 (en) Crystal growth method for group-iii nitride and related compound semiconductors
JPH10303510A (ja) Ｉｉｉ 族窒化物半導体素子およびその製造方法
JP2022182954A (ja) Ｉｉｉ－ｎ系半導体構造物及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080416

Termination date: 20150216

EXPY Termination of patent right or utility model