KR101037569B1 - 화합물 반도체 에피택셜 기판 및 그 제조 방법 - Google Patents
화합물 반도체 에피택셜 기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101037569B1 KR101037569B1 KR1020057012076A KR20057012076A KR101037569B1 KR 101037569 B1 KR101037569 B1 KR 101037569B1 KR 1020057012076 A KR1020057012076 A KR 1020057012076A KR 20057012076 A KR20057012076 A KR 20057012076A KR 101037569 B1 KR101037569 B1 KR 101037569B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- epitaxial substrate
- compound semiconductor
- electron supply
- ingap
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 86
- 150000001875 compounds Chemical class 0.000 title claims abstract description 22
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims description 40
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 125000006850 spacer group Chemical group 0.000 claims abstract description 41
- 239000000203 mixture Substances 0.000 claims abstract description 34
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims abstract description 25
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 230000005669 field effect Effects 0.000 claims abstract description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 44
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 13
- 230000005533 two-dimensional electron gas Effects 0.000 description 27
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 21
- 230000000052 comparative effect Effects 0.000 description 19
- 239000013078 crystal Substances 0.000 description 19
- 230000012010 growth Effects 0.000 description 19
- 239000002994 raw material Substances 0.000 description 13
- 239000000463 material Substances 0.000 description 11
- 238000005259 measurement Methods 0.000 description 10
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 6
- 238000002484 cyclic voltammetry Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 125000000217 alkyl group Chemical group 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 150000004678 hydrides Chemical class 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- -1 alkyl arsine Chemical compound 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 150000002902 organometallic compounds Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- YZCKVEUIGOORGS-NJFSPNSNSA-N Tritium Chemical compound [3H] YZCKVEUIGOORGS-NJFSPNSNSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000005489 elastic deformation Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007710 freezing Methods 0.000 description 1
- 230000008014 freezing Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000011669 selenium Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 229910052722 tritium Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
- H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
화합물 반도체 에피택셜 기판은 채널층 (9) 으로서 InGaAs 층 및 프런트측 전자 공급층 (12) 으로서 n-형 불순물을 함유하는 InGaP 층을 포함하는 부정형 고전자 이동도 전계 효과 트랜지스터 구조를 갖고, 실온에서 InGaAs 층에서의 전자 이동도는 증가된 채널층 (9) 의 In 조성으로 부정형 HEMT 구조를 갖는 에피택셜 기판을 성장함으로써 8000cm2/Vㆍs 이상이 된다. 또한, 채널층 (9) 과 프런트측 전자 공급층 (12) 사이에 프런트측 스페이서 층 (10 및 11) 은 InGaP 층일 수도 있다.
화합물 반도체 에피택셜 기판
Description
기술 분야
본 발명은 Ⅲ-Ⅴ족 화합물 반도체를 사용하는 고전자 이동도 트랜지스터에 사용되는 화합물 반도체 에피택셜 기판, 및 그 제조 방법에 관한 것이다.
배경 기술
최근에, 초고속 및 고주파수에서 동작하는 능력과 같은 특징을 이용하여, GaAs에 주로 기초하는 Ⅲ-Ⅴ족 화합물 반도체를 이용하는 전자 디바이스가 비약적으로 개발되었고, 여전히 발달하고 있다. 화합물 반도체를 이용하는 전자 디바이스를 제조할 때, 종래에는 필요한 특성을 갖는 박막 결정층이 이온 주입법, 확산법, 또는 에피택셜 성장법과 같은 다양한 방법에 의해 단결정 기판상에 제조되었다. 전술한 다양한 방법중에서, 에피택셜 성장법이, 불순물양을 제어할 뿐만 아니라 결정 조성 또는 두께를 매우 광범위한 범위에서 정밀하게 제어할 수 있기 때문에 널리 사용되었다.
액상법, 기상법, 및 진공 증착법중의 하나인 분자 빔 에피택시 (이하, MBE 방법이라 칭함) 와 같은 방법이 전술한 바와 같은 목적을 위해 사용되는 에피택셜 성장법으로서 알려져 있지만, 기상법은 제어성을 가지고 대량의 기판을 처리하는 능력 때문에 상업적으로 널리 사용되고 있다. 특히, 최근에는, 에피택셜 층을 구성하는 원자종의 유기금속 화합물 또는 수소화물이 원료로서 사용되고 결정을 성장시키기 위해 기판상에 열분해되는 유기금속 열분해법 (이하, MOCVD 방법이라 칭함) 이 광범위한 물질에 적용 가능하고 결정 조성 및 두께를 정밀하게 제어하는데 적합하기 때문에 널리 사용되고 있다.
전술한 바와 같은 이러한 제조 기술의 발전에 기초하여, 최근에는, 고주파 통신 기기로서의 유용성 때문에 주목을 끄는 고전자 이동도 전계 효과 트랜지스터 (이하, HEMT라 칭함) 의 특성을 향상시키기 위한 다양한 시도가 이루어고 있다. 또한, HEMT는 고전자 이동도 트랜지스터, 변조 도핑 전계 효과 트랜지스터 (MODFET), 또는 헤테로-접합 전계 효과 트랜지스터 (HJFET) 라 불리고, HEMT에 사용되는 에피택셜 구조는 전자를 공급하는 전자 공급층 및 전자가 이동하는 채널층이 서로 분리되어 각각의 역할을 하고, 채널층에 축적된 2차원 전자 가스가 고전자 이동도를 갖는다는 것을 특징으로 한다. HEMT를 제조하는데 사용되는 에피택셜 기판은 필요한 전자 특성을 갖는 GaAs 및 AlGaAs의 각 결정층이 필요한 구조를 얻기 위해 GaAs 기판상에 적층 및 성장되도록 MOCVD 방법을 채용함으로써 제조될 수 있다.
임의의 조성을 갖는 GaAs 및 AlGaAs 재료가 서로 격자 상수를 정합할 수 있고 양호한 결정성을 유지하면서 다양한 헤테로 접합을 생성할 수 있기 때문에, GaAs 및 AlGaAs 재료가 전술한 디바이스를 제조하는 재료로서 널리 사용되고 있지만, 격자 상수가 GaAs의 격자 상수와 정합하도록 In 조성을 선택함으로써 InGaP의 결정층을 성장할 수 있다. 이러한 경우에, GaAs와 격자 정합된 InGaP는 0.482 내지 0.483의 In 조성 및 0.518 내지 0.517의 Ga 조성을 갖는 것으로 알려져 있다.
Ⅲ-Ⅴ족 화합물 반도체 재료에 관하여, InxGa(1-x)As (여기서 0<x<1) 는 전자 전송 특성이 우수하고 In 조성에 따라 에너지 갭을 상당하게 변화시킬 수 있기 때문에, HEMT를 제조하는 헤테로 접합 재료로서 매우 적합하다. 그러나, InxGa(1-x)As는 GaAs와 격자 정합될 수 없어서, 종래에는 InxGa(1-x)As 층을 사용함으로써 충분한 물성을 갖는 HEMT용의 에피택셜 기판을 얻을 수 없었다.
연속적인 기술의 진전에 기초하여, 격자 부정합을 갖는 재료가 부정합이 탄성 변형의 한계내에 있는 경우에 사용될 때에도 전위 (轉位) 발생과 같은 바람직하지 못한 결정성의 저하를 초래하지 않고도 신뢰성 있는 헤테로 접합이 형성될 수 있다는 것이 발견되어서, 헤테로 접합 재료로서 InxGa(1-x)As 를 이용하는 에피택셜 기판 실용화가 시도되고 있다. 격자 부정합 재료에서의 이러한 한계값은 조성 및 층 두께의 함수로서 제공되고, 예를 들어, GaAs 층에 대한 InGaAs 층에 기초한 재료에서, 한계값은 J. Crystal Growth, 27 (1974) p.118 및 J. Crystal Growth, 32 (1974) p.265에 설명되어 있는 바와 같은 식으로 나타나는 것으로 이론적으로 알려져 있고, 이러한 이론식은 실험적으로 대부분 정확한 것으로 알려져 있다.
따라서, GaAs 기판을 이용하는 HEMT 구조의 에피택셜 기판의 경우에서도, 특정한 범위의 조성 및 층 두께 내에서 변형층을 사용함으로써 일부분으로서 InGaAs 층을 갖는 에피택셜 기판을 제조할 수 있게 되었다. 예를 들어, 통상의 결정 성장 조건 하에서, 결정성의 저하를 초래하지 않고 x=0.20이고 층 두께가 약 13nm인 InxGa(1-x)As 층을 에피택셜하게 성장할 수 있고, 그 결과, 2차원 전자가 흐르는 종래의 HEMT의 채널층 일부분으로서 이러한 InxGa(1-x)As 층을 포함하는 에피택셜 기판이 종래의 디바이스와 비교하여 높은 이동도를 갖고 잡음 특성이 우수한 전자 디바이스를 제조하는데 이용된다.
변형층으로서 InxGa(1-x)As 가 2차원 전자가 흐르는 채널층 일부분에 대해 사용되는 HEMT를 부정형 고전자 이동도 전계 효과 트랜지스터 (pseudomorphic-HEMT) (이하, 부정형-HEMT라 칭함) 라 칭한다.
또한, 전술한 바와 같이, InGaP는 In 조성이 선택되는 경우에 GaAs와 격자 정합될 수 있고, 따라서 부정형-HEMT에서, InGaP 층은 AlGaAs 층을 사용하는 대신에 전자 공급층 또는 그것의 스페이서 층으로서 에피택셜하게 성장될 수 있다. InGaP가 AlGaAs와 비교하여 에피택셜 성장 동안 그안에 불순물이 거의 포함하지 않으며 결정 순도가 양호하게 유지될 수 있고, AlGaAs의 경우에서와 같이 n-형 층의 형성 동안 실리콘이 도핑될 때 DX 센터라 칭하는 깊은 레벨이 생성되지 않는다는 이점을 갖기 때문에 고성능 HEMT를 제공한다. 또한, InGaP가 AlGaAs와 비교하여 큰 에너지 갭 및 낮은 표면 레벨을 갖기 때문에 전자 디바이스를 제조하기 위해 바람직하게 사용된다는 것이 보고되었다.
GaAs 기판 상에 InGaP 층 및 InGaAs 변형층을 포함하는 부정형-HEMT 구조를 형성하기 위해 다양한 에피택셜 성장을 수행할 때, 수 나노미터 오더로 형성될 얇 은 결정층의 두께를 정밀하게 제어하기 위해 결정 성장을 제어해야 하지만, 최근 기술 개량의 결과로, 층 두께 제어성이 우수한 MBE 방법 뿐만 아니라 양산성이 우수한 MOCVD 방법이 높은 정밀도로 층 두께를 제어할 수 있어서, 그 결과, 충분히 양호한 특성을 갖는 HEMT의 에피택셜 기판을 얻을 수 있다.
전술한 바와 같이, InGaP 층을 부정형 HEMT 구조의 전자 공급층 또는 전자 공급층 및 스페이서 층에 사용할 때, 온도 특성과 같은 전자 디바이스의 특성에서 향상을 달성할 수 있더라도, 전자 공급층으로부터 생성되는 2차원 전자를 InGaAs 채널층으로 효율적으로 한정하는 것이 어렵다는 것을 발견하였다. 따라서, 2차원 전자 가스 농도를 증가시킴으로써 전자 디바이스의 전류값을 향상시키거나, 또는 전자 이동도를 증가시킴으로써 전자 디바이스의 순간 저항을 감소시키는 것은 어려웠다.
그 이유는, InGaP의 에너지 대역 프로파일이 AlGaAs의 에너지 대역 프로파일과 상이하고, 즉, GaAs의 에너지 대역 구조의 전도 대역의 위치와 InGaP의 에너지 대역 구조의 전도 대역의 위치 사이에 차이가 없는 것으로 고려되었기 때문이다. 이들 전도 대역의 위치 사이에 차이가 없는 경우에, 전자 공급층으로부터 생성된 전자는 InGaAs 채널층에 효율적으로 한정될 수 없어서, 그 결과, 2차원 전자 가스 농도 및 전자 이동도의 저하가 초래된다. 이러한 문제점에 대한 방지 대책으로서, 일본 특허 공보 제 3224437 호는 전도 대역의 위치 사이에 차이를 만들기 위해 채널층과 InGaP 전자 공급층 사이에 변형 InGaP 스페이스 층을 삽입함으로써 2차원 전자 가스 농도 및 전자 이동도를 개선시키는 구성을 개시한다. 또한, 일본 특허 공보 제 2994863 호는 채널층과 InGaP 전자 공급층 사이에 AlGaAs 스페이서 층을 삽입함으로써 2차원 전자 가스 농도 및 전자 이동도를 개선시키는 구성을 개시한다.
그러나, InGaAs 층이 채널층으로서 사용되고, n-AlGaAs 층이 전자 공급층으로서 사용되며, i-AlGaAs 층이 채널층과 전자 공급층 사이의 스페이서 층으로서 사용되는 종래의 AlGaAs 부정형 HEMT 구조에 사용되는 에피택셜 기판에 관하여 보고된 결과와 비교하여, 전술한 일본 특허 공보 제 3224437 호 및 일본 특허 공보 제 2994863 호에 개시한 구성 모두는, 2차원 전자 가스 농도 및 전자 이동도의 각 값을 증가시킴으로써 전자 디바이스의 특성을 양호하게 할 수 있는 부정형-HEMT 구조에 사용되는 에피택셜 기판의 가능성을 고려하면, 만족할 만한 전자 이동도를 달성하지 못하였다.
예를 들어, 온-저항이 전자 이동도를 더 개선시킴으로써 감소될 수 있고 따라서 전력 소비를 저감할 수 있기 때문에, 부정형 HEMT 구조 에피택셜 기판을 휴대 전화와 같은 다양한 휴대용 기기에 사용할 때, 개선이 더욱 바람직하다. 또한, 전력 소비를 낮춤으로써 발열량을 저감하고 집적도를 더 증가시킴으로써 장치를 소형화하는 능력을 고려하면, 전자 이동도의 개선이 더욱 바람직하다. 따라서, 전자 공급층 또는 전자 공급층 및 스페이서 층으로서 InGaP를 사용하는 부정형-HEMT 구조 에피택셜 기판에서, 현재 보고된 결과와 비교하여 높은 전자 이동도와 함께 높은 2차원 전자 가스 농도를 갖는 더 개선된 에피택셜 기판이 강하게 바람직하다.
발명의 개시
본 발명의 목적은 전술한 바와 같은 요구를 충족시킬 수 있는 고전자 이동도 특성을 갖는 부정형 HEMT에 사용되는 화합물 반도체 에피택셜 기판 및 그 제조 방법에 관한 것이다.
본 발명의 발명자들은 전술한 문제점들을 해결하고자 연구한 결과, 증가된 InGaAs 채널층의 In 조성을 갖는 부정형-HEMT 구조의 에피택셜 기판을 형성함으로써 InGaAs 층의 에너지 대역 구조의 전도 대역의 위치와 InGaP 층의 에너지 대역 구조의 전도 대역의 위치 사이에 차이가 이루어질 수 있어서, 이전에는 전혀 보고되지 않은 더 높은 2차원 전자 가스 농도와 함께 더 높은 전자 이동도를 갖는 에피택셜 기판을 형성할 수 있다는 것을 발견하여, 이러한 발견에 기초하여 본 발명을 달성하였다.
본 발명의 제 1 양태에 따르면, 채널층으로서 InGaAs 층 및 프런트측 (front side) 전자 공급층으로서 n-형 불순물을 함유하는 InGaP 층을 포함하는 부정형 고전자 이동도 전계 효과 트랜지스터에 사용되는 화합물 반도체 에피택셜 기판이 제공되며, InGaAs 층은 실온 (300K) 에서 8000cm2/Vㆍs 이상의 전자 이동도를 갖는다. 실온에서 전술한 채널층에서의 2차원 전자 가스 농도는 1.80×1012/cm2 이상 일 수도 있다.
본 발명의 제 2 양태에 따르면, 전술한 채널층과 전술한 프런트측 전자 공급층 사이의 프런트측 스페이서 층으로서 InGaP 층을 더 포함하는 상기 제 1 양태에 서 설명한 바와 같은 화합물 반도체 에피택셜 기판이 제공된다. 실온 (300K) 에서 전술한 채널층에서의 2차원 전자 가스 농도는 1.80×1012/cm2 이상 일 수도 있다.
본 발명의 제 3 양태에 따르면, 백측 (back side) 전자 공급층으로서 n-형 불순물을 함유하는 InGaP 층을 더 포함하고, 전술한 채널층과 전술한 백측 전자 공급층 사이의 백측 스페이서 층으로서 InGaP 층을 포함하는, 상기 제 2 양태에서 설명한 바와 같은 화합물 반도체 에피택셜 기판이 제공된다. 실온 (300K) 에서 전술한 채널층에서의 2차원 전자 가스 농도는 1.80×1012/cm2 이상 일 수도 있다.
본 발명의 제 4 양태에 따르면, 상기 제 1, 제 2, 또는 제 3 양태에서 설명한 바와 같은 화합물 반도체 에피택셜 기판이 제공되며, 전술한 채널을 구성하는 InGaAs 층의 In 조성은 0.25 이상이다.
본 발명의 제 5 양태에 따르면, 상기 제 1, 제 2, 또는 제 3 양태에서 설명한 바와 같은 화합물 반도체 에피택셜 기판이 제공되며, 4nm 이상의 두께를 갖는 GaAs 층 각각이 전술한 채널층의 상부 및 하부 표면과 각각 접촉하는 전술한 채널층에 적층된다.
본 발명의 제 6 양태에 따르면, 상기 제 1, 제 2, 제 3, 제 4, 또는 제 5 양태에 설명하는 바와 같은 화합물 반도체 에피택셜 기판을 제조하는 방법이 제공되며, 각 화합물 반도체의 에피택셜 층은 MOCVD 방법을 사용하여 형성되는 것을 특징으로 한다.
도면의 간단한 설명
도 1은 본 발명의 실시예 1에 따른 에피택셜 기판의 층 구조를 도시하는 도면이다.
도 2는 본 발명의 실시예 2에 따른 에피택셜 기판의 층 구조를 도시하는 도면이다.
도 3은 본 발명의 실시예 3에 따른 에피택셜 기판의 층 구조를 도시하는 도면이다.
도 4는 본 발명의 비교예 1에 따른 에피택셜 기판의 층 구조를 도시하는 도면이다.
도 5는 본 발명의 비교예 2에 따른 에피택셜 기판의 층 구조를 도시하는 도면이다.
도 6은 본 발명의 비교예 3에 따른 에피택셜 기판의 층 구조를 도시하는 도면이다.
발명을 실시하기 위한 최상의 모드
이하, 도면을 참조하여 본 발명의 일 실시예를 상세히 설명한다. 여기에서, 실시예로서 도시하는 에피택셜 기판의 층 구조가 에피택셜 기판의 특성을 측정하는 구조를 나타내지만, 실제 부정형-HEMT에 사용되는 에피택셜 기판의 층 구조는 n-GaAS 층 또는 그 위에 적층되는 n-AlGaAs 층과 같은 다른 층을 더 포함한다. 그러나, 실제 부정형-HEMT에 사용되는 이러한 에피택셜 기판이 이하 설명하는 실시예의 경우에서와 동일한 특성을 갖는다는 것은 명백하다.
실시예 1
도 1은 본 발명에 따른 HEMT 구조 에피택셜 기판의 실시예 1의 단면 구조를 설명하는 도면이다. 도 1에서, 참조 번호 1은 결정 기판인 GaAs 층을 나타내고, 참조 번호 2 내지 5 각각은 GaAs 층 (1) 상에 형성된 버퍼층을 나타낸다. 여기에서, 버퍼층 2 내지 5는 200nm의 두께를 갖는 i-GaAs 층, 250nm의 두께를 갖는 i-Al0.25Ga0.75As 층, 250nm의 두께를 갖는 i-GaAs 층, 및 200nm의 두께를 갖는 i-Al0.20Ga0.80As 층으로서 각각 형성된다.
참조 번호 6은 4nm의 두께를 갖는 n-Al0.20Ga0.80As 층으로서 형성되고 3×1018/cm3의 농도에서 n-형 불순물로 도핑된 백측 전자 공급층을 나타낸다. 백측 스페이서 층 (7 및 8) 은 백측 전자 공급층 (6) 상에 순차적으로 형성된다. 여기에서, 백측 스페이서 층 (7) 은 3nm의 두께를 갖는 i-Al0.20Ga0.80As 층이고, 백측 스페이서 층 (8) 은 5.5nm의 두께를 갖는 i-GaAs 층이다. 참조 번호 9는 거기를 통해 2차원 전자가 흐르도록 2차원 전자 가스가 형성되는 채널층이고, 7.5nm의 두께를 갖는 i-In0.30Ga0.70As 층이다.
참조 번호 10 및 11 각각은 프런트측 스페이서 층을 나타낸다. 프런트측 스페이서 층 (10) 은 5.5nm의 두께를 갖는 i-GaAs 층으로서 형성되고, 프런트측 스페이서 층 (11) 은 3nm의 두께를 갖는 i-Al0.20Ga0.80As 층으로서 형성된다.
참조 번호 12는 6nm의 두께를 갖는 n-In0.483Ga0.517P 층으로서 형성되고 4×1018/cm3의 농도에서 n-형 불순물로 도핑된 프런트측 전자 공급층을 나타낸다. 참조 번호 13은 39.5nm의 두께를 갖는 i-Al0.20Ga0.80As 층으로서 형성되는 미도핑 층을 나타낸다.
다음, 도 1에 도시한 바와 같은 층 구조를 갖는 에피택셜 기판을 제조하는 방법을 설명한다. 먼저, 고저항 반-절연성 GaAs 단결정 기판의 표면을 탈지 및 세정, 에칭, 린스, 및 건조한 후, 이러한 단결정 기판을 GaAs 기판 (1) 으로서 결정 성장 리액터의 가열 테이블상에 배치한다.
GaAs 기판 (1) 상에 형성되는 AlGaAs 층, InGaAs 층, InGaP 층 등을 후술하는 바와 같이 MOCVD 방법을 사용하여 기상 성장시킨다. 리액터의 내측을 가열 개시 전에 고순도 수소로 충분히 치환한 후, 리액터내에서 적절하고 안정한 온도가 도달되면, 비소 원료를 리액터에 도입하고, 연속하여, GaAs 층을 성장시키기 위해 갈륨 원료를 도입한다. 또한, AlGaAs 층을 성장시킬 때, 알루미늄 원료를 도입하고, InGaP 층을 성장할 때 인듐 원료를 도입한다. 또한, InGaP 층을 성장시킬 때 전술한 재료중의 어느 하나에 대해 인 원료를 치환한다. 소정의 시간 및 각각의 원료의 공급을 제어함으로써 소망하는 적층 구조가 성장된다. 최종으로, 각각의 원료의 공급을 결정 성장을 정지하기 위해 정지하고, 냉각 후, 전술한 바와 같이 적층함으로써 형성된 에피택셜 기판을 리액터로부터 제거하여 결정 성장을 완료하였다. 결정을 성장할 때의 기판 온도는 통상적으로 약 500℃ 내지 800℃이었다.
본 발명에서의 고저항 반-절연성 GaAs 단결정 기판으로서, LEC (Liquid Encapsulated Czochralski) 방법, VB (Vertical Bridgeman) 방법, VGF (Vertical Gradient Freezing) 방법 등에 의해 제조된 GaAs 기판을 사용할 수 있고, GaAs 기판은 하나의 결정학적 면 방향에 관하여 0.05°내지 10°의 경사각을 갖는다.
에피택셜 성장 동안 원료로서 유기금속 화합물 및/또는 수소화물을 사용하는 것이 바람직하다. 3수소화 비소 (아르신) 이 비소 원료로서 일반적으로 사용되지만, 아르신의 수소를 1 내지 4 탄소를 갖는 알킬기로 치환함으로써 얻어지는 알킬 아르신을 사용할 수 있다. 3수소화 인 (포스핀) 이 인 원료로서 일반적으로 사용되지만, 포스핀의 수소를 1 내지 4 탄소를 갖는 알킬기로 치환함으로써 얻어지는 알킬 포스핀을 사용할 수 있다. 갈륨, 알루미늄, 및 인듐 원료로서, 각 금속 원자에 대해 1 내지 3 탄소를 갖는 알킬기를 결합함으로써 얻어지는 3수소화물 또는 트리알킬레이트가 일반적으로 사용된다.
n-형 도펀트로서, 실리콘, 게르마늄, 주석, 유황, 셀렌 등의 수소화물 또는 탄소수가 1 내지 3인 알킬기를 갖는 알킬레이트를 사용할 수 있다.
도 1에 도시한 에피택셜 기판은 구체적으로는 후술하는 바와 같이 제조된다. 그러나, 본 발명은 이러한 일 예에 한정되지 않는다.
도 1에 도시한 적층 구조를 감압 배럴 (barrel) 형 MOCVD 리액터를 사용하여 VGF 방법에 따라 반-절연성 GaAs 기판상에 에피택셜하게 성장하였다. 트리메틸 갈륨 (TMG), 트리메틸 알루미늄 (TMA), 및 트리메틸 인듐 (TMI) 을 3족 원소로서 사용하면서, 아르신 (AsH3) 및 포스핀 (PH3) 을 5족 원소로서 사용하였다. 디실란 (Si2H6) 을 n-형 도펀트로서 사용하였다. 고순도 수소를 원료에 대한 캐리어 가스로서 사용하였고, 리액터내의 압력이 0.1 atm, 성장 온도가 650 ℃, 및 성장 속도가 3 내지 1 ㎛/hr인 조건 하에서 에피택셜 성장을 수행하였다.
적층 구조에서의 InGaP 층을 GaAs 층과 AlGaAs 층 사이에서 정합하는 격자를 실현하기 위해 In 조성을 조정함으로써 에피택셜하게 성장하였다. 실시예 1에서, InGaP 층의 In 조성은 0.483이었다. 또한, 실시예 1의 구조에서, 프런트측 전자 공급층만을 얻기 위해 InGaP 층을 에피택셜하게 성장하였다.
전자가 이동하는 채널층 (9) 을 0.30의 In 조성 및 7.5nm의 두께를 갖는 변형 InGaAs 층을 사용하여 에피택셜하게 성장하였다.
각각 프런트측 스페이서 층 (10) 및 백측 스페이서 층 (8) 으로서 작용하는 i-GaAs 층 각각을 채널층 (9) 으로서 성장된 InGaAs 층의 상부 표면 및 하부 표면과 접촉시키기 위해 5.5nm의 두께로 에피택셜하게 성장하였다.
전술한 바와 같은 에피택셜 성장에 의해 제조된 도 1에 도시한 실시예 1의 적층 구조에 따르면, Van der Pauw 방법에 따른 홀 (hall) 측정을 수행한 결과는 이전에는 전혀 얻어지지 않은 양호한 측정 값을 나타내었고, 즉, 채널층 (9) 은 실온 (300K) 에서 1.81×1012/cm2의 2차원 전자 가스 농도, 실온 (300K) 에서 8360 cm2/Vㆍs의 전자 이동도, 77K에서 2.13×1012/cm2의 2차원 전자 가스 농도, 및 77K에 서 33900 cm2/Vㆍs의 전자 이동도를 갖는다. 또한, 이러한 구조에 대하여 Al 쇼트키 (schottky) 전극을 사용함으로써 CV 측정을 수행한 결과로서, 1×1015/cm3의 잔류 캐리어 농도에서의 핀치-오프 (pinch-off) 전압은 -1.74V이었다.
도 1에 도시한 에피택셜 기판이 전술한 바와 같이 형성되기 때문에, 전자는 백측 스페이서 층 (7 및 8) 을 통해 백측 전자 공급층 (6) 으로부터 채널층 (9) 으로 공급될 뿐만 아니라 프런트측 스페이서 층 (11 및 10) 을 통해 프런트측 전자 공급층 (12) 으로부터 채널층 (9) 으로 전자를 공급한다. 그 결과, 높은 이동도를 갖는 2차원 전자 가스가 채널층 (9) 의 프런트측 및 백측상에 형성된다. 여기에서, 채널층 (9) 은 0.25 보다 높은 0.3의 In 조성을 갖도록 성장되기 때문에, 채널층 (9) 의 에너지 대역의 전도 대역의 위치와 프런트측 전자 공급층 (12) 의 에너지 대역의 전도 대역의 위치 사이에 차이가 발생할 수 있고, 채널층 (9) 에서의 2차원 전자 가스 농도가 증가될 수 있고, 2차원 전자 가스의 전자의 2차원 이동도가 이전 보다 현저하게 향상될 수 있다. 전술한 실험을 검토한 결과, 0.25 이상으로 In 조성을 조정함으로써, 지금까지 보고된 n-InGaP 전자 공급층 HEMT 구조에서 얻어지는 값을 초과하는 높은 2차원 전자 이동도가 얻어질 수 있다고 발견되었다.
실제로, 도 1에 도시한 에피택셜 기판에 관하여, 채널층 (9) 의 In 조성을 0.25 이상으로 조정함으로써 2차원 전자 가스의 농도가 증가될 수 있을 뿐만 아니라 채널층 (9) 내의 전자 이동도가 8000cm2/Vㆍs 이상으로 향상될 수 있다.
또한, 다양한 실험의 결과로서, 실온 (300K) 에서 도 1에 도시한 구조의 채 널층 (9) 에서의 전자 이동도는, 채널층 (9) 의 상부 표면 및 하부 표면과 각각 접촉하는 백측 스페이서 층 (8) 및 프런트측 스페이서 층 (10) 각각의 GaAs 층 두께가 4nm 이상인 경우에, 8000 cm2/Vㆍs일 수 있다는 것을 확인하였다.
따라서, 채널층 (9) 에서의 전자 이동도를 개선시키는 주요인은 채널층 (9) 의 In 조성과 이 층의 두께라는 것을 고려할 수 있었고, 기판으로서 VGF 기판 또는 VB 기판을 사용함으로써 전자 이동도가 또한 개선될 수 있다는 것을 발견하였다.
실시예 2
도 2에 도시한 층 구조를 갖는 에피택셜 기판을 실시예 1의 경우에서와 같이 MOCVD 방법에 따라 제조하였다. 도 2에 도시한 에피택셜 기판에서, 참조 번호 21은 반-절연성 GaAs 기판을 나타내고, 참조 번호 22 내지 25는 버퍼층을 나타내고, 참조 번호 26은 백측 전자 공급층을 나타내고, 참조 번호 27 및 28은 백측 스페이서 층을 나타내고, 참조 번호 29는 채널층을 나타내고, 참조 번호 30 및 31은 프런트측 스페이서 층을 나타내고, 참조 번호 32는 프런트측 전자 공급층을 나타내며, 참조 번호 33은 미도핑 AlGaAs 층을 나타낸다. 각각의 층의 조성 및 두께는 도 2에 도시한 바와 같다.
도 2와 도 1을 비교할 때 명백한 바와 같이, 프런트측 스페이서 층 (31) 이 0.483의 In 조성 및 3nm의 두께를 갖는 i-InGaP 층을 얻음으로써 형성되기 때문에, 실시예 2는 실시예 1과 상이하다. 다른 층들의 형성은 실시예 1의 경우에서와 각각 동일하다.
전술한 바와 같이 얻어진 에피택셜 기판에 관하여, Van der Pauw 방법에 따른 홀 (hall) 측정을 수행한 결과는 이전에는 전혀 얻어지지 않은 양호한 측정 값을 나타내었고, 즉, 채널층 (29) 은 실온 (300K) 에서 1.89×1012/cm2의 2차원 전자 가스 농도, 실온 (300K) 에서 8630 cm2/Vㆍs의 전자 이동도, 77K에서 2.16×1012/cm2의 2차원 전자 가스 농도, 및 77K에서 32000 cm2/Vㆍs의 전자 이동도를 갖는다. 또한, 이러한 구조에 대하여 Al 쇼트키 전극을 사용함으로써 CV 측정을 수행한 결과로서, 1×1015/cm3의 잔류 캐리어 농도에서의 핀치-오프 전압은 -1.80V이었다.
실시예 3
실시예 3
도 3에 도시한 층 구조를 갖는 에피택셜 기판을 실시예 1의 경우에서와 같이 MOCVD 방법에 따라 제조하였다. 도 3에 도시한 에피택셜 기판에서, 참조 번호 41은 반-절연성 GaAs 기판을 나타내고, 참조 번호 42 내지 45는 버퍼층을 나타내고, 참조 번호 46은 백측 전자 공급층을 나타내고, 참조 번호 47 및 48은 백측 스페이서 층을 나타내고, 참조 번호 49는 채널층을 나타내고, 참조 번호 50 및 51은 프런트측 스페이서 층을 나타내고, 참조 번호 52는 프런트측 전자 공급층을 나타내며, 참조 번호 53은 미도핑 AlGaAs 층을 나타낸다. 각각의 층의 조성 및 두께는 도 2에 도시한 바와 같다.
도 3과 도 1의 비교로부터 명백한 바와 같이, 프런트측 스페이서 층 (51) 및 백측 스페이서 층 (47) 및 백측 전자 공급층 (46) 각각이 0.483의 In 조성 및 3nm의 두께를 갖는 i-InGaP 층을 얻음으로써 형성되기 때문에, 실시예 3은 실시예 1과 상이하다. 다른 층들의 형성은 실시예 1의 경우에서와 각각 동일하다.
전술한 바와 같이 얻어진 에피택셜 기판에 관하여, Van der Pauw 방법에 따른 홀 측정을 수행한 결과는 이전에는 전혀 얻어지지 않은 양호한 측정 값을 나타내었고, 즉, 채널층 (49) 은 실온 (300K) 에서 1.89×1012/cm2의 2차원 전자 가스 농도, 실온 (300K) 에서 8010 cm2/Vㆍs의 전자 이동도, 77K에서 2.12×1012/cm2의 2차원 전자 가스 농도, 및 77K에서 34200 cm2/Vㆍs의 전자 이동도를 갖는다. 또한, 이러한 구조에 대하여 Al 쇼트키 전극을 사용함으로써 CV 측정을 수행한 결과로서, 1×1015/cm3의 잔류 캐리어 농도에서의 핀치-오프 전압은 -2.20V이었다.
비교예 1
도 4에 도시한 구조를 갖는 에피택셜 기판을, 도 1에 도시한 바와 같은 실시예 1의 부정형 HEMT 구조 에피택셜 기판의 채널층 (9) 에 사용된 InGaAs 층의 In 조성 및 두께와, 채널층 (9) 의 상부 표면 및 하부 표면상에 적층된 i-GaAs 층 (10 및 8) 의 두께를 변형하는 것을 제외하고는, 실시예 1의 경우와 동일하게 MOCVD 방법에 따라 비교예 1로서 제조하였다. 도 4에 도시한 에피택셜 기판에서, 참조 번호 61은 반-절연성 GaAs 기판을 나타내고, 참조 번호 62 내지 65는 버퍼층을 나타내고, 참조 번호 66은 백측 전자 공급층을 나타내고, 참조 번호 67 및 68은 백측 스페이서 층을 나타내고, 참조 번호 69는 채널층을 나타내고, 참조 번호 70 및 71은 프런트측 스페이서 층을 나타내고, 참조 번호 72는 프런트측 전자 공급층을 나타내며, 참조 번호 73은 미도핑 AlGaAs 층을 나타낸다. 각각의 층의 조성 및 두께는 도 4에 도시한 바와 같다.
도 4에 도시한 바와 같은 비교예 1에서, 채널층 (69) 으로서 사용된 InGaAs 층을 0.19의 In 조성 및 14.0nm의 두께를 갖도록 준비한 후, 백측 스페이서 층 (68) 및 프런트측 스페이서 층 (70) 으로서 사용되는 i-GaAs 층 각각을 채널층 (69) 의 상부 표면 및 하부 표면상에 2.0nm의 두께로 에피택셜하게 성장시켰다. 이러한 비교예 1의 구조는 종래에 공지되어 있는 부정형 HEMT 구조이다. 이 비교예 1의 구조는 실시예 1의 경우와 동일한 성장 조건하에서 각각의 층을 에피택셜하게 성장함으로써 제조하였다.
비교예 1의 에피택셜 구조에 관하여, Van der Pauw 방법에 따른 홀 측정을 수행한 결과는 측정 값이 이전에 보고되었던 것과 거의 동일한 값이다는 것을 나타내었고, 즉, 채널층 (69) 은 실온 (300K) 에서 1.77E12/cm2의 2차원 전자 가스 농도, 실온 (300K) 에서 7100 cm2/Vㆍs의 전자 이동도, 77K에서 2.06E12/cm2의 2차원 전자 가스 농도, 및 77K에서 22500 cm2/Vㆍs의 전자 이동도를 갖는다. 또한, 이러한 구조에 대하여 Al 쇼트키 전극을 사용함으로써 CV 측정을 수행한 결과로서, 1E15/cm3의 잔류 캐리어 농도에서의 핀치-오프 전압은 -1.72V이었다.
비교예 2
도 5에 도시한 구조를 갖는 에피택셜 기판을, 도 2에 도시한 바와 같은 실시예 2의 부정형 HEMT 구조 에피택셜 기판의 채널층 (29) 에 사용된 InGaAs 층의 In 조성 및 두께와, 채널층 (29) 의 상부 표면 및 하부 표면상에 적층된 i-GaAs 층 (28 및 30) 의 두께를 변형하는 것을 제외하고는, 실시예 2의 경우와 동일하게 MOCVD 방법에 따라 비교예 2로서 제조하였다. 도 5에 도시한 에피택셜 기판에서, 참조 번호 81은 반-절연성 GaAs 기판을 나타내고, 참조 번호 82 내지 85는 버퍼층을 나타내고, 참조 번호 86은 백측 전자 공급층을 나타내고, 참조 번호 87 및 88은 백측 스페이서 층을 나타내고, 참조 번호 89는 채널층을 나타내고, 참조 번호 90 및 91은 프런트측 스페이서 층을 나타내고, 참조 번호 92는 프런트측 전자 공급층을 나타내며, 참조 번호 93은 미도핑 AlGaAs 층을 나타낸다. 각각의 층의 조성 및 두께는 도 5에 도시한 바와 같다.
도 5에 도시한 바와 같은 비교예 2에서, 채널층 (89) 으로서 사용된 InGaAs 층을 0.19의 In 조성 및 14.0nm의 두께를 갖도록 준비한 후, 백측 스페이서 층 (88) 및 프런트측 스페이서 층 (90) 으로서 사용되는 i-GaAs 층 각각을 채널층 (69) 의 상부 표면 및 하부 표면상에 2.0nm의 두께로 에피택셜하게 성장시켰다. 이 비교예 2의 구조는 실시예 2의 경우와 동일한 성장 조건하에서 각각의 층을 에피택셜하게 성장함으로써 제조하였다.
비교예 1의 에피택셜 구조에 관하여, Van der Pauw 방법에 따른 홀 측정을 수행한 결과는 측정 값이 이전에 보고되었던 것과 거의 동일한 값이다는 것을 나타내었고, 즉, 실온 (300K) 에서 2차원 전자 가스 농도는 1.85E12/cm2, 실온 (300K) 에서 전자 이동도는 7030 cm2/Vㆍs, 77K에서 2차원 전자 가스 농도는 2.19E12/cm2, 및 77K에서 전자 이동도는 20800 cm2/Vㆍs이었다. 또한, 이러한 구조에 대하여 Al 쇼트키 전극을 사용함으로써 CV 측정을 수행한 결과로서, 1E15/cm3의 잔류 캐리어 농도에서의 핀치-오프 전압은 -1.80V이었다.
비교예 3
도 6에 도시한 구조를 갖는 에피택셜 기판을, 도 3에 도시한 바와 같은 실시예 3의 부정형 HEMT 구조 에피택셜 기판의 채널층 (49) 에 사용된 InGaAs 층의 In 조성 및 두께와, 채널층 (49) 의 상부 표면 및 하부 표면상에 적층된 i-GaAs 층 (48 및 50) 의 두께를 변형하는 것을 제외하고는, 실시예 3의 경우와 동일하게 MOCVD 방법에 따라 비교예 3으로서 제조하였다. 도 6에 도시한 에피택셜 기판에서, 참조 번호 101은 반-절연성 GaAs 기판을 나타내고, 참조 번호 102 내지 105는 버퍼층을 나타내고, 참조 번호 106은 백측 전자 공급층을 나타내고, 참조 번호 107 및 108은 백측 스페이서 층을 나타내고, 참조 번호 109는 채널층을 나타내고, 참조 번호 110 및 111은 프런트측 스페이서 층을 나타내고, 참조 번호 112는 프런트측 전자 공급층을 나타내며, 참조 번호 113은 미도핑 AlGaAs 층을 나타낸다. 각각의 층의 조성 및 두께는 도 6에 도시한 바와 같다.
도 6에 도시한 바와 같은 비교예 3에서, 채널층 (109) 으로서 사용된 InGaAs 층을 0.19의 In 조성 및 14.0nm의 두께를 갖도록 준비한 후, 백측 스페이서 층 (108) 및 프런트측 스페이서 층 (110) 으로서 사용되는 i-GaAs 층 각각을 채널층 (109) 의 상부 표면 및 하부 표면상에 2.0nm의 두께로 에피택셜하게 성장시켰다. 이러한 비교예 3의 구조는 실시예 3의 경우와 동일한 성장 조건하에서 각각의 층을 에피택셜하게 성장함으로써 제조하였다.
비교예 3의 에피택셜 구조에 관하여, Van der Pauw 방법에 따른 홀 측정을 수행한 결과는 낮은 측정 값이 얻어질 수 있다는 것을 나타내었고, 즉, 채널층 (109) 은 실온 (300K) 에서 1.99E12/cm2의 2차원 전자 가스 농도, 실온 (300K) 에서 5620 cm2/Vㆍs의 전자 이동도, 77K에서 2.16E12/cm2의 2차원 전자 가스 농도, 및 77K에서 13900 cm2/Vㆍs의 전자 이동도를 갖는다. 또한, 이러한 구조에 대하여 Al 쇼트키 전극을 사용함으로써 CV 측정을 수행한 결과로서, 1E15/cm3의 잔류 캐리어 농도에서의 핀치-오프 전압은 -2.19V이었다.
전술한 바와 같이, 본 발명이 HEMT에 응용될 때에도, 본 발명은 전자 이동도와 밀접하게 상관이 있는 전자 속도에 의해 제어되는 수십 GHz 이상의 초고주파 대역 내에서 구동되는 다양한 고속 디바이스를 얻기 위해 전자 디바이스를 제조할 때 바람직한 InGaP 전자 공급층 및 InGaP 스페이서 층을 포함하는 GaAs 기판상에 형성되는 부정형 HEMT를 사용하는 가능성을 제공한다는 점에서, 다수의 이점을 제공한다.
산업상 이용 가능성
본 발명에 따르면, 전술한 바와 같이, 이전에는 보고되지 않은 양호한 특성 을 갖고 전자 디바이스의 제조에 바람직한 부정형 HEMT (부정형 고전자 이동도 전계 효과 트랜지스터) 구조 에피택셜 기판이 제공된다.
Claims (8)
- 채널층으로서 InGaAs 층, 및 프런트측 전자 공급층으로서 n-형 불순물을 함유하는 InGaP 층을 포함하는 부정형(pseudomorphic) 고전자 이동도 전계 효과 트랜지스터에 사용하기 위한 화합물 반도체 에피택셜 기판으로서,상기 채널층과 상기 프런트측 전자 공급층 사이에, 상기 전자 공급층에 접하도록 미도핑 InGaP 층이 프런트측 제 2 스페이서층으로서 형성되어 있고, 상기 채널층에 접하도록 막 두께가 4nm 이상인 미도핑 GaAs 층이 프런트측 제 1 스페이서층으로서 형성된,상기 InGaAs 층은 실온 (300K) 에서 8000cm2/Vㆍs 이상의 전자 이동도를 갖는, 화합물 반도체 에피택셜 기판.
- 삭제
- 제 1 항에 있어서,백측(backside) 전자 공급층으로서 n-형 불순물을 함유하는 InGaP 층을 더 포함하고, 상기 채널층과 상기 백측 전자 공급측 사이에, 상기 전자 공급층에 접하도록 미도핑 InGaP 층이 백측 제 2 스페이서층으로서 형성되어 있고, 상기 채널층에 접하도록 막 두께가 4nm 이상인 미도핑 GaAs 층이 백측 제 1 스페이서층으로서 형성된, 화합물 반도체 에피택셜 기판.
- 제 1 항 또는 제 3 항에 있어서,상기 채널층을 구성하는 상기 InGaAs 층의 In 조성은 0.25 이상인, 화합물 반도체 에피택셜 기판.
- 삭제
- 제 1 항 또는 제 3 항에 기재된 화합물 반도체 에피택셜 기판을 제조하는 방법으로서,각 화합물 반도체의 에피택셜 층은 MOCVD 방법을 채용함으로써 형성되는 것을 특징으로 하는 화합물 반도체 에피택셜 기판을 제조하는 방법.
- 제 4 항에 기재된 화합물 반도체 에피택셜 기판을 제조하는 방법으로서,각 화합물 반도체의 에픽택셜 층은 MOCVD 방법을 채용함으로써 형성되는 것을 특징으로 하는 화합물 반도체 에피택셜 기판을 제조하는 방법.
- 삭제
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002374548A JP4717318B2 (ja) | 2002-12-25 | 2002-12-25 | 化合物半導体エピタキシャル基板 |
| JPJP-P-2002-00374548 | 2002-12-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050086943A KR20050086943A (ko) | 2005-08-30 |
| KR101037569B1 true KR101037569B1 (ko) | 2011-05-27 |
Family
ID=32677302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020057012076A KR101037569B1 (ko) | 2002-12-25 | 2003-12-19 | 화합물 반도체 에피택셜 기판 및 그 제조 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7304332B2 (ko) |
| JP (1) | JP4717318B2 (ko) |
| KR (1) | KR101037569B1 (ko) |
| AU (1) | AU2003289472A1 (ko) |
| TW (1) | TWI316755B (ko) |
| WO (1) | WO2004059743A1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4940562B2 (ja) * | 2005-03-02 | 2012-05-30 | 住友化学株式会社 | 化合物半導体エピタキシャル基板およびその製造方法 |
| JP5427623B2 (ja) | 2009-01-28 | 2014-02-26 | 住友化学株式会社 | 半導体基板の製造方法および半導体基板 |
| US8796738B2 (en) * | 2011-09-21 | 2014-08-05 | International Rectifier Corporation | Group III-V device structure having a selectively reduced impurity concentration |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06163599A (ja) * | 1992-11-26 | 1994-06-10 | Nec Corp | 化合物半導体ヘテロ接合電界効果トランジスタ |
| JPH0964062A (ja) * | 1995-08-21 | 1997-03-07 | Nec Corp | 電界効果トランジスタ及びその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63137413A (ja) * | 1986-11-29 | 1988-06-09 | Sumitomo Electric Ind Ltd | 化合物半導体装置 |
| JP2994863B2 (ja) * | 1992-07-24 | 1999-12-27 | 松下電器産業株式会社 | ヘテロ接合半導体装置 |
| JPH0684959A (ja) * | 1992-09-07 | 1994-03-25 | Fujitsu Ltd | 高電子移動度電界効果半導体装置 |
| JPH06151469A (ja) * | 1992-11-16 | 1994-05-31 | Hitachi Cable Ltd | 化合物半導体装置 |
| JP3224437B2 (ja) | 1992-11-30 | 2001-10-29 | 富士通株式会社 | Ｉｉｉ−ｖ族化合物半導体装置 |
| JPH0750410A (ja) * | 1993-08-06 | 1995-02-21 | Hitachi Ltd | 半導体結晶積層体及びその形成方法並びに半導体装置 |
| US5762706A (en) * | 1993-11-09 | 1998-06-09 | Fujitsu Limited | Method of forming compound semiconductor device |
| JP3416532B2 (ja) * | 1998-06-15 | 2003-06-16 | 富士通カンタムデバイス株式会社 | 化合物半導体装置及びその製造方法 |
| US6429103B1 (en) * | 2000-04-13 | 2002-08-06 | Motorola, Inc. | MOCVD-grown emode HIGFET buffer |
-
2002
- 2002-12-25 JP JP2002374548A patent/JP4717318B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-19 AU AU2003289472A patent/AU2003289472A1/en not_active Abandoned
- 2003-12-19 US US10/540,515 patent/US7304332B2/en not_active Expired - Fee Related
- 2003-12-19 WO PCT/JP2003/016394 patent/WO2004059743A1/ja active Application Filing
- 2003-12-19 KR KR1020057012076A patent/KR101037569B1/ko not_active IP Right Cessation
- 2003-12-24 TW TW092136759A patent/TWI316755B/zh not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06163599A (ja) * | 1992-11-26 | 1994-06-10 | Nec Corp | 化合物半導体ヘテロ接合電界効果トランジスタ |
| JPH0964062A (ja) * | 1995-08-21 | 1997-03-07 | Nec Corp | 電界効果トランジスタ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050086943A (ko) | 2005-08-30 |
| US20060054923A1 (en) | 2006-03-16 |
| AU2003289472A8 (en) | 2004-07-22 |
| WO2004059743A1 (ja) | 2004-07-15 |
| US7304332B2 (en) | 2007-12-04 |
| JP4717318B2 (ja) | 2011-07-06 |
| TWI316755B (en) | 2009-11-01 |
| AU2003289472A1 (en) | 2004-07-22 |
| JP2004207472A (ja) | 2004-07-22 |
| TW200417024A (en) | 2004-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5073968B2 (ja) | 化合物半導体エピタキシャル基板およびその製造方法 | |
| KR101151933B1 (ko) | 화합물 반도체 에피택셜 기판 및 그 제조 방법 | |
| US8395187B2 (en) | Compound semiconductor epitaxial substrate and manufacturing method thereof | |
| KR20120004409A (ko) | 반도체 기판, 반도체 기판의 제조 방법, 반도체 기판의 판정 방법 및 전자 디바이스 | |
| KR101069571B1 (ko) | 고전자 이동도 에피택셜 기판 | |
| KR101032010B1 (ko) | 화합물 반도체 에피택셜 기판 및 그 제조 방법 | |
| KR101037569B1 (ko) | 화합물 반도체 에피택셜 기판 및 그 제조 방법 | |
| KR100281939B1 (ko) | 반도체 에피택셜 기판 | |
| JP5875296B2 (ja) | 半導体基板および絶縁ゲート型電界効果トランジスタ | |
| JP4940562B2 (ja) | 化合物半導体エピタキシャル基板およびその製造方法 | |
| JP5301507B2 (ja) | 化合物半導体エピタキシャル基板 | |
| JP4078169B2 (ja) | 電界効果トランジスター | |
| JP2006216876A (ja) | 化合物半導体エピタキシャル基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |