JP4078169B2 - 電界効果トランジスター - Google Patents
電界効果トランジスター Download PDFInfo
- Publication number
- JP4078169B2 JP4078169B2 JP2002285478A JP2002285478A JP4078169B2 JP 4078169 B2 JP4078169 B2 JP 4078169B2 JP 2002285478 A JP2002285478 A JP 2002285478A JP 2002285478 A JP2002285478 A JP 2002285478A JP 4078169 B2 JP4078169 B2 JP 4078169B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- crystal
- epitaxial
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、単結晶砒化ガリウム（以下、ＧａＡｓということがある）基板上にエピタキシャル気相成長方法により形成される化合物半導体のエピタキシャル基板に関する。
【０００２】
【従来の技術】
半導体を用いた各種電子素子は近年、飛躍的な発達を遂げ、今後も着実な進展が予想される産業分野である。その基盤材料である半導体は、現在、シリコンが主に用いられているが、近年では発光特性あるいは高速性に優れるＧａＡｓを中心とする化合物半導体も着実な進展をみせつつある。
【０００３】
通常、単結晶基板に、イオン注入法、拡散法、さらにはエピタキシャル成長法などの各種手法により必要な特性を有する結晶層を付与することにより所望の性能を有する各種半導体素子を得ることができる。中でもエピタキシャル成長法は不純物量の制御のみならず、結晶の組成や膜厚などをきわめて広い範囲で、かつ精密に制御可能であるため、広く用いられるようになっている。
【０００４】
この時用いるエピタキシャル成長方法としては液相法、気相法および真空蒸着法の一種である分子線エピタキシャル成長法（以下ＭＢＥ法ということがある）などが知られている。中でも気相法は大量の基板を制御性よく処理可能なため工業的に広く用いられている方法である。特に、エピタキシャル層を構成する原子種の有機金属化合物または水素化物を原料として用い、基板上で熱分解させ結晶成長を行う有機金属熱分解法（Ｍｅｔａｌｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法、以下ＭＯＣＶＤ法ということがある）は、適用可能な物質の範囲が広く、また結晶の組成、膜厚の精密な制御に適しているために近年広く用いられるようになっている。
【０００５】
例えば、最近、マイクロ波通信において低雑音の増幅器の構成部品として重要な高電子移動度トランジスタ−（ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）またはＭＯＤＦＥＴ（Ｍｏｄｕｌａｔｉｏｎ Ｄｏｐｅｄ Ｔｒａｎｓｉｓｔｏｒ）またはＨＪＦＥＴ（Ｈｅｔｅｒｏ−Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などとも呼ばれる。以下、ＨＥＭＴということがある。）は、電界効果トランジスタ−の一種である。それに用いられる結晶は上記のような気相成長法により、必要な電子的特性を有するＧａＡｓ、ＡｌＧａＡｓ結晶を必要な構造でＧａＡｓ基板上に積層成長させることにより作製することができる。
【０００６】
また、発光素子として代表的な半導体レ−ザ−用の結晶についても、概略上記のような手順により、所要の電気特性と組成、膜厚を付与されたＧａＡｓ、ＡｌＧａＡｓ層を積層成長させることにより必要なエピタキシャル基板を得ることができる。
【０００７】
また、これらの素子作製に用いる材料としてはＧａＡｓ、ＡｌＧａＡｓ系がその任意の組成で格子定数を一致させることができ、良好な結晶性を保ちつつ各種ヘテロ接合が可能なため広く用いられているが、格子定数をＧａＡｓに一致させるような適当な組成範囲を選ぶことにより、ＡｌX （Ｉｎy Ｇａ(1-y) ）(1-X) Ｐ （ただし０＜ｘ＜１、０＜ｙ＜１）、Ｉｎx Ｇａ(1-X) Ａｓy Ｐ(1-y) （ただし０＜ｘ＜１、０＜ｙ＜１）等の結晶層も積層可能である。
【０００８】
さて、上記の電界効果トランジスタ−や半導体レ−ザ−など各種電子素子に用いる基板は、その面方位が｛１００｝面またはそれに等価な面であるものが一般に広く使用されている。しかし、上記に例を示したようなＭＯＣＶＤ法による気相成長法においては、正確な｛１００｝面ではなく、その面に対する法線が＜１００＞方向からわずかに傾いた面を有する、いわゆるオフ基板が一般的に用いられている。
【０００９】
その理由はいくつかあるが、例えば、内田ら（特開平４−６５０３７号公報）は｛１００｝面に対し、該｛１００｝面に含まれる１つの＜１００＞方向に１゜〜６゜傾けることにより、結晶層の表面欠陥密度および均一性を改善できるとしている。また前田ら（特開平３−２８３４２７号公報）はＨＥＭＴ用結晶の作製において、やはり｛１００｝面からいずれかの方向に３゜〜９゜傾けることにより電子移動度を改善できるとしている。
【００１０】
このようにその効果は表面状態の改善から均一性、結晶性の向上まで多岐にわたっている。そのメカニズムについては、そのような微少な傾きを導入することにより結晶表面には｛１００｝面をテラスとする周期的なステップ構造が形成され、結晶成長に際しては各ステップが秩序正しく前進する、いわゆるステップフロ−モ−ドで成長が進行するため，結晶性に好ましい効果を及ぼしているものと考えられている。
【００１１】
いずれにしても気相成長法におけるオフ基板の使用は、上記のようにメリットが多く、従来の基本的な技術の一つと考えられており、このような１〜９゜程度の範囲で＜１００＞方位から傾けた面方位を有するエピタキシャル基板は工業的に広く用いられてきた。
【００１２】
上記のように、エピタキシャル成長層は一般に使用する基板に対し、格子定数が基板のそれに一致するように、いわゆる格子整合条件下で行われてきた。このためＧａＡｓ基板を用いる場合は、ＡｌＧａＡｓの他、特定の組成を有したＡｌX （Ｉｎy Ｇａ(1-y) ）(1-X) Ｐ （ただし０＜ｘ＜１、０＜ｙ＜１）、Ｉｎx Ｇａ(1-X) Ａｓy Ｐ(1-y) （ただし０＜ｘ＜１、０＜ｙ＜１）などが主たる構成材料として用いられてきた。
【００１３】
さて、Ｉｎx Ｇａ(1-X) Ａｓ（ただし０＜ｘ＜１）は電子輸送特性に優れ、また組成に応じ、エネルギ−ギャップを大幅に変えることが可能であるためヘテロ接合材料として非常に優れた素質を有しているが、ＧａＡｓに対しては格子整合が不可能なため、従来はＩｎx Ｇａ(1-X) Ａｓを用いて、十分な物性を有する半導体エピタキシャル基板を得ることはできなかった。これまではｘ＝０．４９付近でＩｎx Ｇａ(1-X) Ａｓに格子整合可能なＩｎＰ基板の使用も検討されてきた。
【００１４】
しかし近年、技術の進展により、格子不整合の系であっても弾性変形の限界内であれば転位の発生など不都合な結晶性の低下を招くことなく、信頼性あるヘテロ接合が可能であることが明らかになってきた。このような限界値は組成、膜厚の関数として与えられ、例えばＧａＡｓに対するＩｎＧａＡｓのそれは、Ｍａｔｈｅｗｓら（Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，２７（１９７４）ｐ．１１８及び３２（１９７４）ｐ．２６５）の式が理論的に知られており、実験的にも概ね正しいことが近年わかってきた。
【００１５】
このような特定の組成、膜厚の範囲内の歪層の利用により、ＧａＡｓ基板を用いるエピタキシャル基板においてもＩｎＧａＡｓ層をその一部に有する基板の製造が可能になっている。例えば、通常の結晶成長条件下ではｘ＝０．１５、膜厚１５ｎｍ程度のＩｎx Ｇａ(1-X) Ａｓ層が結晶性の低下をきたすことなく作製可能であるが、このようなＩｎx Ｇａ(1-X) Ａｓ層をＧａＡｓバッファ−層とｎ型ＡｌＧａＡｓ電子供給層との間に挿入した構造のエピタキシャル基板を利用することにより、従来に比べ、雑音特性の優れたＨＥＭＴが作製されている。また、やはりそのようなＩｎx Ｇａ(1-X) Ａｓの薄層を活性層として利用することにより従来ＧａＡｓ基板上では不可能であった９００〜１０００ｎｍ帯の発光波長を有する半導体レ−ザ−が可能になっている。
【００１６】
以上述べてきたＧａＡｓを基板とし、ＩｎＧａＡｓの歪層を一部に用いるエピタキシャル基板のエピタキシャル成長には数１０ｎｍオ−ダ−での精密な結晶成長制御が要求される。したがって、研究方法としてはもっぱら制御性に優れる分子線エピタキシャル法（以下ＭＢＥ法ということがある）かＭＯＣＶＤ法が用いられてきた。特に、ＭＯＣＶＤ法は、従来の通常のＧａＡｓ格子整合系でも用いられてきたように、ＩｎＧａＡｓを含む系に対しても生産性に優れた成長法として今後の立ち上がりが期待されている。
【００１７】
【発明が解決しようとする課題】
さて、以上述べてきたようにＧａＡｓを基板とし、ＩｎＧａＡｓの歪層をその一部に含むエピタキシャル基板は、ＭＢＥ法またはＭＯＣＶＤ法により作製されてきたが、それを用いた素子の工業的な生産については問題があった。
【００１８】
すなわちＭＢＥ法は非常に薄膜制御性に優れるエピタキシャル成長法であるが、ＭＢＥ法による結晶は表面欠陥が多く、素子歩留まりの上で問題があり、また結晶成長速度が遅いことや超高真空を有することから生産性の点でも問題があった。一方、表面状態に優れ、生産性に優れるＭＯＣＶＤ法ではあるが、それにより製造されたエピタキシャル基板を用いた素子は、同様の設計でＭＢＥ法により製作されたエピタキシャル基板を用いて製作された素子に比べ、その特性が必ずしも良好ではないという問題があった。
【００１９】
例えば、１５ｎｍのＩｎx Ｇａ(1-X) Ａｓ（ｘ＝０．１５）をチャネル層とするＨＥＭＴをＭＯＣＶＤ法により作製されたエピタキシャル基板を利用して作製し，高周波特性を計測した結果、１２ＧＨｚにおける雑音指数は０．８〜０．９ｄＢであり、これは同一設計で、ＭＢＥ法によるエピタキシャル基板を用いたものに比べおよそ０．１〜０．２ｄＢ大きい値であった。パラメ−タ−解析の結果、その主たる原因はＨＥＭＴの相互コンダクタンスにあり、ＭＯＣＶＤ法による結晶基板を用いたＨＥＭＴでは，ＭＢＥ品を用いたそれに比べ相互コンダクタンスが５〜１５％程度低いことがわかった。
【００２０】
このようにＭＯＣＶＤ法によるものでは素子特性が劣る一方、ＭＢＥ法によるものでは先述のように表面状態およびエピタキシャル基板の生産性に問題があるところから、特性的にも優れ、かつ良好な表面状態で素子歩留まりも良好で工業的に安定供給可能なエピタキシャル基板が強く望まれていた。
【００２１】
【課題を解決するための手段】
本発明者らは上記問題を解決するため鋭意検討を行ってきた結果、基板の結晶学的面方位が、１つの｛１００｝面の結晶学的面方位から傾いており、その傾きの大きさが１°以下である単結晶砒化ガリウム基板上にエピタキシャル成長させた基板は、前記の課題を解決しうることを見いだし、本発明に至ったものである。
【００２２】
すなわち、本発明は次に示す発明からなる。
（１）基板の結晶学的面方位が、１つの｛１００｝面の結晶学的面方位から傾いており、その傾ける方位については＜０−１１＞方向またはこれに結晶学的に等価な方位であり、その傾きの大きさが０．４°である単結晶砒化ガリウム基板上にエピタキシャル成長により結晶が形成されており、エピタキシャル結晶の少なくとも一部がＩｎX Ｇａ(1-X) Ａｓ結晶（ただし０＜ｘ＜１）であり、前記Ｉｎ X Ｇａ (1-X) Ａｓ層（ただし０＜ｘ＜１）がチャネル層であり、かつエピタキシャル成長が熱分解気相成長方法によって行われた半導体エピタキシャル基板を用いてなることを特徴とする電界効果トランジスター。
（２）前記ＩｎX Ｇａ(1-X) Ａｓ層（ただし０＜ｘ＜１）の組成および膜厚が、該ＩｎX Ｇａ(1-X) Ａｓ（ただし０＜Ｘ＜１）層の弾性変形限界内の範囲であることを特徴とする（１）項記載の電界効果トランジスター。
【００２３】
以下、さらに詳細に本発明について説明する。下記の結晶の各層の組成および膜厚はおよその範囲であって、実際には要求される素子特性に応じて色々な範囲で選択される。
初めに、高抵抗の半絶縁性ＧａＡｓ単結晶基板の表面を脱脂洗浄、エッチング、水洗、乾燥した後、結晶成長炉の加熱台上に載置する。炉内を十分高純度水素で置換した後、加熱を開始し、適当な温度に安定したところで炉内に砒素原料を導入し、続いてガリウム原料を導入する。所要の時間をかけて高純度のＧａＡｓを０．１〜２μｍ成長させた後、インジウム原料を加え、ノンドープＩｎX Ｇａ(1-X) Ａｓ層（ただし０＜ｘ＜１、好ましくは０．１＜ｘ＜０．３）を５〜２５ｎｍ成長させる。次に、インジウム原料の供給を停止し、アルミニウム原料を加え、ノンド−プの高純度ＡｌX Ｇａ(1-X) Ａｓ層（ただし０＜ｘ＜１、好ましくは０．１＜ｘ＜０．３）を１〜２ｎｍ成長させる。この層は省略されることもある。
【００２４】
続いてｎ型ドーパントを添加してキャリア濃度が１〜３×１０18／ｃｍ3 のｎ型ＡｌX Ｇａ(1-X) Ａｓ層（ただし０＜ｘ＜１、好ましくは０．１＜ｘ＜０．３）を３０〜５０ｎｍ成長させ、次にアルミニウム原料の供給を停止し、キャリヤ濃度が２〜１０×１０18／ｃｍ3 のｎ型ＧａＡｓを３０〜２００ｎｍ成長させる。最後に、ガリウム原料続いて砒素原料の供給を停止して結晶成長を停止し、冷却後以上のようにして積層したエピタキシャル基板を炉内から取り出して結晶成長を完了する。結晶成長時の基板温度は、通常およそ６００℃から８００℃の範囲である。
【００２５】
本発明におけるエピタキシャル成長は、原料として有機金属および／または水素化物を用いることが好ましい。
砒素原料としては一般に３水素化砒素（アルシン）が用いられるが、アルシンの１個の水素を炭素数が１〜４のアルキル基で置換したモノアルキルアルシンも使用することができる。
ガリウム、インジウムおよびアルミニウムの原料としては、各金属原子に炭素数が１〜３のアルキル基もしくは水素が結合したトリアルキル化物もしくは３水素化物、またはそれらにさらに炭素数が１〜４のアルキル基と窒素、燐および砒素からなる群から選択される元素からなるトリアルキル化合物を配位させた化合物が一般に用いられる。
【００２６】
ｎ型ド−パントとしてはシリコン、ゲルマニウム、スズ、硫黄、セレンなどの水素化物または炭素数が1 〜3 のアルキル基を有するアルキル化物を用いることができる。
【００２７】
さてここで、エピタキシャル層にＩｎＧａＡｓ層を有さない、通常型のＨＥＭＴ用のエピタキシャル基板において、高分解能を有する透過型電子顕微鏡（ＴＥＭ）により結晶断面を観察した結果、エピタキシャル結晶表面に一方向に配列した波状の凹凸が認められたが、その周期は３０〜４０ｎｍ、またその凹凸の高さも１ｎｍ前後であった。
【００２８】
しかしながら、エピタキシャル層にＩｎＧａＡｓ層を有する場合には、通常使用されている、たとえば＜１００＞方向から＜１１０＞方向に２゜だけ傾いた方位を有する基板を用いると、前記と同様の方法で観察した結果、ＧａＡｓバッファ−層上に形成した厚さ１５ｎｍ（設計値）のＩｎX Ｇａ(1-X) Ａｓ（ｘ＝０．１５）の膜厚が、およそ２００〜４００ｎｍの周期で、凹凸の高さが２ｎｍから最大５ｎｍ程度変動していることがわかった。
【００２９】
さらに、上記ＨＥＭＴ用結晶を作製したのと同様の手順、条件で結晶成長を行い、ＩｎX Ｇａ(1-X) Ａｓ（ｘ＝０．１５）層を成長させた後、５ｎｍのＧａＡｓ層キャップ層を積層後、結晶成長を停止した試料を作製し、その表面を原子間力顕微鏡で観察したところ、上記ＴＥＭ観察結果に対応する周期、高さを有する波状の凹凸が＜１１０＞方向に対して直交する方向に走っていることがわかった。
【００３０】
本発明の半導体エピタキシャル基板は、基板の結晶学的面方位が、１つの｛１００｝面の結晶学的面方位から傾いており、その傾きの大きさが１゜以下である単結晶砒化ガリウム基板上にエピタキシャル成長により結晶が形成されていることを特徴としている。傾きの大きさは好ましくは０．０５°以上０．６°以下、より好ましくは０．１°以上０．５°以下である。
【００３１】
すなわち、エピタキシャル結晶の少なくとも一部がＩｎX Ｇａ(1-X) Ａｓ結晶（０＜ｘ＜１）であり、かつエピタキシャル成長が熱分解気相成長方法によって行われる半導体エピタキシャル基板において、前記の条件のエピタキシャル基板は、ＩｎX Ｇａ(1-X) Ａｓ層の表面の凹凸が小さい。具体的には、エピタキシャル層にＩｎＧａＡｓ層を有さない、通常型のＨＥＭＴ用のエピタキシャル基板におけると同様であって、凹凸の高さは約１ｎｍ以下であった。したがって、後で説明する相互コンダクタンスおよびピンチオフ特性が改良される。
【００３２】
このような結晶表面における周期的な凹凸の原因については必ずしも明確ではないが、概略は以下のように考えられる。すなわち、従来ＭＯＣＶＤ法で用いられる、｛１００｝面から傾けた面方位を有する基板では、その表面には傾けた方位に対して直交する方向に原子ステップが存在する。傾き角が２゜の場合のステップ高さは、ＧａＡｓの場合０．２８３ｎｍ、ステップの平均間隔は８．１ｎｍと計算される。したがって、この程度の周期的な凹凸は本来結晶表面に存在するものと考えられる。さらに、このようなステップは条件によってはステップ同士が集合し、いわゆるマクロステップを形成する場合があることが知られている。
【００３３】
前記のことから、通常型のＨＥＭＴ用途の結晶では３〜４個、ＩｎＧａＡｓ層を含む結晶ではさらに巨大なマクロステップが生じていることを示している。
主たる面方位が｛１００｝面であり、その方位からの傾き角が大きくなるほど、ＩｎＧａＡｓ層表面の凹凸は大きくなる。従来、ＭＯＣＶＤ法を始めとする気相成長法で広く用いられてきた＜１００＞から通常２゜以上傾いた結晶面方位はこの系に関しては不適当である。傾き角を１゜以下とすることにより表面の凹凸を通常のＩｎＧａＡｓを含まない層と同程度の１ｎｍ前後に抑制可能である。
【００３４】
なお、以下、たとえば
【数１】
をそれぞれ＜０−１０＞方向、＜０−１−１＞方向と示すこととする。
【００３５】
主たる面方位が｛１００｝面であり、その方位から傾ける方位については＜０−１１＞方向またはこれに結晶学的に等価な方位に近い方が望ましく、これと直交する＜０−１−１＞方向またはこれに結晶学的に等価な方位に近い方位では結晶面の凹凸はさらに拡大する。また、これらの両方向の中間に位置する、従来用いられてきた＜１１０＞またはこれに結晶学的に等価な方位は最良の方位ではない。
【００３６】
このような微視的なＩｎＧａＡｓ層の凹凸とデバイス特性との相関について、次に述べる。
すなわち、凹凸の周期がゲ−ト長に比べて同程度か、または大きい場合、ゲ−ト下の膜厚が部分的に厚い部位と薄い部位が発生する。電界効果トランジスタにおいては，一般にゲ−ト下膜厚の差はしきい値電圧の差となって現われる。従って、上記のように凹凸上に形成された電界効果トランジスタは、同一トランジスタ内にしきい値の異なる部分が混在することとなり、その結果、相互コンダクタンスおよびピンチオフ特性が悪化する。
【００３７】
図１は、凹凸の高さの標準偏差をパラメ−タとして，得られるトランジスタの相互コンダクタンスのゲート電圧依存性をシミュレ−ションしたものを示したものである。これから、３ｎｍ程度の凹凸の存在により、最大相互コンダクタンスが３０％近く低下し、またピンチオフ特性も悪化することがわかる。これは現在のＩｎＧａＡｓ層を用い、ＭＯＣＶＤ法により作製されたＨＥＭＴにおいて実際に観測された結果とよく対応している。
【００３８】
このようにして、本発明のエピタキシャル基板においては，ＩｎＧａＡｓ膜厚の変動が抑制される。さらに、ＩｎX Ｇａ(1-X) Ａｓ層（０＜ｘ＜１）の組成および膜厚が，該ＩｎX Ｇａ(1-X) Ａｓ層（０＜ｘ＜１）の弾性変形限界内の範囲である場合、その膜厚変動はさらに抑制されるので好ましい。
【００３９】
このＩｎX Ｇａ(1-X) Ａｓ（０＜ｘ＜１）層がチャネル層である電界効果トランジスタ用のエピタキシャル基板を用いた場合、チャネル層の凹凸による特性低下のない、優れた性能を有するＨＥＭＴが作製可能である。また、ＩｎX Ｇａ(1-X) Ａｓ（０＜ｘ＜１）層が活性層である半導体レ−ザ−用としても発振波長のばらつきの無い良好な発振特性が実現可能である。
【００４０】
【実施例】
以下、本発明に関する実施例を示すが、本発明はこれに限定されるものではない。
原子間力顕微鏡は、ＴＯＰＯＭＥＴＲＩＸ社製の原子間力顕微鏡ＴＭＸ−２０００を用いた。
有機金属熱分解法の原料としてはトリメチルガリウム３．６〜４．７×１０-5ｍｏｌ／ｍｉｎ、トリメチルアルミニウム０．２〜１．５×１０-5ｍｏｌ／ｍｉｎ、トリメチルインジウムを０．２〜１．１×１０-5ｍｏｌ／ｍｉｎおよびアルシン４．７〜２４×１０-4ｍｏｌ／ｍｉｎを用い，またド−パントとしてはジシラン８．９×１０-10 ｍｏｌ／ｍｉｎを用い、９ｌ／ｍｉｎのパラジウム膜透過精製した水素をキャリアガスとした。０．１ａｔｍ、６５０℃に加熱された半絶縁性のＧａＡｓ基板上で熱分解を行い、成長速度３〜１μｍ／ｈｒでエピタキシャルＧａＡｓまたはＡｌＧａＡｓまたはＩｎＧａＡｓ層を得た。
【００４１】
具体的な組成、膜厚は以下の通りである。基板上にノンド−プのＧａＡｓまたはＡｌX Ｇａ(1-X) Ａｓ（ｘ＝０．０４〜０．２）層をバッファ−層として０．３〜１μｍ積層の後、５０ｎｍのノンド−プＧａＡｓバッファ−層、１５ｎｍのＩｎ0.15Ｇａ0.85Ａｓ層を積層した。
【００４２】
通常ＨＥＭＴ用はさらにこの上に２ｎｍのノンド−プＡｌ0.25Ｇａ0.75Ａｓスペ−サ−層３５ｎｍのシリコンド−プＡｌ0.25Ｇａ0.75Ａｓ電子供給層および５００〜１５００Ａのシリコンド−プＧａＡｓコンタクト層を順次積層するが，ここではＩｎＧａＡｓ層表面観察のため，ＩｎＧａＡｓ層の上に保護層として５ｎｍのＧａＡｓ層をつけたのみのものも併せて作製した。この時用いた基板は（１００）面から＜０−１１＞方向に０．４゜傾けたものを用いた。
得られた結晶の表面を原子間力顕微鏡で観察した結果，＜０−１１＞方向に直角に高さおよそ１ｎｍのステップ状の段差が形成されているのが認められた。
次に通常のＨＥＭＴ用として、ｎ型ＡｌＧａＡｓ電子供給層の上に１０００Åのシリコンドープｎ型ＧａＡｓ層（ｎ＝３×１０18／ｃｍ3 ）を積層した結晶を用い、ゲート長１μｍ、リセスゲート型のＦＥＴを作製し、ＤＣでの３端子伝達特性の測定を行ったところ、デバイス性能の目安であるＫ値として３５０〜３８０ｍＳ／Ｖｍｍと良好な値を得た。
【００４３】
比較例１
基板として（１００）面から＜１１０＞方向へ２゜傾けたものを用いた以外は実施例１と同様にして結晶成長と評価を行なったところ＜１１０＞方向と直交する方向に多数の段差が周期およそ３００−４００ｎｍ，凹凸の高さおよそ４ｎｍの表面形状が観察された。
次に通常のＨＥＭＴ用として、ｎ型ＡｌＧａＡｓ電子供給層の上に１０００Åのシリコンドープｎ型ＧａＡｓ層（ｎ＝３×１０18／ｃｍ3 ）を積層した結晶を用い、実施例１と同一プロセスでゲート長１μｍ、リセスゲート型のＦＥＴを作製し、ＤＣでの３端子伝達特性の測定を行ったところ、デバイス性能の目安であるＫ値として２７０〜３１０ｍＳ／Ｖｍｍの値を得、実施例１の場合に比べ、伝達特性において劣っていることが判明した。
【００４４】
比較例２
基板として（１００）面から＜０−１１＞方向へ５゜傾けたものを用いた以外は実施例１と同様にして結晶成長と評価を行なったところ＜０−１１＞方向と直交する方向に多数の段差が周期およそ４００ｎｍ，凹凸の高さおよそ５ｎｍの表面形状が観察された。
【００４５】
比較例３
基板として（１００）面から＜０−１−１＞方向へ５゜傾けたものを用いた以外は実施例１と同様にして結晶成長と評価を行なったところ＜０１１＞方向と直交する方向に多数の段差が不規則な周期で，凹凸の高さおよそ１１ｎｍの表面形状が観察された。
【００４６】
比較例４
試料として、ＩｎＧａＡｓ層の上に２ｎｍのＡｌ0.3 Ｇａ0.7 Ａｓスペーサー層、３５ｎｍのシリコンドープＡｌ0.3 Ｇａ0.7 Ａｓ電子供給層および５ｎｍのＳｉドープＧａＡｓ層を積層し、基板として、（１００）面から〈１１０〉方向へ２°傾けたものを用いた以外は、実施例１と同様にして結晶成長と評価を行なった。
その結果、〈１１０〉方向と直交する方向に、段差が周期およそ６０〜８０ｎｍ、凹凸高およそ３ｎｍの表面形状が観察された。なお、この時の７７Ｋにおける電子移動度はＨａｌｌ測定により評価したところ１４４００ｃｍ2 ／ｖｓｅｃであった。
【００４７】
比較例５
基板として（１００）面から〈０−１−１〉方向へ２°傾けたものを用いた以外は、比較例４と同様にして結晶成長と評価を行なった。その結果、〈０−１−１〉方向と直交する方向に周期およそ７０〜９０ｎｍ、凹凸高およそ３ｎｍの表面形状が観察された。
【００４８】
比較例６
基板として（１００）面から〈０−１１〉方向へ２°傾けたものを用いた以外は、比較例４と同様にして結晶成長と評価を行なった。その結果、〈０−１１〉方向と直交する方向に、周期約５０ｎｍで凹凸高およそ２ｎｍの表面形状が観察された。
【００４９】
比較例７
基板として（１００）面から〈１１０〉方向へ５°傾けたものを用いた以外は、比較例４と同様にして結晶成長と評価を行なった。その結果、〈１１０〉方向と直交する方向に、周期２００〜４００ｎｍ、凹凸高およそ５ｎｍの表面形状が観察された。
なお、この時の７７Ｋにおける電子移動度は２９００ｃｍ2 ／ｖｓｅｃであった。
【００５０】
【発明の効果】
ＧａＡｓ基板に形成され、ＩｎＧａＡｓ層を用いる各種電子素子において、本発明のエピタキシャル基板を用いることにより、良好な特性を有する素子を安価に大量に製造可能であり、その工業的な意義はきわめて大きい。
ＩｎX Ｇａ(1-X) Ａｓ層（０＜ｘ＜１）がチャネル層である電界効果トランジスタ用に本発明のエピタキシャル基板を用いた場合、チャネル層の凹凸による特性低下のない、優れた性能を有するＨＥＭＴが作製可能である。また、ＩｎX Ｇａ(1-X) Ａｓ（０＜ｘ＜１）層が活性層である半導体レ−ザ−用に本発明のエピタキシャル基板を用いた場合も、発振波長のばらつきの無い良好な発振特性が実現可能である。
【図面の簡単な説明】
【図１】ＨＥＭＴのゲート電圧と相互コンダクタンスの相関図（凹凸の高さの標準偏差をパラメーターとする。）。
【符号の簡単な説明】
δ・・・凹凸の高さの標準偏差（ｎｍ）
【発明の属する技術分野】
本発明は、単結晶砒化ガリウム（以下、ＧａＡｓということがある）基板上にエピタキシャル気相成長方法により形成される化合物半導体のエピタキシャル基板に関する。
【０００２】
【従来の技術】
半導体を用いた各種電子素子は近年、飛躍的な発達を遂げ、今後も着実な進展が予想される産業分野である。その基盤材料である半導体は、現在、シリコンが主に用いられているが、近年では発光特性あるいは高速性に優れるＧａＡｓを中心とする化合物半導体も着実な進展をみせつつある。
【０００３】
通常、単結晶基板に、イオン注入法、拡散法、さらにはエピタキシャル成長法などの各種手法により必要な特性を有する結晶層を付与することにより所望の性能を有する各種半導体素子を得ることができる。中でもエピタキシャル成長法は不純物量の制御のみならず、結晶の組成や膜厚などをきわめて広い範囲で、かつ精密に制御可能であるため、広く用いられるようになっている。
【０００４】
この時用いるエピタキシャル成長方法としては液相法、気相法および真空蒸着法の一種である分子線エピタキシャル成長法（以下ＭＢＥ法ということがある）などが知られている。中でも気相法は大量の基板を制御性よく処理可能なため工業的に広く用いられている方法である。特に、エピタキシャル層を構成する原子種の有機金属化合物または水素化物を原料として用い、基板上で熱分解させ結晶成長を行う有機金属熱分解法（Ｍｅｔａｌｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法、以下ＭＯＣＶＤ法ということがある）は、適用可能な物質の範囲が広く、また結晶の組成、膜厚の精密な制御に適しているために近年広く用いられるようになっている。
【０００５】
例えば、最近、マイクロ波通信において低雑音の増幅器の構成部品として重要な高電子移動度トランジスタ−（ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）またはＭＯＤＦＥＴ（Ｍｏｄｕｌａｔｉｏｎ Ｄｏｐｅｄ Ｔｒａｎｓｉｓｔｏｒ）またはＨＪＦＥＴ（Ｈｅｔｅｒｏ−Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などとも呼ばれる。以下、ＨＥＭＴということがある。）は、電界効果トランジスタ−の一種である。それに用いられる結晶は上記のような気相成長法により、必要な電子的特性を有するＧａＡｓ、ＡｌＧａＡｓ結晶を必要な構造でＧａＡｓ基板上に積層成長させることにより作製することができる。
【０００６】
また、発光素子として代表的な半導体レ−ザ−用の結晶についても、概略上記のような手順により、所要の電気特性と組成、膜厚を付与されたＧａＡｓ、ＡｌＧａＡｓ層を積層成長させることにより必要なエピタキシャル基板を得ることができる。
【０００７】
また、これらの素子作製に用いる材料としてはＧａＡｓ、ＡｌＧａＡｓ系がその任意の組成で格子定数を一致させることができ、良好な結晶性を保ちつつ各種ヘテロ接合が可能なため広く用いられているが、格子定数をＧａＡｓに一致させるような適当な組成範囲を選ぶことにより、ＡｌX （Ｉｎy Ｇａ(1-y) ）(1-X) Ｐ （ただし０＜ｘ＜１、０＜ｙ＜１）、Ｉｎx Ｇａ(1-X) Ａｓy Ｐ(1-y) （ただし０＜ｘ＜１、０＜ｙ＜１）等の結晶層も積層可能である。
【０００８】
さて、上記の電界効果トランジスタ−や半導体レ−ザ−など各種電子素子に用いる基板は、その面方位が｛１００｝面またはそれに等価な面であるものが一般に広く使用されている。しかし、上記に例を示したようなＭＯＣＶＤ法による気相成長法においては、正確な｛１００｝面ではなく、その面に対する法線が＜１００＞方向からわずかに傾いた面を有する、いわゆるオフ基板が一般的に用いられている。
【０００９】
その理由はいくつかあるが、例えば、内田ら（特開平４−６５０３７号公報）は｛１００｝面に対し、該｛１００｝面に含まれる１つの＜１００＞方向に１゜〜６゜傾けることにより、結晶層の表面欠陥密度および均一性を改善できるとしている。また前田ら（特開平３−２８３４２７号公報）はＨＥＭＴ用結晶の作製において、やはり｛１００｝面からいずれかの方向に３゜〜９゜傾けることにより電子移動度を改善できるとしている。
【００１０】
このようにその効果は表面状態の改善から均一性、結晶性の向上まで多岐にわたっている。そのメカニズムについては、そのような微少な傾きを導入することにより結晶表面には｛１００｝面をテラスとする周期的なステップ構造が形成され、結晶成長に際しては各ステップが秩序正しく前進する、いわゆるステップフロ−モ−ドで成長が進行するため，結晶性に好ましい効果を及ぼしているものと考えられている。
【００１１】
いずれにしても気相成長法におけるオフ基板の使用は、上記のようにメリットが多く、従来の基本的な技術の一つと考えられており、このような１〜９゜程度の範囲で＜１００＞方位から傾けた面方位を有するエピタキシャル基板は工業的に広く用いられてきた。
【００１２】
上記のように、エピタキシャル成長層は一般に使用する基板に対し、格子定数が基板のそれに一致するように、いわゆる格子整合条件下で行われてきた。このためＧａＡｓ基板を用いる場合は、ＡｌＧａＡｓの他、特定の組成を有したＡｌX （Ｉｎy Ｇａ(1-y) ）(1-X) Ｐ （ただし０＜ｘ＜１、０＜ｙ＜１）、Ｉｎx Ｇａ(1-X) Ａｓy Ｐ(1-y) （ただし０＜ｘ＜１、０＜ｙ＜１）などが主たる構成材料として用いられてきた。
【００１３】
さて、Ｉｎx Ｇａ(1-X) Ａｓ（ただし０＜ｘ＜１）は電子輸送特性に優れ、また組成に応じ、エネルギ−ギャップを大幅に変えることが可能であるためヘテロ接合材料として非常に優れた素質を有しているが、ＧａＡｓに対しては格子整合が不可能なため、従来はＩｎx Ｇａ(1-X) Ａｓを用いて、十分な物性を有する半導体エピタキシャル基板を得ることはできなかった。これまではｘ＝０．４９付近でＩｎx Ｇａ(1-X) Ａｓに格子整合可能なＩｎＰ基板の使用も検討されてきた。
【００１４】
しかし近年、技術の進展により、格子不整合の系であっても弾性変形の限界内であれば転位の発生など不都合な結晶性の低下を招くことなく、信頼性あるヘテロ接合が可能であることが明らかになってきた。このような限界値は組成、膜厚の関数として与えられ、例えばＧａＡｓに対するＩｎＧａＡｓのそれは、Ｍａｔｈｅｗｓら（Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，２７（１９７４）ｐ．１１８及び３２（１９７４）ｐ．２６５）の式が理論的に知られており、実験的にも概ね正しいことが近年わかってきた。
【００１５】
このような特定の組成、膜厚の範囲内の歪層の利用により、ＧａＡｓ基板を用いるエピタキシャル基板においてもＩｎＧａＡｓ層をその一部に有する基板の製造が可能になっている。例えば、通常の結晶成長条件下ではｘ＝０．１５、膜厚１５ｎｍ程度のＩｎx Ｇａ(1-X) Ａｓ層が結晶性の低下をきたすことなく作製可能であるが、このようなＩｎx Ｇａ(1-X) Ａｓ層をＧａＡｓバッファ−層とｎ型ＡｌＧａＡｓ電子供給層との間に挿入した構造のエピタキシャル基板を利用することにより、従来に比べ、雑音特性の優れたＨＥＭＴが作製されている。また、やはりそのようなＩｎx Ｇａ(1-X) Ａｓの薄層を活性層として利用することにより従来ＧａＡｓ基板上では不可能であった９００〜１０００ｎｍ帯の発光波長を有する半導体レ−ザ−が可能になっている。
【００１６】
以上述べてきたＧａＡｓを基板とし、ＩｎＧａＡｓの歪層を一部に用いるエピタキシャル基板のエピタキシャル成長には数１０ｎｍオ−ダ−での精密な結晶成長制御が要求される。したがって、研究方法としてはもっぱら制御性に優れる分子線エピタキシャル法（以下ＭＢＥ法ということがある）かＭＯＣＶＤ法が用いられてきた。特に、ＭＯＣＶＤ法は、従来の通常のＧａＡｓ格子整合系でも用いられてきたように、ＩｎＧａＡｓを含む系に対しても生産性に優れた成長法として今後の立ち上がりが期待されている。
【００１７】
【発明が解決しようとする課題】
さて、以上述べてきたようにＧａＡｓを基板とし、ＩｎＧａＡｓの歪層をその一部に含むエピタキシャル基板は、ＭＢＥ法またはＭＯＣＶＤ法により作製されてきたが、それを用いた素子の工業的な生産については問題があった。
【００１８】
すなわちＭＢＥ法は非常に薄膜制御性に優れるエピタキシャル成長法であるが、ＭＢＥ法による結晶は表面欠陥が多く、素子歩留まりの上で問題があり、また結晶成長速度が遅いことや超高真空を有することから生産性の点でも問題があった。一方、表面状態に優れ、生産性に優れるＭＯＣＶＤ法ではあるが、それにより製造されたエピタキシャル基板を用いた素子は、同様の設計でＭＢＥ法により製作されたエピタキシャル基板を用いて製作された素子に比べ、その特性が必ずしも良好ではないという問題があった。
【００１９】
例えば、１５ｎｍのＩｎx Ｇａ(1-X) Ａｓ（ｘ＝０．１５）をチャネル層とするＨＥＭＴをＭＯＣＶＤ法により作製されたエピタキシャル基板を利用して作製し，高周波特性を計測した結果、１２ＧＨｚにおける雑音指数は０．８〜０．９ｄＢであり、これは同一設計で、ＭＢＥ法によるエピタキシャル基板を用いたものに比べおよそ０．１〜０．２ｄＢ大きい値であった。パラメ−タ−解析の結果、その主たる原因はＨＥＭＴの相互コンダクタンスにあり、ＭＯＣＶＤ法による結晶基板を用いたＨＥＭＴでは，ＭＢＥ品を用いたそれに比べ相互コンダクタンスが５〜１５％程度低いことがわかった。
【００２０】
このようにＭＯＣＶＤ法によるものでは素子特性が劣る一方、ＭＢＥ法によるものでは先述のように表面状態およびエピタキシャル基板の生産性に問題があるところから、特性的にも優れ、かつ良好な表面状態で素子歩留まりも良好で工業的に安定供給可能なエピタキシャル基板が強く望まれていた。
【００２１】
【課題を解決するための手段】
本発明者らは上記問題を解決するため鋭意検討を行ってきた結果、基板の結晶学的面方位が、１つの｛１００｝面の結晶学的面方位から傾いており、その傾きの大きさが１°以下である単結晶砒化ガリウム基板上にエピタキシャル成長させた基板は、前記の課題を解決しうることを見いだし、本発明に至ったものである。
【００２２】
すなわち、本発明は次に示す発明からなる。
（１）基板の結晶学的面方位が、１つの｛１００｝面の結晶学的面方位から傾いており、その傾ける方位については＜０−１１＞方向またはこれに結晶学的に等価な方位であり、その傾きの大きさが０．４°である単結晶砒化ガリウム基板上にエピタキシャル成長により結晶が形成されており、エピタキシャル結晶の少なくとも一部がＩｎX Ｇａ(1-X) Ａｓ結晶（ただし０＜ｘ＜１）であり、前記Ｉｎ X Ｇａ (1-X) Ａｓ層（ただし０＜ｘ＜１）がチャネル層であり、かつエピタキシャル成長が熱分解気相成長方法によって行われた半導体エピタキシャル基板を用いてなることを特徴とする電界効果トランジスター。
（２）前記ＩｎX Ｇａ(1-X) Ａｓ層（ただし０＜ｘ＜１）の組成および膜厚が、該ＩｎX Ｇａ(1-X) Ａｓ（ただし０＜Ｘ＜１）層の弾性変形限界内の範囲であることを特徴とする（１）項記載の電界効果トランジスター。
【００２３】
以下、さらに詳細に本発明について説明する。下記の結晶の各層の組成および膜厚はおよその範囲であって、実際には要求される素子特性に応じて色々な範囲で選択される。
初めに、高抵抗の半絶縁性ＧａＡｓ単結晶基板の表面を脱脂洗浄、エッチング、水洗、乾燥した後、結晶成長炉の加熱台上に載置する。炉内を十分高純度水素で置換した後、加熱を開始し、適当な温度に安定したところで炉内に砒素原料を導入し、続いてガリウム原料を導入する。所要の時間をかけて高純度のＧａＡｓを０．１〜２μｍ成長させた後、インジウム原料を加え、ノンドープＩｎX Ｇａ(1-X) Ａｓ層（ただし０＜ｘ＜１、好ましくは０．１＜ｘ＜０．３）を５〜２５ｎｍ成長させる。次に、インジウム原料の供給を停止し、アルミニウム原料を加え、ノンド−プの高純度ＡｌX Ｇａ(1-X) Ａｓ層（ただし０＜ｘ＜１、好ましくは０．１＜ｘ＜０．３）を１〜２ｎｍ成長させる。この層は省略されることもある。
【００２４】
続いてｎ型ドーパントを添加してキャリア濃度が１〜３×１０18／ｃｍ3 のｎ型ＡｌX Ｇａ(1-X) Ａｓ層（ただし０＜ｘ＜１、好ましくは０．１＜ｘ＜０．３）を３０〜５０ｎｍ成長させ、次にアルミニウム原料の供給を停止し、キャリヤ濃度が２〜１０×１０18／ｃｍ3 のｎ型ＧａＡｓを３０〜２００ｎｍ成長させる。最後に、ガリウム原料続いて砒素原料の供給を停止して結晶成長を停止し、冷却後以上のようにして積層したエピタキシャル基板を炉内から取り出して結晶成長を完了する。結晶成長時の基板温度は、通常およそ６００℃から８００℃の範囲である。
【００２５】
本発明におけるエピタキシャル成長は、原料として有機金属および／または水素化物を用いることが好ましい。
砒素原料としては一般に３水素化砒素（アルシン）が用いられるが、アルシンの１個の水素を炭素数が１〜４のアルキル基で置換したモノアルキルアルシンも使用することができる。
ガリウム、インジウムおよびアルミニウムの原料としては、各金属原子に炭素数が１〜３のアルキル基もしくは水素が結合したトリアルキル化物もしくは３水素化物、またはそれらにさらに炭素数が１〜４のアルキル基と窒素、燐および砒素からなる群から選択される元素からなるトリアルキル化合物を配位させた化合物が一般に用いられる。
【００２６】
ｎ型ド−パントとしてはシリコン、ゲルマニウム、スズ、硫黄、セレンなどの水素化物または炭素数が1 〜3 のアルキル基を有するアルキル化物を用いることができる。
【００２７】
さてここで、エピタキシャル層にＩｎＧａＡｓ層を有さない、通常型のＨＥＭＴ用のエピタキシャル基板において、高分解能を有する透過型電子顕微鏡（ＴＥＭ）により結晶断面を観察した結果、エピタキシャル結晶表面に一方向に配列した波状の凹凸が認められたが、その周期は３０〜４０ｎｍ、またその凹凸の高さも１ｎｍ前後であった。
【００２８】
しかしながら、エピタキシャル層にＩｎＧａＡｓ層を有する場合には、通常使用されている、たとえば＜１００＞方向から＜１１０＞方向に２゜だけ傾いた方位を有する基板を用いると、前記と同様の方法で観察した結果、ＧａＡｓバッファ−層上に形成した厚さ１５ｎｍ（設計値）のＩｎX Ｇａ(1-X) Ａｓ（ｘ＝０．１５）の膜厚が、およそ２００〜４００ｎｍの周期で、凹凸の高さが２ｎｍから最大５ｎｍ程度変動していることがわかった。
【００２９】
さらに、上記ＨＥＭＴ用結晶を作製したのと同様の手順、条件で結晶成長を行い、ＩｎX Ｇａ(1-X) Ａｓ（ｘ＝０．１５）層を成長させた後、５ｎｍのＧａＡｓ層キャップ層を積層後、結晶成長を停止した試料を作製し、その表面を原子間力顕微鏡で観察したところ、上記ＴＥＭ観察結果に対応する周期、高さを有する波状の凹凸が＜１１０＞方向に対して直交する方向に走っていることがわかった。
【００３０】
本発明の半導体エピタキシャル基板は、基板の結晶学的面方位が、１つの｛１００｝面の結晶学的面方位から傾いており、その傾きの大きさが１゜以下である単結晶砒化ガリウム基板上にエピタキシャル成長により結晶が形成されていることを特徴としている。傾きの大きさは好ましくは０．０５°以上０．６°以下、より好ましくは０．１°以上０．５°以下である。
【００３１】
すなわち、エピタキシャル結晶の少なくとも一部がＩｎX Ｇａ(1-X) Ａｓ結晶（０＜ｘ＜１）であり、かつエピタキシャル成長が熱分解気相成長方法によって行われる半導体エピタキシャル基板において、前記の条件のエピタキシャル基板は、ＩｎX Ｇａ(1-X) Ａｓ層の表面の凹凸が小さい。具体的には、エピタキシャル層にＩｎＧａＡｓ層を有さない、通常型のＨＥＭＴ用のエピタキシャル基板におけると同様であって、凹凸の高さは約１ｎｍ以下であった。したがって、後で説明する相互コンダクタンスおよびピンチオフ特性が改良される。
【００３２】
このような結晶表面における周期的な凹凸の原因については必ずしも明確ではないが、概略は以下のように考えられる。すなわち、従来ＭＯＣＶＤ法で用いられる、｛１００｝面から傾けた面方位を有する基板では、その表面には傾けた方位に対して直交する方向に原子ステップが存在する。傾き角が２゜の場合のステップ高さは、ＧａＡｓの場合０．２８３ｎｍ、ステップの平均間隔は８．１ｎｍと計算される。したがって、この程度の周期的な凹凸は本来結晶表面に存在するものと考えられる。さらに、このようなステップは条件によってはステップ同士が集合し、いわゆるマクロステップを形成する場合があることが知られている。
【００３３】
前記のことから、通常型のＨＥＭＴ用途の結晶では３〜４個、ＩｎＧａＡｓ層を含む結晶ではさらに巨大なマクロステップが生じていることを示している。
主たる面方位が｛１００｝面であり、その方位からの傾き角が大きくなるほど、ＩｎＧａＡｓ層表面の凹凸は大きくなる。従来、ＭＯＣＶＤ法を始めとする気相成長法で広く用いられてきた＜１００＞から通常２゜以上傾いた結晶面方位はこの系に関しては不適当である。傾き角を１゜以下とすることにより表面の凹凸を通常のＩｎＧａＡｓを含まない層と同程度の１ｎｍ前後に抑制可能である。
【００３４】
なお、以下、たとえば
【数１】
【００３５】
主たる面方位が｛１００｝面であり、その方位から傾ける方位については＜０−１１＞方向またはこれに結晶学的に等価な方位に近い方が望ましく、これと直交する＜０−１−１＞方向またはこれに結晶学的に等価な方位に近い方位では結晶面の凹凸はさらに拡大する。また、これらの両方向の中間に位置する、従来用いられてきた＜１１０＞またはこれに結晶学的に等価な方位は最良の方位ではない。
【００３６】
このような微視的なＩｎＧａＡｓ層の凹凸とデバイス特性との相関について、次に述べる。
すなわち、凹凸の周期がゲ−ト長に比べて同程度か、または大きい場合、ゲ−ト下の膜厚が部分的に厚い部位と薄い部位が発生する。電界効果トランジスタにおいては，一般にゲ−ト下膜厚の差はしきい値電圧の差となって現われる。従って、上記のように凹凸上に形成された電界効果トランジスタは、同一トランジスタ内にしきい値の異なる部分が混在することとなり、その結果、相互コンダクタンスおよびピンチオフ特性が悪化する。
【００３７】
図１は、凹凸の高さの標準偏差をパラメ−タとして，得られるトランジスタの相互コンダクタンスのゲート電圧依存性をシミュレ−ションしたものを示したものである。これから、３ｎｍ程度の凹凸の存在により、最大相互コンダクタンスが３０％近く低下し、またピンチオフ特性も悪化することがわかる。これは現在のＩｎＧａＡｓ層を用い、ＭＯＣＶＤ法により作製されたＨＥＭＴにおいて実際に観測された結果とよく対応している。
【００３８】
このようにして、本発明のエピタキシャル基板においては，ＩｎＧａＡｓ膜厚の変動が抑制される。さらに、ＩｎX Ｇａ(1-X) Ａｓ層（０＜ｘ＜１）の組成および膜厚が，該ＩｎX Ｇａ(1-X) Ａｓ層（０＜ｘ＜１）の弾性変形限界内の範囲である場合、その膜厚変動はさらに抑制されるので好ましい。
【００３９】
このＩｎX Ｇａ(1-X) Ａｓ（０＜ｘ＜１）層がチャネル層である電界効果トランジスタ用のエピタキシャル基板を用いた場合、チャネル層の凹凸による特性低下のない、優れた性能を有するＨＥＭＴが作製可能である。また、ＩｎX Ｇａ(1-X) Ａｓ（０＜ｘ＜１）層が活性層である半導体レ−ザ−用としても発振波長のばらつきの無い良好な発振特性が実現可能である。
【００４０】
【実施例】
以下、本発明に関する実施例を示すが、本発明はこれに限定されるものではない。
原子間力顕微鏡は、ＴＯＰＯＭＥＴＲＩＸ社製の原子間力顕微鏡ＴＭＸ−２０００を用いた。
有機金属熱分解法の原料としてはトリメチルガリウム３．６〜４．７×１０-5ｍｏｌ／ｍｉｎ、トリメチルアルミニウム０．２〜１．５×１０-5ｍｏｌ／ｍｉｎ、トリメチルインジウムを０．２〜１．１×１０-5ｍｏｌ／ｍｉｎおよびアルシン４．７〜２４×１０-4ｍｏｌ／ｍｉｎを用い，またド−パントとしてはジシラン８．９×１０-10 ｍｏｌ／ｍｉｎを用い、９ｌ／ｍｉｎのパラジウム膜透過精製した水素をキャリアガスとした。０．１ａｔｍ、６５０℃に加熱された半絶縁性のＧａＡｓ基板上で熱分解を行い、成長速度３〜１μｍ／ｈｒでエピタキシャルＧａＡｓまたはＡｌＧａＡｓまたはＩｎＧａＡｓ層を得た。
【００４１】
具体的な組成、膜厚は以下の通りである。基板上にノンド−プのＧａＡｓまたはＡｌX Ｇａ(1-X) Ａｓ（ｘ＝０．０４〜０．２）層をバッファ−層として０．３〜１μｍ積層の後、５０ｎｍのノンド−プＧａＡｓバッファ−層、１５ｎｍのＩｎ0.15Ｇａ0.85Ａｓ層を積層した。
【００４２】
通常ＨＥＭＴ用はさらにこの上に２ｎｍのノンド−プＡｌ0.25Ｇａ0.75Ａｓスペ−サ−層３５ｎｍのシリコンド−プＡｌ0.25Ｇａ0.75Ａｓ電子供給層および５００〜１５００Ａのシリコンド−プＧａＡｓコンタクト層を順次積層するが，ここではＩｎＧａＡｓ層表面観察のため，ＩｎＧａＡｓ層の上に保護層として５ｎｍのＧａＡｓ層をつけたのみのものも併せて作製した。この時用いた基板は（１００）面から＜０−１１＞方向に０．４゜傾けたものを用いた。
得られた結晶の表面を原子間力顕微鏡で観察した結果，＜０−１１＞方向に直角に高さおよそ１ｎｍのステップ状の段差が形成されているのが認められた。
次に通常のＨＥＭＴ用として、ｎ型ＡｌＧａＡｓ電子供給層の上に１０００Åのシリコンドープｎ型ＧａＡｓ層（ｎ＝３×１０18／ｃｍ3 ）を積層した結晶を用い、ゲート長１μｍ、リセスゲート型のＦＥＴを作製し、ＤＣでの３端子伝達特性の測定を行ったところ、デバイス性能の目安であるＫ値として３５０〜３８０ｍＳ／Ｖｍｍと良好な値を得た。
【００４３】
比較例１
基板として（１００）面から＜１１０＞方向へ２゜傾けたものを用いた以外は実施例１と同様にして結晶成長と評価を行なったところ＜１１０＞方向と直交する方向に多数の段差が周期およそ３００−４００ｎｍ，凹凸の高さおよそ４ｎｍの表面形状が観察された。
次に通常のＨＥＭＴ用として、ｎ型ＡｌＧａＡｓ電子供給層の上に１０００Åのシリコンドープｎ型ＧａＡｓ層（ｎ＝３×１０18／ｃｍ3 ）を積層した結晶を用い、実施例１と同一プロセスでゲート長１μｍ、リセスゲート型のＦＥＴを作製し、ＤＣでの３端子伝達特性の測定を行ったところ、デバイス性能の目安であるＫ値として２７０〜３１０ｍＳ／Ｖｍｍの値を得、実施例１の場合に比べ、伝達特性において劣っていることが判明した。
【００４４】
比較例２
基板として（１００）面から＜０−１１＞方向へ５゜傾けたものを用いた以外は実施例１と同様にして結晶成長と評価を行なったところ＜０−１１＞方向と直交する方向に多数の段差が周期およそ４００ｎｍ，凹凸の高さおよそ５ｎｍの表面形状が観察された。
【００４５】
比較例３
基板として（１００）面から＜０−１−１＞方向へ５゜傾けたものを用いた以外は実施例１と同様にして結晶成長と評価を行なったところ＜０１１＞方向と直交する方向に多数の段差が不規則な周期で，凹凸の高さおよそ１１ｎｍの表面形状が観察された。
【００４６】
比較例４
試料として、ＩｎＧａＡｓ層の上に２ｎｍのＡｌ0.3 Ｇａ0.7 Ａｓスペーサー層、３５ｎｍのシリコンドープＡｌ0.3 Ｇａ0.7 Ａｓ電子供給層および５ｎｍのＳｉドープＧａＡｓ層を積層し、基板として、（１００）面から〈１１０〉方向へ２°傾けたものを用いた以外は、実施例１と同様にして結晶成長と評価を行なった。
その結果、〈１１０〉方向と直交する方向に、段差が周期およそ６０〜８０ｎｍ、凹凸高およそ３ｎｍの表面形状が観察された。なお、この時の７７Ｋにおける電子移動度はＨａｌｌ測定により評価したところ１４４００ｃｍ2 ／ｖｓｅｃであった。
【００４７】
比較例５
基板として（１００）面から〈０−１−１〉方向へ２°傾けたものを用いた以外は、比較例４と同様にして結晶成長と評価を行なった。その結果、〈０−１−１〉方向と直交する方向に周期およそ７０〜９０ｎｍ、凹凸高およそ３ｎｍの表面形状が観察された。
【００４８】
比較例６
基板として（１００）面から〈０−１１〉方向へ２°傾けたものを用いた以外は、比較例４と同様にして結晶成長と評価を行なった。その結果、〈０−１１〉方向と直交する方向に、周期約５０ｎｍで凹凸高およそ２ｎｍの表面形状が観察された。
【００４９】
比較例７
基板として（１００）面から〈１１０〉方向へ５°傾けたものを用いた以外は、比較例４と同様にして結晶成長と評価を行なった。その結果、〈１１０〉方向と直交する方向に、周期２００〜４００ｎｍ、凹凸高およそ５ｎｍの表面形状が観察された。
なお、この時の７７Ｋにおける電子移動度は２９００ｃｍ2 ／ｖｓｅｃであった。
【００５０】
【発明の効果】
ＧａＡｓ基板に形成され、ＩｎＧａＡｓ層を用いる各種電子素子において、本発明のエピタキシャル基板を用いることにより、良好な特性を有する素子を安価に大量に製造可能であり、その工業的な意義はきわめて大きい。
ＩｎX Ｇａ(1-X) Ａｓ層（０＜ｘ＜１）がチャネル層である電界効果トランジスタ用に本発明のエピタキシャル基板を用いた場合、チャネル層の凹凸による特性低下のない、優れた性能を有するＨＥＭＴが作製可能である。また、ＩｎX Ｇａ(1-X) Ａｓ（０＜ｘ＜１）層が活性層である半導体レ−ザ−用に本発明のエピタキシャル基板を用いた場合も、発振波長のばらつきの無い良好な発振特性が実現可能である。
【図面の簡単な説明】
【図１】ＨＥＭＴのゲート電圧と相互コンダクタンスの相関図（凹凸の高さの標準偏差をパラメーターとする。）。
【符号の簡単な説明】
δ・・・凹凸の高さの標準偏差（ｎｍ）
Claims (2)
- 基板の結晶学的面方位が、１つの｛１００｝面の結晶学的面方位から傾いており、その傾ける方位については＜０−１１＞方向またはこれに結晶学的に等価な方位であり、その傾きの大きさが０．４°である単結晶砒化ガリウム基板上にエピタキシャル成長により結晶が形成されており、エピタキシャル結晶の少なくとも一部がＩｎX Ｇａ(1-X) Ａｓ結晶（ただし０＜ｘ＜１）であり、前記Ｉｎ X Ｇａ (1-X) Ａｓ層（ただし０＜ｘ＜１）がチャネル層であり、かつエピタキシャル成長が熱分解気相成長方法によって行われた半導体エピタキシャル基板を用いてなることを特徴とする電界効果トランジスター。
- 前記ＩｎX Ｇａ(1-X) Ａｓ層（ただし０＜ｘ＜１）の組成および膜厚が、該ＩｎX Ｇａ(1-X) Ａｓ（ただし０＜Ｘ＜１）層の弾性変形限界内の範囲であることを特徴とする請求項１記載の電界効果トランジスター。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002285478A JP4078169B2 (ja) | 1993-01-13 | 2002-09-30 | 電界効果トランジスター |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP394893 | 1993-01-13 | ||
| JP5-3948 | 1993-01-13 | ||
| JP2002285478A JP4078169B2 (ja) | 1993-01-13 | 2002-09-30 | 電界効果トランジスター |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33024593A Division JPH076957A (ja) | 1993-01-13 | 1993-12-27 | 半導体エピタキシャル基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003179081A JP2003179081A (ja) | 2003-06-27 |
| JP4078169B2 true JP4078169B2 (ja) | 2008-04-23 |
Family
ID=26337628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002285478A Expired - Fee Related JP4078169B2 (ja) | 1993-01-13 | 2002-09-30 | 電界効果トランジスター |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4078169B2 (ja) |
-
2002
- 2002-09-30 JP JP2002285478A patent/JP4078169B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003179081A (ja) | 2003-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101151933B1 (ko) | 화합물 반도체 에피택셜 기판 및 그 제조 방법 | |
| US5168077A (en) | Method of manufacturing a p-type compound semiconductor thin film containing a iii-group element and a v-group element by metal organics chemical vapor deposition | |
| US8395187B2 (en) | Compound semiconductor epitaxial substrate and manufacturing method thereof | |
| KR100281939B1 (ko) | 반도체 에피택셜 기판 | |
| KR101032010B1 (ko) | 화합물 반도체 에피택셜 기판 및 그 제조 방법 | |
| KR20050086944A (ko) | 고전자 이동도 에피택셜 기판 | |
| US5858818A (en) | Formation of InGaSa p-n Junction by control of growth temperature | |
| JP4078169B2 (ja) | 電界効果トランジスター | |
| JP3547320B2 (ja) | ＧａＮ系化合物半導体装置 | |
| US5441913A (en) | Process of making a semiconductor epitaxial substrate | |
| JP2006080503A (ja) | 半導体エピタキシャル基板 | |
| US7304332B2 (en) | Compound semiconductor epitaxial substrate and method for manufacturing same | |
| JPH076957A (ja) | 半導体エピタキシャル基板 | |
| KR960004591B1 (ko) | 도우프된 결정 성장 방법 | |
| JP3141628B2 (ja) | 化合物半導体素子及びその製造方法 | |
| KR20240060525A (ko) | 산화갈륨 박막 구조물, 이의 제조방법 및 이를 포함하는 포토다이오드 | |
| US20060131607A1 (en) | Compound semiconductor device and process for producing the same | |
| Hata et al. | Epitaxial In x Ga (1-x) As having a slanted crystallographic plane azimuth | |
| JP3319052B2 (ja) | 有機金属気相成長方法 | |
| JPH08162407A (ja) | Ｉｉｉ−ｖ族化合物半導体エピタキシャルウエハの製造方法 | |
| JPH03283427A (ja) | 高電子移動度トランジスター用エピタキシャル基板の製造方法 | |
| JPS6235577A (ja) | 半導体装置の製造方法 | |
| Hsu et al. | Surface morphology of metalorganic vapor phase epitaxy grown GaAs, GaInP for heterojunction bipolar transistor applications with nitrogen as the carrier gas | |
| JP2003234357A (ja) | 電界効果トランジスタ | |
| JPH04333220A (ja) | ＩｎＰ基板とＩｎＰ半導体装置およびＩｎＰ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060403 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060911 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060913 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070327 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070611 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070706 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071221 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20080205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080204 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D05 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |