JPH076957A - 半導体エピタキシャル基板 - Google Patents
半導体エピタキシャル基板Info
- Publication number
- JPH076957A JPH076957A JP33024593A JP33024593A JPH076957A JP H076957 A JPH076957 A JP H076957A JP 33024593 A JP33024593 A JP 33024593A JP 33024593 A JP33024593 A JP 33024593A JP H076957 A JPH076957 A JP H076957A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- crystal
- epitaxial
- epitaxial substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】エピタキシャル成長面の凹凸が小さく、良好な
特性を有し、生産性に優れた半導体エピタキシャル基板
を提供する。 【構成】基板の結晶学的面方位が、１つの｛１００｝面
の結晶学的面方位から傾いており、その傾きの大きさが
１゜以下である単結晶砒化ガリウム基板上にエピタキシ
ャル成長により結晶が形成されており、エピタキシャル
結晶の少なくとも一部がＩｎX Ｇａ(1-X) Ａｓ結晶（た
だし０＜ｘ＜１）であり、かつエピタキシャル成長が熱
分解気相成長方法によって行われることを特徴とする半
導体エピタキシャル基板。
特性を有し、生産性に優れた半導体エピタキシャル基板
を提供する。 【構成】基板の結晶学的面方位が、１つの｛１００｝面
の結晶学的面方位から傾いており、その傾きの大きさが
１゜以下である単結晶砒化ガリウム基板上にエピタキシ
ャル成長により結晶が形成されており、エピタキシャル
結晶の少なくとも一部がＩｎX Ｇａ(1-X) Ａｓ結晶（た
だし０＜ｘ＜１）であり、かつエピタキシャル成長が熱
分解気相成長方法によって行われることを特徴とする半
導体エピタキシャル基板。
Description
【０００１】
【産業上の利用分野】本発明は、単結晶砒化ガリウム
（以下、ＧａＡｓということがある）基板上にエピタキ
シャル気相成長方法により形成される化合物半導体のエ
ピタキシャル基板に関する。
（以下、ＧａＡｓということがある）基板上にエピタキ
シャル気相成長方法により形成される化合物半導体のエ
ピタキシャル基板に関する。
【０００２】
【従来の技術】半導体を用いた各種電子素子は近年、飛
躍的な発達を遂げ、今後も着実な進展が予想される産業
分野である。その基盤材料である半導体は、現在、シリ
コンが主に用いられているが、近年では発光特性あるい
は高速性に優れるＧａＡｓを中心とする化合物半導体も
着実な進展をみせつつある。
躍的な発達を遂げ、今後も着実な進展が予想される産業
分野である。その基盤材料である半導体は、現在、シリ
コンが主に用いられているが、近年では発光特性あるい
は高速性に優れるＧａＡｓを中心とする化合物半導体も
着実な進展をみせつつある。
【０００３】通常、単結晶基板に、イオン注入法、拡散
法、さらにはエピタキシャル成長法などの各種手法によ
り必要な特性を有する結晶層を付与することにより所望
の性能を有する各種半導体素子を得ることができる。中
でもエピタキシャル成長法は不純物量の制御のみなら
ず、結晶の組成や膜厚などをきわめて広い範囲で、かつ
精密に制御可能であるため、広く用いられるようになっ
ている。
法、さらにはエピタキシャル成長法などの各種手法によ
り必要な特性を有する結晶層を付与することにより所望
の性能を有する各種半導体素子を得ることができる。中
でもエピタキシャル成長法は不純物量の制御のみなら
ず、結晶の組成や膜厚などをきわめて広い範囲で、かつ
精密に制御可能であるため、広く用いられるようになっ
ている。
【０００４】この時用いるエピタキシャル成長方法とし
ては液相法、気相法および真空蒸着法の一種である分子
線エピタキシャル成長法（以下ＭＢＥ法ということがあ
る）などが知られている。中でも気相法は大量の基板を
制御性よく処理可能なため工業的に広く用いられている
方法である。特に、エピタキシャル層を構成する原子種
の有機金属化合物または水素化物を原料として用い、基
板上で熱分解させ結晶成長を行う有機金属熱分解法（Ｍ
ｅｔａｌｏｒｇａｎｉｃ ＣｈｅｍｉｃａｌＶａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ法、以下ＭＯＣＶＤ法というこ
とがある）は、適用可能な物質の範囲が広く、また結晶
の組成、膜厚の精密な制御に適しているために近年広く
用いられるようになっている。
ては液相法、気相法および真空蒸着法の一種である分子
線エピタキシャル成長法（以下ＭＢＥ法ということがあ
る）などが知られている。中でも気相法は大量の基板を
制御性よく処理可能なため工業的に広く用いられている
方法である。特に、エピタキシャル層を構成する原子種
の有機金属化合物または水素化物を原料として用い、基
板上で熱分解させ結晶成長を行う有機金属熱分解法（Ｍ
ｅｔａｌｏｒｇａｎｉｃ ＣｈｅｍｉｃａｌＶａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ法、以下ＭＯＣＶＤ法というこ
とがある）は、適用可能な物質の範囲が広く、また結晶
の組成、膜厚の精密な制御に適しているために近年広く
用いられるようになっている。
【０００５】例えば、最近、マイクロ波通信において低
雑音の増幅器の構成部品として重要な高電子移動度トラ
ンジスタ−（ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ
Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）またはＭＯ
ＤＦＥＴ（Ｍｏｄｕｌａｔｉｏｎ Ｄｏｐｅｄ Ｔｒａ
ｎｓｉｓｔｏｒ）またはＨＪＦＥＴ（Ｈｅｔｅｒｏ−Ｊ
ｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎ
ｓｉｓｔｏｒ）などとも呼ばれる。以下、ＨＥＭＴとい
うことがある。）は、電界効果トランジスタ−の一種で
ある。それに用いられる結晶は上記のような気相成長法
により、必要な電子的特性を有するＧａＡｓ、ＡｌＧａ
Ａｓ結晶を必要な構造でＧａＡｓ基板上に積層成長させ
ることにより作製することができる。
雑音の増幅器の構成部品として重要な高電子移動度トラ
ンジスタ−（ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ
Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）またはＭＯ
ＤＦＥＴ（Ｍｏｄｕｌａｔｉｏｎ Ｄｏｐｅｄ Ｔｒａ
ｎｓｉｓｔｏｒ）またはＨＪＦＥＴ（Ｈｅｔｅｒｏ−Ｊ
ｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎ
ｓｉｓｔｏｒ）などとも呼ばれる。以下、ＨＥＭＴとい
うことがある。）は、電界効果トランジスタ−の一種で
ある。それに用いられる結晶は上記のような気相成長法
により、必要な電子的特性を有するＧａＡｓ、ＡｌＧａ
Ａｓ結晶を必要な構造でＧａＡｓ基板上に積層成長させ
ることにより作製することができる。
【０００６】また、発光素子として代表的な半導体レ−
ザ−用の結晶についても、概略上記のような手順によ
り、所要の電気特性と組成、膜厚を付与されたＧａＡ
ｓ、ＡｌＧａＡｓ層を積層成長させることにより必要な
エピタキシャル基板を得ることができる。
ザ−用の結晶についても、概略上記のような手順によ
り、所要の電気特性と組成、膜厚を付与されたＧａＡ
ｓ、ＡｌＧａＡｓ層を積層成長させることにより必要な
エピタキシャル基板を得ることができる。
【０００７】また、これらの素子作製に用いる材料とし
てはＧａＡｓ、ＡｌＧａＡｓ系がその任意の組成で格子
定数を一致させることができ、良好な結晶性を保ちつつ
各種ヘテロ接合が可能なため広く用いられているが、格
子定数をＧａＡｓに一致させるような適当な組成範囲を
選ぶことにより、ＡｌX （Ｉｎy Ｇａ(1-y) ）(1-X)Ｐ
（ただし０＜ｘ＜１、０＜ｙ＜１）、Ｉｎx Ｇａ
(1-X) Ａｓy Ｐ(1-y) （ただし０＜ｘ＜１、０＜ｙ＜
１）等の結晶層も積層可能である。
てはＧａＡｓ、ＡｌＧａＡｓ系がその任意の組成で格子
定数を一致させることができ、良好な結晶性を保ちつつ
各種ヘテロ接合が可能なため広く用いられているが、格
子定数をＧａＡｓに一致させるような適当な組成範囲を
選ぶことにより、ＡｌX （Ｉｎy Ｇａ(1-y) ）(1-X)Ｐ
（ただし０＜ｘ＜１、０＜ｙ＜１）、Ｉｎx Ｇａ
(1-X) Ａｓy Ｐ(1-y) （ただし０＜ｘ＜１、０＜ｙ＜
１）等の結晶層も積層可能である。
【０００８】さて、上記の電界効果トランジスタ−や半
導体レ−ザ−など各種電子素子に用いる基板は、その面
方位が｛１００｝面またはそれに等価な面であるものが
一般に広く使用されている。しかし、上記に例を示した
ようなＭＯＣＶＤ法による気相成長法においては、正確
な｛１００｝面ではなく、その面に対する法線が＜１０
０＞方向からわずかに傾いた面を有する、いわゆるオフ
基板が一般的に用いられている。
導体レ−ザ−など各種電子素子に用いる基板は、その面
方位が｛１００｝面またはそれに等価な面であるものが
一般に広く使用されている。しかし、上記に例を示した
ようなＭＯＣＶＤ法による気相成長法においては、正確
な｛１００｝面ではなく、その面に対する法線が＜１０
０＞方向からわずかに傾いた面を有する、いわゆるオフ
基板が一般的に用いられている。
【０００９】その理由はいくつかあるが、例えば、内田
ら（特開平４−６５０３７号公報）は｛１００｝面に対
し、該｛１００｝面に含まれる１つの＜１００＞方向に
１゜〜６゜傾けることにより、結晶層の表面欠陥密度お
よび均一性を改善できるとしている。また前田ら（特開
平３−２８３４２７号公報）はＨＥＭＴ用結晶の作製に
おいて、やはり｛１００｝面からいずれかの方向に３゜
〜９゜傾けることにより電子移動度を改善できるとして
いる。
ら（特開平４−６５０３７号公報）は｛１００｝面に対
し、該｛１００｝面に含まれる１つの＜１００＞方向に
１゜〜６゜傾けることにより、結晶層の表面欠陥密度お
よび均一性を改善できるとしている。また前田ら（特開
平３−２８３４２７号公報）はＨＥＭＴ用結晶の作製に
おいて、やはり｛１００｝面からいずれかの方向に３゜
〜９゜傾けることにより電子移動度を改善できるとして
いる。
【００１０】このようにその効果は表面状態の改善から
均一性、結晶性の向上まで多岐にわたっている。そのメ
カニズムについては、そのような微少な傾きを導入する
ことにより結晶表面には｛１００｝面をテラスとする周
期的なステップ構造が形成され、結晶成長に際しては各
ステップが秩序正しく前進する、いわゆるステップフロ
−モ−ドで成長が進行するため，結晶性に好ましい効果
を及ぼしているものと考えられている。
均一性、結晶性の向上まで多岐にわたっている。そのメ
カニズムについては、そのような微少な傾きを導入する
ことにより結晶表面には｛１００｝面をテラスとする周
期的なステップ構造が形成され、結晶成長に際しては各
ステップが秩序正しく前進する、いわゆるステップフロ
−モ−ドで成長が進行するため，結晶性に好ましい効果
を及ぼしているものと考えられている。
【００１１】いずれにしても気相成長法におけるオフ基
板の使用は、上記のようにメリットが多く、従来の基本
的な技術の一つと考えられており、このような１〜９゜
程度の範囲で＜１００＞方位から傾けた面方位を有する
エピタキシャル基板は工業的に広く用いられてきた。
板の使用は、上記のようにメリットが多く、従来の基本
的な技術の一つと考えられており、このような１〜９゜
程度の範囲で＜１００＞方位から傾けた面方位を有する
エピタキシャル基板は工業的に広く用いられてきた。
【００１２】上記のように、エピタキシャル成長層は一
般に使用する基板に対し、格子定数が基板のそれに一致
するように、いわゆる格子整合条件下で行われてきた。
このためＧａＡｓ基板を用いる場合は、ＡｌＧａＡｓの
他、特定の組成を有したＡｌ X （Ｉｎy Ｇａ(1-y) ）
(1-X) Ｐ （ただし０＜ｘ＜１、０＜ｙ＜１）、Ｉｎx
Ｇａ(1-X) Ａｓy Ｐ(1-y) （ただし０＜ｘ＜１、０＜
ｙ＜１）などが主たる構成材料として用いられてきた。
般に使用する基板に対し、格子定数が基板のそれに一致
するように、いわゆる格子整合条件下で行われてきた。
このためＧａＡｓ基板を用いる場合は、ＡｌＧａＡｓの
他、特定の組成を有したＡｌ X （Ｉｎy Ｇａ(1-y) ）
(1-X) Ｐ （ただし０＜ｘ＜１、０＜ｙ＜１）、Ｉｎx
Ｇａ(1-X) Ａｓy Ｐ(1-y) （ただし０＜ｘ＜１、０＜
ｙ＜１）などが主たる構成材料として用いられてきた。
【００１３】さて、Ｉｎx Ｇａ(1-X) Ａｓ（ただし０＜
ｘ＜１）は電子輸送特性に優れ、また組成に応じ、エネ
ルギ−ギャップを大幅に変えることが可能であるためヘ
テロ接合材料として非常に優れた素質を有しているが、
ＧａＡｓに対しては格子整合が不可能なため、従来はＩ
ｎx Ｇａ(1-X) Ａｓを用いて、十分な物性を有する半導
体エピタキシャル基板を得ることはできなかった。これ
まではｘ＝０．４９付近でＩｎx Ｇａ(1-X) Ａｓに格子
整合可能なＩｎＰ基板の使用も検討されてきた。
ｘ＜１）は電子輸送特性に優れ、また組成に応じ、エネ
ルギ−ギャップを大幅に変えることが可能であるためヘ
テロ接合材料として非常に優れた素質を有しているが、
ＧａＡｓに対しては格子整合が不可能なため、従来はＩ
ｎx Ｇａ(1-X) Ａｓを用いて、十分な物性を有する半導
体エピタキシャル基板を得ることはできなかった。これ
まではｘ＝０．４９付近でＩｎx Ｇａ(1-X) Ａｓに格子
整合可能なＩｎＰ基板の使用も検討されてきた。
【００１４】しかし近年、技術の進展により、格子不整
合の系であっても弾性変形の限界内であれば転位の発生
など不都合な結晶性の低下を招くことなく、信頼性ある
ヘテロ接合が可能であることが明らかになってきた。こ
のような限界値は組成、膜厚の関数として与えられ、例
えばＧａＡｓに対するＩｎＧａＡｓのそれは、Ｍａｔｈ
ｅｗｓら（Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，２７
（１９７４）ｐ．１１８及び３２（１９７４）ｐ．２６
５）の式が理論的に知られており、実験的にも概ね正し
いことが近年わかってきた。
合の系であっても弾性変形の限界内であれば転位の発生
など不都合な結晶性の低下を招くことなく、信頼性ある
ヘテロ接合が可能であることが明らかになってきた。こ
のような限界値は組成、膜厚の関数として与えられ、例
えばＧａＡｓに対するＩｎＧａＡｓのそれは、Ｍａｔｈ
ｅｗｓら（Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，２７
（１９７４）ｐ．１１８及び３２（１９７４）ｐ．２６
５）の式が理論的に知られており、実験的にも概ね正し
いことが近年わかってきた。
【００１５】このような特定の組成、膜厚の範囲内の歪
層の利用により、ＧａＡｓ基板を用いるエピタキシャル
基板においてもＩｎＧａＡｓ層をその一部に有する基板
の製造が可能になっている。例えば、通常の結晶成長条
件下ではｘ＝０．１５、膜厚１５ｎｍ程度のＩｎx Ｇａ
(1-X) Ａｓ層が結晶性の低下をきたすことなく作製可能
であるが、このようなＩｎx Ｇａ(1-X) Ａｓ層をＧａＡ
ｓバッファ−層とｎ型ＡｌＧａＡｓ電子供給層との間に
挿入した構造のエピタキシャル基板を利用することによ
り、従来に比べ、雑音特性の優れたＨＥＭＴが作製され
ている。また、やはりそのようなＩｎx Ｇａ(1-X) Ａｓ
の薄層を活性層として利用することにより従来ＧａＡｓ
基板上では不可能であった９００〜１０００ｎｍ帯の発
光波長を有する半導体レ−ザ−が可能になっている。
層の利用により、ＧａＡｓ基板を用いるエピタキシャル
基板においてもＩｎＧａＡｓ層をその一部に有する基板
の製造が可能になっている。例えば、通常の結晶成長条
件下ではｘ＝０．１５、膜厚１５ｎｍ程度のＩｎx Ｇａ
(1-X) Ａｓ層が結晶性の低下をきたすことなく作製可能
であるが、このようなＩｎx Ｇａ(1-X) Ａｓ層をＧａＡ
ｓバッファ−層とｎ型ＡｌＧａＡｓ電子供給層との間に
挿入した構造のエピタキシャル基板を利用することによ
り、従来に比べ、雑音特性の優れたＨＥＭＴが作製され
ている。また、やはりそのようなＩｎx Ｇａ(1-X) Ａｓ
の薄層を活性層として利用することにより従来ＧａＡｓ
基板上では不可能であった９００〜１０００ｎｍ帯の発
光波長を有する半導体レ−ザ−が可能になっている。
【００１６】以上述べてきたＧａＡｓを基板とし、Ｉｎ
ＧａＡｓの歪層を一部に用いるエピタキシャル基板のエ
ピタキシャル成長には数１０ｎｍオ−ダ−での精密な結
晶成長制御が要求される。したがって、研究方法として
はもっぱら制御性に優れる分子線エピタキシャル法（以
下ＭＢＥ法ということがある）かＭＯＣＶＤ法が用いら
れてきた。特に、ＭＯＣＶＤ法は、従来の通常のＧａＡ
ｓ格子整合系でも用いられてきたように、ＩｎＧａＡｓ
を含む系に対しても生産性に優れた成長法として今後の
立ち上がりが期待されている。
ＧａＡｓの歪層を一部に用いるエピタキシャル基板のエ
ピタキシャル成長には数１０ｎｍオ−ダ−での精密な結
晶成長制御が要求される。したがって、研究方法として
はもっぱら制御性に優れる分子線エピタキシャル法（以
下ＭＢＥ法ということがある）かＭＯＣＶＤ法が用いら
れてきた。特に、ＭＯＣＶＤ法は、従来の通常のＧａＡ
ｓ格子整合系でも用いられてきたように、ＩｎＧａＡｓ
を含む系に対しても生産性に優れた成長法として今後の
立ち上がりが期待されている。
【００１７】
【発明が解決しようとする課題】さて、以上述べてきた
ようにＧａＡｓを基板とし、ＩｎＧａＡｓの歪層をその
一部に含むエピタキシャル基板は、ＭＢＥ法またはＭＯ
ＣＶＤ法により作製されてきたが、それを用いた素子の
工業的な生産については問題があった。
ようにＧａＡｓを基板とし、ＩｎＧａＡｓの歪層をその
一部に含むエピタキシャル基板は、ＭＢＥ法またはＭＯ
ＣＶＤ法により作製されてきたが、それを用いた素子の
工業的な生産については問題があった。
【００１８】すなわちＭＢＥ法は非常に薄膜制御性に優
れるエピタキシャル成長法であるが、ＭＢＥ法による結
晶は表面欠陥が多く、素子歩留まりの上で問題があり、
また結晶成長速度が遅いことや超高真空を有することか
ら生産性の点でも問題があった。一方、表面状態に優
れ、生産性に優れるＭＯＣＶＤ法ではあるが、それによ
り製造されたエピタキシャル基板を用いた素子は、同様
の設計でＭＢＥ法により製作されたエピタキシャル基板
を用いて製作された素子に比べ、その特性が必ずしも良
好ではないという問題があった。
れるエピタキシャル成長法であるが、ＭＢＥ法による結
晶は表面欠陥が多く、素子歩留まりの上で問題があり、
また結晶成長速度が遅いことや超高真空を有することか
ら生産性の点でも問題があった。一方、表面状態に優
れ、生産性に優れるＭＯＣＶＤ法ではあるが、それによ
り製造されたエピタキシャル基板を用いた素子は、同様
の設計でＭＢＥ法により製作されたエピタキシャル基板
を用いて製作された素子に比べ、その特性が必ずしも良
好ではないという問題があった。
【００１９】例えば、１５ｎｍのＩｎx Ｇａ(1-X) Ａｓ
（ｘ＝０．１５）をチャネル層とするＨＥＭＴをＭＯＣ
ＶＤ法により作製されたエピタキシャル基板を利用して
作製し，高周波特性を計測した結果、１２ＧＨｚにおけ
る雑音指数は０．８〜０．９ｄＢであり、これは同一設
計で、ＭＢＥ法によるエピタキシャル基板を用いたもの
に比べおよそ０．１〜０．２ｄＢ大きい値であった。パ
ラメ−タ−解析の結果、その主たる原因はＨＥＭＴの相
互コンダクタンスにあり、ＭＯＣＶＤ法による結晶基板
を用いたＨＥＭＴでは，ＭＢＥ品を用いたそれに比べ相
互コンダクタンスが５〜１５％程度低いことがわかっ
た。
（ｘ＝０．１５）をチャネル層とするＨＥＭＴをＭＯＣ
ＶＤ法により作製されたエピタキシャル基板を利用して
作製し，高周波特性を計測した結果、１２ＧＨｚにおけ
る雑音指数は０．８〜０．９ｄＢであり、これは同一設
計で、ＭＢＥ法によるエピタキシャル基板を用いたもの
に比べおよそ０．１〜０．２ｄＢ大きい値であった。パ
ラメ−タ−解析の結果、その主たる原因はＨＥＭＴの相
互コンダクタンスにあり、ＭＯＣＶＤ法による結晶基板
を用いたＨＥＭＴでは，ＭＢＥ品を用いたそれに比べ相
互コンダクタンスが５〜１５％程度低いことがわかっ
た。
【００２０】このようにＭＯＣＶＤ法によるものでは素
子特性が劣る一方、ＭＢＥ法によるものでは先述のよう
に表面状態およびエピタキシャル基板の生産性に問題が
あるところから、特性的にも優れ、かつ良好な表面状態
で素子歩留まりも良好で工業的に安定供給可能なエピタ
キシャル基板が強く望まれていた。
子特性が劣る一方、ＭＢＥ法によるものでは先述のよう
に表面状態およびエピタキシャル基板の生産性に問題が
あるところから、特性的にも優れ、かつ良好な表面状態
で素子歩留まりも良好で工業的に安定供給可能なエピタ
キシャル基板が強く望まれていた。
【００２１】
【課題を解決するための手段】本発明者らは上記問題を
解決するため鋭意検討を行ってきた結果、基板の結晶学
的面方位が、１つの｛１００｝面の結晶学的面方位から
傾いており、その傾きの大きさが１°以下である単結晶
砒化ガリウム基板上にエピタキシャル成長させた基板
は、前記の課題を解決しうることを見いだし、本発明に
至ったものである。
解決するため鋭意検討を行ってきた結果、基板の結晶学
的面方位が、１つの｛１００｝面の結晶学的面方位から
傾いており、その傾きの大きさが１°以下である単結晶
砒化ガリウム基板上にエピタキシャル成長させた基板
は、前記の課題を解決しうることを見いだし、本発明に
至ったものである。
【００２２】すなわち、本発明は次に示す発明からな
る。 （１）基板の結晶学的面方位が、１つの｛１００｝面の
結晶学的面方位から傾いており、その傾きの大きさが１
゜以下である単結晶砒化ガリウム基板上にエピタキシャ
ル成長により結晶が形成されており、エピタキシャル結
晶の少なくとも一部がＩｎX Ｇａ(1-X) Ａｓ結晶（ただ
し０＜ｘ＜１）であり、かつエピタキシャル成長が熱分
解気相成長方法によって行われることを特徴とする半導
体エピタキシャル基板。 （２）ＩｎX Ｇａ(1-X) Ａｓ層（ただし０＜ｘ＜１）の
組成および膜厚が、該ＩｎX Ｇａ(1-X) Ａｓ（ただし０
＜Ｘ＜１）層の弾性変形限界内の範囲であることを特徴
とする（１）項記載の半導体エピタキシャル基板。 （３）ＩｎX Ｇａ(1-X) Ａｓ層（ただし０＜ｘ＜１）が
チャネル層である、電界効果トランジスタ用の、（１）
項または（２）項記載の半導体エピタキシャル基板。 （４）ＩｎX Ｇａ(1-X) Ａｓ層（ただし０＜ｘ＜１）が
活性層である、半導体レ−ザ−用の、（１）項または
（２）項記載の半導体エピタキシャル基板。
る。 （１）基板の結晶学的面方位が、１つの｛１００｝面の
結晶学的面方位から傾いており、その傾きの大きさが１
゜以下である単結晶砒化ガリウム基板上にエピタキシャ
ル成長により結晶が形成されており、エピタキシャル結
晶の少なくとも一部がＩｎX Ｇａ(1-X) Ａｓ結晶（ただ
し０＜ｘ＜１）であり、かつエピタキシャル成長が熱分
解気相成長方法によって行われることを特徴とする半導
体エピタキシャル基板。 （２）ＩｎX Ｇａ(1-X) Ａｓ層（ただし０＜ｘ＜１）の
組成および膜厚が、該ＩｎX Ｇａ(1-X) Ａｓ（ただし０
＜Ｘ＜１）層の弾性変形限界内の範囲であることを特徴
とする（１）項記載の半導体エピタキシャル基板。 （３）ＩｎX Ｇａ(1-X) Ａｓ層（ただし０＜ｘ＜１）が
チャネル層である、電界効果トランジスタ用の、（１）
項または（２）項記載の半導体エピタキシャル基板。 （４）ＩｎX Ｇａ(1-X) Ａｓ層（ただし０＜ｘ＜１）が
活性層である、半導体レ−ザ−用の、（１）項または
（２）項記載の半導体エピタキシャル基板。
【００２３】以下、さらに詳細に本発明について説明す
る。下記の結晶の各層の組成および膜厚はおよその範囲
であって、実際には要求される素子特性に応じて色々な
範囲で選択される。初めに、高抵抗の半絶縁性ＧａＡｓ
単結晶基板の表面を脱脂洗浄、エッチング、水洗、乾燥
した後、結晶成長炉の加熱台上に載置する。炉内を十分
高純度水素で置換した後、加熱を開始し、適当な温度に
安定したところで炉内に砒素原料を導入し、続いてガリ
ウム原料を導入する。所要の時間をかけて高純度のＧａ
Ａｓを０．１〜２μｍ成長させた後、インジウム原料を
加え、ノンドープＩｎX Ｇａ (1-X) Ａｓ層（ただし０＜
ｘ＜１、好ましくは０．１＜ｘ＜０．３）を５〜２５ｎ
ｍ成長させる。次に、インジウム原料の供給を停止し、
アルミニウム原料を加え、ノンド−プの高純度ＡｌX Ｇ
ａ(1-X) Ａｓ層（ただし０＜ｘ＜１、好ましくは０．１
＜ｘ＜０．３）を１〜２ｎｍ成長させる。この層は省略
されることもある。
る。下記の結晶の各層の組成および膜厚はおよその範囲
であって、実際には要求される素子特性に応じて色々な
範囲で選択される。初めに、高抵抗の半絶縁性ＧａＡｓ
単結晶基板の表面を脱脂洗浄、エッチング、水洗、乾燥
した後、結晶成長炉の加熱台上に載置する。炉内を十分
高純度水素で置換した後、加熱を開始し、適当な温度に
安定したところで炉内に砒素原料を導入し、続いてガリ
ウム原料を導入する。所要の時間をかけて高純度のＧａ
Ａｓを０．１〜２μｍ成長させた後、インジウム原料を
加え、ノンドープＩｎX Ｇａ (1-X) Ａｓ層（ただし０＜
ｘ＜１、好ましくは０．１＜ｘ＜０．３）を５〜２５ｎ
ｍ成長させる。次に、インジウム原料の供給を停止し、
アルミニウム原料を加え、ノンド−プの高純度ＡｌX Ｇ
ａ(1-X) Ａｓ層（ただし０＜ｘ＜１、好ましくは０．１
＜ｘ＜０．３）を１〜２ｎｍ成長させる。この層は省略
されることもある。
【００２４】続いてｎ型ドーパントを添加してキャリア
濃度が１〜３×１０18／ｃｍ3 のｎ型ＡｌX Ｇａ(1-X)
Ａｓ層（ただし０＜ｘ＜１、好ましくは０．１＜ｘ＜
０．３）を３０〜５０ｎｍ成長させ、次にアルミニウム
原料の供給を停止し、キャリヤ濃度が２〜１０×１０18
／ｃｍ3 のｎ型ＧａＡｓを３０〜２００ｎｍ成長させ
る。最後に、ガリウム原料続いて砒素原料の供給を停止
して結晶成長を停止し、冷却後以上のようにして積層し
たエピタキシャル基板を炉内から取り出して結晶成長を
完了する。結晶成長時の基板温度は、通常およそ６００
℃から８００℃の範囲である。
濃度が１〜３×１０18／ｃｍ3 のｎ型ＡｌX Ｇａ(1-X)
Ａｓ層（ただし０＜ｘ＜１、好ましくは０．１＜ｘ＜
０．３）を３０〜５０ｎｍ成長させ、次にアルミニウム
原料の供給を停止し、キャリヤ濃度が２〜１０×１０18
／ｃｍ3 のｎ型ＧａＡｓを３０〜２００ｎｍ成長させ
る。最後に、ガリウム原料続いて砒素原料の供給を停止
して結晶成長を停止し、冷却後以上のようにして積層し
たエピタキシャル基板を炉内から取り出して結晶成長を
完了する。結晶成長時の基板温度は、通常およそ６００
℃から８００℃の範囲である。
【００２５】本発明におけるエピタキシャル成長は、原
料として有機金属および／または水素化物を用いること
が好ましい。砒素原料としては一般に３水素化砒素（ア
ルシン）が用いられるが、アルシンの１個の水素を炭素
数が１〜４のアルキル基で置換したモノアルキルアルシ
ンも使用することができる。ガリウム、インジウムおよ
びアルミニウムの原料としては、各金属原子に炭素数が
１〜３のアルキル基もしくは水素が結合したトリアルキ
ル化物もしくは３水素化物、またはそれらにさらに炭素
数が１〜４のアルキル基と窒素、燐および砒素からなる
群から選択される元素からなるトリアルキル化合物を配
位させた化合物が一般に用いられる。
料として有機金属および／または水素化物を用いること
が好ましい。砒素原料としては一般に３水素化砒素（ア
ルシン）が用いられるが、アルシンの１個の水素を炭素
数が１〜４のアルキル基で置換したモノアルキルアルシ
ンも使用することができる。ガリウム、インジウムおよ
びアルミニウムの原料としては、各金属原子に炭素数が
１〜３のアルキル基もしくは水素が結合したトリアルキ
ル化物もしくは３水素化物、またはそれらにさらに炭素
数が１〜４のアルキル基と窒素、燐および砒素からなる
群から選択される元素からなるトリアルキル化合物を配
位させた化合物が一般に用いられる。
【００２６】ｎ型ド−パントとしてはシリコン、ゲルマ
ニウム、スズ、硫黄、セレンなどの水素化物または炭素
数が1 〜3 のアルキル基を有するアルキル化物を用いる
ことができる。
ニウム、スズ、硫黄、セレンなどの水素化物または炭素
数が1 〜3 のアルキル基を有するアルキル化物を用いる
ことができる。
【００２７】さてここで、エピタキシャル層にＩｎＧａ
Ａｓ層を有さない、通常型のＨＥＭＴ用のエピタキシャ
ル基板において、高分解能を有する透過型電子顕微鏡
（ＴＥＭ）により結晶断面を観察した結果、エピタキシ
ャル結晶表面に一方向に配列した波状の凹凸が認められ
たが、その周期は３０〜４０ｎｍ、またその凹凸の高さ
も１ｎｍ前後であった。
Ａｓ層を有さない、通常型のＨＥＭＴ用のエピタキシャ
ル基板において、高分解能を有する透過型電子顕微鏡
（ＴＥＭ）により結晶断面を観察した結果、エピタキシ
ャル結晶表面に一方向に配列した波状の凹凸が認められ
たが、その周期は３０〜４０ｎｍ、またその凹凸の高さ
も１ｎｍ前後であった。
【００２８】しかしながら、エピタキシャル層にＩｎＧ
ａＡｓ層を有する場合には、通常使用されている、たと
えば＜１００＞方向から＜１１０＞方向に２゜だけ傾い
た方位を有する基板を用いると、前記と同様の方法で観
察した結果、ＧａＡｓバッファ−層上に形成した厚さ１
５ｎｍ（設計値）のＩｎX Ｇａ(1-X) Ａｓ（ｘ＝０．１
５）の膜厚が、およそ２００〜４００ｎｍの周期で、凹
凸の高さが２ｎｍから最大５ｎｍ程度変動していること
がわかった。
ａＡｓ層を有する場合には、通常使用されている、たと
えば＜１００＞方向から＜１１０＞方向に２゜だけ傾い
た方位を有する基板を用いると、前記と同様の方法で観
察した結果、ＧａＡｓバッファ−層上に形成した厚さ１
５ｎｍ（設計値）のＩｎX Ｇａ(1-X) Ａｓ（ｘ＝０．１
５）の膜厚が、およそ２００〜４００ｎｍの周期で、凹
凸の高さが２ｎｍから最大５ｎｍ程度変動していること
がわかった。
【００２９】さらに、上記ＨＥＭＴ用結晶を作製したの
と同様の手順、条件で結晶成長を行い、ＩｎX Ｇａ
(1-X) Ａｓ（ｘ＝０．１５）層を成長させた後、５ｎｍ
のＧａＡｓ層キャップ層を積層後、結晶成長を停止した
試料を作製し、その表面を原子間力顕微鏡で観察したと
ころ、上記ＴＥＭ観察結果に対応する周期、高さを有す
る波状の凹凸が＜１１０＞方向に対して直交する方向に
走っていることがわかった。
と同様の手順、条件で結晶成長を行い、ＩｎX Ｇａ
(1-X) Ａｓ（ｘ＝０．１５）層を成長させた後、５ｎｍ
のＧａＡｓ層キャップ層を積層後、結晶成長を停止した
試料を作製し、その表面を原子間力顕微鏡で観察したと
ころ、上記ＴＥＭ観察結果に対応する周期、高さを有す
る波状の凹凸が＜１１０＞方向に対して直交する方向に
走っていることがわかった。
【００３０】本発明の半導体エピタキシャル基板は、基
板の結晶学的面方位が、１つの｛１００｝面の結晶学的
面方位から傾いており、その傾きの大きさが１゜以下で
ある単結晶砒化ガリウム基板上にエピタキシャル成長に
より結晶が形成されていることを特徴としている。傾き
の大きさは好ましくは０．０５°以上０．６°以下、よ
り好ましくは０．１°以上０．５°以下である。
板の結晶学的面方位が、１つの｛１００｝面の結晶学的
面方位から傾いており、その傾きの大きさが１゜以下で
ある単結晶砒化ガリウム基板上にエピタキシャル成長に
より結晶が形成されていることを特徴としている。傾き
の大きさは好ましくは０．０５°以上０．６°以下、よ
り好ましくは０．１°以上０．５°以下である。
【００３１】すなわち、エピタキシャル結晶の少なくと
も一部がＩｎX Ｇａ(1-X) Ａｓ結晶（０＜ｘ＜１）であ
り、かつエピタキシャル成長が熱分解気相成長方法によ
って行われる半導体エピタキシャル基板において、前記
の条件のエピタキシャル基板は、ＩｎX Ｇａ(1-X) Ａｓ
層の表面の凹凸が小さい。具体的には、エピタキシャル
層にＩｎＧａＡｓ層を有さない、通常型のＨＥＭＴ用の
エピタキシャル基板におけると同様であって、凹凸の高
さは約１ｎｍ以下であった。したがって、後で説明する
相互コンダクタンスおよびピンチオフ特性が改良され
る。
も一部がＩｎX Ｇａ(1-X) Ａｓ結晶（０＜ｘ＜１）であ
り、かつエピタキシャル成長が熱分解気相成長方法によ
って行われる半導体エピタキシャル基板において、前記
の条件のエピタキシャル基板は、ＩｎX Ｇａ(1-X) Ａｓ
層の表面の凹凸が小さい。具体的には、エピタキシャル
層にＩｎＧａＡｓ層を有さない、通常型のＨＥＭＴ用の
エピタキシャル基板におけると同様であって、凹凸の高
さは約１ｎｍ以下であった。したがって、後で説明する
相互コンダクタンスおよびピンチオフ特性が改良され
る。
【００３２】このような結晶表面における周期的な凹凸
の原因については必ずしも明確ではないが、概略は以下
のように考えられる。すなわち、従来ＭＯＣＶＤ法で用
いられる、｛１００｝面から傾けた面方位を有する基板
では、その表面には傾けた方位に対して直交する方向に
原子ステップが存在する。傾き角が２゜の場合のステッ
プ高さは、ＧａＡｓの場合０．２８３ｎｍ、ステップの
平均間隔は８．１ｎｍと計算される。したがって、この
程度の周期的な凹凸は本来結晶表面に存在するものと考
えられる。さらに、このようなステップは条件によって
はステップ同士が集合し、いわゆるマクロステップを形
成する場合があることが知られている。
の原因については必ずしも明確ではないが、概略は以下
のように考えられる。すなわち、従来ＭＯＣＶＤ法で用
いられる、｛１００｝面から傾けた面方位を有する基板
では、その表面には傾けた方位に対して直交する方向に
原子ステップが存在する。傾き角が２゜の場合のステッ
プ高さは、ＧａＡｓの場合０．２８３ｎｍ、ステップの
平均間隔は８．１ｎｍと計算される。したがって、この
程度の周期的な凹凸は本来結晶表面に存在するものと考
えられる。さらに、このようなステップは条件によって
はステップ同士が集合し、いわゆるマクロステップを形
成する場合があることが知られている。
【００３３】前記のことから、通常型のＨＥＭＴ用途の
結晶では３〜４個、ＩｎＧａＡｓ層を含む結晶ではさら
に巨大なマクロステップが生じていることを示してい
る。主たる面方位が｛１００｝面であり、その方位から
の傾き角が大きくなるほど、ＩｎＧａＡｓ層表面の凹凸
は大きくなる。従来、ＭＯＣＶＤ法を始めとする気相成
長法で広く用いられてきた＜１００＞から通常２゜以上
傾いた結晶面方位はこの系に関しては不適当である。傾
き角を１゜以下とすることにより表面の凹凸を通常のＩ
ｎＧａＡｓを含まない層と同程度の１ｎｍ前後に抑制可
能である。
結晶では３〜４個、ＩｎＧａＡｓ層を含む結晶ではさら
に巨大なマクロステップが生じていることを示してい
る。主たる面方位が｛１００｝面であり、その方位から
の傾き角が大きくなるほど、ＩｎＧａＡｓ層表面の凹凸
は大きくなる。従来、ＭＯＣＶＤ法を始めとする気相成
長法で広く用いられてきた＜１００＞から通常２゜以上
傾いた結晶面方位はこの系に関しては不適当である。傾
き角を１゜以下とすることにより表面の凹凸を通常のＩ
ｎＧａＡｓを含まない層と同程度の１ｎｍ前後に抑制可
能である。
【００３４】なお、以下、たとえば
【数１】 をそれぞれ＜０−１０＞方向、＜０−１−１＞方向と示
すこととする。
すこととする。
【００３５】主たる面方位が｛１００｝面であり、その
方位から傾ける方位については＜０−１１＞方向または
これに結晶学的に等価な方位に近い方が望ましく、これ
と直交する＜０−１−１＞方向またはこれに結晶学的に
等価な方位に近い方位では結晶面の凹凸はさらに拡大す
る。また、これらの両方向の中間に位置する、従来用い
られてきた＜１１０＞またはこれに結晶学的に等価な方
位は最良の方位ではない。
方位から傾ける方位については＜０−１１＞方向または
これに結晶学的に等価な方位に近い方が望ましく、これ
と直交する＜０−１−１＞方向またはこれに結晶学的に
等価な方位に近い方位では結晶面の凹凸はさらに拡大す
る。また、これらの両方向の中間に位置する、従来用い
られてきた＜１１０＞またはこれに結晶学的に等価な方
位は最良の方位ではない。
【００３６】このような微視的なＩｎＧａＡｓ層の凹凸
とデバイス特性との相関について、次に述べる。すなわ
ち、凹凸の周期がゲ−ト長に比べて同程度か、または大
きい場合、ゲ−ト下の膜厚が部分的に厚い部位と薄い部
位が発生する。電界効果トランジスタにおいては，一般
にゲ−ト下膜厚の差はしきい値電圧の差となって現われ
る。従って、上記のように凹凸上に形成された電界効果
トランジスタは、同一トランジスタ内にしきい値の異な
る部分が混在することとなり、その結果、相互コンダク
タンスおよびピンチオフ特性が悪化する。
とデバイス特性との相関について、次に述べる。すなわ
ち、凹凸の周期がゲ−ト長に比べて同程度か、または大
きい場合、ゲ−ト下の膜厚が部分的に厚い部位と薄い部
位が発生する。電界効果トランジスタにおいては，一般
にゲ−ト下膜厚の差はしきい値電圧の差となって現われ
る。従って、上記のように凹凸上に形成された電界効果
トランジスタは、同一トランジスタ内にしきい値の異な
る部分が混在することとなり、その結果、相互コンダク
タンスおよびピンチオフ特性が悪化する。
【００３７】図１は、凹凸の高さの標準偏差をパラメ−
タとして，得られるトランジスタの相互コンダクタンス
のゲート電圧依存性をシミュレ−ションしたものを示し
たものである。これから、３ｎｍ程度の凹凸の存在によ
り、最大相互コンダクタンスが３０％近く低下し、また
ピンチオフ特性も悪化することがわかる。これは現在の
ＩｎＧａＡｓ層を用い、ＭＯＣＶＤ法により作製された
ＨＥＭＴにおいて実際に観測された結果とよく対応して
いる。
タとして，得られるトランジスタの相互コンダクタンス
のゲート電圧依存性をシミュレ−ションしたものを示し
たものである。これから、３ｎｍ程度の凹凸の存在によ
り、最大相互コンダクタンスが３０％近く低下し、また
ピンチオフ特性も悪化することがわかる。これは現在の
ＩｎＧａＡｓ層を用い、ＭＯＣＶＤ法により作製された
ＨＥＭＴにおいて実際に観測された結果とよく対応して
いる。
【００３８】このようにして、本発明のエピタキシャル
基板においては，ＩｎＧａＡｓ膜厚の変動が抑制され
る。さらに、ＩｎX Ｇａ(1-X) Ａｓ層（０＜ｘ＜１）の
組成および膜厚が，該ＩｎX Ｇａ(1-X) Ａｓ層（０＜ｘ
＜１）の弾性変形限界内の範囲である場合、その膜厚変
動はさらに抑制されるので好ましい。
基板においては，ＩｎＧａＡｓ膜厚の変動が抑制され
る。さらに、ＩｎX Ｇａ(1-X) Ａｓ層（０＜ｘ＜１）の
組成および膜厚が，該ＩｎX Ｇａ(1-X) Ａｓ層（０＜ｘ
＜１）の弾性変形限界内の範囲である場合、その膜厚変
動はさらに抑制されるので好ましい。
【００３９】このＩｎX Ｇａ(1-X) Ａｓ（０＜ｘ＜１）
層がチャネル層である電界効果トランジスタ用のエピタ
キシャル基板を用いた場合、チャネル層の凹凸による特
性低下のない、優れた性能を有するＨＥＭＴが作製可能
である。また、ＩｎX Ｇａ(1 -X) Ａｓ（０＜ｘ＜１）層
が活性層である半導体レ−ザ−用としても発振波長のば
らつきの無い良好な発振特性が実現可能である。
層がチャネル層である電界効果トランジスタ用のエピタ
キシャル基板を用いた場合、チャネル層の凹凸による特
性低下のない、優れた性能を有するＨＥＭＴが作製可能
である。また、ＩｎX Ｇａ(1 -X) Ａｓ（０＜ｘ＜１）層
が活性層である半導体レ−ザ−用としても発振波長のば
らつきの無い良好な発振特性が実現可能である。
【００４０】
【実施例】以下、本発明に関する実施例を示すが、本発
明はこれに限定されるものではない。原子間力顕微鏡
は、ＴＯＰＯＭＥＴＲＩＸ社製の原子間力顕微鏡ＴＭＸ
−２０００を用いた。有機金属熱分解法の原料としては
トリメチルガリウム３．６〜４．７×１０-5ｍｏｌ／ｍ
ｉｎ、トリメチルアルミニウム０．２〜１．５×１０-5
ｍｏｌ／ｍｉｎ、トリメチルインジウムを０．２〜１．
１×１０-5ｍｏｌ／ｍｉｎおよびアルシン４．７〜２４
×１０-4ｍｏｌ／ｍｉｎを用い，またド−パントとして
はジシラン８．９×１０-10 ｍｏｌ／ｍｉｎを用い、９
ｌ／ｍｉｎのパラジウム膜透過精製した水素をキャリア
ガスとした。０．１ａｔｍ、６５０℃に加熱された半絶
縁性のＧａＡｓ基板上で熱分解を行い、成長速度３〜１
μｍ／ｈｒでエピタキシャルＧａＡｓまたはＡｌＧａＡ
ｓまたはＩｎＧａＡｓ層を得た。
明はこれに限定されるものではない。原子間力顕微鏡
は、ＴＯＰＯＭＥＴＲＩＸ社製の原子間力顕微鏡ＴＭＸ
−２０００を用いた。有機金属熱分解法の原料としては
トリメチルガリウム３．６〜４．７×１０-5ｍｏｌ／ｍ
ｉｎ、トリメチルアルミニウム０．２〜１．５×１０-5
ｍｏｌ／ｍｉｎ、トリメチルインジウムを０．２〜１．
１×１０-5ｍｏｌ／ｍｉｎおよびアルシン４．７〜２４
×１０-4ｍｏｌ／ｍｉｎを用い，またド−パントとして
はジシラン８．９×１０-10 ｍｏｌ／ｍｉｎを用い、９
ｌ／ｍｉｎのパラジウム膜透過精製した水素をキャリア
ガスとした。０．１ａｔｍ、６５０℃に加熱された半絶
縁性のＧａＡｓ基板上で熱分解を行い、成長速度３〜１
μｍ／ｈｒでエピタキシャルＧａＡｓまたはＡｌＧａＡ
ｓまたはＩｎＧａＡｓ層を得た。
【００４１】具体的な組成、膜厚は以下の通りである。
基板上にノンド−プのＧａＡｓまたはＡｌX Ｇａ(1-X)
Ａｓ（ｘ＝０．０４〜０．２）層をバッファ−層として
０．３〜１μｍ積層の後、５０ｎｍのノンド−プＧａＡ
ｓバッファ−層、１５ｎｍのＩｎ0.15Ｇａ0.85Ａｓ層を
積層した。
基板上にノンド−プのＧａＡｓまたはＡｌX Ｇａ(1-X)
Ａｓ（ｘ＝０．０４〜０．２）層をバッファ−層として
０．３〜１μｍ積層の後、５０ｎｍのノンド−プＧａＡ
ｓバッファ−層、１５ｎｍのＩｎ0.15Ｇａ0.85Ａｓ層を
積層した。
【００４２】通常ＨＥＭＴ用はさらにこの上に２ｎｍの
ノンド−プＡｌ0.25Ｇａ0.75Ａｓスペ−サ−層３５ｎｍ
のシリコンド−プＡｌ0.25Ｇａ0.75Ａｓ電子供給層およ
び５００〜１５００Ａのシリコンド−プＧａＡｓコンタ
クト層を順次積層するが，ここではＩｎＧａＡｓ層表面
観察のため，ＩｎＧａＡｓ層の上に保護層として５ｎｍ
のＧａＡｓ層をつけたのみのものも併せて作製した。こ
の時用いた基板は（１００）面から＜０−１１＞方向に
０．４゜傾けたものを用いた。得られた結晶の表面を原
子間力顕微鏡で観察した結果，＜０−１１＞方向に直角
に高さおよそ１ｎｍのステップ状の段差が形成されてい
るのが認められた。次に通常のＨＥＭＴ用として、ｎ型
ＡｌＧａＡｓ電子供給層の上に１０００Åのシリコンド
ープｎ型ＧａＡｓ層（ｎ＝３×１０18／ｃｍ3 ）を積層
した結晶を用い、ゲート長１μｍ、リセスゲート型のＦ
ＥＴを作製し、ＤＣでの３端子伝達特性の測定を行った
ところ、デバイス性能の目安であるＫ値として３５０〜
３８０ｍＳ／Ｖｍｍと良好な値を得た。
ノンド−プＡｌ0.25Ｇａ0.75Ａｓスペ−サ−層３５ｎｍ
のシリコンド−プＡｌ0.25Ｇａ0.75Ａｓ電子供給層およ
び５００〜１５００Ａのシリコンド−プＧａＡｓコンタ
クト層を順次積層するが，ここではＩｎＧａＡｓ層表面
観察のため，ＩｎＧａＡｓ層の上に保護層として５ｎｍ
のＧａＡｓ層をつけたのみのものも併せて作製した。こ
の時用いた基板は（１００）面から＜０−１１＞方向に
０．４゜傾けたものを用いた。得られた結晶の表面を原
子間力顕微鏡で観察した結果，＜０−１１＞方向に直角
に高さおよそ１ｎｍのステップ状の段差が形成されてい
るのが認められた。次に通常のＨＥＭＴ用として、ｎ型
ＡｌＧａＡｓ電子供給層の上に１０００Åのシリコンド
ープｎ型ＧａＡｓ層（ｎ＝３×１０18／ｃｍ3 ）を積層
した結晶を用い、ゲート長１μｍ、リセスゲート型のＦ
ＥＴを作製し、ＤＣでの３端子伝達特性の測定を行った
ところ、デバイス性能の目安であるＫ値として３５０〜
３８０ｍＳ／Ｖｍｍと良好な値を得た。
【００４３】比較例１ 基板として（１００）面から＜１１０＞方向へ２゜傾け
たものを用いた以外は実施例１と同様にして結晶成長と
評価を行なったところ＜１１０＞方向と直交する方向に
多数の段差が周期およそ３００−４００ｎｍ，凹凸の高
さおよそ４ｎｍの表面形状が観察された。次に通常のＨ
ＥＭＴ用として、ｎ型ＡｌＧａＡｓ電子供給層の上に１
０００Åのシリコンドープｎ型ＧａＡｓ層（ｎ＝３×１
０18／ｃｍ3 ）を積層した結晶を用い、実施例１と同一
プロセスでゲート長１μｍ、リセスゲート型のＦＥＴを
作製し、ＤＣでの３端子伝達特性の測定を行ったとこ
ろ、デバイス性能の目安であるＫ値として２７０〜３１
０ｍＳ／Ｖｍｍの値を得、実施例１の場合に比べ、伝達
特性において劣っていることが判明した。
たものを用いた以外は実施例１と同様にして結晶成長と
評価を行なったところ＜１１０＞方向と直交する方向に
多数の段差が周期およそ３００−４００ｎｍ，凹凸の高
さおよそ４ｎｍの表面形状が観察された。次に通常のＨ
ＥＭＴ用として、ｎ型ＡｌＧａＡｓ電子供給層の上に１
０００Åのシリコンドープｎ型ＧａＡｓ層（ｎ＝３×１
０18／ｃｍ3 ）を積層した結晶を用い、実施例１と同一
プロセスでゲート長１μｍ、リセスゲート型のＦＥＴを
作製し、ＤＣでの３端子伝達特性の測定を行ったとこ
ろ、デバイス性能の目安であるＫ値として２７０〜３１
０ｍＳ／Ｖｍｍの値を得、実施例１の場合に比べ、伝達
特性において劣っていることが判明した。
【００４４】比較例２ 基板として（１００）面から＜０−１１＞方向へ５゜傾
けたものを用いた以外は実施例１と同様にして結晶成長
と評価を行なったところ＜０−１１＞方向と直交する方
向に多数の段差が周期およそ４００ｎｍ，凹凸の高さお
よそ５ｎｍの表面形状が観察された。
けたものを用いた以外は実施例１と同様にして結晶成長
と評価を行なったところ＜０−１１＞方向と直交する方
向に多数の段差が周期およそ４００ｎｍ，凹凸の高さお
よそ５ｎｍの表面形状が観察された。
【００４５】比較例３ 基板として（１００）面から＜０−１−１＞方向へ５゜
傾けたものを用いた以外は実施例１と同様にして結晶成
長と評価を行なったところ＜０１１＞方向と直交する方
向に多数の段差が不規則な周期で，凹凸の高さおよそ１
１ｎｍの表面形状が観察された。
傾けたものを用いた以外は実施例１と同様にして結晶成
長と評価を行なったところ＜０１１＞方向と直交する方
向に多数の段差が不規則な周期で，凹凸の高さおよそ１
１ｎｍの表面形状が観察された。
【００４６】比較例４ 試料として、ＩｎＧａＡｓ層の上に２ｎｍのＡｌ0.3 Ｇ
ａ0.7 Ａｓスペーサー層、３５ｎｍのシリコンドープＡ
ｌ0.3 Ｇａ0.7 Ａｓ電子供給層および５ｎｍのＳｉドー
プＧａＡｓ層を積層し、基板として、（１００）面から
〈１１０〉方向へ２°傾けたものを用いた以外は、実施
例１と同様にして結晶成長と評価を行なった。その結
果、〈１１０〉方向と直交する方向に、段差が周期およ
そ６０〜８０ｎｍ、凹凸高およそ３ｎｍの表面形状が観
察された。なお、この時の７７Ｋにおける電子移動度は
Ｈａｌｌ測定により評価したところ１４４００ｃｍ2 ／
ｖｓｅｃであった。
ａ0.7 Ａｓスペーサー層、３５ｎｍのシリコンドープＡ
ｌ0.3 Ｇａ0.7 Ａｓ電子供給層および５ｎｍのＳｉドー
プＧａＡｓ層を積層し、基板として、（１００）面から
〈１１０〉方向へ２°傾けたものを用いた以外は、実施
例１と同様にして結晶成長と評価を行なった。その結
果、〈１１０〉方向と直交する方向に、段差が周期およ
そ６０〜８０ｎｍ、凹凸高およそ３ｎｍの表面形状が観
察された。なお、この時の７７Ｋにおける電子移動度は
Ｈａｌｌ測定により評価したところ１４４００ｃｍ2 ／
ｖｓｅｃであった。
【００４７】比較例５ 基板として（１００）面から〈０−１−１〉方向へ２°
傾けたものを用いた以外は、比較例４と同様にして結晶
成長と評価を行なった。その結果、〈０−１−１〉方向
と直交する方向に周期およそ７０〜９０ｎｍ、凹凸高お
よそ３ｎｍの表面形状が観察された。
傾けたものを用いた以外は、比較例４と同様にして結晶
成長と評価を行なった。その結果、〈０−１−１〉方向
と直交する方向に周期およそ７０〜９０ｎｍ、凹凸高お
よそ３ｎｍの表面形状が観察された。
【００４８】比較例６ 基板として（１００）面から〈０−１１〉方向へ２°傾
けたものを用いた以外は、比較例４と同様にして結晶成
長と評価を行なった。その結果、〈０−１１〉方向と直
交する方向に、周期約５０ｎｍで凹凸高およそ２ｎｍの
表面形状が観察された。
けたものを用いた以外は、比較例４と同様にして結晶成
長と評価を行なった。その結果、〈０−１１〉方向と直
交する方向に、周期約５０ｎｍで凹凸高およそ２ｎｍの
表面形状が観察された。
【００４９】比較例７ 基板として（１００）面から〈１１０〉方向へ５°傾け
たものを用いた以外は、比較例４と同様にして結晶成長
と評価を行なった。その結果、〈１１０〉方向と直交す
る方向に、周期２００〜４００ｎｍ、凹凸高およそ５ｎ
ｍの表面形状が観察された。なお、この時の７７Ｋにお
ける電子移動度は２９００ｃｍ2 ／ｖｓｅｃであった。
たものを用いた以外は、比較例４と同様にして結晶成長
と評価を行なった。その結果、〈１１０〉方向と直交す
る方向に、周期２００〜４００ｎｍ、凹凸高およそ５ｎ
ｍの表面形状が観察された。なお、この時の７７Ｋにお
ける電子移動度は２９００ｃｍ2 ／ｖｓｅｃであった。
【００５０】
【発明の効果】ＧａＡｓ基板に形成され、ＩｎＧａＡｓ
層を用いる各種電子素子において、本発明のエピタキシ
ャル基板を用いることにより、良好な特性を有する素子
を安価に大量に製造可能であり、その工業的な意義はき
わめて大きい。ＩｎX Ｇａ(1-X) Ａｓ層（０＜ｘ＜１）
がチャネル層である電界効果トランジスタ用に本発明の
エピタキシャル基板を用いた場合、チャネル層の凹凸に
よる特性低下のない、優れた性能を有するＨＥＭＴが作
製可能である。また、ＩｎX Ｇａ(1-X) Ａｓ（０＜ｘ＜
１）層が活性層である半導体レ−ザ−用に本発明のエピ
タキシャル基板を用いた場合も、発振波長のばらつきの
無い良好な発振特性が実現可能である。
層を用いる各種電子素子において、本発明のエピタキシ
ャル基板を用いることにより、良好な特性を有する素子
を安価に大量に製造可能であり、その工業的な意義はき
わめて大きい。ＩｎX Ｇａ(1-X) Ａｓ層（０＜ｘ＜１）
がチャネル層である電界効果トランジスタ用に本発明の
エピタキシャル基板を用いた場合、チャネル層の凹凸に
よる特性低下のない、優れた性能を有するＨＥＭＴが作
製可能である。また、ＩｎX Ｇａ(1-X) Ａｓ（０＜ｘ＜
１）層が活性層である半導体レ−ザ−用に本発明のエピ
タキシャル基板を用いた場合も、発振波長のばらつきの
無い良好な発振特性が実現可能である。
【図１】ＨＥＭＴのゲート電圧と相互コンダクタンスの
相関図（凹凸の高さの標準偏差をパラメーターとす
る。）。
相関図（凹凸の高さの標準偏差をパラメーターとす
る。）。
【符号の簡単な説明】δ・・・凹凸の高さの標準偏差
（ｎｍ）
（ｎｍ）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｓ 3/18 (72)発明者 乾 勝美 茨城県つくば市北原６ 住友化学工業株式 会社内
Claims (4)
- 【請求項１】基板の結晶学的面方位が、１つの｛１０
０｝面の結晶学的面方位から傾いており、その傾きの大
きさが１゜以下である単結晶砒化ガリウム基板上にエピ
タキシャル成長により結晶が形成されており、エピタキ
シャル結晶の少なくとも一部がＩｎX Ｇａ(1-X) Ａｓ結
晶（ただし０＜ｘ＜１）であり、かつエピタキシャル成
長が熱分解気相成長方法によって行われることを特徴と
する半導体エピタキシャル基板。 - 【請求項２】ＩｎX Ｇａ(1-X) Ａｓ層（ただし０＜ｘ＜
１）の組成および膜厚が、該ＩｎX Ｇａ(1-X) Ａｓ（た
だし０＜Ｘ＜１）層の弾性変形限界内の範囲であること
を特徴とする請求項１記載の半導体エピタキシャル基
板。 - 【請求項３】ＩｎX Ｇａ(1-X) Ａｓ層（ただし０＜ｘ＜
１）がチャネル層である、電界効果トランジスタ用の、
請求項１または２記載の半導体エピタキシャル基板。 - 【請求項４】ＩｎX Ｇａ(1-X) Ａｓ層（ただし０＜ｘ＜
１）が活性層である、半導体レ−ザ−用の、請求項１ま
たは２記載の半導体エピタキシャル基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33024593A JPH076957A (ja) | 1993-01-13 | 1993-12-27 | 半導体エピタキシャル基板 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP394893 | 1993-01-13 | ||
| JP5-3948 | 1993-01-13 | ||
| JP33024593A JPH076957A (ja) | 1993-01-13 | 1993-12-27 | 半導体エピタキシャル基板 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002285478A Division JP4078169B2 (ja) | 1993-01-13 | 2002-09-30 | 電界効果トランジスター |
| JP2005232906A Division JP2006080503A (ja) | 1993-01-13 | 2005-08-11 | 半導体エピタキシャル基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH076957A true JPH076957A (ja) | 1995-01-10 |
Family
ID=26337627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33024593A Pending JPH076957A (ja) | 1993-01-13 | 1993-12-27 | 半導体エピタキシャル基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH076957A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005347499A (ja) * | 2004-06-03 | 2005-12-15 | Hitachi Cable Ltd | 電界効果トランジスタ用エピタキシャルウェハ及び高電子移動度トランジスタ用エピタキシャルウェハ |
| WO2007088958A1 (ja) * | 2006-02-02 | 2007-08-09 | Nippon Mining & Metals Co., Ltd. | 化合物半導体成長用基板およびエピタキシャル成長方法 |
-
1993
- 1993-12-27 JP JP33024593A patent/JPH076957A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005347499A (ja) * | 2004-06-03 | 2005-12-15 | Hitachi Cable Ltd | 電界効果トランジスタ用エピタキシャルウェハ及び高電子移動度トランジスタ用エピタキシャルウェハ |
| WO2007088958A1 (ja) * | 2006-02-02 | 2007-08-09 | Nippon Mining & Metals Co., Ltd. | 化合物半導体成長用基板およびエピタキシャル成長方法 |
| US7745854B2 (en) | 2006-02-02 | 2010-06-29 | Nippon Mining & Metals Co., Ltd. | Substrate for growing compound semiconductor and epitaxial growth method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5168077A (en) | Method of manufacturing a p-type compound semiconductor thin film containing a iii-group element and a v-group element by metal organics chemical vapor deposition | |
| KR101151933B1 (ko) | 화합물 반도체 에피택셜 기판 및 그 제조 방법 | |
| JPH04328822A (ja) | エピタキシャル成長化合物半導体結晶 | |
| KR101032010B1 (ko) | 화합물 반도체 에피택셜 기판 및 그 제조 방법 | |
| JP3326704B2 (ja) | Ｉｉｉ／ｖ系化合物半導体装置の製造方法 | |
| KR100281939B1 (ko) | 반도체 에피택셜 기판 | |
| KR20050086944A (ko) | 고전자 이동도 에피택셜 기판 | |
| KR101083612B1 (ko) | 화합물 반도체 에피택셜 기판 및 그 제조 방법 | |
| US5858818A (en) | Formation of InGaSa p-n Junction by control of growth temperature | |
| JPH076957A (ja) | 半導体エピタキシャル基板 | |
| JP3438116B2 (ja) | 化合物半導体装置及びその製造方法 | |
| US5441913A (en) | Process of making a semiconductor epitaxial substrate | |
| JP2006080503A (ja) | 半導体エピタキシャル基板 | |
| JP4078169B2 (ja) | 電界効果トランジスター | |
| Uchida et al. | Extremely high Be doped Ga0. 47In0. 53As growth by chemical beam epitaxy | |
| US7304332B2 (en) | Compound semiconductor epitaxial substrate and method for manufacturing same | |
| US6214678B1 (en) | Growth technique for low noise high electron mobility transistors by metal organic vapor phase epitaxy | |
| Hata et al. | Epitaxial In x Ga (1-x) As having a slanted crystallographic plane azimuth | |
| JP2646966B2 (ja) | Ｉｉｉ−ｖ族化合物半導体の薄膜成長方法 | |
| JP2000138368A (ja) | Ｉｉｉ−ｖ族化合物半導体の気相成長方法及び高電子移動度トランジスタの製造方法 | |
| JPH03283427A (ja) | 高電子移動度トランジスター用エピタキシャル基板の製造方法 | |
| JPH04280897A (ja) | 化合物半導体の気相成長法 | |
| JPH11204438A (ja) | 化合物半導体エピタキシャルウェハおよびその製造方法 | |
| JPH08162407A (ja) | Ｉｉｉ−ｖ族化合物半導体エピタキシャルウエハの製造方法 | |
| JPH0722344A (ja) | 気相成長法 |