JP2003318187A - バイポーラトランジスタの製造方法 - Google Patents

バイポーラトランジスタの製造方法

Info

Publication number
JP2003318187A
JP2003318187A JP2002121102A JP2002121102A JP2003318187A JP 2003318187 A JP2003318187 A JP 2003318187A JP 2002121102 A JP2002121102 A JP 2002121102A JP 2002121102 A JP2002121102 A JP 2002121102A JP 2003318187 A JP2003318187 A JP 2003318187A
Authority
JP
Japan
Prior art keywords
film
layer
emitter
temperature
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002121102A
Other languages
English (en)
Other versions
JP3843884B2 (ja
Inventor
Kenji Hiratsuka
健二 平塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2002121102A priority Critical patent/JP3843884B2/ja
Priority to US10/420,933 priority patent/US6818521B2/en
Publication of JP2003318187A publication Critical patent/JP2003318187A/ja
Application granted granted Critical
Publication of JP3843884B2 publication Critical patent/JP3843884B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/6631Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318Heterojunction transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【課題】 コレクタ層、ベース層、エミッタ層およびエ
ミッタコンタクト層となるべき各半導膜を含む半導体多
層膜を成長した後に、炭素添加ベース層の正孔濃度を増
加できるバイポーラトランジスタの製造方法を提供す
る。 【解決手段】 OMVPE装置内のサセプタSに基板2
を載置し、基板2上にサブコレクタ膜30、コレクタ膜
50、およびベース膜60をエピタキシャル成長する。
ベース膜60に炭素が添加される。次に、基板2を温度
Tに維持し、エミッタ膜70およびエミッタコンタクト
膜80を成長する。次いで、原料ガスの供給を停止し基
板2を温度TAに維持する。ここで、T<TA≦600℃
といった関係が成り立つ。これにより、ベース膜60内
の水素原子が気相中へと脱離し、同膜60内の炭素原子
の活性化率が向上する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、III−V族化合物
半導体から構成されるバイポーラトランジスタの製造方
法に関する。
【0002】
【従来の技術】ヘテロ接合バイポーラトランジスタ(Het
ero-junction Bipolar Transistor:HBT)は、電流利
得が高く、且つ高周波特性に優れるため、高速光通信シ
ステムの送受信器用の増幅器として注目されている。H
BTにおいては、エミッタ領域がベース領域よりも大き
いエネルギーバンドギャップ(Eg)を有するため、ベー
ス領域からエミッタ領域への少数キャリアの注入が抑制
される。よって、ベース領域の多数キャリア濃度を高く
しても電流増幅率を増加できる。しかも、ベース領域を
高濃度化して抵抗を下げれば、ベース層を薄くできるた
め、キャリアのベース走行時間が短縮され、その結果、
高周波特性が向上される。
【0003】
【発明が解決しようとする課題】高周波用のIII−V族
化合物半導体系HBTは、移動度の大きい電子を利用で
きるという理由からnpn型で構成される場合が多い。
この場合、ベース領域はp型半導体から構成されること
となる。III−V族化合物半導体のアクセプタ不純物と
しては、従来、亜鉛(Zn)が使用されていた。しかしな
がら、Znを用いた場合には、正孔濃度は最大でも2×
1019cm-3程度にしかできないため、HBTの利点を
十分に生かすことができなかった。また、ZnはIII−
V族化合物半導体中で拡散しやすいため、高濃度に添加
された場合、Znのドーピングプロファイルが広がり、
良好なnpn接合界面が形成されない虞がある。そのた
め、HBTの特性に悪影響が生じることになる。さら
に、HBTを使用している間にZnが拡散して特性に劣
化が生じるなど信頼性に悪影響を与える懸念があった。
【0004】近年、InP、GaAs、InGaP、お
よびInGaAsPといったIII−V族化合物半導体
に、Znに替わり、炭素をアクセプタ不純物として利用
する動きが活発である。炭素をアクセプタ不純物として
用いる理由は、(1)最大正孔濃度をZnの場合よりも高
くできること、(2)炭素はIII−V族化合物半導体中で
はほとんど拡散しないことから、エピ構造の設計がし易
く、信頼性に優れるHBTを得られることにある。
【0005】しかしながら、アクセプタ不純物としての
炭素が有する利点を十分に活かすことは必ずしも容易で
はない。これは、炭素が半導体結晶中でアクセプタとし
て活性化し難いためである。炭素ドープ半導体結晶の成
長中には、アルシン(AsH3)或いはホスフィン(PH3)
といったV族元素原料ガスが分解して水素ラジカルまた
は水素原子が生じる。炭素原子は、これらと容易に結合
して安定なC−H結合を形成する。このため、水素原子
と結合した状態で半導体結晶中に取り込まれる炭素原子
が多数存在する。このような炭素原子は、不動態化され
てしまい、アクセプタとして機能できない。その結果、
正孔濃度は必ずしも十分高くはならない。
【0006】このような問題を解決するための検討がこ
れまでにも行われている。例えば、特開平9−1773
7号公報には、炭素不純物の水素化率を低減させる気相
成長方法が開示されている。この成長方法は、(1)炭素
ドープ半導体層を成長し、(2)キャリアガスである水素
以外の原料ガスの供給を中断し、(3)基板温度を上昇し
て熱処理を行い、その後、(4)他の半導体層を成長する
という各工程を備えている。この熱処理の際に、炭素ド
ープ半導体層内に取り込まれた水素が離脱するため、炭
素の活性化率が向上される。
【0007】しかしながら、水素の脱離を促進するため
に熱処理温度を上げると、炭素ドープ半導体層の表面か
らV族構成原子が脱離してしまうため、当該半導体層の
表面が荒れるといった問題が生じる。また、表面モフォ
ロジの悪化を防止するため、熱処理温度を十分に上げる
のを避けると、水素が十分に脱離しなくなり、炭素の活
性化率を高くすることができない。表面モフォロジの悪
化の防止と水素脱離の促進とを両立させるためには、炭
素ドープ半導体層を成長した後、基板を成長室から取り
出し、同層の表面を他の半導体基板で覆って熱処理を行
うと好ましい。しかし、この場合には、基板を成長室か
ら取り出さなければならないため、成長手順が複雑にな
ってしまう。さらに、成長室から取り出した基板上に再
成長を行う場合には、既成長半導体層と再成長半導体層
との界面に不要な不純物が残留してしまうといった問題
が生じる場合もある。
【0008】本発明の目的は、コレクタ層、ベース層、
エミッタ層およびエミッタコンタクト層となるべき各半
導膜を含む半導体多層膜を成長した後に、炭素添加ベー
ス層の正孔濃度を増加できるバイポーラトランジスタの
製造方法を提供することにある。
【0009】
【課題を解決するための手段】本発明に係るバイポーラ
トランジスタの製造方法は、(1)コレクタ層となるべき
第1の膜と、ベース層となるべき第2の膜と、エミッタ
層となるべき第3の膜と、エミッタコンタクト層となる
べき第4の膜と、を含む半導体多層膜を有機金属気相成
長法により半導体基板上に形成する工程と、(2)半導体
多層膜を温度T A(℃)で熱処理する工程と、(3)熱処理
された半導体多層膜を加工して、コレクタ層、ベース
層、エミッタ層、およびエミッタコンタクト層を形成す
る工程と、を備える。上記の第2の膜にはアクセプタ不
純物として炭素が添加され、第3および第4の膜の成長
温度T(℃)および温度TAは、 T<TA≦600℃ といった関係を満たす。
【0010】第3および第4の膜の成長温度Tよりも高
い温度で熱処理を行うため、コレクタ層、ベース層、エ
ミッタ層およびエミッタコンタクト層となるべき各半導
膜を含む半導体多層膜を成長した後であっても、第2の
膜に取り込まれた水素を脱離させることができる。その
ため、ベース層の正孔濃度は増加される。また、熱処理
の温度TAは600℃以下とされるため、成長された半
導体多層膜の結晶性の悪化および表面モフォロジの悪化
は防止される。
【0011】ここで、第2の膜および第4の膜はInG
aAsから構成されると好ましい。また、この場合、第
3の膜がInPまたはInAlAsから構成されれば、
InGaAs系のHBTが形成される。このHBTは上
述の通り製造されるため、ベース層の正孔濃度は増加さ
れる。よって、電流利得が高く、高周波特性に優れるH
BTが得られる。
【0012】また、第3の膜および第4の膜の成長温度
Tは500℃以上であると好適である。このようにすれ
ば、結晶性の高い結晶からエミッタ層を構成できる。よ
って、電気的特性に優れるバイポーラトランジスタを製
造できる。
【0013】さらに、熱処理する工程の前に第4の膜上
にInP層を更に形成する工程と、熱処理する工程の後
に該InP層を除去する工程と、を更に備えることもで
きる。このようにすれば、第4の膜の表面モフォロジの
悪化はより確実に防止される。上記のInP層を除去す
る工程にて、塩酸を含むエッチング液が使用されると好
ましい。
【0014】熱処理する工程にて、所定の温度TAは5
00℃よりも高く、且つ熱処理時間が5分以上であると
有用である。このようにすれば、炭素が添加された第2
の膜に取り込まれた水素原子は十分に脱離できる。よっ
て、同膜中の炭素原子の活性化が促進され、その結果、
ベース層の正孔濃度が確実に増加される。
【0015】
【発明の実施の形態】以下、本発明に係るバイポーラト
ランジスタ製造方法の好適な実施形態について図面を参
照しながら説明する。本実施形態では、InP基板を用
いて製造されるHBTについて説明する。なお、図面の
説明においては、同一の要素には同一の符号を付し、重
複する説明は省略する。また、図面においては、InP
基板上に成長される各エピタキシャル層の層厚の比率な
ど、寸法比率は説明のものとは必ずしも一致していな
い。また、結晶面方位および結晶軸方向は、例示的に示
されており、結晶学的に等価な面方位および軸方向を含
む。
【0016】初めに、本実施形態の製造方法により製造
されるHBTの構成について説明する。図1(A)は、H
BTの構成を示す平面図である。図1(B)は、図1(A)
のI−I線に沿った断面図である。I−I線は半導体結
晶の結晶方位の〔01−1〕方向に伸びる線である。
【0017】図1(B)を参照すると、HBT1は、半絶
縁性InPから構成される基板2と、基板2上に形成さ
れたサブコレクタメサ3と、サブコレクタメサ3上に形
成された主要部メサ10と、主要部メサ10上に形成さ
れたエミッタコンタクトメサ8とを有する。主要部メサ
10は、コレクタ層5、ベース層6、およびエミッタ層
7を含んでいる。
【0018】サブコレクタメサ3、主要部メサ10に含
まれる各層5〜7、およびエミッタコンタクトメサ8の
材料、厚さ、添加される不純物、およびキャリア濃度を
例示すると、表1に示す通りである。表1の通り、サブ
コレクタメサ3、コレクタ層5、エミッタ層7、および
エミッタコンタクトメサ8には、ドナー不純物としてシ
リコン(Si)が添加されている。エミッタ層7はInP
から形成されている。ベース層6にはアクセプタ不純物
として炭素(C)が添加されている。
【0019】また、エミッタ層7はInPから構成さ
れ、これらを除く他の層またはメサはInxGa1-xAs
から構成される(以下、InGaAsと記す)。このIn
GaAsのIn組成比xはInP基板に対して格子整合
するように選択され、好ましくはx=0.53である。
ここで、格子整合とは半導体層の格子定数と基板の格子
定数との差が概ね−0.1〜+0.1%の場合を意味す
る。
【表1】 図1(A)を参照すると、エミッタコンタクトメサ8の平
面形状は略長方形であり、その長辺は結晶方位の〔01
1〕方向に伸び、短辺は結晶方位の〔01−1〕方向に
伸びている。また、エミッタコンタクトメサ8の結晶方
位〔011〕方向に伸びる側面は、図1(B)に示される
通り、逆メサ状に形成されている。
【0020】エミッタコンタクトメサ8上にはエミッタ
電極21が設けられ、エミッタ層7上にはベース電極2
2が設けられ、サブコレクタメサ3上にはコレクタ電極
23が設けられている。エミッタ電極21は、図1(A)
に示す通り、略長方形であり、その幅は1μm程度であ
り、長さは10μm〜100μmの範囲とできる。ベー
ス電極22は2つ設けられており、その間にエミッタコ
ンタクトメサ8が配置されている。
【0021】また、HBT1ではコレクタ電極23は主
要部メサ10の一側面に向かい合うよう設けられている
が、主要部メサ10が間に配置されるように2つ設けて
もよい。これらの電極21,22,23は、白金(P
t)、チタン(Ti)、Pt、金(Au)といった金属から
なる膜を含む。ここで、Au膜の厚さは160nm程度
とでき、他の金属膜の厚さは20nm程度とできる。電
極21,22,23は、熱処理により、オーミック接触
性とされている。なお、ベース電極22は、エミッタ層
7上に設けられているが、熱処理中に金属原子がエミッ
タ層7を通過しベース層6へ拡散するため、ベース層6
と実質的に接続されている。
【0022】続いて、本発明に係るバイポーラトランジ
スタの製造方法の好適な実施形態について説明する。以
下では、上述したHBT1を製造する場合を説明する。
図2(A)〜(C)、図3(A)〜(C)、図4(A)〜(C)、図
5(A)〜(C)および図6(A),(B)は、HBT1の製造
方法を説明する図である。これらの図は、HBT1を半
導体結晶方位の〔01−1〕方向に沿って切断した面を
示す。
【0023】(エピタキシャル成長工程)エピタキシャ
ル成長工程について説明する。この工程のエピタキシャ
ル成長には、有機金属気相成長(Organo-Metallic Vapor
Phase Epitaxy:OMVPE)装置を使用される。原料
としては、トリエチルガリウム(Triethylgallium:TE
Ga)、トリメチルインジウム(Trimethylindium:TM
In)、アルシン(AsH3)、およびホスフィン(PH3)
を用いることができる。また、TEGaに替わりトリメ
チルガリウム(Trimethylgallium:TMGa)を使用して
もよく、AsH3に替わりターシャリーブチルアルシン
(Tertiarybutylarsine:TBA)を使用してもよく、P
3に替わりターシャリーブチルホスフィン(Tertiarybu
tylphosphine:TBP)を使用してもよい。さらに、各
半導体膜の導電型およびキャリア濃度の制御のため、n
型不純物ドーピング原料としてシラン(SiH4)やジシ
ラン(Si26)を用いることができ、p型不純物ドーピ
ング原料として四臭化炭素(CBr4)を用いることがで
きる。
【0024】先ず、半絶縁性のInPからなる基板2を
用意する。次いで、図2(A)に示す通り、OMVPE装
置内のサセプタSに基板2を載置し、基板2の(100)
面上に、サブコレクタ膜30、コレクタ膜50、および
ベース膜60をこの順にエピタキシャル成長する。サブ
コレクタ膜30はサブコレクタメサ3を実現するための
膜であり、コレクタ膜50はコレクタ層5を実現するた
めの膜であり、ベース膜60はベース層6を実現するた
めの膜である。したがって、これらの膜は、いずれもI
nGaAsから構成される。
【0025】また、サブコレクタ膜30およびコレクタ
膜50の成長中にはSiH4が供給され、これらの膜3
0,50にSiが添加される。さらに、ベース膜60の
成長中にはCBr4が供給され、ベース膜60に炭素が
添加される。また、これらの膜の成長温度は、400〜
750℃程度といった範囲の任意の温度とできるが、ベ
ース膜60中に炭素を高濃度に添加するためベース膜6
0の成長温度を400〜500℃とし、サブコレクタ膜
30およびコレクタ膜50の成長温度を550〜750
℃とすると望ましい。成長温度は、サセプタS内に挿入
された熱電対TCにより測定された温度とできる。ま
た、放射温度計(図示せず)を用いて測定された温度とし
てもよい。
【0026】ベース膜60の成長を終了する際には、T
MIn、TEGa、およびCBr4の供給を停止し、A
sH3の供給は続ける。この後、AsH3の供給を継続し
たまま、基板2の温度を、500℃以上であり、しか
も、後に説明する熱処理工程における熱処理温度TA
りも低い温度Tに変更する(図2(B)参照)。基板2の温
度が温度Tで安定した後、AsH3の供給を停止すると
共に、PH3、TMIn、およびSiH4を供給して、I
nPからなるエミッタ膜70を成長する。エミッタ膜7
0はエミッタ層7を実現するための膜であり、電子濃度
は4.0×1018cm-3程度とされる。
【0027】エミッタ膜70が所定の厚さとなったとこ
ろでTMInの供給を停止しエミッタ膜70の成長を終
了する。以上の手順により、半導体多層膜101が形成
される。この後、基板2を上記の温度Tに維持したま
ま、PH3の供給を停止すると共に、AsH3、TEG
a、TMIn、およびSiH4を供給して、InGaA
sからなるエミッタコンタクト膜80を成長する。以上
の手順により、エピタキシャル工程が終了する(図2
(B)参照)。
【0028】(熱処理工程)次いで、基板2をOMVPE
装置から取り出すことなく、熱処理を行う。すなわち、
OMVPE装置の反応室への原料ガスの供給を停止し、
2ガスまたはN2ガスを供給する。次いで、500℃よ
りも高く600℃以下といった範囲であり、且つ、エミ
ッタ膜70およびエミッタコンタクト膜80の成長温度
Tよりも高い温度TAに基板2を変更する(図2(C)参
照)。上記の成長温度Tおよび温度TAの間には、 T<TA≦600℃ といった関係が成り立つ。この後、5分間以上、基板2
を温度TAに維持する。5分よりも短いとベース膜60
からの水素原子の脱離が十分ではない虞があるため5分
間以上とすると好ましい。基板2を温度TAに維持する
ことにより、ベース膜60内に取り込まれた水素原子
は、エミッタ膜70およびエミッタコンタクト膜80を
通過して、気相中へと脱離する。そのため、ベース膜6
0中へ添加された炭素原子の活性化率が向上する。
【0029】ここで、温度TAが500℃以下の場合に
は、ベース膜60からの水素原子は、エミッタ膜70お
よびエミッタコンタクト膜80を通過できないため、水
素原子は十分に脱離しない。また、温度TAが600℃
より高いと、エミッタコンタクト膜80からAs原子が
抜け出し、この膜80の結晶性が悪化してしまう。
【0030】エミッタ膜70およびエミッタコンタクト
膜80の成長温度Tが熱処理温度T A以上であると、ベ
ース膜60からの水素原子の脱離が十分に起こらない。
本発明者はこの理由を以下のように考えている。エミッ
タ膜70およびエミッタコンタクト膜80の成長中に
も、気相中からこれらの膜70,80を経てベース膜6
0内にまで水素が拡散していく。膜中の水素濃度は、成
長温度、膜表面から膜内に供給される水素原子の量、お
よび膜内の炭素濃度で決定され、炭素の意図的な添加の
ない膜70,80内に残留する水素は少なく、炭素が添
加されたベース膜70内には多量の水素が残留してい
る。熱処理時の温度TAがエミッタ膜70およびエミッ
タコンタクト膜80の成長温度T以下であれば、このよ
うに残留した水素原子の結晶中での拡散速度が遅くな
り、ベース膜70内に残留した水素の気相中への脱離が
困難となってしまう。そのため、炭素原子の活性化率を
十分に向上することができない。このような理由から、
熱処理時の温度TAは成長温度Tよりも高い必要があ
る。
【0031】(エミッタコンタクトメサ形成工程)図3
(A)を参照すると、エミッタコンタクト膜80上にエッ
チングマスク51が形成されている。エッチングマスク
51の平面形状は略長方形であり、その長辺は結晶方位
の〔011〕方向に伸び、その短辺は結晶方位の〔01
−1〕方向に伸びている。エッチングマスク51は、エ
ミッタコンタクト膜80上にレジスト膜を形成し、所定
のパターンを有するフォトマスクを用いたフォトリソグ
ラフィによりレジスト膜をパターンニングして形成され
る。
【0032】次に、リン酸(H3PO4)と過酸化水素水
(H22)と純水(H2O)とがH3PO4:H22:H2O=
5:1:10の比率で混合された混合液をエッチング液
(以降、エッチング液Pとする)として用い、エミッタコ
ンタクト膜80のエッチングマスクが形成されていない
部分を除去する。このエッチング液PのInPに対する
エッチング速度は、InGaAsに対するエッチング速
度よりも十分に小さい。そのため、エミッタコンタクト
膜80がエッチングされてエミッタ膜70が露出した後
には、エッチングが実質上停止される。これにより、図
3(B)に示す通り、エミッタコンタクトメサ8が形成さ
れる。
【0033】この後、エッチングマスク51を有機溶剤
により除去すると、エミッタコンタクトメサ形成工程が
終了する。なお、エッチング液Pは、InGaAsに対
して異方性を有しており、特定の結晶方位の方向に速い
エッチング速度を有する。そのため、エミッタコンタク
トメサ8の結晶方位の〔011〕方向に沿うエッジに
は、逆メサ状の側面が形成されている。
【0034】(主要部メサ形成工程)図3(C)を参照す
ると、エミッタコンタクトメサ8が設けられたエミッタ
膜70上にエッチングマスク52が形成されている。エ
ッチングマスク52は、略矩形状であり、その矩形の一
対の辺が〔011〕方位に沿って伸びている。エッチン
グマスク52は、エミッタコンタクトメサ8およびエミ
ッタ膜70上にレジスト膜を形成し、所定のパターンを
有するフォトマスクを用いたフォトリソグラフィにより
レジスト膜をパターンニングすることにより形成され
る。
【0035】次いで、エッチングマスク52を用いてエ
ッチングを行う。このエッチングは2段階に行なわれ
る。先ず、塩酸と純水とのエッチング液をエッチング液
として、エッチングマスクで覆われていない部分のエミ
ッタ膜70(n型InP)を除去する。このエッチング液
のInGaAsに対するエッチング速度は非常に遅いた
め、エミッタ膜70が除去されてベース膜60が露出す
ると、エッチングが実質的に停止される。これにより、
先ず、エミッタ層7が得られる。
【0036】その後、エッチングマスク52を残したま
ま、エッチング液Pを用いて、ベース膜60およびコレ
クタ膜50の所定の部分を除去する。このとき、エッチ
ング時間は、コレクタ膜50が除去されてサブコレクタ
膜30が露出するように設定される。このエッチング時
間は、予備実験により決定することができる。
【0037】このエッチングの後、エッチングマスク5
2を除去すると、図4(A)に示す通り、ベース層6およ
びコレクタ層5が得られる。図示の通り、これらの層
5,6の結晶方位〔011〕の方向に伸びるエッジは逆
メサ構造を有する。
【0038】(サブコレクタメサ形成工程)図4(B)を
参照すると、エミッタコンタクトメサ8、エミッタ層
7、ベース層6、コレクタ層5、およびサブコレクタ膜
30を覆うエッチングマスク53が形成されている。エ
ッチングマスク53の平面形状は略矩形状であり、その
矩形の一対の辺が〔011〕方位に沿って伸びている。
エッチングマスク53は、エッチングマスク51,32
と同様に形成される。
【0039】次いで、エッチングマスク53を用いてエ
ッチング液Pを用いて、サブコレクタ膜30の所定の部
分を除去する。サブコレクタ膜30(InGaAs)が除
去されて、基板2(InP)が露出すると、エッチングが
実質的に停止される。よって、サブコレクタ膜30の除
去されるべき部分を確実に除去することができる。エッ
チング後、エッチングマスク53を除去すると、図4
(C)に示すように、サブコレクタメサ3が形成される。
サブコレクタメサ3が形成されることにより、基板2上
に複数個作製されるHBT1は互いに電気的に分離され
る。
【0040】(電極形成工程)図5(A)を参照すると、
サブコレクタメサ3および基板2を覆うマスク層61が
形成されている。マスク層61は、サブコレクタメサ3
までが形成された後、基板2上にレジスト膜を形成し、
エミッタコンタクトメサ8、エミッタ層7、サブコレク
タメサ3の所定の位置に開口部が形成されるようなパタ
ーンを有するフォトマスクを用いてレジスト膜をパター
ニングすることにより形成される。
【0041】マスク層61が形成された基板2上に真空
蒸着法により金属膜81を形成する。金属膜81は、T
i、Pt、Ti、およびAuといった金属がこの順に堆
積されて形成される。ここで、Auの厚さは160nm
であり、他の金属の厚さは20nmとできる。上述の通
り、エミッタコンタクトメサ8は逆メサ状の側面を有し
ているため、当該メサ8の上面の幅は下面よりも広く、
上面は庇状に張り出している。真空蒸着装置内の蒸着源
からの金属原子は当該上面に妨げられるため、エミッタ
層7には金属膜81は堆積されない領域ができる。この
領域によって、金属膜81は、図5(B)に示す通り、エ
ミッタコンタクトメサ8上に堆積された部分(エミッタ
電極21)と、エミッタ層7上に堆積された部分(ベース
電極22)とが分離されることとなる。
【0042】また、ベース層6およびコレクタ層5もま
た逆メサ状の側面を有しているため、ベース層6上に形
成されたエミッタ層7の幅は、コレクタ層5の下面より
も広く、エミッタ層7は庇状に張り出すこととなる。よ
って、サブコレクタメサ3の上面には金属膜81は堆積
されない領域ができる。この領域によって、金属膜81
は、図5(B)に示す通り、エミッタ層7上に堆積された
部分と、サブコレクタメサ3上に堆積された部分とが分
離されることとなる。蒸着後、マスク層61を除去する
と、図5(C)に示す通り、エミッタ電極21、ベース電
極22およびコレクタ電極23が形成される。
【0043】上述の手順により、各電極21,22,2
3を形成すれば、堆積された金属膜をエッチングする工
程を行わなくても、電極21,22,23が確実に分離
される。その上、ベース電極22をエミッタコンタクト
メサ8に接することなく可能な限り近づけることができ
る。具体的には、エミッタコンタクトメサ8とベース電
極22との間隔は、0.3μm程度とすることも可能で
ある。各電極21,22,23が接触しない程度に、こ
れらの間隔を可能な限り近づければ、ベース−コレクタ
間抵抗が低減される。
【0044】各電極21,22,23が形成された後、
基板2に対して、高純度窒素ガス雰囲気下で400℃、
約1分間熱処理を行うと、これらの電極21,22,2
3のオーム性接触が実現される。なお、ベース電極22
は、エミッタ層7上に形成されているが、エミッタ層7
の厚さは10nm程度であるため、ベース電極22を構
成する金属原子が熱処理中にエミッタ層7を通過してベ
ース層6まで拡散するため、ベース層6と実質的に接続
することとなる。
【0045】(仕上げ工程)次いで、電極21,22,
23の形成まで終了した基板2上に絶縁膜11をプラズ
マCVD法により堆積する。絶縁膜11は、SiNとい
った無機絶縁物から構成されることができる。このよう
な無機絶縁物から構成される絶縁膜11により、各層3
〜7およびエミッタコンタクトメサ8の側面が不動態化
されるとともに、外部からのナトリウムや水分の浸入が
防止される。よって、HBT1の信頼性が向上される。
次に、所定のリソグラフィおよびエッチングにより、ベ
ース電極22およびコレクタ電極23のそれぞれの上に
開口部、すなわちヴィアホールを形成する。次いで、レ
ジスト膜/SiO2膜/レジスト膜といった三層マスク
を形成し、真空蒸着法によりTi、Pt、およびAuと
いった金属からなる金属膜を堆積する。堆積後、三層マ
スクを除去すると、各ヴィアホールが埋め込まれると共
に、各電極22,23に接続する引き出し配線32,3
3が形成される(図6(A)参照)。
【0046】この後、引き出し配線32,33および絶
縁膜11上に絶縁膜12をプラズマCVD法により堆積
する。絶縁膜12は、絶縁膜11と同様に、SiNとい
った無機絶縁物であることができる。このような材料か
ら構成される絶縁膜12により、完成後のHBT1の半
導体部および金属部に外部から水分が進入するのが防止
されるため、HBT1の信頼性が向上される。次に、当
該絶縁膜12上にSOG(Spin-on-glass)膜13を形成
する。SOG膜13をRIEにより平坦化エッチングし
た後、さらに絶縁膜14を堆積する。続いて、所定のリ
ソグラフィとエッチングとにより、エミッタ電極21上
にヴィアホールを形成する。このヴィアホールの形成に
用いたレジストマスクを残したままAuを真空蒸着し、
レジストマスクを除去すると、ヴィアホールがAuプラ
グ24で埋め込まれる。この後、引き出し配線32,3
3と同様の手順により引き出し配線31を形成する。以
上で、図6(B)に示すHBT1が完成する。
【0047】上記の製造方法においては、エミッタ膜7
0およびエミッタコンタクト膜80の成長温度Tおよび
温度TAの間には、 T<TA≦600℃ といった関係が成り立つ。膜70,80の成長温度Tよ
りも高い温度TAで熱処理が行われるため、エミッタ膜
70の下地層であるベース膜60に炭素原子とともに取
り込まれた水素原子は、膜70,80を通過して半導体
結晶から脱離できる。そのため、ベース膜60中へ添加
された炭素原子の活性化率が向上する。しかも、熱処理
の温度TAは600℃以下なので、熱処理中にエミッタ
コンタクト膜80の表面モフォロジが悪化するのを防止
できる。
【0048】ところで、炭素ドープInGaAs層をト
リメチルアルシン(Trimethylarsine:TMAs)および
窒素(N2)の雰囲気中で熱処理する方法が、A. Lindner,
et.al., J. of Cryst. Growth 170(1997)287-291.:"T
he role of hydrogen in low-temperature MOVPE growt
h and carbon doping of In0.53Ga0.47As for InP-base
d HBT"に記載されている。この方法では、水素を含まな
い雰囲気中で熱処理を行うため、雰囲気中から炭素ドー
プ層への水素の拡散は起こらない。よって、炭素ドープ
層から水素を十分に脱離することができ、炭素のアクセ
プタとしての活性化率を向上できる。また、TMAs分
子中には水素原子が含まれるが、このような水素原子
は、メチル基の炭素原子と強固に結合しているため、結
晶中へと拡散することはない。
【0049】しかしながら、上記のTMAsおよびN2
雰囲気中で熱処理を行う方法においては、TMAsを供
給するための配管が必要となるため、熱処理を行う装置
が高価となってしまう。またTMAsも高価である。こ
れに対し、本実施形態の製造方法では、H2ガス雰囲気
中またはN2ガス雰囲気中で熱処理を行えるため、TM
Asは不要であり、特別な配管を備える装置は不要であ
る。
【0050】さらに、本実施形態の製造方法において
は、膜70,80の成長温度Tは500℃以上であるた
め、結晶性のよいエミッタ膜70およびエミッタコンタ
クト膜80を成長できる。エミッタ層となるべき半導体
層を480℃以下とするバイポーラトランジスタの作製
方法が特開平9−20501号公報に記載されている。
この方法は、 (1)炭素を添加したベース層を成長し、
(2)このベース層上に、n型のエミッタ層、およびn型
またはi型の第1キャップ層を順次堆積し、(3)不活性
ガス雰囲気中で活性化熱処理を行った後、(4)n型の第
2エミッタ層およびn型の第2キャップ層を順次再成長
するといった各工程を備える。また、再成長時には、成
長温度が480℃以下とされる。
【0051】しかし、第2エミッタ層の成長温度が48
0℃以下では、結晶性の良いエミッタ層を得るのは難し
い。これは、この程度の温度では、結晶成長中、基板表
面での吸着原子または分子のマイグレーションが十分に
起こらないためである。これに対して、本実施形態のバ
イポーラトランジスタの製造方法では、膜70,80の
成長温度Tは500℃以上であるので、エミッタ層7お
よびエミッタコンタクトメサ8の結晶性を向上できる。
【0052】次いで、本実施形態によるHBT1の製造
方法の効果を確認するための実験について説明する。
【0053】(試料の作製)図7は、実験で作製したエ
ピタキシャル層積層体の構成を示す模式図である。図示
の通り、この積層体は、半絶縁性InPからなる基板2
0上に、コレクタ膜500、ベース膜600、エミッタ
膜700、エミッタコンタクト膜800がこの順にエピ
タキシャル成長されて構成される。すなわち、上述のH
BT1とほぼ同一の構成とした。上記の各膜の材料、お
よび厚さは、表2に示す通りとした。
【表2】 また、積層体の作製にはOMVPE装置を使用した。ベ
ース膜600の成長中、CBr4の流量はすべての試料
について同じ値とした。このCBr4流量は、予め行っ
た実験から、ベース膜600内の炭素原子濃度が約3×
1019cm-3となる値とした。なお、この炭素原子濃度
は、SIMS(Secondary Ion Mass Spectrometry)によ
り測定した。
【0054】実験では、エミッタコンタクト膜800の
成長温度が異なる4種類の積層体を作製した。以下、こ
れらを試料A、試料B、試料C、試料Dとする。これら
の試料におけるエミッタコンタクト膜800の成長温度
Tは、以下の通りとした。 ・試料A:680℃ ・試料B:630℃ ・試料C:580℃ ・試料D:530℃ また、試料A〜Dにおいて、エミッタ膜700、ベース
膜600、およびコレクタ膜500の成長温度は、以下
の通りとした。 ・エミッタ膜700:500℃ ・ベース膜600:470℃ ・コレクタ膜500:630℃。
【0055】なお、異なる熱処理条件で比較するため、
試料A〜Dを各々4個作製した。これらは、OMVPE
装置内にInP基板を4枚導入し、一回の成長で作製し
た。
【0056】(熱処理条件および評価結果)次に、上述
の通り作製した試料の評価方法について説明する。4つ
の試料Aのそれぞれに対して、以下の条件で熱処理を行
った。すなわち、4つの異なる条件でそれぞれ熱処理さ
れた4つの試料Aを得た。なお、熱処理は、エミッタコ
ンタクト膜800の成長後、反応室から取り出すことな
く行われた。熱処理時間は5分とした。 (1)H2雰囲気中、温度500℃、反応室内圧力104
Pa (2)N2雰囲気中、温度600℃、反応室内圧力9.
5×104Pa (3)N2雰囲気中、温度650℃、反応室内圧力9.
5×104Pa (4)熱処理なし 次いで、各試料Aについて、ベース膜600の正孔濃度
を測定した。この測定は、エミッタコンタクト膜800
を硫酸系のエッチング液により除去し、エミッタ膜70
0を塩酸系のエッチング液により除去した後、ホール測
定(Hall measurement)にて行なわれた。試料Aについて
測定を行った後、試料B〜Dについても、試料Aと同様
に評価を行った。評価の結果を表3に示す。
【表3】 表3を参照すると、試料Cを上記の条件(2)で熱処理し
た場合と、試料Dを同じく条件(2)で熱処理した場合と
で、熱処理を行わなかった場合に比べ、正孔濃度が大き
く増加している。具体的には、いずれの場合も、条件
(2)の熱処理後、正孔濃度は2.0×1019cm-3を超
えている。
【0057】試料C,Dであっても、条件(1)で熱処理
した場合には、ベース膜600の正孔濃度はあまり増加
していない。さらに、試料A,Bについては、いずれの
条件により熱処理しても、正孔濃度の顕著な増加は認め
られない。
【0058】正孔濃度の大きな増加が認められた試料に
ついて、エミッタコンタクト膜800の成長温度をT
(℃)とし、熱処理の温度をTA(℃)とすると、 T<TA≦600℃ といった関係を満たしている。また、これらの試料のエ
ミッタコンタクト膜800およびエミッタ膜700の成
長温度は500℃以上である。すなわち、これらの試料
は、上記のHBT1の製造方法における成長温度と熱処
理とに関わる条件を満たしている。よって、この実験の
結果から、本実施形態の製造方法の効果が理解される。
【0059】なお、実験においては、エミッタ膜700
は、意図的なドーピングを行わずに成長された。一方、
上記のHBT1においては、エミッタ膜70は、Siが
ドーピングされたn型である。すなわち、HBT1にお
いては、ベース膜60とエミッタ膜70との界面にpn
接合が形成されている。pn接合が形成されると、この
接合中の電界により、水素原子の拡散が阻害されること
が知られている(特開平9−205101号公報参照)。
しかしながら、本発明者は、熱処理の温度TAが500
℃より高い場合には、水素原子は十分に拡散できると考
えている。特開平9−205101号公報には、ある条
件の下、520℃、1分の熱処理で十分な活性化が達成
できることが示されている。水素の拡散は、熱活性化に
よるものであり、温度が500℃であっても熱処理時間
を長くすることで活性化は可能である。
【0060】また、本発明者は、上記の試料A〜Dのす
べてについて、試料表面を観察した。その結果、条件
(1)および(2)で熱処理された試料においては、表面モ
フォロジの悪化は殆ど認められなかった。実際にHBT
を製造する場合に、わずかな表面の悪化が後の製造工程
あるいは素子特性に悪影響を与える場合には、エミッタ
コンタクト膜80上にInP膜を成長するようにしても
よい。熱処理中に、このInP膜の表面がわずかながら
でも悪化したとしても、熱処理後、このInP膜を塩酸
系のエッチング液により除去すれば、良好な表面モフォ
ロジを有するエミッタコンタクト膜80が最表面に現れ
ることとなる。
【0061】さらに、本発明者は、半絶縁性InP基板
上にベース膜のみを成長した比較実験を行った。ここで
のベース膜は、ベース膜600と同一の成長条件とし
た。成長後には、上記の(1)の条件で熱処理を行った。
その後、このベース膜の正孔濃度を測定したところ、正
孔濃度は、2.2×1019cm-3程度であった。この結
果は、条件(2)で熱処理された試料Cおよび試料Dとほ
ぼ同一である。すなわち、試料C,Dを条件(2)で熱処
理すれば、ベース膜600上にエミッタ膜700および
エミッタコンタクト膜800が形成された場合であって
も、これらの膜600,700を通過して、ベース膜6
00から水素原子が脱離することを示している。すなわ
ち、HBT1の製造中においても、ベース膜60内の水
素原子は、エミッタ膜70およびエミッタコンタクト膜
80を通過して脱離し、その結果、ベース膜60内の炭
素原子が活性化してアクセプタとして機能できるように
なる。
【0062】以上、実施形態を参照しながら、本発明に
係るバイポーラトランジスタの製造方法を説明したが、
本発明はこれに限ることなく、様々な変形が可能であ
る。
【0063】エミッタ膜70およびエミッタコンタクト
膜80を同じ成長温度で成長するようにしたが、熱処理
温度TAよりも低い温度であれば、これらの膜を異なる
温度で成長してもよい。この場合であっても、これらの
成長温度は500℃以上であると好ましい。
【0064】HBT1は、約10nmと薄いエミッタ層
7と、エミッタ層7上のエミッタコンタクトメサ8とを
備えるよう構成されたが、エミッタ層を、例えば300
nm程度といった厚さに設けるようにしても良い。この
程度の厚さのエミッタ層を有するHBTにおいては、例
えば、エミッタ層の表面側の電子濃度を高くすれば、高
い電子濃度を有する部分が実質的にエミッタコンタクト
として機能する。また、HBT1では、エミッタ層7は
InPから構成されたが、InPに替わりInAlAs
から構成されてもよい。
【0065】さらに、上記の実施形態では、上述の通
り、熱処理工程はOMVPE装置内で行われたが、所定
の加熱炉で行われても良い。ここで、加熱炉としては、
炉内に水素ガスまたは窒素ガスを供給でき、基板2を6
00℃程度まで加熱できれば、形状や型式は問わず、ど
のような加熱炉であっても良い。なお、炉内の圧力を調
整できると尚好ましい。
【0066】
【発明の効果】以上説明したように、本発明に係るバイ
ポーラトランジスタの製造方法においては、コレクタ
層、ベース層、エミッタ層およびエミッタコンタクト層
となるべき各半導膜を含む半導体多層膜が有機金属気相
成長法により形成される。ここで、ベース層となるべき
半導体膜には炭素が添加され、エミッタ層およびエミッ
タコンタクト層となるべき各半導体膜の成長温度は、後
の工程として行われる熱処理の温度よりも低く、しかも
熱処理の温度は600℃以下とされる。このため、コレ
クタ層、ベース層、エミッタ層およびエミッタコンタク
ト層となるべき各半導膜を含む半導体多層膜を成長した
後に、炭素添加ベース層の正孔濃度を増加できるバイポ
ーラトランジスタの製造方法が提供される。
【図面の簡単な説明】
【図1】図1(A)は、HBTの構成を示す平面図であ
る。図1(B)は、図1(A)のI−I線に沿った断面図で
ある。
【図2】図2(A)〜(C)は、HBT1の製造方法を説明
する図である。
【図3】図3(A)〜(C)は、HBT1の製造方法を説明
する図である。
【図4】図4(A)〜(C)は、HBT1の製造方法を説明
する図である。
【図5】図5(A)〜(C)は、HBT1の製造方法を説明
する図である。
【図6】図6(A),(B)は、HBT1の製造方法を説明
する図である。
【図7】図7は、実験で作製したエピタキシャル層積層
体の構成を示す模式図である。
【符号の説明】
1・・・HBT、2・・・基板、3・・・サブコレクタメサ、5・
・・コレクタ層、6・・・ベース層、7・・・エミッタ層、8・・
・エミッタコンタクトメサ、10・・・主要部メサ、11・・
・絶縁膜、12,14・・・絶縁膜、13・・・SOG膜、2
1・・・エミッタ電極、22・・・ベース電極、23・・・コレ
クタ電極、30・・・サブコレクタ膜、31・・・配線、50
・・・コレクタ膜、51・・・エッチングマスク、52・・・エ
ッチングマスク、53・・・エッチングマスク、60・・・ベ
ース膜、61・・・マスク層、70・・・エミッタ膜、80・・
・エミッタコンタクト膜、81・・・金属膜。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F003 AZ01 BA11 BA92 BB01 BB04 BB05 BE04 BE90 BF06 BM02 BM03 BP08 BP11 BP31 BP96 5F045 AA04 AB12 AB17 AC01 AC08 AC09 AC19 AD08 AD09 AD10 AD11 AF04 CA02 HA16

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 コレクタ層となるべき第1の膜と、ベー
    ス層となるべき第2の膜と、エミッタ層となるべき第3
    の膜と、エミッタコンタクト層となるべき第4の膜と、
    を含む半導体多層膜を有機金属気相成長法により半導体
    基板上に形成する工程と、 前記半導体多層膜を温度TA(℃)で熱処理する工程と、 熱処理された前記半導体多層膜を加工して、コレクタ
    層、ベース層、エミッタ層、およびエミッタコンタクト
    層を形成する工程と、を備え、 前記第2の膜にはアクセプタ不純物として炭素が添加さ
    れ、 前記第3および前記第4の膜の成長温度T(℃)および前
    記温度TAは、 T<TA≦600℃ といった関係を満たす、バイポーラトランジスタの製造
    方法。
  2. 【請求項2】 前記第2の膜および前記第4の膜はIn
    GaAsから構成される、請求項1記載のバイポーラト
    ランジスタの製造方法。
  3. 【請求項3】 前記成長温度Tは500℃以上である、
    請求項1または2に記載のバイポーラトランジスタの製
    造方法。
  4. 【請求項4】 前記熱処理する工程の前に前記第4の膜
    上にInP層を更に形成する工程と、 前記熱処理する工程の後に該InP層を除去する工程
    と、を更に備える請求項1から3のいずれか一項に記載
    のバイポーラトランジスタの製造方法。
  5. 【請求項5】 前記除去する工程にて、塩酸を含むエッ
    チング液が使用される、請求項4記載のバイポーラトラ
    ンジスタの製造方法。
  6. 【請求項6】 前記熱処理する工程にて、前記所定の温
    度TAは500℃よりも高く、且つ熱処理時間が5分以
    上である、請求項1から5のいずれか一項に記載のバイ
    ポーラトランジスタの製造方法。
JP2002121102A 2002-04-23 2002-04-23 バイポーラトランジスタの製造方法 Expired - Fee Related JP3843884B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002121102A JP3843884B2 (ja) 2002-04-23 2002-04-23 バイポーラトランジスタの製造方法
US10/420,933 US6818521B2 (en) 2002-04-23 2003-04-23 Method of manufacturing a hetero-junction bipolar transistor with epitaxially grown multi-layer films and annealing at or below 600° C.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002121102A JP3843884B2 (ja) 2002-04-23 2002-04-23 バイポーラトランジスタの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006189577A Division JP4725443B2 (ja) 2006-07-10 2006-07-10 バイポーラトランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2003318187A true JP2003318187A (ja) 2003-11-07
JP3843884B2 JP3843884B2 (ja) 2006-11-08

Family

ID=29537142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002121102A Expired - Fee Related JP3843884B2 (ja) 2002-04-23 2002-04-23 バイポーラトランジスタの製造方法

Country Status (2)

Country Link
US (1) US6818521B2 (ja)
JP (1) JP3843884B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
JP2010251458A (ja) * 2009-04-14 2010-11-04 Sony Corp 半導体層およびその製造方法ならびに半導体レーザおよびその製造方法
US8809875B2 (en) 2011-11-18 2014-08-19 LuxVue Technology Corporation Micro light emitting diode
US9620478B2 (en) * 2011-11-18 2017-04-11 Apple Inc. Method of fabricating a micro device transfer head
US8573469B2 (en) 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
JP5907480B2 (ja) 2013-07-31 2016-04-26 株式会社村田製作所 バイポーラトランジスタ及び半導体装置並びにバイポーラトランジスタの製造方法
US11037933B2 (en) * 2019-07-29 2021-06-15 Nanya Technology Corporation Semiconductor device with selectively formed insulating segments and method for fabricating the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5266504A (en) * 1992-03-26 1993-11-30 International Business Machines Corporation Low temperature emitter process for high performance bipolar devices
JP3227083B2 (ja) 1996-01-24 2001-11-12 日本電信電話株式会社 バイポーラトランジスタの作製方法
JP3502267B2 (ja) 1998-06-22 2004-03-02 日本電信電話株式会社 バイポーラトランジスタの作製方法

Also Published As

Publication number Publication date
US6818521B2 (en) 2004-11-16
US20030232478A1 (en) 2003-12-18
JP3843884B2 (ja) 2006-11-08

Similar Documents

Publication Publication Date Title
US10937898B2 (en) Lateral bipolar junction transistor with dual base region
US7700423B2 (en) Process for manufacturing epitaxial wafers for integrated devices on a common compound semiconductor III-V wafer
JPH08293505A (ja) 化合物半導体装置及びその製造方法
JP3843884B2 (ja) バイポーラトランジスタの製造方法
US6258685B1 (en) Method of manufacturing hetero-junction bipolar transistor
JP3565274B2 (ja) バイポーラトランジスタ
JP2005045205A (ja) バイポ−ラ・トランジスタのための平面的プロフィル構造
JPH05175150A (ja) 化合物半導体及びその製造方法
JP4725443B2 (ja) バイポーラトランジスタの製造方法
JP3592922B2 (ja) 化合物半導体基板
JPH10504685A (ja) 半導体基板を準備すること
JP2007235062A (ja) エピタキシャルウェハ及び電子デバイス並びにiii−v族化合物半導体結晶の気相エピタキシャル成長法
JPH0964054A (ja) バイポーラトランジスタの作製方法
JP2000133654A (ja) バイポーラトランジスタの製造方法
Alexandre et al. CBE selective embedded growth for quasi-planar GaAs HBT application
JP4224980B2 (ja) バイポーラトランジスタ
US8729677B2 (en) Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate
JP3275482B2 (ja) 電界効果型トランジスタ用エピタキシャルウエハの製造方法
JP3206514B2 (ja) 半導体装置及びその製造方法
JP2008186899A (ja) 半導体装置、並びにバイポーラトランジスタ及びその製造方法
JP2917690B2 (ja) 化合物半導体装置の製造方法
JPH11274168A (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP2000223498A (ja) 半導体装置の製造方法、及びヘテロ接合バイポーラトランジスタの製造方法、並びに増幅器
JPH07263460A (ja) Hbt型化合物半導体装置とその製造方法
JPH11251329A (ja) 半導体ウェハ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060807

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090825

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100825

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110825

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120825

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130825

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees