JP3502267B2 - バイポーラトランジスタの作製方法 - Google Patents
バイポーラトランジスタの作製方法Info
- Publication number
- JP3502267B2 JP3502267B2 JP17439798A JP17439798A JP3502267B2 JP 3502267 B2 JP3502267 B2 JP 3502267B2 JP 17439798 A JP17439798 A JP 17439798A JP 17439798 A JP17439798 A JP 17439798A JP 3502267 B2 JP3502267 B2 JP 3502267B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- growth
- emitter layer
- emitter
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、III−Ｖ族化合物
半導体を用いた超高速バイポーラトランジスタの作製方
法に関するものである。 【０００２】 【従来の技術】エミッタ層にワイドギャップ半導体を用
いたヘテロ接合バイポーラトランジスタ（Heterostruct
ure Bipolar Transistor：ＨＢＴ）は、高速・高周波素
子としての優れた特性を有しており、さまざまな応用が
期待されている。ＨＢＴを構成する場合、ＧａＡｓとＡ
ｌＧａＡｓとの組み合わせや、ＩｎＰとＩｎＧａＡｓの
組み合わせを基本とする、半導体材料の構成が実用上最
も重要度が高く、かつ広範に用いられている。特に、Ｉ
ｎＰとＩｎＧａＡｓの組み合わせを基本とする半導体材
料から構成されたＨＢＴは、高速性のみならず、低消費
電力という要請にも応えられる優れた特性を有する。 【０００３】IV族原子である炭素Ｃは、結晶中での拡散
定数が小さく高濃度ドーピングが可能である等の特徴を
有していることから、近年ｐ型ドーパントとして注目さ
れている。炭素を不純物として添加した半導体層を成長
する手法としては、いくつかの方法が用いられている
が、なかでも有機金属化学気相成長法（Metal OrganicC
hemical Vapor Deposition：ＭＯＣＶＤ）は、装置の大
型化や原料補充が容易である等の点で分子線エピタキシ
ー法（Molecular Beam Epitaxy：ＭＢＥ）や液相成長法
（Liquid Phase Epitaxy：ＬＰＥ）等の他の成長法に比
べて優れており、工業的にも広く用いられている。Ｉｎ
Ｐ基板に格子整合するＩｎＧａＡｓ層中に高濃度に炭素
を添加しようとした場合、通常、４５０℃以下の非常に
低い基板温度で成長する。一方、ＭＯＣＶＤでアンドー
プ層あるいはｎ型不純物添加半導体層を成長する場合、
５５０℃以上の高い基板温度で成長することが多い。こ
れは、高い基板温度にすることで基板表面における原料
分子のマイグレーションが活発になり平坦性のよい結晶
成長を実現できると考えられているためである。したが
って、炭素添加ＩｎＧａＡｓ層をベース層として有する
ＨＢＴを成長する際には、基板温度５５０℃以上の高温
でコレクタ層を成長した後、成長を中断し基板温度を４
５０℃以下まで降温し、ついで炭素添加ＩｎＧａＡｓ層
を成長し、その後再度成長を中断して基板温度を５５０
℃以上に昇温した後、エミッタ層を成長するという手順
が用いられる。しかしながら、低温で成長した炭素添加
ＩｎＧａＡｓはそれよりも高い温度での熱処理に対する
耐性が比較的弱く、高温でのエミッタ層の成長中にベー
ス層である炭素添加ＩｎＧａＡｓの結晶性が劣化し、Ｈ
ＢＴの電流利得は極端に低い値にしかならなかった。 【０００４】 【発明が解決しようとする課題】従来の技術において
は、上記のように、ベース層である低温成長炭素添加Ｉ
ｎＧａＡｓ層が、その成長後の熱履歴によりその結晶性
が劣化し、そのためにＨＢＴの特性がきわめて重大な悪
影響を受けてしまうという問題点があった。 【０００５】本発明は、上記の欠点を解消し、炭素添加
ＩｎＧａＡｓ層をベース層として有するＨＢＴの作製方
法において、ＭＯＣＶＤ成長中の熱履歴による炭素添加
ＩｎＧａＡｓ層の結晶性劣化を回避することにより、電
流利得の高いＨＢＴを得ることを目的とする。 【０００６】 【課題を解決するための手段】上記目的は、ＭＯＣＶＤ
によるベース層およびエミッタ層の成長において、エミ
ッタ層成長中にベース層の結晶性劣化を引き起こさない
ような成長温度範囲を選択することによって実現され
る。 【０００７】具体的には、炭素添加ベース層成長時の基
板温度をＴB℃、エミッタ層成長時の基板温度をＴE℃と
したとき、ＴBおよびＴEが条件式、 ４８０≦ＴE≦５１０ （１） ＴE≦ＴB＋６０ （２） を満足するような条件下でベース層およびエミッタ層の
成長を行えばよい。 【０００８】また、上記の条件下で、層の平坦性を保持
しつつエミッタ層を成長させるためには、エミッタ層の
成長速度をＲμｍ／ｈとして、条件式、 Ｒ≦ＴE／８０−５．２ （３） が成立するような条件下でエミッタ層を成長させればよ
い。 【０００９】 【発明の実施の形態】本発明は、図１に示すように、半
導体基板６上にｎ型のコレクタ電極層５、アンドープの
コレクタ層４、炭素ドープｐ-ＩｎＧａＡｓベース層
３、ｎ型もしくはアンドープのエミッタ層２、ｎ型のエ
ミッタ電極層１を順次堆積していくが、ｐ-ＩｎＧａＡ
ｓベース層３を基板温度ＴB℃で成長した後にＴE℃まで
基板温度を上昇させる。このＴEを、従来エミッタ層の
平坦性確保の観点から必要と考えられてきた５５０℃以
上の基板温度よりも低くすることにより、炭素ドープｐ
-ＩｎＧａＡｓベース層３の結晶性劣化を回避し、電流
利得の低下など、ＨＢＴ特性の劣化を防ぐことができ
る。 【００１０】発明者は、良好な平坦性を確保しつつエミ
ッタ層を成長するための条件が、成長速度と基板温度と
相関関係にあると考えて、注意深く検討を行なった。そ
の結果、図２に示すように、従来考えられてきたよりも
低い基板温度においても平坦性を良好に保ちつつエミッ
タ層を成長することができることを確認した。これを数
式に表したものが条件式（３）である。 【００１１】一方、ＨＢＴの特性が、ＴEおよびＴBと強
い相関関係を有すると考え、検討を進めた。その結果、
ベース層の成長温度が４５０℃の場合、５１０℃を越え
る基板温度でエミッタ層を成長した時に電流利得の低下
が見られた。また、他のベース層成長温度では、エミッ
タ成長時の基板温度が５１０℃以下であっても、その温
度がベース層成長時の基板温度よりも６０℃を越えて高
い場合は、同様に電流利得の低下が見られた。さらに、
４８０℃よりも低い基板温度でエミッタ層を成長した場
合は、電流利得のｎ値（電流利得がコレクタ電流の（１
−１／ｎ）乗に比例するとしたときのｎの値）が１を大
きく越えた値となって特に低電流域での電流利得の低下
が顕著となった。すなわち、エミッタ層成長時の基板温
度が４８０℃以上５１０℃以下であり、かつ、ベース層
成長時の基板温度との差が６０℃を越えない範囲内にあ
れば、ＨＢＴ特性を良好に保持することが可能であるこ
とを確認した。これを数式に表したものが条件式（１）
および（２）である。 【００１２】以上説明したように、条件式（１）、
（２）、および（３）を満たす成長条件下でベース層お
よびエミッタ層の成長を行うことにより、エミッタ層の
平坦性を確保し、かつ、ＨＢＴ特性を良好に保つことが
できることを確認した。 【００１３】（実施の形態１）本発明を、ＩｎＰ／Ｉｎ
ＧａＡｓ・ＨＢＴの成長工程に適用した場合を図１に基
づいて説明する。 【００１４】この場合には、結晶構成元素であるＧａ、
Ｉｎ、Ａｓ、Ｐの原料としてそれぞれトリエチルガリウ
ム（ＴＥＧａ）、トリメチルインジウム（ＴＭＩｎ）、
アルシン（ＡｓＨ3）およびホスフィン（ＰＨ3）を用
い、導電性を付与する不純物としては、ｎ型不純物原料
としてジシラン（Ｓｉ2Ｈ6）、ｐ型不純物である炭素の
原料として四臭化炭素（ＣＢｒ4）を用いたが、他の原
料を用いて成長工程を構成しても同様の効果が得られる
ことはもちろんである。 【００１５】まず、図１（ａ）に示すように、ＩｎＰ基
板６上にコレクタ電極層であるシリコン添加ｎ-ＩｎＧ
ａＡｓ５を成長し、ついで、コレクタ層として、アンド
ープＩｎＧａＡｓ層４を成長する。その際の基板温度
は、従来ｎ型層を成長する際に適当とされてきた温度で
ある。この場合においては、この温度を５５０℃とし
た。コレクタ層の成長が完了したら、図１（ｂ）に示す
ように、ＴＥＧａおよびＴＭＩｎの供給を停止して成長
を中断し、ＡｓＨ3のみを供給したまま基板温度をＴB℃
まで低下させる。本実施の形態においては、ＴBを４５
０とした。基板温度が４５０℃になったら、炭素添加ｐ
-ＩｎＧａＡｓ層３を成長する（図１（ｃ））。炭素添
加ｐ-ＩｎＧａＡｓ層３成長後、図１（ｄ）に示すよう
に、ＴＥＧａ、ＴＭＩｎ、およびＣＢｒ4の供給を停止
して再度成長を中断し、ＡｓＨ3のみを供給したままＴE
℃まで基板温度を上昇させる。基板温度がＴE℃になっ
たところでエミッタ層であるシリコン添加ｎ-ＩｎＰ層
２、およびエミッタ電極層であるシリコン添加ｎ-Ｉｎ
ＧａＡｓ層１を順次成長する。これらの成長工程によ
り、図１（ｅ）に示すようなＩｎＧａＡｓ／ＩｎＰ・Ｈ
ＢＴが形成できる。 【００１６】発明者は、ＨＢＴ特性とＴEの関係を検討
するため、ＴEを４７０℃から５５０℃までの範囲で変
化させた。この際、エミッタ層の平坦性を確保するた
め、エミッタ層の成長速度を０．５μｍ／ｈとした。こ
の成長速度は図２より、４７０≦ＴE≦５５０の範囲で
平坦性が良好に保たれる条件である。図３はその結果を
図示したものである。図３において、曲線１はエミッタ
層の成長温度ＴEとコレクタ電流密度３×１０4Ａ／ｃｍ
2での電流利得との関係を示したものであり、曲線２は
エミッタ層の成長温度ＴEと電流利得のｎ値との関係を
示したものである。電流利得については、ＴEが５１０
℃を越えると急激に減少することを確認した。これは、
エミッタ層成長温度が高い場合にはエミッタ層成長中に
炭素添加ベース層の結晶性が劣化し、ベース層内での再
結合電流が増加したためである。一方、ＴEが４８０℃
よりも低くなると電流利得のｎ値が急増し、素子特性に
悪影響を及ぼすことも確認した。これは、エミッタ層成
長温度が低いためにベース・エミッタ接合空乏層内での
再結合電流が増加するためである。したがって、図３の
鎖線３と鎖線４とに挟まれた範囲でエミッタ層を成長す
ることにより、良好なＨＢＴ特性を得ることができる。 【００１７】ここではＴBを４５０℃としたが、ＴBとし
ては必要な炭素濃度に応じて４２０℃〜４５０℃の範囲
に設定することもできる。例えば、４３０℃に設定した
場合はＴEは４８０≦ＴE≦４９０とすれば良い。なお、
ＴB＞４５０では炭素のドーピング効率が大きく低下す
るため、この条件はＨＢＴを作製するためには好ましく
ない。また、ＴB＜４２０では低温のためベース層の結
晶品質が低下してしまった。 【００１８】上記実施の形態１においては、エミッタ層
がＩｎＰで構成されているが、ＩｎＧａＡｓよりもワイ
ドギャップな材料、たとえば、ＩｎＡｌ（Ｇａ）Ａｓや
ＩｎＧａＡｓＰで構成されることもある。その場合で
も、エミッタ層の構成材料によらず、ベース層の成長温
度よりも６０℃以上高温でエミッタ層を成長すると、ベ
ース層の結晶品質低下が生じてしまうため、本願発明を
用いることにより、エミッタ層の構成材料によらず、そ
の効果を得ることができる。また、本実施の形態におい
てはコレクタ層およびコレクタ電極層がＩｎＧａＡｓで
構成されているが、ＩｎＰを用いることもあり、また、
ＩｎＡｌ（Ｇａ）ＡｓやＩｎＧａＡｓＰを用いることも
あり、さらに、これらの材料の組み合わせで構成される
場合もある。エミッタ電極層についても、本実施の形態
においてはＩｎＧａＡｓで構成されているが、ＩｎＰや
ＩｎＧａＡｓＰ、ＩｎＡｌ（Ｇａ）Ａｓで構成されても
よいし、これらの材料の組み合わせで構成されてもかま
わない。 【００１９】 【発明の効果】以上説明したように、本発明によれば、
炭素が不純物として添加されているｐ型ＩｎＧａＡｓベ
ース層を有するＨＢＴをＭＯＣＶＤ法により作製する場
合に、エミッタ層の平坦性を保ったまま、ベース層の品
質を損なうことなくＨＢＴ構造を成長することができ、
良好な特性を有するＨＢＴを実現することができる。
半導体を用いた超高速バイポーラトランジスタの作製方
法に関するものである。 【０００２】 【従来の技術】エミッタ層にワイドギャップ半導体を用
いたヘテロ接合バイポーラトランジスタ（Heterostruct
ure Bipolar Transistor：ＨＢＴ）は、高速・高周波素
子としての優れた特性を有しており、さまざまな応用が
期待されている。ＨＢＴを構成する場合、ＧａＡｓとＡ
ｌＧａＡｓとの組み合わせや、ＩｎＰとＩｎＧａＡｓの
組み合わせを基本とする、半導体材料の構成が実用上最
も重要度が高く、かつ広範に用いられている。特に、Ｉ
ｎＰとＩｎＧａＡｓの組み合わせを基本とする半導体材
料から構成されたＨＢＴは、高速性のみならず、低消費
電力という要請にも応えられる優れた特性を有する。 【０００３】IV族原子である炭素Ｃは、結晶中での拡散
定数が小さく高濃度ドーピングが可能である等の特徴を
有していることから、近年ｐ型ドーパントとして注目さ
れている。炭素を不純物として添加した半導体層を成長
する手法としては、いくつかの方法が用いられている
が、なかでも有機金属化学気相成長法（Metal OrganicC
hemical Vapor Deposition：ＭＯＣＶＤ）は、装置の大
型化や原料補充が容易である等の点で分子線エピタキシ
ー法（Molecular Beam Epitaxy：ＭＢＥ）や液相成長法
（Liquid Phase Epitaxy：ＬＰＥ）等の他の成長法に比
べて優れており、工業的にも広く用いられている。Ｉｎ
Ｐ基板に格子整合するＩｎＧａＡｓ層中に高濃度に炭素
を添加しようとした場合、通常、４５０℃以下の非常に
低い基板温度で成長する。一方、ＭＯＣＶＤでアンドー
プ層あるいはｎ型不純物添加半導体層を成長する場合、
５５０℃以上の高い基板温度で成長することが多い。こ
れは、高い基板温度にすることで基板表面における原料
分子のマイグレーションが活発になり平坦性のよい結晶
成長を実現できると考えられているためである。したが
って、炭素添加ＩｎＧａＡｓ層をベース層として有する
ＨＢＴを成長する際には、基板温度５５０℃以上の高温
でコレクタ層を成長した後、成長を中断し基板温度を４
５０℃以下まで降温し、ついで炭素添加ＩｎＧａＡｓ層
を成長し、その後再度成長を中断して基板温度を５５０
℃以上に昇温した後、エミッタ層を成長するという手順
が用いられる。しかしながら、低温で成長した炭素添加
ＩｎＧａＡｓはそれよりも高い温度での熱処理に対する
耐性が比較的弱く、高温でのエミッタ層の成長中にベー
ス層である炭素添加ＩｎＧａＡｓの結晶性が劣化し、Ｈ
ＢＴの電流利得は極端に低い値にしかならなかった。 【０００４】 【発明が解決しようとする課題】従来の技術において
は、上記のように、ベース層である低温成長炭素添加Ｉ
ｎＧａＡｓ層が、その成長後の熱履歴によりその結晶性
が劣化し、そのためにＨＢＴの特性がきわめて重大な悪
影響を受けてしまうという問題点があった。 【０００５】本発明は、上記の欠点を解消し、炭素添加
ＩｎＧａＡｓ層をベース層として有するＨＢＴの作製方
法において、ＭＯＣＶＤ成長中の熱履歴による炭素添加
ＩｎＧａＡｓ層の結晶性劣化を回避することにより、電
流利得の高いＨＢＴを得ることを目的とする。 【０００６】 【課題を解決するための手段】上記目的は、ＭＯＣＶＤ
によるベース層およびエミッタ層の成長において、エミ
ッタ層成長中にベース層の結晶性劣化を引き起こさない
ような成長温度範囲を選択することによって実現され
る。 【０００７】具体的には、炭素添加ベース層成長時の基
板温度をＴB℃、エミッタ層成長時の基板温度をＴE℃と
したとき、ＴBおよびＴEが条件式、 ４８０≦ＴE≦５１０ （１） ＴE≦ＴB＋６０ （２） を満足するような条件下でベース層およびエミッタ層の
成長を行えばよい。 【０００８】また、上記の条件下で、層の平坦性を保持
しつつエミッタ層を成長させるためには、エミッタ層の
成長速度をＲμｍ／ｈとして、条件式、 Ｒ≦ＴE／８０−５．２ （３） が成立するような条件下でエミッタ層を成長させればよ
い。 【０００９】 【発明の実施の形態】本発明は、図１に示すように、半
導体基板６上にｎ型のコレクタ電極層５、アンドープの
コレクタ層４、炭素ドープｐ-ＩｎＧａＡｓベース層
３、ｎ型もしくはアンドープのエミッタ層２、ｎ型のエ
ミッタ電極層１を順次堆積していくが、ｐ-ＩｎＧａＡ
ｓベース層３を基板温度ＴB℃で成長した後にＴE℃まで
基板温度を上昇させる。このＴEを、従来エミッタ層の
平坦性確保の観点から必要と考えられてきた５５０℃以
上の基板温度よりも低くすることにより、炭素ドープｐ
-ＩｎＧａＡｓベース層３の結晶性劣化を回避し、電流
利得の低下など、ＨＢＴ特性の劣化を防ぐことができ
る。 【００１０】発明者は、良好な平坦性を確保しつつエミ
ッタ層を成長するための条件が、成長速度と基板温度と
相関関係にあると考えて、注意深く検討を行なった。そ
の結果、図２に示すように、従来考えられてきたよりも
低い基板温度においても平坦性を良好に保ちつつエミッ
タ層を成長することができることを確認した。これを数
式に表したものが条件式（３）である。 【００１１】一方、ＨＢＴの特性が、ＴEおよびＴBと強
い相関関係を有すると考え、検討を進めた。その結果、
ベース層の成長温度が４５０℃の場合、５１０℃を越え
る基板温度でエミッタ層を成長した時に電流利得の低下
が見られた。また、他のベース層成長温度では、エミッ
タ成長時の基板温度が５１０℃以下であっても、その温
度がベース層成長時の基板温度よりも６０℃を越えて高
い場合は、同様に電流利得の低下が見られた。さらに、
４８０℃よりも低い基板温度でエミッタ層を成長した場
合は、電流利得のｎ値（電流利得がコレクタ電流の（１
−１／ｎ）乗に比例するとしたときのｎの値）が１を大
きく越えた値となって特に低電流域での電流利得の低下
が顕著となった。すなわち、エミッタ層成長時の基板温
度が４８０℃以上５１０℃以下であり、かつ、ベース層
成長時の基板温度との差が６０℃を越えない範囲内にあ
れば、ＨＢＴ特性を良好に保持することが可能であるこ
とを確認した。これを数式に表したものが条件式（１）
および（２）である。 【００１２】以上説明したように、条件式（１）、
（２）、および（３）を満たす成長条件下でベース層お
よびエミッタ層の成長を行うことにより、エミッタ層の
平坦性を確保し、かつ、ＨＢＴ特性を良好に保つことが
できることを確認した。 【００１３】（実施の形態１）本発明を、ＩｎＰ／Ｉｎ
ＧａＡｓ・ＨＢＴの成長工程に適用した場合を図１に基
づいて説明する。 【００１４】この場合には、結晶構成元素であるＧａ、
Ｉｎ、Ａｓ、Ｐの原料としてそれぞれトリエチルガリウ
ム（ＴＥＧａ）、トリメチルインジウム（ＴＭＩｎ）、
アルシン（ＡｓＨ3）およびホスフィン（ＰＨ3）を用
い、導電性を付与する不純物としては、ｎ型不純物原料
としてジシラン（Ｓｉ2Ｈ6）、ｐ型不純物である炭素の
原料として四臭化炭素（ＣＢｒ4）を用いたが、他の原
料を用いて成長工程を構成しても同様の効果が得られる
ことはもちろんである。 【００１５】まず、図１（ａ）に示すように、ＩｎＰ基
板６上にコレクタ電極層であるシリコン添加ｎ-ＩｎＧ
ａＡｓ５を成長し、ついで、コレクタ層として、アンド
ープＩｎＧａＡｓ層４を成長する。その際の基板温度
は、従来ｎ型層を成長する際に適当とされてきた温度で
ある。この場合においては、この温度を５５０℃とし
た。コレクタ層の成長が完了したら、図１（ｂ）に示す
ように、ＴＥＧａおよびＴＭＩｎの供給を停止して成長
を中断し、ＡｓＨ3のみを供給したまま基板温度をＴB℃
まで低下させる。本実施の形態においては、ＴBを４５
０とした。基板温度が４５０℃になったら、炭素添加ｐ
-ＩｎＧａＡｓ層３を成長する（図１（ｃ））。炭素添
加ｐ-ＩｎＧａＡｓ層３成長後、図１（ｄ）に示すよう
に、ＴＥＧａ、ＴＭＩｎ、およびＣＢｒ4の供給を停止
して再度成長を中断し、ＡｓＨ3のみを供給したままＴE
℃まで基板温度を上昇させる。基板温度がＴE℃になっ
たところでエミッタ層であるシリコン添加ｎ-ＩｎＰ層
２、およびエミッタ電極層であるシリコン添加ｎ-Ｉｎ
ＧａＡｓ層１を順次成長する。これらの成長工程によ
り、図１（ｅ）に示すようなＩｎＧａＡｓ／ＩｎＰ・Ｈ
ＢＴが形成できる。 【００１６】発明者は、ＨＢＴ特性とＴEの関係を検討
するため、ＴEを４７０℃から５５０℃までの範囲で変
化させた。この際、エミッタ層の平坦性を確保するた
め、エミッタ層の成長速度を０．５μｍ／ｈとした。こ
の成長速度は図２より、４７０≦ＴE≦５５０の範囲で
平坦性が良好に保たれる条件である。図３はその結果を
図示したものである。図３において、曲線１はエミッタ
層の成長温度ＴEとコレクタ電流密度３×１０4Ａ／ｃｍ
2での電流利得との関係を示したものであり、曲線２は
エミッタ層の成長温度ＴEと電流利得のｎ値との関係を
示したものである。電流利得については、ＴEが５１０
℃を越えると急激に減少することを確認した。これは、
エミッタ層成長温度が高い場合にはエミッタ層成長中に
炭素添加ベース層の結晶性が劣化し、ベース層内での再
結合電流が増加したためである。一方、ＴEが４８０℃
よりも低くなると電流利得のｎ値が急増し、素子特性に
悪影響を及ぼすことも確認した。これは、エミッタ層成
長温度が低いためにベース・エミッタ接合空乏層内での
再結合電流が増加するためである。したがって、図３の
鎖線３と鎖線４とに挟まれた範囲でエミッタ層を成長す
ることにより、良好なＨＢＴ特性を得ることができる。 【００１７】ここではＴBを４５０℃としたが、ＴBとし
ては必要な炭素濃度に応じて４２０℃〜４５０℃の範囲
に設定することもできる。例えば、４３０℃に設定した
場合はＴEは４８０≦ＴE≦４９０とすれば良い。なお、
ＴB＞４５０では炭素のドーピング効率が大きく低下す
るため、この条件はＨＢＴを作製するためには好ましく
ない。また、ＴB＜４２０では低温のためベース層の結
晶品質が低下してしまった。 【００１８】上記実施の形態１においては、エミッタ層
がＩｎＰで構成されているが、ＩｎＧａＡｓよりもワイ
ドギャップな材料、たとえば、ＩｎＡｌ（Ｇａ）Ａｓや
ＩｎＧａＡｓＰで構成されることもある。その場合で
も、エミッタ層の構成材料によらず、ベース層の成長温
度よりも６０℃以上高温でエミッタ層を成長すると、ベ
ース層の結晶品質低下が生じてしまうため、本願発明を
用いることにより、エミッタ層の構成材料によらず、そ
の効果を得ることができる。また、本実施の形態におい
てはコレクタ層およびコレクタ電極層がＩｎＧａＡｓで
構成されているが、ＩｎＰを用いることもあり、また、
ＩｎＡｌ（Ｇａ）ＡｓやＩｎＧａＡｓＰを用いることも
あり、さらに、これらの材料の組み合わせで構成される
場合もある。エミッタ電極層についても、本実施の形態
においてはＩｎＧａＡｓで構成されているが、ＩｎＰや
ＩｎＧａＡｓＰ、ＩｎＡｌ（Ｇａ）Ａｓで構成されても
よいし、これらの材料の組み合わせで構成されてもかま
わない。 【００１９】 【発明の効果】以上説明したように、本発明によれば、
炭素が不純物として添加されているｐ型ＩｎＧａＡｓベ
ース層を有するＨＢＴをＭＯＣＶＤ法により作製する場
合に、エミッタ層の平坦性を保ったまま、ベース層の品
質を損なうことなくＨＢＴ構造を成長することができ、
良好な特性を有するＨＢＴを実現することができる。
【図面の簡単な説明】
【図１】実施の形態１に示したところの、ＨＢＴの作製
工程を模式的に示す断面図である。 【図２】エミッタ層成長条件とエミッタ層の平坦性の関
係を示す図である。 【図３】実施の形態１に示したところの、エミッタ層成
長温度と、電流利得および電流利得のｎ値との関係を示
す図である。 【符号の説明】 １…エミッタ電極層、２…エミッタ層、３…炭素添加ｐ
-ＩｎＧａＡｓベース層、４…コレクタ層、５…コレク
タ電極層、６…半導体基板
工程を模式的に示す断面図である。 【図２】エミッタ層成長条件とエミッタ層の平坦性の関
係を示す図である。 【図３】実施の形態１に示したところの、エミッタ層成
長温度と、電流利得および電流利得のｎ値との関係を示
す図である。 【符号の説明】 １…エミッタ電極層、２…エミッタ層、３…炭素添加ｐ
-ＩｎＧａＡｓベース層、４…コレクタ層、５…コレク
タ電極層、６…半導体基板
フロントページの続き
(56)参考文献 特開 平２−260628（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/737
Claims (1)
- (57)【特許請求の範囲】 【請求項１】半導体基板上に、コレクタ層、ｐ型不純物
として炭素が添加されたＩｎＧａＡｓからなるベース
層、およびＩｎＰからなるエミッタ層を設けたヘテロ接
合バイポーラトランジスタの作製方法において、 前記ベース層の成長温度をＴＢ℃、前記エミッタ層の成
長温度をＴＥ℃、前記エミッタ層の成長速度をＲμｍ／
ｈとしたときのＴＢ 、Ｔ Ｅ およびＲが、 式、ＴＥ≦ＴＢ＋６０、 式 、４２０≦ＴＢ≦４５０、および、 式、Ｒ≦Ｔ Ｅ ／８０−５．２、 を満足する条件下で、前記ベース層およびエミッタ層を
成長することを特徴とするバイポーラトランジスタの作
製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17439798A JP3502267B2 (ja) | 1998-06-22 | 1998-06-22 | バイポーラトランジスタの作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17439798A JP3502267B2 (ja) | 1998-06-22 | 1998-06-22 | バイポーラトランジスタの作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000012557A JP2000012557A (ja) | 2000-01-14 |
| JP3502267B2 true JP3502267B2 (ja) | 2004-03-02 |
Family
ID=15977878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17439798A Expired - Fee Related JP3502267B2 (ja) | 1998-06-22 | 1998-06-22 | バイポーラトランジスタの作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3502267B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3843884B2 (ja) | 2002-04-23 | 2006-11-08 | 住友電気工業株式会社 | バイポーラトランジスタの製造方法 |
| CN105355545A (zh) * | 2015-12-10 | 2016-02-24 | 中国电子科技集团公司第十三研究所 | 提高p型铟镓砷薄膜掺杂浓度的方法、薄膜的制备方法及其应用 |
-
1998
- 1998-06-22 JP JP17439798A patent/JP3502267B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000012557A (ja) | 2000-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3368452B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP2009016867A (ja) | ｐｎ接合を有する薄膜結晶ウエハ及びその製造方法 | |
| JP5833491B2 (ja) | 半導体薄膜の製造方法 | |
| JP3158651B2 (ja) | 化合物半導体及びその製造方法 | |
| US6258685B1 (en) | Method of manufacturing hetero-junction bipolar transistor | |
| JP3502267B2 (ja) | バイポーラトランジスタの作製方法 | |
| JPH08306703A (ja) | 化合物半導体結晶装置とその製造方法 | |
| US5858818A (en) | Formation of InGaSa p-n Junction by control of growth temperature | |
| US7550786B2 (en) | Compound semiconductor epitaxial substrate | |
| JP3227083B2 (ja) | バイポーラトランジスタの作製方法 | |
| JP3156909B2 (ja) | 半導体積層構造の気相成長方法 | |
| CN117012814B (zh) | InP基异质结双极性晶体管的外延结构及其制备方法 | |
| JP4158683B2 (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ | |
| US7397062B2 (en) | Heterojunction bipolar transistor with improved current gain | |
| JP2007103925A (ja) | 半導体装置及びその製造方法 | |
| JP6096569B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP5543302B2 (ja) | 化合物半導体ウェーハの製造方法及び化合物半導体素子 | |
| JPH11251329A (ja) | 半導体ウェハ及びその製造方法 | |
| JP2005032897A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH07321058A (ja) | Ｉｉｉ−ｖ族混晶化合物半導体膜の製造方法 | |
| JP2000323491A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| CN117766389A (zh) | 一种异质结双极晶体管及其mocvd外延生长方法 | |
| JP2586118B2 (ja) | 気相成長方法及び埋め込み構造半導体レーザの製造方法 | |
| JPH05299340A (ja) | ドーピング濃度制御法 | |
| JP2004134548A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031202 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031204 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071212 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |