JPH0714840B2 - エピタキシャル膜成長方法 - Google Patents
エピタキシャル膜成長方法Info
- Publication number
- JPH0714840B2 JPH0714840B2 JP1207101A JP20710189A JPH0714840B2 JP H0714840 B2 JPH0714840 B2 JP H0714840B2 JP 1207101 A JP1207101 A JP 1207101A JP 20710189 A JP20710189 A JP 20710189A JP H0714840 B2 JPH0714840 B2 JP H0714840B2
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial
- growth
- layer
- substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 31
- 239000000758 substrate Substances 0.000 claims description 52
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 23
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 239000010408 film Substances 0.000 description 34
- 239000007789 gas Substances 0.000 description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 11
- 229910052796 boron Inorganic materials 0.000 description 11
- 239000012535 impurity Substances 0.000 description 11
- 238000000151 deposition Methods 0.000 description 8
- 229910052785 arsenic Inorganic materials 0.000 description 7
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 7
- 238000000407 epitaxy Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005086 pumping Methods 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 229910003902 SiCl 4 Inorganic materials 0.000 description 2
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000032258 transport Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000007775 late Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000010183 spectrum analysis Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明は、半導体装置におけるエピタキシヤルシリコン
層の堆積に関し、更に具体的には、半導体基板上に高温
エピタキシヤル膜を成長させる前に成長させた低温エピ
タキシヤル膜を用いてオートドーピングを最小限に抑え
たエピタキシヤルシリコン膜の成長方法に関する。
層の堆積に関し、更に具体的には、半導体基板上に高温
エピタキシヤル膜を成長させる前に成長させた低温エピ
タキシヤル膜を用いてオートドーピングを最小限に抑え
たエピタキシヤルシリコン膜の成長方法に関する。
B.従来技術と本発明が解決しようとする課題 高性能集積回路素子の寸法を減少させるために絶えず努
力が続けられているが、特定のデバイスのパラメータ
は、これらパラメータを製造するために利用可能な方法
によつて制限されてきた。このような１つが、不純物添
加された基板上に成長したエピタキシヤル膜の厚さであ
る。基板から前記エピタキシヤル膜中へ不純物の蒸発に
よつてひきおこされたエピタキシヤル層のオートドーピ
ングのため、シリコンエピタキシヤルによつて成長され
たこれらの層の厚さは、蒸発したドーパントの影響を受
けないように、必要とされる膜厚よりも厚くならざるを
得なかつた。
力が続けられているが、特定のデバイスのパラメータ
は、これらパラメータを製造するために利用可能な方法
によつて制限されてきた。このような１つが、不純物添
加された基板上に成長したエピタキシヤル膜の厚さであ
る。基板から前記エピタキシヤル膜中へ不純物の蒸発に
よつてひきおこされたエピタキシヤル層のオートドーピ
ングのため、シリコンエピタキシヤルによつて成長され
たこれらの層の厚さは、蒸発したドーパントの影響を受
けないように、必要とされる膜厚よりも厚くならざるを
得なかつた。
この必要とされる厚さは、従来の成長条件（温度は1000
℃より高い）下で約１μである。蒸発したドーパントの
成長膜への混入によって成長膜と基板との間での急激な
ドーパントの濃度差が見られなくなつた。
℃より高い）下で約１μである。蒸発したドーパントの
成長膜への混入によって成長膜と基板との間での急激な
ドーパントの濃度差が見られなくなつた。
これまで種々の解決策が、これらのオートドーピングの
問題を克服するために提案されたきた。例えば、1972年
５月２日にワジユダ（Wajda）に対して発行された米国
特許第3660180号において、オートドーピングは、従来
のエピタキシヤル膜の成長の前に、不純物添加された半
導体基板上の第１の層をスパツタ堆積すすることによつ
て最小にできることが示されている。しかしながら、ス
パツタ膜は、エピタキシヤル成長膜として使用すること
ができないことが知られている。例えば、スパツタ膜
は、スパツタによる堆積の間、無視できない表面損傷を
ひきおこす。この表面損傷は、後の結晶成長において繰
り返される。スパツタ層は、また、不整合及びくずれた
成長をひきおこす基板と異なつた結晶格子方位を有して
いた。更に、スパツタリングは、大面積エピタキシヤル
成長での使用にとつては、非常に不純物を多く含ませ、
とても使用できるものではない。
問題を克服するために提案されたきた。例えば、1972年
５月２日にワジユダ（Wajda）に対して発行された米国
特許第3660180号において、オートドーピングは、従来
のエピタキシヤル膜の成長の前に、不純物添加された半
導体基板上の第１の層をスパツタ堆積すすることによつ
て最小にできることが示されている。しかしながら、ス
パツタ膜は、エピタキシヤル成長膜として使用すること
ができないことが知られている。例えば、スパツタ膜
は、スパツタによる堆積の間、無視できない表面損傷を
ひきおこす。この表面損傷は、後の結晶成長において繰
り返される。スパツタ層は、また、不整合及びくずれた
成長をひきおこす基板と異なつた結晶格子方位を有して
いた。更に、スパツタリングは、大面積エピタキシヤル
成長での使用にとつては、非常に不純物を多く含ませ、
とても使用できるものではない。
そのため、従来技術では、化学的気相成長法（CVD法）
が、好ましいエピタキシヤル成長法であるとされるほど
であつた。
が、好ましいエピタキシヤル成長法であるとされるほど
であつた。
このCVD法は、一般的に1000℃以上の温度で行なわれ
た。
た。
CVD技術における改良として、技術者は研究し、低温シ
リコンエピタキシの開発を続けている。このような低温
範囲（1000℃より低い）における温度処理は、より高い
温度での処理を行なうことが知られているエピタキシヤ
ルシリコンにおける不純物添加やオートドーピングの問
題を解決することができる。例えば、次の文献を参照す
るとよい。それは、S.ナカムラによる「低温エピタキシ
ヤル成長例による高電圧感度を有するシリコン可変キヤ
パシタンスダイオード」（1965年カリフオルニア州サン
フランシスコで開かれた電気学会で発表された研究論
文）及びD.C.グプタによる「蒸発面ホモエピタキシヤル
シリコンの堆積方法の改良」（1971年10月発行のソリッ
ド・ステート・テクノロジー第33乃至39頁）、そしてR.
N.トーマス、M.H.フランコーブらによる「UHV昇華によ
るPN接合の低温エピタキシヤル成長」（1968年10月発行
のアプライドフイジツクスレターズ第13巻No.8第270乃
至272頁）である。
リコンエピタキシの開発を続けている。このような低温
範囲（1000℃より低い）における温度処理は、より高い
温度での処理を行なうことが知られているエピタキシヤ
ルシリコンにおける不純物添加やオートドーピングの問
題を解決することができる。例えば、次の文献を参照す
るとよい。それは、S.ナカムラによる「低温エピタキシ
ヤル成長例による高電圧感度を有するシリコン可変キヤ
パシタンスダイオード」（1965年カリフオルニア州サン
フランシスコで開かれた電気学会で発表された研究論
文）及びD.C.グプタによる「蒸発面ホモエピタキシヤル
シリコンの堆積方法の改良」（1971年10月発行のソリッ
ド・ステート・テクノロジー第33乃至39頁）、そしてR.
N.トーマス、M.H.フランコーブらによる「UHV昇華によ
るPN接合の低温エピタキシヤル成長」（1968年10月発行
のアプライドフイジツクスレターズ第13巻No.8第270乃
至272頁）である。
低温エピタキシヤル膜成長でもたらされた最近の効果の
例として、低温での高結晶質成長のホモエピタキシヤル
シリコン層成長についてB.S.メイアサンにより1986年発
行のアプライド・フイジツクス・レターズ（Applied Ph
ysics Letters）48（12）797頁乃至799頁に記述されて
いる。この論文は、700℃乃至850℃の範囲の温度での成
膜技術により、実験に基いてウエハ上へのエピタキシヤ
ルシリコン膜の成長を説明している。このような温度範
囲での処理は、4000乃至6000Åのエピタキシヤル成長層
のうち最初の層1000Åにおいて、ほう素のドーピングレ
ベルが1019B/cm3から1015B/cm3まで４桁落ちて急激なド
ーパント濃度の変化が起る。
例として、低温での高結晶質成長のホモエピタキシヤル
シリコン層成長についてB.S.メイアサンにより1986年発
行のアプライド・フイジツクス・レターズ（Applied Ph
ysics Letters）48（12）797頁乃至799頁に記述されて
いる。この論文は、700℃乃至850℃の範囲の温度での成
膜技術により、実験に基いてウエハ上へのエピタキシヤ
ルシリコン膜の成長を説明している。このような温度範
囲での処理は、4000乃至6000Åのエピタキシヤル成長層
のうち最初の層1000Åにおいて、ほう素のドーピングレ
ベルが1019B/cm3から1015B/cm3まで４桁落ちて急激なド
ーパント濃度の変化が起る。
更に、エピタキシヤル層のスペクトル分析は、バルク結
晶のエピタキシヤル層と同一であり、しかも隠れた結晶
欠陥のない成長膜を発見した。従つて、低温シリコンエ
ピタキシは、以前に実施された成長技術を越えて顕著な
進歩を提供すると思われる。
晶のエピタキシヤル層と同一であり、しかも隠れた結晶
欠陥のない成長膜を発見した。従つて、低温シリコンエ
ピタキシは、以前に実施された成長技術を越えて顕著な
進歩を提供すると思われる。
しかしながら、低温シリコンエピタキシ成長のための処
理時間は、比較的長い。低温エピタキシでの典型的な成
長速度は、約50Å乃至150Å/minである。これでは成長
速度があまりに遅いので効果的でなく、少くとも１μ以
上の厚さの膜を使用できなくさせる。
理時間は、比較的長い。低温エピタキシでの典型的な成
長速度は、約50Å乃至150Å/minである。これでは成長
速度があまりに遅いので効果的でなく、少くとも１μ以
上の厚さの膜を使用できなくさせる。
そのため、本発明の目的は、拡散のないシリコンウエハ
上へのエピタキシヤル膜成長方法を提供することにあ
る。そして／又はウエハからのオートドーピングの影響
を受ける領域を最小限に抑えることができる。
上へのエピタキシヤル膜成長方法を提供することにあ
る。そして／又はウエハからのオートドーピングの影響
を受ける領域を最小限に抑えることができる。
本発明の他の目的は、オートドーピングを含ませること
ができる比較的厚い堆積膜（μより厚い）が短い処理時
間内に得られることができるシリコンウエハ上へのエピ
タキシヤル成長方法を提供することにある。
ができる比較的厚い堆積膜（μより厚い）が短い処理時
間内に得られることができるシリコンウエハ上へのエピ
タキシヤル成長方法を提供することにある。
さらに、本発明の他の目的は、高温エピタキシヤル成長
の中間の第２の層の成長前に第１層である低温エピタキ
シヤル層を成長するための成長方法及び構造を提供する
ことにある。
の中間の第２の層の成長前に第１層である低温エピタキ
シヤル層を成長するための成長方法及び構造を提供する
ことにある。
本発明の目的、特徴及び効果は、添付図とともに以下の
より詳しい発明についての記述から明らかとなる。
より詳しい発明についての記述から明らかとなる。
C.課題を達成するための手段 基板表面界面でドーパント濃度に急激な差がある接合を
するエピタキシヤル膜（μより大きい）の成長方法が本
書において開示されている。当該方法は、エピタキシヤ
ル成長する前記第１の層を基板上に成長させることを含
んでいる。そして、前記第１の層は、約10-8Torrより低
い圧力及び800℃より低い温度で成長される。この第１
の層は、100Åよりも大きな膜厚を有している。
するエピタキシヤル膜（μより大きい）の成長方法が本
書において開示されている。当該方法は、エピタキシヤ
ル成長する前記第１の層を基板上に成長させることを含
んでいる。そして、前記第１の層は、約10-8Torrより低
い圧力及び800℃より低い温度で成長される。この第１
の層は、100Åよりも大きな膜厚を有している。
次に、前記第１の層上に、エピタキシヤル成長した第２
の層が成長される。当該第２の層は、800℃より高い温
度で従来から行なわれている成膜方法によつて成長され
る。前記第２の層の膜厚は、前記第１の層の膜厚より厚
いか、又は同じである。
の層が成長される。当該第２の層は、800℃より高い温
度で従来から行なわれている成膜方法によつて成長され
る。前記第２の層の膜厚は、前記第１の層の膜厚より厚
いか、又は同じである。
D.実施例 第１図を参照すると、第１図は、それぞれＰ＋型及びＮ
＋型の埋込み層がそれぞれ２つ埋め込まれ、不純物添加
された領域32及び34を含んでいるドープされたＮ型半導
体基板30の横断面図である。
＋型の埋込み層がそれぞれ２つ埋め込まれ、不純物添加
された領域32及び34を含んでいるドープされたＮ型半導
体基板30の横断面図である。
第１図に示すように、当該実施例において、基板30は、
従来の厚さを有する単結晶シリコン構造であり、少なく
とも約0.1ohm−cmの抵抗率を有する不純物添加されたＮ
型半導体基板である。従来技術によつて基板30に埋め込
まれるものは、Ｎ＋型領域34及びＰ＋型領域32である。
Ｎ＋型領域34は、ドーパントとして例えば砒素又はリン
のようなＮ形不純物を使用することによつて周知のマス
キング技術も併せて使用して形成されてもよく、約１×
1020乃至約３×10-4atoms/cm3範囲内で正常に広がる高
ドーピング量を生じ、約８×10-4乃至約３×10-4ohm−c
mの範囲における比較的低い抵抗率を備える。
従来の厚さを有する単結晶シリコン構造であり、少なく
とも約0.1ohm−cmの抵抗率を有する不純物添加されたＮ
型半導体基板である。従来技術によつて基板30に埋め込
まれるものは、Ｎ＋型領域34及びＰ＋型領域32である。
Ｎ＋型領域34は、ドーパントとして例えば砒素又はリン
のようなＮ形不純物を使用することによつて周知のマス
キング技術も併せて使用して形成されてもよく、約１×
1020乃至約３×10-4atoms/cm3範囲内で正常に広がる高
ドーピング量を生じ、約８×10-4乃至約３×10-4ohm−c
mの範囲における比較的低い抵抗率を備える。
Ｎ＋型領域34は、基板30と同じ導伝型を有している。
逆に、P/N接合を画定しているＰ＋領域32は、さらにド
ーパントとして、例えば、ほう素のようなＰ型不純物を
使用することによつてマスキング技術も併せて使用して
形成されても良く、約２×1020atoms/cm2の範囲内にお
いて正常に広がる比較的高いドーピング量を生じ、約７
×10-4ohms−cmの範囲において、上記Ｎ＋領域34と似た
低い抵抗領域を備える。
ーパントとして、例えば、ほう素のようなＰ型不純物を
使用することによつてマスキング技術も併せて使用して
形成されても良く、約２×1020atoms/cm2の範囲内にお
いて正常に広がる比較的高いドーピング量を生じ、約７
×10-4ohms−cmの範囲において、上記Ｎ＋領域34と似た
低い抵抗領域を備える。
第１図に示すように、不純物添加されたＰ＋型領域32
は、基板30の導伝型と正反対の導伝型を有している。承
知のように、前述のことは、採用される基板の導伝型や
形状に関係なく、本発明の一般的な適用可能性を説明し
ている。例えば、基板は、不純物添加された領域がなく
てもよく、従つて、P/N接合を画定するために基板上に
成長される第２の導伝型の半導体材料である１つの導伝
型で不純物添加領域を単に構成するだけでもよい。ま
た、不純物添加領域のいずれかの型だけが、他方の型を
除外して採用されてもよい。本発明は、このような広い
背景の下で、さらに、同導伝型の半導体基板上に不純物
添加された半導体材料の成長にも目を向けている。
は、基板30の導伝型と正反対の導伝型を有している。承
知のように、前述のことは、採用される基板の導伝型や
形状に関係なく、本発明の一般的な適用可能性を説明し
ている。例えば、基板は、不純物添加された領域がなく
てもよく、従つて、P/N接合を画定するために基板上に
成長される第２の導伝型の半導体材料である１つの導伝
型で不純物添加領域を単に構成するだけでもよい。ま
た、不純物添加領域のいずれかの型だけが、他方の型を
除外して採用されてもよい。本発明は、このような広い
背景の下で、さらに、同導伝型の半導体基板上に不純物
添加された半導体材料の成長にも目を向けている。
次に第１図に示すように、Ｎを添加したシリコン36の薄
膜（約100Å）は、低温エピタキシヤル技術によつて成
長される。高品質、低温エピタキシヤル層が最近の技術
なので、この低温エピタキシヤル層の成長方法及び成長
装置が第２図に詳細に示されている。
膜（約100Å）は、低温エピタキシヤル技術によつて成
長される。高品質、低温エピタキシヤル層が最近の技術
なので、この低温エピタキシヤル層の成長方法及び成長
装置が第２図に詳細に示されている。
第２図は、低温、低圧のCVDエピタキシヤル成長装置の
１つの型用の配置図である。
１つの型用の配置図である。
第２図において、UHV系10（成長室、又は反応室）及び
基板搬入室12は、前記UHV系10内に基板14を搬入するた
めに使用される。主バルブ16は、UHV系10及び基板搬入
室12間を分離する働きをする。
基板搬入室12は、前記UHV系10内に基板14を搬入するた
めに使用される。主バルブ16は、UHV系10及び基板搬入
室12間を分離する働きをする。
基板搬入室12の機能は、当該基板搬入室12が10-6Torr以
下の圧力に引かれた後、基板14をUHV系10へ搬送する低
圧力室にすることである。
下の圧力に引かれた後、基板14をUHV系10へ搬送する低
圧力室にすることである。
基板搬入室12は、所望の真空度まで基板搬入室12内を排
気するためのポンプ手段20を備えている。さらに、基板
搬入室12に取り付けているのは、基板搬入室からUHV系
へ基板14を搬送するための搬送手段28である。
気するためのポンプ手段20を備えている。さらに、基板
搬入室12に取り付けているのは、基板搬入室からUHV系
へ基板14を搬送するための搬送手段28である。
UHV系（反応室又は堆積室とも呼ばれる）は、基板上へ
の化学的気相成長が行なわれるホツトウオール炉、さら
に選択的に該炉内で不純物量を測定するための機器（室
量分析計）、そして炉内を少くとも10-8Torrの到達真空
にするためのポンプ手段を含んでいる。
の化学的気相成長が行なわれるホツトウオール炉、さら
に選択的に該炉内で不純物量を測定するための機器（室
量分析計）、そして炉内を少くとも10-8Torrの到達真空
にするためのポンプ手段を含んでいる。
ポンプ手段38は、成長管34内を少くとも10-8Torrの到達
真空を作るために使用される。CVD装置の成長管中にお
いて超高真空を作るための基板搬入室12及びポンプ手段
38の設置は、基板14上に高品質のエピタキシヤルシリコ
ン層を成長させるために不可欠である。このような堆積
をさせるために、ソースガス及び何かの不純物ガスが、
ガス供給口56を経由して成長管34内に導入される。
真空を作るために使用される。CVD装置の成長管中にお
いて超高真空を作るための基板搬入室12及びポンプ手段
38の設置は、基板14上に高品質のエピタキシヤルシリコ
ン層を成長させるために不可欠である。このような堆積
をさせるために、ソースガス及び何かの不純物ガスが、
ガス供給口56を経由して成長管34内に導入される。
成長法における主要要な工程は、次の通りである。
1.UHV系は、全圧約10-8Torrより低い圧力までポンプで
排気される。
排気される。
2.基板14は、その上でのエピタキシヤル成長のために、
基板搬入室12からUHV系10へ搬送される。
基板搬入室12からUHV系10へ搬送される。
3.所望の処理温度及び圧力が作られる。
4.ソースガスは、基板14上にシリコン層の規則正しいエ
ピタキシヤル成長用の等温ガスふん囲気を形成するため
にガス供給口56を介して導入される。
ピタキシヤル成長用の等温ガスふん囲気を形成するため
にガス供給口56を介して導入される。
本発明を実施する上で、成長温度は、800℃より低く、
しかも全圧は、通例200m Torrより低い。更に、装置はU
HV系10内で、全ての汚染物の分圧が常持すなわち、基板
14上への成長前及び成長中、10-8Torrより低く維持され
るように操作される。
しかも全圧は、通例200m Torrより低い。更に、装置はU
HV系10内で、全ての汚染物の分圧が常持すなわち、基板
14上への成長前及び成長中、10-8Torrより低く維持され
るように操作される。
当業者が低温エピタキシヤル法を実施するのに必要なそ
れ以上の詳細を知ることができるように、かかる記述と
ともに本発明の基礎的な処理工程が前段に記述されてい
る。
れ以上の詳細を知ることができるように、かかる記述と
ともに本発明の基礎的な処理工程が前段に記述されてい
る。
再び第１図を参照すると、低温エピタキシヤル層36上
へ、Ｎ−層38が成長される。
へ、Ｎ−層38が成長される。
このＮ−層38のための特定のエピタキシヤル成長方法
は、これに限定されるものではなく、多くの従来技術の
方法が使用され得る。
は、これに限定されるものではなく、多くの従来技術の
方法が使用され得る。
高温エピタキシヤル層の成長手段のための工程は、従来
技術としてよく知られている（「SILICON PROCESSING F
OR VISI ERA」第１巻−プロセス技術124乃至160頁（198
7年）S.ウオルフ、R.N.トーバー共著、カリフオルニア
州サンセツトビーチのラテイスプレス発行）。
技術としてよく知られている（「SILICON PROCESSING F
OR VISI ERA」第１巻−プロセス技術124乃至160頁（198
7年）S.ウオルフ、R.N.トーバー共著、カリフオルニア
州サンセツトビーチのラテイスプレス発行）。
これらの工程のためのエピタキシヤル成長装置は、例え
ば、H2とともに、SiH4、SiH2Cl2、SiHCl3そしてSiCl4の
ようなソースガスを使用する垂直及び平らな反応室を含
んでいる。成長工程を記述している最近の論文に上記成
長方法が記載されている（すなわち、1978年の「ソリツ
ドステートテクノロジー」103乃至106頁記載の「シリコ
ンエピタキシ」） 当該特定の実施例では、基板は、垂直反応室内で加熱さ
れ、成長は、35Torrの処理圧力及び860℃の温度で、反
応物質としてSiCl4とH2を採用して行なわれる。アルシ
ンが添加不純物として採用され、制御されたトレースガ
スとして50ppm導入される。ガスは、所望の膜厚が達成
されるまで基板上を40lpm通過させられる。実際上の目
的のために通常は、膜厚を約１乃至５μの範囲まで広げ
ることができる。
ば、H2とともに、SiH4、SiH2Cl2、SiHCl3そしてSiCl4の
ようなソースガスを使用する垂直及び平らな反応室を含
んでいる。成長工程を記述している最近の論文に上記成
長方法が記載されている（すなわち、1978年の「ソリツ
ドステートテクノロジー」103乃至106頁記載の「シリコ
ンエピタキシ」） 当該特定の実施例では、基板は、垂直反応室内で加熱さ
れ、成長は、35Torrの処理圧力及び860℃の温度で、反
応物質としてSiCl4とH2を採用して行なわれる。アルシ
ンが添加不純物として採用され、制御されたトレースガ
スとして50ppm導入される。ガスは、所望の膜厚が達成
されるまで基板上を40lpm通過させられる。実際上の目
的のために通常は、膜厚を約１乃至５μの範囲まで広げ
ることができる。
より速い成長速度を達成するために、高温エピタキシヤ
ル成長方法のいづれかの段階において、より高い温度
（800℃以上）が採用され得る。更に、異なるソースガ
スによつてより速い成長速度を達成することができる。
ル成長方法のいづれかの段階において、より高い温度
（800℃以上）が採用され得る。更に、異なるソースガ
スによつてより速い成長速度を達成することができる。
承知のように、不純物添加されないエピタキシヤル層が
望まれる場合、添加不純物は、供給ガスから除かれる。
そして、反対に、もしＮ型エピタキシヤル層が望まれる
ならば、それに対応する導電型を決める不純物、例えば
ホスフイン又はアルシン等が共給ガスに含有されてもよ
い。通常、種々の添加不純物の濃度は、成長されるエピ
タキシヤル層の所望の特性に依存して採用され得る。
望まれる場合、添加不純物は、供給ガスから除かれる。
そして、反対に、もしＮ型エピタキシヤル層が望まれる
ならば、それに対応する導電型を決める不純物、例えば
ホスフイン又はアルシン等が共給ガスに含有されてもよ
い。通常、種々の添加不純物の濃度は、成長されるエピ
タキシヤル層の所望の特性に依存して採用され得る。
本発明の方法を、現在実施されている方法と比較する
と、不純物添加された基板30とイオン注入された領域32
及び34を有する試料ウエハは、高温（850℃より高い）
までの中温で、基板表面上に従来の処理されたｎ−エピ
タキシヤル成長膜を必要としている。第3A図は、第１図
の破線によつて示されたと同じ横断面図に従つて、Ｐ＋
型領域32の上方のＮ−エピタキシヤル成長層38（第１図
に示すような低温エピタキシヤル膜36は間に介在してい
ない）についてのSIMSによるプロフアイルを示してい
る。第3B図は、破線によつて示されたような横断面図に
従つてＮ＋型領域34、Ｎ−エピタキシヤル成長層38（第
１図に示すような低温エピタキシヤル膜36は間に介在し
ていない）についてのSIMSによるプロフアイルを示して
いる。上記両領域は基板30上に存在する。
と、不純物添加された基板30とイオン注入された領域32
及び34を有する試料ウエハは、高温（850℃より高い）
までの中温で、基板表面上に従来の処理されたｎ−エピ
タキシヤル成長膜を必要としている。第3A図は、第１図
の破線によつて示されたと同じ横断面図に従つて、Ｐ＋
型領域32の上方のＮ−エピタキシヤル成長層38（第１図
に示すような低温エピタキシヤル膜36は間に介在してい
ない）についてのSIMSによるプロフアイルを示してい
る。第3B図は、破線によつて示されたような横断面図に
従つてＮ＋型領域34、Ｎ−エピタキシヤル成長層38（第
１図に示すような低温エピタキシヤル膜36は間に介在し
ていない）についてのSIMSによるプロフアイルを示して
いる。上記両領域は基板30上に存在する。
第3B図から、Ｎ＋埋込層、34上のエピタキシヤル堆積膜
中にあつて表面から約6000Åの深さのところで、Ｎ＋埋
込層34からの蒸発及び拡散がＮ−エピタキシヤル層38の
ボロンのドーピング濃度を実質的に増加させることが見
られ得る。Ｎ−層のボロン添加は、不純物添加の主要な
部分を構成している拡散及び脱ガスの結果であることが
当業者によつて認識されるだろう。
中にあつて表面から約6000Åの深さのところで、Ｎ＋埋
込層34からの蒸発及び拡散がＮ−エピタキシヤル層38の
ボロンのドーピング濃度を実質的に増加させることが見
られ得る。Ｎ−層のボロン添加は、不純物添加の主要な
部分を構成している拡散及び脱ガスの結果であることが
当業者によつて認識されるだろう。
Ｐ＋埋込層32上のエピタキシヤル成長層38のSIMSによる
プロフアイルの第3A図に示した結果がさらに重要であ
る。
プロフアイルの第3A図に示した結果がさらに重要であ
る。
第3A図に示したプロフアイルは、砒素が蒸発し、成長層
におけるほう素の濃度にほとんど等しい濃度までエピタ
キシ層38中に拡散することを示している。このことは、
デバイス形成にとつて全く容認できない。
におけるほう素の濃度にほとんど等しい濃度までエピタ
キシ層38中に拡散することを示している。このことは、
デバイス形成にとつて全く容認できない。
従来のエピタキシヤル成長を示した第3A図及び第3B図と
比較して、第4A図及び第4B図は、同様に不純物添加され
た基板上の低温層上に成長された中温エピタキシヤル層
の実施例についてSIMS曲線を示している。
比較して、第4A図及び第4B図は、同様に不純物添加され
た基板上の低温層上に成長された中温エピタキシヤル層
の実施例についてSIMS曲線を示している。
第4A図は、上記と同様な線に沿つてＰ＋基板領域上のＮ
−ドープ層のエピタキシヤル成長を示している。
−ドープ層のエピタキシヤル成長を示している。
次に、第１図を参照しながら第3A図において、砒素の顕
著なオートドーピングは、Ｐ＋型領域32（ほう素の添加
領域）上へのＮ−エピタキシヤル層の成長によつて起
る。この砒素のオートドーピングは、Ｐ＋型領域を埋込
んだ基板のすぐ上のエピタキシヤル層が、その領域にお
いて砒素とほう素とほとんど等しい濃度を示した第3A図
のSIMSによる濃度プロフアイルにおいて観察された。
著なオートドーピングは、Ｐ＋型領域32（ほう素の添加
領域）上へのＮ−エピタキシヤル層の成長によつて起
る。この砒素のオートドーピングは、Ｐ＋型領域を埋込
んだ基板のすぐ上のエピタキシヤル層が、その領域にお
いて砒素とほう素とほとんど等しい濃度を示した第3A図
のSIMSによる濃度プロフアイルにおいて観察された。
しかしながら、次に第4A図を参照すると、第3A図の同じ
ドーピング配置に関して、SIMS曲線は、変化し、基板上
への中温エピタキシヤル層38の成長の前に約400Åの厚
さの低温エピタキシヤル層36の層化を行うように改良し
た。
ドーピング配置に関して、SIMS曲線は、変化し、基板上
への中温エピタキシヤル層38の成長の前に約400Åの厚
さの低温エピタキシヤル層36の層化を行うように改良し
た。
第４図から、中温Ｎ−エピタキシヤル層38の表面からの
深さは、約１×104Åである。
深さは、約１×104Åである。
層36及び層32間の直接の境界面における砒素のオートド
ーピングは、第3A図における層38及び32の境界における
ほう素濃度より著しく小さいことが見られ得る。第4A図
から、砒素濃度が1017/cm2未満に制御されているけれど
も、表面からの深さが、1.25×104Åのところで、ほう
素濃度は1019/cm3であることを見ることができる。この
ことは、中温エピタキシヤル層を成長させる場合、第3A
図に示されたものと比べると、オートドーピングの制御
について著しい改善である。
ーピングは、第3A図における層38及び32の境界における
ほう素濃度より著しく小さいことが見られ得る。第4A図
から、砒素濃度が1017/cm2未満に制御されているけれど
も、表面からの深さが、1.25×104Åのところで、ほう
素濃度は1019/cm3であることを見ることができる。この
ことは、中温エピタキシヤル層を成長させる場合、第3A
図に示されたものと比べると、オートドーピングの制御
について著しい改善である。
同様な結果が、Ｎ＋基板上へのＮ−添加層36の成長に関
して第4B図で見ることができる。第4B図では、線に沿つ
てＮ−添加層36が表面から約1.25×104Åまで広がつて
いるのを見ることができる。このエピタキシヤル層は、
約1.200×104Åの中温エピタキシヤル成長を含んでい
る。第4A図から、層36と層34間の境界でのほう素のオー
トドーピングは、低温エピタキシヤル層36内において生
じている。
して第4B図で見ることができる。第4B図では、線に沿つ
てＮ−添加層36が表面から約1.25×104Åまで広がつて
いるのを見ることができる。このエピタキシヤル層は、
約1.200×104Åの中温エピタキシヤル成長を含んでい
る。第4A図から、層36と層34間の境界でのほう素のオー
トドーピングは、低温エピタキシヤル層36内において生
じている。
実際のデバイスでは、かかる層の構成において、ほう素
のオートドーピングの低温層による取り込みは第3B図に
示されるように、中温層を使用して改善されるだろうと
いう仮設が成り立つ。このことは、第3A図及び第3B図に
関して形成された成長層は、第4A図及び第4B図のデバイ
スの製作には使用されていない、最初の高温加熱がなさ
れたということに基いている。
のオートドーピングの低温層による取り込みは第3B図に
示されるように、中温層を使用して改善されるだろうと
いう仮設が成り立つ。このことは、第3A図及び第3B図に
関して形成された成長層は、第4A図及び第4B図のデバイ
スの製作には使用されていない、最初の高温加熱がなさ
れたということに基いている。
第１図の方法で、いまでは、容認可能な時間制限内に膜
成長が行なわれ得る。低温処理時間は、400Åだけの薄
膜が成長されるように最小限に保たれている。エピタキ
シヤル層の残りの厚さは、低温成長と比べると約20倍速
い中温成長膜から成り立つている。従来の中温から高温
成長までは、低温成長速度である100Å/min又は１μ/10
0minに比べて約１μ/5minの速度で行なう。
成長が行なわれ得る。低温処理時間は、400Åだけの薄
膜が成長されるように最小限に保たれている。エピタキ
シヤル層の残りの厚さは、低温成長と比べると約20倍速
い中温成長膜から成り立つている。従来の中温から高温
成長までは、低温成長速度である100Å/min又は１μ/10
0minに比べて約１μ/5minの速度で行なう。
E.発明の効果 本発明によれば、エピタキシヤル成長膜中におけるオー
トドーピングを抑え、所望の導伝型のエピタキシヤル成
長膜を得ることができる。
トドーピングを抑え、所望の導伝型のエピタキシヤル成
長膜を得ることができる。
第１図は、低温及び高温で、エピタキシヤル成長された
膜を上に有する半導体基板の横断面図である。 第２図は、低温、低圧エピタキシヤル成長装置の配置例
である。 第3A図及び第3B図は、不純物添加された基板上に成長さ
れた従来の高温エピタキシヤル膜に関するSIMS曲線を示
している。 第4A図及び第4B図は、第１図に示した基板上に成長した
エピタキシヤル層に関するSIMS曲線を示している。 30……基板、 32……Ｐ＋埋込層、 34……Ｎ＋埋込層、 36……低温エピタキシヤル層、 38……Ｎ−層。
膜を上に有する半導体基板の横断面図である。 第２図は、低温、低圧エピタキシヤル成長装置の配置例
である。 第3A図及び第3B図は、不純物添加された基板上に成長さ
れた従来の高温エピタキシヤル膜に関するSIMS曲線を示
している。 第4A図及び第4B図は、第１図に示した基板上に成長した
エピタキシヤル層に関するSIMS曲線を示している。 30……基板、 32……Ｐ＋埋込層、 34……Ｎ＋埋込層、 36……低温エピタキシヤル層、 38……Ｎ−層。
Claims (1)
- 【請求項１】超高真空下でかつ800℃より低い温度で、
化学的気相成長によって100Åよりも厚い第１シリコン
層を成長させる工程と、 所望のエピタキシャル膜厚が成長されるまで、前記第１
エピタキシャル膜の厚さに等しいか、それより厚い膜厚
を有し、かつ、800℃よりも高い温度で化学的気相成長
によって成長される第２シリコン層を前記第１シリコン
層上に成長させる工程と、 を有する半導体基板表面上へのエピタキシャル膜成長方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US25937788A | 1988-10-18 | 1988-10-18 | |
| US259377 | 1988-10-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02116700A JPH02116700A (ja) | 1990-05-01 |
| JPH0714840B2 true JPH0714840B2 (ja) | 1995-02-22 |
Family
ID=22984691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1207101A Expired - Lifetime JPH0714840B2 (ja) | 1988-10-18 | 1989-08-11 | エピタキシャル膜成長方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0371901A3 (ja) |
| JP (1) | JPH0714840B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5279987A (en) * | 1991-10-31 | 1994-01-18 | International Business Machines Corporation | Fabricating planar complementary patterned subcollectors with silicon epitaxial layer |
| IT1306181B1 (it) * | 1999-08-02 | 2001-05-30 | Shine Spa | Procedimento per la formazione di strutture di diversa conduttivita'presentanti una regione di transizione iperfina, ai fini della |
| JP5458190B2 (ja) * | 2013-01-22 | 2014-04-02 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ |
| CN116884832B (zh) * | 2023-09-06 | 2023-12-15 | 合肥晶合集成电路股份有限公司 | 半导体器件及其制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2076117B1 (ja) * | 1970-01-15 | 1973-11-23 | Ibm | |
| US3847686A (en) * | 1970-05-27 | 1974-11-12 | Gen Electric | Method of forming silicon epitaxial layers |
| US4579609A (en) * | 1984-06-08 | 1986-04-01 | Massachusetts Institute Of Technology | Growth of epitaxial films by chemical vapor deposition utilizing a surface cleaning step immediately before deposition |
| JPH01161826A (ja) * | 1987-12-18 | 1989-06-26 | Toshiba Corp | 気相エピタキシャル成長法 |
| JPH01179797A (ja) * | 1988-01-07 | 1989-07-17 | Nec Corp | 半導体結晶成長方法 |
-
1989
- 1989-08-11 JP JP1207101A patent/JPH0714840B2/ja not_active Expired - Lifetime
- 1989-09-26 EP EP89480150A patent/EP0371901A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0371901A3 (en) | 1990-06-13 |
| EP0371901A2 (en) | 1990-06-06 |
| JPH02116700A (ja) | 1990-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Duchemin et al. | Kinetics of silicon growth under low hydrogen pressure | |
| US5316958A (en) | Method of dopant enhancement in an epitaxial silicon layer by using germanium | |
| US7648853B2 (en) | Dual channel heterostructure | |
| US5387545A (en) | Impurity diffusion method | |
| US6806158B2 (en) | Mixed crystal layer growing method and device, and semiconductor device | |
| US7115895B2 (en) | Formation of high-mobility silicon—germanium structures by low-energy plasma enhanced chemical vapor deposition | |
| Hirayama et al. | High doping of phosphorus in Si using gas source molecular beam epitaxy | |
| US3765960A (en) | Method for minimizing autodoping in epitaxial deposition | |
| US8102052B2 (en) | Process for the simultaneous deposition of crystalline and amorphous layers with doping | |
| JPH0714840B2 (ja) | エピタキシャル膜成長方法 | |
| JP2911694B2 (ja) | 半導体基板及びその製造方法 | |
| Tramposch | Epitaxial films of germanium deposited on sapphire via chemical vapor transport | |
| JPH03173420A (ja) | 半導体内壁に対する不純物の注入方法 | |
| JP3214505B2 (ja) | 半導体装置の製造方法 | |
| EP0903429B1 (en) | Process for producing heavily doped silicon | |
| KR20050107510A (ko) | 에피텍셜 반도체 증착 방법 및 구조 | |
| JP2848404B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体層の形成方法 | |
| CN113913931A (zh) | 一种具有p型缓冲层的外延结构及其制备方法 | |
| JP2577550B2 (ja) | ▲ｉｉｉ▼−▲ｖ▼族化合物半導体単結晶薄膜の不純物添加法 | |
| US5402749A (en) | Ultra-high vacuum/chemical vapor deposition of epitaxial silicon-on-sapphire | |
| JP3592922B2 (ja) | 化合物半導体基板 | |
| JP3141628B2 (ja) | 化合物半導体素子及びその製造方法 | |
| JP2936620B2 (ja) | 化合物半導体結晶の気相成長法 | |
| JP3771679B2 (ja) | 化合物半導体膜の気相堆積方法 | |
| JP2829403B2 (ja) | 化合物半導体の製造方法 |