JP2545477B2

JP2545477B2 - 化合物半導体単結晶およびその製造方法並びにそれを用いた半導体装置

Info

Publication number: JP2545477B2
Application number: JP1502602A
Authority: JP
Inventors: 春人島倉; 学加納; 裕正山本; 小田　　修
Original assignee: Japan Energy Corp
Current assignee: Eneos Corp
Priority date: 1988-02-24
Filing date: 1989-02-23
Publication date: 1996-10-16
Anticipated expiration: 2011-10-16

Description

【発明の詳細な説明】技術分野この発明は、化合物半導体単結晶とその製造方法に関
し、特に単結晶育成後における熱処理方法に関するもの
である。

背景技術化合物半導体単結晶を製造する方法としては、当該結
晶の融液に種結晶を浸漬してこれを引き上げていき単結
晶を育成する方法や、あるいは、当該結晶の融液を徐々
に固化させ単結晶を育成する方法がある。特に、GaAs単
結晶は前者に属する液体封止チョクラルスキー法（LEC
法）や、後者に属する徐冷法（GF法）、水平ブリッジマ
ン法（HB法）、垂直ブリッジマン法（VB法）で工業的に
生産されている。

しかし、このような各種の単結晶の育成法は、それぞ
れ差異はあるものの、基本的には結晶と融液の間に温度
勾配を生じさせ、融液を徐々に固化させて結晶を成長さ
せるものである。そのため、結晶成長が起こっている固
液界面は融点にあっても、既に結晶が成長した部分は常
に融点よりも低い温度にさらされていることになる。従
って、上述の化合物半導体単結晶の育成法は本質的に育
成結晶内の特性が不均一となることが避けられないもの
である。

上述した方法で育成された化合物半導体単結晶は、光
素子として発光ダイオード、レーザダイオード、受光素
子などに、また高速デバイスとしてはFET（電界効果ト
ランジスタ）などの基板として用いられる。また光素
子、FETを同一基板上に形成するOEICなどの基板として
も化合物半導体単結晶は有望である。

しかし、上述したように、育成後の単結晶は本質的に
不均一な特性となることが避けがたいものであった。そ
のために、これら化合物半導体単結晶を用いたデバイス
では単結晶ウェーハ内でデバイス特性のバラツキが大き
く、特にディスクリートの高周波FETやディジタルICな
どでは、このバラツキが原因となっていて、歩留りが低
下し、化合物半導体デバイスの本格的な普及を妨げる一
因となっている。

このバラツキについては様々な原因が推測され、例え
ばバラツキの原因が結晶中の転位によるものと考え、In
などの不純物をドーピングすることにより無転位化する
努力がなされた。

また、結晶の特性のバラツキを低減させるため、単結
晶のインゴットを高温でアニールする方法がRumsbyらに
よって考案され、その後このインゴットアニール法につ
いては様々な方法が考案されてきた（日本国特許公開公
報昭和62年第216999号、同62年第21800号）。

従来のインゴットアニールは通常、高くても融点から
138℃以上低い温度で行なわれていた。これは、これよ
りも高い温度でインゴットをアニールすると、アニール
時にはインゴット全体が均一な温度で加熱されていて
も、これを冷却する際には、すべて一定の温度では冷却
させることができないので、インゴットアニール後の冷
却時に、結晶内部に熱応力が発生し、インゴット中の転
位と呼ばれる欠陥の密度（EPD）が増加したり、あるい
は、インゴットの外周部から導入された転位に基づくス
リップラインが発生したりすると考えられていたためで
ある。冷却速度をある程度遅くさせれば、このようなEP
Dの増加やスリップラインの発生は防止できるが、冷却
速度が遅くなると、低温度領域に保持される時間が長く
なり、このため、新たな欠陥が発生したりするため、か
えって特性の均一性が損なわれることになる。また、イ
ンゴットを高温にさらすと、結晶を構成するAsのような
高蒸気圧元素が揮発するおそれがある。以上の理由か
ら、従来インゴットアニールは、通常、最大の温度でも
融点より138℃以上低い温度で実施されていた。

なお、GaAs単結晶ウェーハを1100〜1200℃で８〜16時
間熱処理を行なった後、数秒で室温まで急冷することに
よってEL2濃度を減少させる熱処理方法（J.Lagowski et
al.,“Inverted ThermalConversion-GaAs,a New Alter
native Material for Integrated Circuits"Appl.Phy
s.,Lett,49,（1986）892）もあるが、10000℃/minのよ
うな超高速で冷却を行なうと冷却後の転位密度が10⁷cm
^-2となってしまい実用にならない。

また、GaAs単結晶インゴットを1200℃で６時間熱処理
を行なった後、50℃/h（＝0.8℃/min）で徐冷する熱処
理方法（A.K.Chin et al.,“Effects of themal anneal
ing on semi-insulating undoped GaAs grown by the l
iquid-encapsu lated Czochralski technique"J.Appl.P
hys.57（６）,15 March 1985）もあるが冷却速度が遅
く、後述するように本発明の目的たるABエッチャントに
よる卵状ピットを減らすことができない。

しかしながら、従来のInドーピング法は結晶を無転位
化できてもデバイス特性のバラツキを充分には低減でき
なかった。また、従来のインゴットアニール法は確かに
結晶特性の均一化にあたっても一定の効果はあるものの
必ずしも充分なものではなかった。

この発明の目的とは、化合物半導体単結晶を基板とす
るデバイスの特性の均一性を向上させ得るような単結晶
もしくはウェーハと、その製造方法を提供することにあ
る。

発明の開示上記目的を達成するためこの発明は、化合物半導体単
結晶もしくはそれを切断したブロックやウェーハのABエ
ッチャントによる卵状エッチピットの密度を５×10⁴cm
^-2以下好ましくは５×10³cm^-2以下とするものである。

本発明者等は、LEC法などで育成した化合物半導体単
結晶はこれを用いてFETなどのデバイスを作成した後、
特性のバラツキが著しい原因を究明すべく種々の実験を
繰り返してきた。その結果、特性のバラツキの原因が、
転位密度よりも更にもっと深い要因によるものではない
かと推測し、結晶中の微小欠陥に注目した。これらの微
小欠陥は化学的エッチング液に対して敏感である点か
ら、作成したFETの電極をエッチングで除いた後、この
ウェーハを様々なエッチャントでエッチングし、FET特
性の悪かったものと、FET特性の良好なものとで、そのF
ETのゲート部に現出するエッチピットとの相関性を調べ
てみた。その結果、ABエッチャント（2mlH₂O;8mgAgNO₃;
1gCrO₃;1mlHF）で現出する卵状のピットがFETのゲート
部に現われる場合に、デバイス特性が著しく劣化するこ
とを見出した。

すなわち、本発明者は198個のFETについてgmコンプレ
ッションを調べた結果、ゲート部に卵状ピットが有るFE
Tのgmコンプレッションのランク別の割合を第１図
（Ａ）に、またゲート部に卵状ピットがないFETのgmコ
ンプレッションのランク別の割合を第１図（Ｂ）に示
す。

なお、同図におけるgmコンプレッションランクは、表
１のとおりである。

この実験事実から、本発明者らは、FETデバイス特性
の劣化は転位そのものではなく、ABエッチャントによる
エッチングで現出するような何らかの不純物の偏析ある
いはAsなどの析出物が原因であるとの結論に達した。

GaAs単結晶中に、ABエッチャントで卵状のピットが発
生すること自体は既に古くから知られていたが、このよ
うな卵状のピットがFETデバイス特性に１対１対応する
ことを発見したのは本発明者らが最初である。この卵状
のピットはAsの析出物であろうとの推測がなされてはい
るが、それが事実か否かは必ずしも明確ではない。本発
明者らが実験に用いたGaAs単結晶はメルト組成比 As/（Ga＋As）＝0.5002で引き上げた単結晶であり、結
晶中でのストイキオメトリーのズレはほとんどないの
で、Asの析出物とは考えにくい。従って、この卵状のピ
ットはむしろGaAs中に何らかの不純物が析出したものと
考えられる。

いずれにしても、この卵状のピットが存在するとFET
特性のバラツキは著しく大きくなることが本発明者らの
実験により明確となった。従って、この卵状ピットを低
減させることが必要である。本発明者らはこの卵状のピ
ットが不純物の析出、偏析であるとの想定のもとに、従
来、融点より138℃以上も低い温度で行なわれていたイ
ンゴットアニールを、更に高温で実施することを試み
た。その結果、驚くべきことに、融点直下でインゴット
アニールすることによって、この卵状のピットはほとん
ど皆無となるという事実を発見した。

本発明者らは以上の実験と発見に基づき、デバイス特
性を著しく向上させ得る単結晶とその製造法を提案す
る。

すなわち、この発明はLEC法またはHB法で育成した化
合物半導体単結晶インゴットもしくはインゴットを切断
したブロックを融点直下から融点より138℃低い温度迄
の温度範囲のいずれかの温度で、高温アニールを実施
し、その後15〜30℃/minの降温速度でインゴットを冷却
させる。

また、育成した化合物半導体単結晶をブロックもしく
はウェーハに切断して、融点直下から融点より138℃低
い温度迄の温度範囲のいずれかの温度で、高温アニール
を実施し、その後、15〜30℃/minの降温速度でウェーハ
を冷却するようにした。

上記した手段によれば、デバイス特性に影響を与える
卵状ピット密度すなわち結晶の微小欠陥を大幅に低減す
ることができる。また、結晶をブロックもしくはウェー
ハに切断して熱処理を行なうと、高温で処理する際に結
晶中の温度分布を一様にできるので、熱応力の発生を防
止し、転位の増殖を防ぎ、結晶の特性を均一化できる。

図面の簡単な説明第１図（Ａ），（Ｂ）は、FETのゲート部に卵状ピッ
トがある場合とない場合のgmコンプレッションのランク
別の割合を示すヒストグラム、第２図は、本発明の第１の実施例を適用して得られた
GaAs単結晶の卵状ピット密度のばらつきの範囲を示す
図、第３図（ａ）〜（ｄ）は、本発明の第２の実施例にお
いて真空アンプル中へのウェーハの設置の仕方を示す正
面図、第４図は、本発明の第２の実施例で使用した熱処理装
置の構成例を示す概略正面図で第５図は、アニール後の冷却速度と転位密度および卵
状ピット密度との関係を示すグラフである。

発明を実施するための最良の形態実施例１先ず、LEC法により育成されたGaAs単結晶を厚さ30〜4
0mmのブロックに切断し、円筒研削を施した後、脱脂、
エッチングを行ない、そのブロックを石英アンプル内に
真空封入する。このアンプルを横型の抵抗加熱炉内にセ
ットし、1100℃〜1235℃の所定の温度まで昇温し、５時
間保持した後。20℃/minの一定速度で冷却する。炉芯管
は、石英製またはアルミナ製であり、炉芯管内雰囲気
は、真空状態または大気とする。石英アンプルの外表面
に熱電対を設置し、常時温度をモニターしながら所定時
間アニール後、一定速度で冷却し、室温まで冷却した
後、アンプルを炉から取り出す。

一例として、アニール温度を1150℃,1200℃,1220℃,1
230℃として結晶を熱処理した。また、比較のため、ア
ニール温度を800℃,1040℃,1080℃,1100℃とした熱処理
も行なった。いずれもアニール温度での保持時間は５時
間で、冷却速度は20℃/minである。各ブロックよりウェ
ーハを切り出し、ラッピング、鏡面エッチングを行なっ
た後、ABエッチャントにより室温で５分間エッチングを
行ない、現出した卵状のピットを測定した。ABエッチャ
ントによるエッチングのウェーハを顕微鏡400倍の倍率
で観察し、視野内の卵状ピット数を数えた。測定はウェ
ーハ中央部からエッジに向かって、5mm間隔で行なっ
た。第２図にインゴットアニール温度と、卵状ピット数
の関係を示す。

比較のためインゴットアニールを行なわない結晶につ
いても卵状ピットを測定した。その場合、（１〜５）×
10⁵cm^-2であった。低温でインゴットアニールを行なっ
た場合も、ほぼ同程度であった。ところが、本発明であ
る高温（融点直下から融点より138℃低い温度の範囲）
でインゴットアニールを行なうと、卵状ピットの数が０
〜５×10⁴cm^-2と激減した。

また、アニール後、冷却するにあたっては、スリップ
ラインが発生しない程度でかつ、低温度領域を通過する
時に起こる特性の不均一化が生じない程度の冷却速度
（15〜30℃/min）で冷却する。

この冷却速度は、次のような実験結果に基づいて決定
した。

すなわち、本発明者らは、GaAsインゴットを1150℃ま
で加熱して５時間アニールを行なってから冷却速度を１
℃/min〜1000℃/minの範囲でいろいろと変えて冷却した
後、結晶を切断し表面を鏡面加工して転位密度とABエッ
チャントによる卵状ピットを測定した。転位密度はKOH
によるエッチング後のエッチピット数を顕微鏡で観察し
たものである。

その測定結果を、第５図に示す。

同図において、符号Ａの曲線は冷却速度と転位密度と
の関係を、また符号Ｂの曲線は冷却速度と卵状ピット密
度（AB-EPD）との関係をそれぞれ示す。同図より、冷却
速度が30℃/minよりも大きくなると転位が急激に多くな
り、一方、冷却速度が小さいと卵状ピットが多くなるこ
とが分かった。そこで、転位密度が低く、しかも卵状ピ
ットを有効に低減させることができる冷却速度の範囲と
して、15〜30℃/minを選択した。

次に、以上のようにして高温アニール処理を行なった
ブロックからウェーハを切断し、Siを100KeV、ドーズ量
２×10¹²／cm²でイオン注入した後、Si₃N₄膜のキャップ
アニール後、830℃で10分間アニールし、活性層を形成
した。その後、活性層上にゲート電極とソース・ドレイ
ン電極を形成してFETを作成し、評価した。ソース・ド
レイン電極にはAu-Ge/Niを、ゲート電極にはTi/Pt/Auを
用いた。ゲート長は２μｍ、ゲート幅は５μｍ、ソース
・ドレイン間は６μｍとした。その結果、しきい値電圧
VthとそのばらつきσVthは表２のとおりであった。

また、従来法と本発明方法を適用した結晶を使用した
基板の上にクロライドCVD法でアンドープのバッファ層
とSiドープの活性層を設けたエピタキシャル成長を行な
い、このエピ付ウェーハを用いてFETを作成し、そのgm
コンプレッションを測定したところ、表３のような結果
が得られた。

なお、gmコンプレッション値はV_DS＝3Vの時のI_DS‐V_G
特性において、I_DS＝0.1,10mAとなる各ゲート電圧の差
の絶対値と定義される。この値は小さく、またそのばら
つきが小さいほど良い。

表２および表３より、本発明の適用により、デバイス
特性の均一性が非常に良好になることが分かる。また、
測定値は省略するがアニール後のGaAs単結晶のカソード
ルミネッセンスについて測定したところ、従来方法によ
るGaAs単結晶に比べて発光強度の均一性が向上した。

［実施例２］次に、化合物半導体単結晶を育成した後、ウェーハに
切断してから、高温アニールを施して卵状ピットを減少
させるようにした本発明の第２の実施例を説明する。

ウェーハアニールを実施するにあたっては、育成した
単結晶インゴットの両端を切断後、円筒研削し、更にこ
れをスライサー，ワイヤソー，ブレードソーなどの切断
機によりウェーハに切断する。ウェーハの厚さは500〜1
000μｍとする。ウェーハの厚さは薄い程良いが、この
切断ウェーハは、ラッピング、ポリシングにより鏡面研
磨ウェーハとして仕上げるので、仕上りウェーハの厚さ
から自ずと切断ウェーハの厚さは決まる。

上述のように切断したウェーハ表面には汚れや研粒が
ついているので、充分に脱脂洗浄する。洗浄するにあた
っては、スクラバーや超音波洗浄機を用いる。必要であ
ればエッチングを施しても良い。またアニールするウェ
ーハとしては、ラッピングやポリシング後のウェーハを
用いても良いが、ウェーハアニール後は再びラッピン
グ、ポリシング工程をたどるので、工程数を減らすた
め、研磨、エッチング前のウェーハを用いるのが良い。

アニールするウェーハは第３図（ａ）のように熱処理
炉のウェーハ台１に載せ、石英真空アンプル２中に封入
する。ウェーハ３は同図のようにウェーハ台上に適当な
間隔をおいて縦にして配置しても良いし、あるいは第３
図（ｂ）のようにウェーハを互いに重ね合わせて配置し
ても良い。また、縦型炉を用いる場合にあっては、第３
図（ｃ）のようにウェーハ台１にウェーハ３を互いに離
して横向きに載せていくか、あるいは同図（ｄ）のよう
にウェーハを重ね合わせても良い。ウェーハ台の材質と
しては、石英、アルミナ、ベリリヤ、窒化ホウ素、マグ
ネシヤなどの耐熱性酸化物か、あるいはグラファイト、
モリブデン、タングステン、タンタルなどが使用でき
る。炉内のウェーハを設置する部分は温度変動を極力小
さくすることが良い。

また、ウェーハアニール時には、化合物半導体を構成
する元素の１つの蒸気が存在する状態でアニールするの
がよい。一般に、化合物半導体であるGaAs,InP,GaP,CdT
e,ZnSeなどではその構成元素の１つであるＶ族元素（A
s,P）やCd,Seなどの解離圧が大きい。従って、ウェーハ
アニール時にアンプル中にこれらの元素の蒸気圧が所定
以上ないと、ウェーハの表面からこれら揮発性の元素が
揮散し、その部分の融点が低下し、ウェーハの一部が融
解したりする。これを防止するためには、アンプル内に
揮発性成分の蒸気圧を一定圧印加する必要があるが、そ
れには以下の方法がある。

（１）真空アンプル中に当該化合物半導体のインゴット
のブロックをウェーハとともに入れておいて、インゴッ
トブロックから解離した揮発性成分により所定の圧力を
かける。

（２）真空アンプル中に一定圧がかかるように一定量の
揮発性元素を前もってウェーハとともに入れておく。こ
のようにすると、当該揮発性元素はアンプル中にすべて
蒸発し、前もって入れておいた揮発性元素が全て蒸発し
ただけの圧力がかかる。この方法は最も簡便で効果的な
方法である。

（３）当該揮発性成分を含有する当該化合物半導体とは
別な化合物半導体を真空アンプル中に入れておく。例え
ば、GaAsのウェーハアニールにおいては一定量のInAsを
入れておけば、InAsから解離したAs蒸気により圧力がか
かる。

（４）真空アンプルの一端を延ばしてリザーバ部を形成
し、このリザーバ部内に揮発性元素を入れ外部のヒータ
でこのリザーバの温度を制御することにより、所定の蒸
気圧印加を行なう。この場合、当該化合物半導体結晶の
昇華を防止するためリザーバとウェーハとの間にしきり
板を入れるのがよい。

第４図に、本実施例で使用したウェーハ熱処理装置の
概略を示す。このアニール用の熱処理装置は、透明な石
英炉芯管４の周囲に２台の抵抗加熱体（ヒータ）5a,5b
が配置され、炉芯管４の一端（左端）に真空排気系６が
接続されてなる横型炉である。また、炉芯管４の一部に
はガス導入口７が設けられ、このガス導入口７からN₂や
Ar等のガスを供給することもできる。２台の抵抗加熱体
5a,5bは、架台８に配置したレール９上に載っており、
水平移動が可能になっている。

上記装置を用いて、一例としてLEC法により育成した
直径３インチのアンドープGaAs単結晶のアニールを行な
った。単結晶は円筒研削後、厚さ800μｍのウェーハに
切断し、これを脱脂洗浄、NaOH系エッチャントでエッチ
ングした後に石英アンプル２内に適量のAsとともに真空
封入し、この石英アンプル２を前記炉芯管４内に置き、
炉芯管内を真空に引いて、一定の温度（1110℃,1150℃,
1200℃,1220℃および1235℃）で５時間保持してウェー
ハのアニールをした後、20℃/minの降温速度で冷却し
た。

本実施例により熱処理を行なった直径３インチのウェ
ーハを鏡面加工後に、ABエッチャントを用いてエッチン
グをした時（５分間）に現われた卵状のピット密度を測
定した。その結果、卵状のピット密度は０〜５×10³cm
^-2と第１の実施例よりさらに低いものが得られた。

これより、本実施例の適用によりABエッチャントによ
るピット密度が大幅に減少し、この低ピット密度のウェ
ーハ上に形成されるFETの特性のばらつきが小さくなる
ことが分かった。

表４に本発明による熱処理を行なったウェーハおよび
従来法による熱処理を行なったウェーハの抵抗率および
移動度の測定結果に基づく面内ばらつきを示す。測定
は、アンプルから取り出したウェーハを鏡面加工し、最
終的には600μｍの厚さに研磨し、5mm角にダイシングし
てウェーハ中央を通る〈110〉方向についての面内の抵
抗率と移動度の分布をファンデルパウ（Van der Pauw）
法により行なった。

ばらつきσχ（χ＝ρ，μ）は各々のウェーハ内にお
いて次式により求めた。但し、であり、各々のウェーハでの測定値の標準偏差の平均値
に対する相対比である。表４より本実施例の方法は従来
法に比べて抵抗率、移動度ともに1/2〜1/4程度の値にな
り、面内での均一性が非常に向上していることが分かっ
た。

さらに、カソードルミネッセンスについて測定したと
ころ、従来方法の熱処理を行なったGaAs単結晶に比べて
発光強度が増大し、結晶内均一性も向上した。しかも、
均一性は実施例１のブロックに対する処理を行なったも
のよりも良好であった。

また、本実施例の適用では、融点直下でのインゴット
アニールで発生することがあるスリップラインが全く現
われなくなった。

以上説明したようにこの発明は、化合物半導体単結晶
ウェーハのABエッチャントによる卵状エッチピット密度
を、インゴットアニールの場合には５×10⁴cm^-2以下、
ウェーハアニールの場合は５×10³cm^-2以下とするよう
にしたので、化合物半導体単結晶を基板とするデバイス
の特性の均一性を向上させることができる。

また、育成された結晶を融点直下から融点より138℃
低い温度迄の温度範囲のいずれかの温度で、高温アニー
ルを実施し、その後、15〜30℃/minの降温速度で冷却す
るようにしたので、デバイス特性に影響を与える卵状ピ
ット密度すなわち結晶の微小結晶を大幅に低減すること
ができる。

また、育成した化合物半導体単結晶をインゴット、ブ
ロックもしくはウェーハに切断して、融点直下から融点
より138℃低い温度迄の温度範囲のいずれかの温度で、
高温アニールを実施し、その後、15〜30℃/minの降温速
度でを冷却するようにしたので、高温で処理する際に結
晶中の温度分布を一様にすることができ、これによって
熱応力の発生を防止して転位の増殖を防ぎ、結晶特性を
均一化できるという効果がある。

産業上の利用可能性以上説明したようにこの発明はGaAs単結晶の育成に利
用して最も効果的である。ただしこの発明は、GaAs単結
晶の育成に限定されず、InPその他III-V族化合物半導体
単結晶さらには化合物半導体単結晶の育成一般に利用す
ることが可能である。

フロントページの続き (72)発明者山本裕正埼玉県戸田市新曾南３丁目17番35号日本鉱業株式会社電子材料・部品研究所内 (72)発明者小田修埼玉県戸田市新曾南３丁目17番35号日本鉱業株式会社電子材料・部品研究所内 (56)参考文献特開昭61−222999（ＪＰ，Ａ) 特開昭62−21800（ＪＰ，Ａ) 特開昭54−60858（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】育成された化合物半導体単結晶を、1100℃
を超え融点未満の温度で熱処理を行なった後、毎分15℃
〜30℃の割合で結晶の温度を下げるようにしたことを特
徴とする化合物半導体単結晶の製造方法。
【請求項２】請求項第１項の単結晶がインゴットまたは
インゴットを切断したブロックであることを特徴とする
化合物半導体単結晶の製造方法。
【請求項３】請求項第１項の単結晶がウェーハであるこ
とを特徴とする化合物半導体単結晶の製造方法。
【請求項４】ABエッチャントによる卵状ピットの密度が
５×10⁴cm^-2以下であることを特徴とする化合物半導体
単結晶。
【請求項５】請求項第４項の単結晶のウェーハを基板と
して使用したことを特徴とする半導体装置。
【請求項６】ABエッチャントによる卵状ピット密度が５
×10³cm^-2以下であることを特徴とする化合物半導体単
結晶。
【請求項７】請求項第６項の単結晶のウェーハを基板と
して使用したことを特徴とする半導体装置。