JPH08255799A - ＧａＡｓ基板の製造方法 - Google Patents
ＧａＡｓ基板の製造方法Info
- Publication number
- JPH08255799A JPH08255799A JP5764295A JP5764295A JPH08255799A JP H08255799 A JPH08255799 A JP H08255799A JP 5764295 A JP5764295 A JP 5764295A JP 5764295 A JP5764295 A JP 5764295A JP H08255799 A JPH08255799 A JP H08255799A
- Authority
- JP
- Japan
- Prior art keywords
- arsenic
- annealing
- temperature
- wafer
- stage annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【目的】 ウェーハアニールにより従来よりもシリコン
等の注入イオンの活性化率が高くなるようなＧａＡｓ基
板の製造方法を提供する。 【構成】 ＧａＡｓウェーハを適量のヒ素とともに石英
アンプル内に真空封入し、１０００〜１０８０℃の温度
で第１段階アニールを行う。その後、石英アンプルを一
旦室温付近まで冷却した後、そのままの状態で８００℃
から１０００℃未満の一定温度で第２段階アニールを行
う。なお、石英アンプル内に封入するヒ素量は、アンプ
ル内のヒ素圧ＰASが第１段階アニール時に化学量論平衡
蒸気圧の２倍以上になるようにする。化学量論平衡蒸気
圧ＰGaAs,optは、２．６×１０6 ｅｘｐ［−１．０５
（eV）／（ｋＴ）］Torrで表される。 【効果】 少なくとも基板表面に近い部分がヒ素過剰状
態となり、シリコン等をイオン注入した際の注入イオン
の活性化率が高い基板が得られる。
等の注入イオンの活性化率が高くなるようなＧａＡｓ基
板の製造方法を提供する。 【構成】 ＧａＡｓウェーハを適量のヒ素とともに石英
アンプル内に真空封入し、１０００〜１０８０℃の温度
で第１段階アニールを行う。その後、石英アンプルを一
旦室温付近まで冷却した後、そのままの状態で８００℃
から１０００℃未満の一定温度で第２段階アニールを行
う。なお、石英アンプル内に封入するヒ素量は、アンプ
ル内のヒ素圧ＰASが第１段階アニール時に化学量論平衡
蒸気圧の２倍以上になるようにする。化学量論平衡蒸気
圧ＰGaAs,optは、２．６×１０6 ｅｘｐ［−１．０５
（eV）／（ｋＴ）］Torrで表される。 【効果】 少なくとも基板表面に近い部分がヒ素過剰状
態となり、シリコン等をイオン注入した際の注入イオン
の活性化率が高い基板が得られる。
Description
【０００１】
【産業上の利用分野】本発明は、ＧａＡｓ基板の製造方
法に関し、特に結晶成長後のウェーハアニール技術に関
する。
法に関し、特に結晶成長後のウェーハアニール技術に関
する。
【０００２】
【従来の技術】ＧａＡｓ等の化合物半導体の単結晶を製
造する方法として、液体封止チョクラルスキー（ＬＥ
Ｃ）法、グラジェントフリージング（ＧＦ）法、垂直ブ
リッジマン（ＶＢ）法、水平ブリッジマン（ＨＢ）法な
どがあるが、いずれの方法も結晶と融液の間に温度勾配
を設けて融液を固化させることにより結晶の育成を行う
ものであるため、育成した結晶内の特性が不均一となる
のを避けることはできない。そのため、そのような育成
結晶から切り出した薄板状のウェーハを基板として用い
て電子デバイスを作製しても、ウェーハ面内でのデバイ
ス特性のばらつきが大きく、歩留りが低下してしまうと
いう問題がある。例えば、アンドープまたはＣｒドープ
のＧａＡｓ単結晶よりなるウェーハに作製した数多くの
イオン注入型のＦＥＴ（Field-Effect Transistor ）に
おいては、上述した不均一特性のために、ＦＥＴの各し
きい値電圧Ｖthがばらついてしまうという問題がある。
造する方法として、液体封止チョクラルスキー（ＬＥ
Ｃ）法、グラジェントフリージング（ＧＦ）法、垂直ブ
リッジマン（ＶＢ）法、水平ブリッジマン（ＨＢ）法な
どがあるが、いずれの方法も結晶と融液の間に温度勾配
を設けて融液を固化させることにより結晶の育成を行う
ものであるため、育成した結晶内の特性が不均一となる
のを避けることはできない。そのため、そのような育成
結晶から切り出した薄板状のウェーハを基板として用い
て電子デバイスを作製しても、ウェーハ面内でのデバイ
ス特性のばらつきが大きく、歩留りが低下してしまうと
いう問題がある。例えば、アンドープまたはＣｒドープ
のＧａＡｓ単結晶よりなるウェーハに作製した数多くの
イオン注入型のＦＥＴ（Field-Effect Transistor ）に
おいては、上述した不均一特性のために、ＦＥＴの各し
きい値電圧Ｖthがばらついてしまうという問題がある。
【０００３】そこで、本出願人は、育成結晶から切り出
したウェーハを、真空の石英アンプル中で、１１００℃
を超え融点未満の温度で３０分以上保持して第１段階ア
ニールを行い、次に１〜３０℃／minの降温速度で室温
まで冷却し、該ウェーハをエッチングし、その後非酸化
性雰囲気中で、７５０℃以上１１００℃以下の温度で２
０分以上保持して第２段階アニールを行った後、室温ま
で冷却を行うようにした熱処理方法を提案している（特
開平２−１９２５００号公報に記載されている）。この
提案によれば、カソードルミネッセンス像が均一であ
る、すなわちウェーハの面内特性が均一であり、かつＡ
Ｂエッチングにより出現する微小欠陥（卵状ピット）の
少ないウェーハを得ることができ、かかるウェーハを基
板として用いることにより非常に安定した特性を有する
電子デバイスを歩留まりよく製造できるという効果が得
られる。
したウェーハを、真空の石英アンプル中で、１１００℃
を超え融点未満の温度で３０分以上保持して第１段階ア
ニールを行い、次に１〜３０℃／minの降温速度で室温
まで冷却し、該ウェーハをエッチングし、その後非酸化
性雰囲気中で、７５０℃以上１１００℃以下の温度で２
０分以上保持して第２段階アニールを行った後、室温ま
で冷却を行うようにした熱処理方法を提案している（特
開平２−１９２５００号公報に記載されている）。この
提案によれば、カソードルミネッセンス像が均一であ
る、すなわちウェーハの面内特性が均一であり、かつＡ
Ｂエッチングにより出現する微小欠陥（卵状ピット）の
少ないウェーハを得ることができ、かかるウェーハを基
板として用いることにより非常に安定した特性を有する
電子デバイスを歩留まりよく製造できるという効果が得
られる。
【０００４】
【発明が解決しようとする課題】しかしながら、その後
の我々の研究により、上記２段階アニール法では、デバ
イス製造プロセスにおいてイオン注入を行うと、製造プ
ロセスの条件によってはＧａＡｓウェーハに注入したシ
リコン等のイオンの活性化率が期待した程には高くなら
ない場合があることがわかった。
の我々の研究により、上記２段階アニール法では、デバ
イス製造プロセスにおいてイオン注入を行うと、製造プ
ロセスの条件によってはＧａＡｓウェーハに注入したシ
リコン等のイオンの活性化率が期待した程には高くなら
ない場合があることがわかった。
【０００５】本発明は、上記事情に鑑みなされたもの
で、ウェーハアニールにより従来よりもシリコン等の注
入イオンの活性化率が高くなるようなＧａＡｓ基板の製
造方法を提供することを目的とする。
で、ウェーハアニールにより従来よりもシリコン等の注
入イオンの活性化率が高くなるようなＧａＡｓ基板の製
造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】注入イオンの活性化を阻
害する要因の一つとして、ヒ素サイトの空孔が多く、そ
こに注入イオンが入ってしまうことが挙げられる。すな
わち、ガリウムサイトに入ることによってドナーとなる
シリコンを注入した場合、その多くがヒ素サイトに入っ
てアクセプタとなってしまい、ガリウムサイトに入って
ドナーとなったシリコンを補償してしまうために、活性
化率が下がってしまうのである。
害する要因の一つとして、ヒ素サイトの空孔が多く、そ
こに注入イオンが入ってしまうことが挙げられる。すな
わち、ガリウムサイトに入ることによってドナーとなる
シリコンを注入した場合、その多くがヒ素サイトに入っ
てアクセプタとなってしまい、ガリウムサイトに入って
ドナーとなったシリコンを補償してしまうために、活性
化率が下がってしまうのである。
【０００７】そこで、本発明者らは、活性化率を改善す
るには、ヒ素サイトの空孔を減らし、基板内をヒ素過剰
状態とすればよいと考えた。そして、基板内をヒ素過剰
状態とするために、過剰なヒ素に関係した固有欠陥であ
ると考えられているＥＬ２に着目し、基板内のＥＬ２濃
度を高くすることが有効であると考えた。すなわち、Ｅ
Ｌ２濃度が高ければヒ素サイトの空孔が少ないと考えら
れ、またデバイス製造プロセスなどにおいてヒ素サイト
に空孔が生じたとしても、過剰なヒ素が補充されること
となって空孔のままで存在し難いと考えられるからであ
る。このような考察に基づいて、本発明者らは、ＬＥＣ
法等により育成したＧａＡｓウェーハのアニールを２段
階に分けて行い、先ず最初の第１段階アニールによりウ
ェーハの表面からある深さ（通常の表面研磨量以上の深
さ、例えば数十〜百数十μｍ）までの範囲に過剰なヒ素
を拡散させ、続いてそのウェーハをＥＬ２の生成温度に
保持する第２段階アニールを行うことによって、ヒ素過
剰状態のＧａＡｓ基板を得ることができると考えた。そ
して、その考えを実現すべく実験を重ね、本発明を完成
した。
るには、ヒ素サイトの空孔を減らし、基板内をヒ素過剰
状態とすればよいと考えた。そして、基板内をヒ素過剰
状態とするために、過剰なヒ素に関係した固有欠陥であ
ると考えられているＥＬ２に着目し、基板内のＥＬ２濃
度を高くすることが有効であると考えた。すなわち、Ｅ
Ｌ２濃度が高ければヒ素サイトの空孔が少ないと考えら
れ、またデバイス製造プロセスなどにおいてヒ素サイト
に空孔が生じたとしても、過剰なヒ素が補充されること
となって空孔のままで存在し難いと考えられるからであ
る。このような考察に基づいて、本発明者らは、ＬＥＣ
法等により育成したＧａＡｓウェーハのアニールを２段
階に分けて行い、先ず最初の第１段階アニールによりウ
ェーハの表面からある深さ（通常の表面研磨量以上の深
さ、例えば数十〜百数十μｍ）までの範囲に過剰なヒ素
を拡散させ、続いてそのウェーハをＥＬ２の生成温度に
保持する第２段階アニールを行うことによって、ヒ素過
剰状態のＧａＡｓ基板を得ることができると考えた。そ
して、その考えを実現すべく実験を重ね、本発明を完成
した。
【０００８】請求項１記載の発明は、育成されたＧａＡ
ｓ単結晶より切り出したウェーハを、化学量論平衡蒸気
圧の２倍以上のヒ素圧雰囲気中で１０００℃以上１０８
０℃以下の温度で所定時間保持する第１段階アニールを
行い、次いで４００℃以下まで冷却し、続いてヒ素圧雰
囲気中で８００℃以上１０００℃未満の温度で所定時間
保持する第２段階アニールを行った後、室温まで冷却す
るようにしたことを特徴とする。
ｓ単結晶より切り出したウェーハを、化学量論平衡蒸気
圧の２倍以上のヒ素圧雰囲気中で１０００℃以上１０８
０℃以下の温度で所定時間保持する第１段階アニールを
行い、次いで４００℃以下まで冷却し、続いてヒ素圧雰
囲気中で８００℃以上１０００℃未満の温度で所定時間
保持する第２段階アニールを行った後、室温まで冷却す
るようにしたことを特徴とする。
【０００９】そして、請求項２記載の発明のように、前
記第２段階アニールの終了後室温まで冷却した前記Ｇａ
Ａｓ基板の表面を所定量だけ鏡面研磨し、該研磨面から
不純物のイオン注入を行う。
記第２段階アニールの終了後室温まで冷却した前記Ｇａ
Ａｓ基板の表面を所定量だけ鏡面研磨し、該研磨面から
不純物のイオン注入を行う。
【００１０】ここで、本明細書中において、化学量論平
衡蒸気圧とは、「Journal of Crystal Growth 99 (199
0) 1-8 “STOICHIOMETRY CONTROL FOR GROWTH OF III-V
CRYSTALS”) 」の第３頁の右欄の第１１行目〜第１２
行目に記載されている式： ＰGaAs,opt＝２．６×１０6 ｅｘｐ［−１．０５（eV）
／（ｋＴ）］Torr で定義されるＰGaAs,optTorrのことである。
衡蒸気圧とは、「Journal of Crystal Growth 99 (199
0) 1-8 “STOICHIOMETRY CONTROL FOR GROWTH OF III-V
CRYSTALS”) 」の第３頁の右欄の第１１行目〜第１２
行目に記載されている式： ＰGaAs,opt＝２．６×１０6 ｅｘｐ［−１．０５（eV）
／（ｋＴ）］Torr で定義されるＰGaAs,optTorrのことである。
【００１１】
【作用】請求項１及び２記載の発明によれば、第１段階
アニールによりウェーハの表面から通常の表面研磨量以
上の深さまでの領域に過剰なヒ素が拡散し、或はウェー
ハからのヒ素の飛散が防止され、第２段階アニールによ
りＥＬ２が生成し、少なくともイオン注入型ＦＥＴ等の
電子デバイスの製造に供される基板表面に近い部分がヒ
素欠乏状態になるのを防ぐことができ、条件によって
は、通常のバルク結晶より過剰な状態とすることができ
る。従って、そのような基板の表面を所定量だけ鏡面研
磨してシリコン等をイオン注入すれば、注入したイオン
の活性化率が高くなる。
アニールによりウェーハの表面から通常の表面研磨量以
上の深さまでの領域に過剰なヒ素が拡散し、或はウェー
ハからのヒ素の飛散が防止され、第２段階アニールによ
りＥＬ２が生成し、少なくともイオン注入型ＦＥＴ等の
電子デバイスの製造に供される基板表面に近い部分がヒ
素欠乏状態になるのを防ぐことができ、条件によって
は、通常のバルク結晶より過剰な状態とすることができ
る。従って、そのような基板の表面を所定量だけ鏡面研
磨してシリコン等をイオン注入すれば、注入したイオン
の活性化率が高くなる。
【００１２】
【実施例】以下に、実施例及び比較例を挙げて本発明の
特徴とするところを明らかとする。なお、本発明は以下
の実施例により何等制限されるものではないのはいうま
でもない。
特徴とするところを明らかとする。なお、本発明は以下
の実施例により何等制限されるものではないのはいうま
でもない。
【００１３】（実施例）先ず、ＬＥＣ法により直径１１
０mm、直胴部長さ１２０mmの半絶縁性のアンドープＧａ
Ａｓ単結晶を育成した。そして、その単結晶の上下端を
切断し、円筒研削を施してオリエンテーションフラット
を形成した後、ウェーハリングを行った。得られた各ウ
ェーハについて、ＮａＯＨ系のエッチャントにより片面
当たり約３０μｍずつのエッチングを行った後、洗浄を
行った。その後、それらのウェーハ１２枚ずつをダミー
のＧａＡｓウェーハ８８枚と一緒に計１００枚を複数個
の石英アンプル内に真空封入した。
０mm、直胴部長さ１２０mmの半絶縁性のアンドープＧａ
Ａｓ単結晶を育成した。そして、その単結晶の上下端を
切断し、円筒研削を施してオリエンテーションフラット
を形成した後、ウェーハリングを行った。得られた各ウ
ェーハについて、ＮａＯＨ系のエッチャントにより片面
当たり約３０μｍずつのエッチングを行った後、洗浄を
行った。その後、それらのウェーハ１２枚ずつをダミー
のＧａＡｓウェーハ８８枚と一緒に計１００枚を複数個
の石英アンプル内に真空封入した。
【００１４】続いて、各石英アンプルを熱処理炉内にセ
ットして１０００〜１０８０℃の温度で第１段階アニー
ルを行った。その後、各石英アンプルを一旦室温付近ま
で冷却した後、そのままの状態で再度昇温して８００℃
から１０００℃未満の一定温度で第２段階アニールを行
った。その後、各石英アンプルを室温まで冷却し、熱処
理炉から取り出した。なお、各石英アンプル内にはウェ
ーハとともに予め適量のヒ素を封入しておき、各石英ア
ンプル内のヒ素圧ＰASが上記第１段階アニール時に化学
量論平衡蒸気圧の２倍以上になる（すなわち、次の
（１）及び（２）式を満たす。）ようにした。
ットして１０００〜１０８０℃の温度で第１段階アニー
ルを行った。その後、各石英アンプルを一旦室温付近ま
で冷却した後、そのままの状態で再度昇温して８００℃
から１０００℃未満の一定温度で第２段階アニールを行
った。その後、各石英アンプルを室温まで冷却し、熱処
理炉から取り出した。なお、各石英アンプル内にはウェ
ーハとともに予め適量のヒ素を封入しておき、各石英ア
ンプル内のヒ素圧ＰASが上記第１段階アニール時に化学
量論平衡蒸気圧の２倍以上になる（すなわち、次の
（１）及び（２）式を満たす。）ようにした。
【００１５】 ＰAS≧Ｆ(T)Ａｅｘｐ（Ｂ／ｋＴ） ‥‥（１） Ｆ(T)＝２．０ ‥‥（２） ただし、ｋはボルツマン定数、Ｔは絶対温度で表された
熱処理温度、Ａ＝２．６×１０6 Torr、Ｂ＝−１．０５
eVである。なお、第２段階アニールにおける石英アンプ
ル内のヒ素圧は、該アンプル内に封入したヒ素量とアニ
ール温度により決まる。
熱処理温度、Ａ＝２．６×１０6 Torr、Ｂ＝−１．０５
eVである。なお、第２段階アニールにおける石英アンプ
ル内のヒ素圧は、該アンプル内に封入したヒ素量とアニ
ール温度により決まる。
【００１６】具体的には、各石英アンプルの熱処理条件
は表１の試料Ｎｏ．１〜４に示す通りであった。なお、
化学量論平衡蒸気圧をＰi と表記すると、Ｐi は先述し
たＰGaAs,optと同一であり、 Ｐi ＝ＰGaAs,opt＝２．６×１０6 ｅｘｐ［−１．０５
（eV）／（ｋＴ）］Torr となり、第１段階アニール時のヒ素圧比（ＰAS／Ｐi ）
はＦ(T) に等しい。
は表１の試料Ｎｏ．１〜４に示す通りであった。なお、
化学量論平衡蒸気圧をＰi と表記すると、Ｐi は先述し
たＰGaAs,optと同一であり、 Ｐi ＝ＰGaAs,opt＝２．６×１０6 ｅｘｐ［−１．０５
（eV）／（ｋＴ）］Torr となり、第１段階アニール時のヒ素圧比（ＰAS／Ｐi ）
はＦ(T) に等しい。
【００１７】
【表１】
【００１８】得られた各試料のウェーハの表面を６０μ
ｍだけ鏡面研磨し、その研磨面からシリコンイオンを注
入して活性化熱処理を行った後、Ｖａｎ ｄｅｒ Ｐａ
ｕｗ法によりシートキャリア濃度を測定して活性化率を
調べた。
ｍだけ鏡面研磨し、その研磨面からシリコンイオンを注
入して活性化熱処理を行った後、Ｖａｎ ｄｅｒ Ｐａ
ｕｗ法によりシートキャリア濃度を測定して活性化率を
調べた。
【００１９】なお、第１段階アニールの温度は１０００
〜１０８０℃、好ましくは１０３０〜１０７０℃である
のが適当である。その理由は、下限値未満では、電子デ
バイス等の特性劣化を招くヒ素析出物が生じてしまう、
ＥＬ２濃度が高くならない、抵抗率の均一性が悪くなる
などの不都合が生じ、一方、上限値を超えると、Ａｓの
解離圧が指数関数的に高くなり、Ａｓの飛散が防止でき
ず、結晶性が悪くなり、活性化率が低下するからであ
る。
〜１０８０℃、好ましくは１０３０〜１０７０℃である
のが適当である。その理由は、下限値未満では、電子デ
バイス等の特性劣化を招くヒ素析出物が生じてしまう、
ＥＬ２濃度が高くならない、抵抗率の均一性が悪くなる
などの不都合が生じ、一方、上限値を超えると、Ａｓの
解離圧が指数関数的に高くなり、Ａｓの飛散が防止でき
ず、結晶性が悪くなり、活性化率が低下するからであ
る。
【００２０】また、第１段階アニールのヒ素圧ＰASが上
記（１）式及び（２）式を満たす必要があるのは、満た
さないとＡｓの飛散防止及びＡｓの基板への拡散が不十
分となり、活性化率が低下するからである。
記（１）式及び（２）式を満たす必要があるのは、満た
さないとＡｓの飛散防止及びＡｓの基板への拡散が不十
分となり、活性化率が低下するからである。
【００２１】さらに、第２段階アニールの温度が８００
℃から１０００℃未満、好ましくは９００〜９５０℃で
あるのは、第２段階アニールによりＥＬ２を発生させる
ためにＥＬ２の生成温度（８００〜１０００℃）に保持
する必要があるからである。
℃から１０００℃未満、好ましくは９００〜９５０℃で
あるのは、第２段階アニールによりＥＬ２を発生させる
ためにＥＬ２の生成温度（８００〜１０００℃）に保持
する必要があるからである。
【００２２】また、第１段階アニールと第２段階アニー
ルとの間で室温付近の温度まで冷却するが、この時の温
度は、エネルギー準位が０．４０〜０．４５eVのミドル
ドナーが生成しない４００℃以下の温度であればよい。
ルとの間で室温付近の温度まで冷却するが、この時の温
度は、エネルギー準位が０．４０〜０．４５eVのミドル
ドナーが生成しない４００℃以下の温度であればよい。
【００２３】（比較例）第１比較例として、上記実施例
と同様にして作製したアンドープＧａＡｓ単結晶よりな
る１２枚のウェーハをダミーのＧａＡｓウェーハ８８枚
と一緒に計１００枚を適量のヒ素とともに複数個の石英
アンプル内に真空封入し、表１の試料Ｎｏ．５〜１０に
示す通り、１０３０℃若しくは１０７０℃で上記（１）
式のＦ(T)の値が１．０若しくは１．５、または１１０
０℃でＦ(T) の値が２．０若しくは３．０となる条件で
もってそれぞれ第１段階アニールを行い、一旦室温付近
まで冷却した後、続けてヒ素圧雰囲気のまま９００〜９
５０℃の一定温度で第２段階アニールを行った。
と同様にして作製したアンドープＧａＡｓ単結晶よりな
る１２枚のウェーハをダミーのＧａＡｓウェーハ８８枚
と一緒に計１００枚を適量のヒ素とともに複数個の石英
アンプル内に真空封入し、表１の試料Ｎｏ．５〜１０に
示す通り、１０３０℃若しくは１０７０℃で上記（１）
式のＦ(T)の値が１．０若しくは１．５、または１１０
０℃でＦ(T) の値が２．０若しくは３．０となる条件で
もってそれぞれ第１段階アニールを行い、一旦室温付近
まで冷却した後、続けてヒ素圧雰囲気のまま９００〜９
５０℃の一定温度で第２段階アニールを行った。
【００２４】また、第２比較例として、上記実施例と同
様にして作製したアンドープＧａＡｓ単結晶よりなる１
２枚のウェーハをダミーのＧａＡｓウェーハ８８枚と一
緒に計１００枚を適量のヒ素とともに石英アンプル内に
真空封入し、１１００℃で上記（１）式及び（２）式を
満たさない比較的低いヒ素圧雰囲気（ヒ素圧ＰAS＝０．
４２atm ）でもってアニールを行い、一旦室温付近まで
冷却して石英アンプル内からウェーハを取り出した後、
窒素雰囲気中で９５０℃の一定温度で再びアニールを行
った。
様にして作製したアンドープＧａＡｓ単結晶よりなる１
２枚のウェーハをダミーのＧａＡｓウェーハ８８枚と一
緒に計１００枚を適量のヒ素とともに石英アンプル内に
真空封入し、１１００℃で上記（１）式及び（２）式を
満たさない比較的低いヒ素圧雰囲気（ヒ素圧ＰAS＝０．
４２atm ）でもってアニールを行い、一旦室温付近まで
冷却して石英アンプル内からウェーハを取り出した後、
窒素雰囲気中で９５０℃の一定温度で再びアニールを行
った。
【００２５】このようにして得られた第１及び第２の各
比較試料のウェーハについても上記実施例と同様にして
活性化率を調べた。
比較試料のウェーハについても上記実施例と同様にして
活性化率を調べた。
【００２６】上記実施例及び第１比較例の各試料より得
られた活性化率と第１段階アニール時のヒ素圧比（ＰAS
／Ｐi ＝Ｆ(T) ）との関係を図１に示す。同図より、第
１段階アニール時の温度が１０３０℃または１０７０℃
で、かつヒ素圧比が２．０以上のアニール条件の時に活
性化率が高くなることがわかった。また、その高い時の
活性化率の値は、第２比較例の試料より得られた活性化
率の１０３〜１０９％に相当し、本発明の適用により注
入イオンの活性化率が改善されたことが確認された。
られた活性化率と第１段階アニール時のヒ素圧比（ＰAS
／Ｐi ＝Ｆ(T) ）との関係を図１に示す。同図より、第
１段階アニール時の温度が１０３０℃または１０７０℃
で、かつヒ素圧比が２．０以上のアニール条件の時に活
性化率が高くなることがわかった。また、その高い時の
活性化率の値は、第２比較例の試料より得られた活性化
率の１０３〜１０９％に相当し、本発明の適用により注
入イオンの活性化率が改善されたことが確認された。
【００２７】ただし、本発明を適用して得られたＧａＡ
ｓ基板においては、本出願人の先願に係る特開平２−１
９２５００号の発明により得られるＧａＡｓ基板よりも
カソードルミネッセンス像の均一性やＡＢエッチングに
よるピット密度の点でやや劣るが、実用上は何等問題が
ない程度である。また、本発明によれば抵抗率のばらつ
きが４〜６％、移動度のばらつきが３％と先願と同等
で、ＦＥＴのσＶthが６〜８mVと先願より良好な特性を
有しており、しかも活性化率が改善されるという効果が
ある。
ｓ基板においては、本出願人の先願に係る特開平２−１
９２５００号の発明により得られるＧａＡｓ基板よりも
カソードルミネッセンス像の均一性やＡＢエッチングに
よるピット密度の点でやや劣るが、実用上は何等問題が
ない程度である。また、本発明によれば抵抗率のばらつ
きが４〜６％、移動度のばらつきが３％と先願と同等
で、ＦＥＴのσＶthが６〜８mVと先願より良好な特性を
有しており、しかも活性化率が改善されるという効果が
ある。
【００２８】
【発明の効果】本発明に係るＧａＡｓ基板の製造方法に
よれば、育成されたＧａＡｓ単結晶より切り出したウェ
ーハを、化学量論平衡蒸気圧の２倍以上のヒ素圧雰囲気
中で１０００℃以上１０８０℃以下の温度で所定時間保
持する第１段階アニールを行い、次いで４００℃以下ま
で冷却し、続いてヒ素圧雰囲気中で８００℃以上１００
０℃未満の温度で所定時間保持する第２段階アニールを
行った後、室温まで冷却するようにしたため、第１段階
アニールによりウェーハの表面から通常の表面研磨量以
上の深さまでの領域に過剰なヒ素が拡散し、或はウェー
ハからのヒ素の飛散が防止され、第２段階アニールによ
りＥＬ２が生成するので、少なくともイオン注入型ＦＥ
Ｔ等の電子デバイスの製造に供される基板表面に近い部
分がヒ素過剰状態となり、シリコン等をイオン注入した
際の注入イオンの活性化率が高い基板が得られる。
よれば、育成されたＧａＡｓ単結晶より切り出したウェ
ーハを、化学量論平衡蒸気圧の２倍以上のヒ素圧雰囲気
中で１０００℃以上１０８０℃以下の温度で所定時間保
持する第１段階アニールを行い、次いで４００℃以下ま
で冷却し、続いてヒ素圧雰囲気中で８００℃以上１００
０℃未満の温度で所定時間保持する第２段階アニールを
行った後、室温まで冷却するようにしたため、第１段階
アニールによりウェーハの表面から通常の表面研磨量以
上の深さまでの領域に過剰なヒ素が拡散し、或はウェー
ハからのヒ素の飛散が防止され、第２段階アニールによ
りＥＬ２が生成するので、少なくともイオン注入型ＦＥ
Ｔ等の電子デバイスの製造に供される基板表面に近い部
分がヒ素過剰状態となり、シリコン等をイオン注入した
際の注入イオンの活性化率が高い基板が得られる。
【図１】本発明を適用した実施例とその比較例の各試料
の活性化率と第１段階アニール時のヒ素圧比との関係を
表す特性図である。
の活性化率と第１段階アニール時のヒ素圧比との関係を
表す特性図である。
Claims (2)
- 【請求項１】 育成されたＧａＡｓ単結晶より切り出し
たウェーハを、化学量論平衡蒸気圧の２倍以上のヒ素圧
雰囲気中で１０００℃以上１０８０℃以下の温度で所定
時間保持する第１段階アニールを行い、次いで４００℃
以下まで冷却し、続いてヒ素圧雰囲気中で８００℃以上
１０００℃未満の温度で所定時間保持する第２段階アニ
ールを行った後、室温まで冷却するようにしたことを特
徴とするＧａＡｓ基板の製造方法。 - 【請求項２】 前記第２段階アニールの終了後室温まで
冷却した前記ＧａＡｓ基板の表面を所定量だけ鏡面研磨
し、該研磨面から不純物のイオン注入を行うことを特徴
とする請求項１記載のＧａＡｓ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5764295A JP2906120B2 (ja) | 1995-03-16 | 1995-03-16 | ＧａＡｓ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5764295A JP2906120B2 (ja) | 1995-03-16 | 1995-03-16 | ＧａＡｓ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08255799A true JPH08255799A (ja) | 1996-10-01 |
| JP2906120B2 JP2906120B2 (ja) | 1999-06-14 |
Family
ID=13061553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5764295A Expired - Fee Related JP2906120B2 (ja) | 1995-03-16 | 1995-03-16 | ＧａＡｓ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2906120B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8025729B2 (en) | 2005-07-01 | 2011-09-27 | Freiberger Compound Materials Gmbh | Device and process for heating III-V wafers, and annealed III-V semiconductor single crystal wafer |
-
1995
- 1995-03-16 JP JP5764295A patent/JP2906120B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8025729B2 (en) | 2005-07-01 | 2011-09-27 | Freiberger Compound Materials Gmbh | Device and process for heating III-V wafers, and annealed III-V semiconductor single crystal wafer |
| US9181633B2 (en) | 2005-07-01 | 2015-11-10 | Freiberger Compound Materials Gmbh | Device and process for heating III-V wafers, and annealed III-V semiconductor single crystal wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2906120B2 (ja) | 1999-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4617066A (en) | Process of making semiconductors having shallow, hyperabrupt doped regions by implantation and two step annealing | |
| JPS58132975A (ja) | 半導体装置およびその製法 | |
| US5219632A (en) | Compound semiconductor single crystals and the method for making the crystals, and semiconductor devices employing the crystals | |
| JP2967780B1 (ja) | ＧａＡｓ単結晶基板およびそれを用いたエピタキシャルウェハ | |
| JPH04215439A (ja) | ＧａＡｓ単結晶基板の製造方法 | |
| JPH0787187B2 (ja) | ＧａＡｓ化合物半導体基板の製造方法 | |
| EP0148555B1 (en) | A method for the pretreatment of a substrate for ion implantation | |
| JPH02192500A (ja) | 化合物半導体単結晶の製造方法 | |
| JP2906120B2 (ja) | ＧａＡｓ基板の製造方法 | |
| JPH09194300A (ja) | ＧａＡｓ基板の製造方法 | |
| JPH02253622A (ja) | 炭化珪素半導体装置の製造方法 | |
| JPH08259396A (ja) | ＧａＡｓ基板及びその製造方法 | |
| US4578126A (en) | Liquid phase epitaxial growth process | |
| JPS62265717A (ja) | ガリウムひ素集積回路用基板の熱処理方法 | |
| JP2505222B2 (ja) | 半絶縁体ＧａＡｓ基板の製造方法 | |
| JP3793934B2 (ja) | 半絶縁性ＩｎＰ単結晶の製造方法 | |
| RU2344210C1 (ru) | Способ упрочнения бездислокационных пластин кремния | |
| JP2545477B2 (ja) | 化合物半導体単結晶およびその製造方法並びにそれを用いた半導体装置 | |
| JPH0380199A (ja) | ｐ型ＧａＡｓ単結晶基板およびその製造方法並びにそれを用いた半導体装置 | |
| JPS60171300A (ja) | 化合物半導体結晶の均質化方法 | |
| JPH0411518B2 (ja) | ||
| JPH03252398A (ja) | 半絶縁性ＧａＡｓ基板の製造方法 | |
| JPS63297300A (ja) | 砒化ガリウム単結晶の均質化方法 | |
| JPH0231424A (ja) | ＧａＡｓ単結晶のウエハの製造方法 | |
| JPH06318545A (ja) | 化合物半導体ウェハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |