JPS60171300A - 化合物半導体結晶の均質化方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、ガリウム・リン、インジウム・リン、ガリウ
ム−ひ素、インジウム嗜ひ素など化合物半導体結晶の結
晶品質の均一性を向上させる方法に関する。

例えば、ガリウムひ素集積回路に用いる半絶縁性ガリウ
ムひ素基板結晶、などの、特に、電気的、電子的、光学
的特性の均一性を向上させる。

特に、ガリウムひ素結晶を＜１００＞又はく００１〉方
向に引上げ、（１００）又は（００１）面の基板に集積
回路を作ろうとするガリウムひ素結晶の品質を向上させ
る方法に関するものである。

（イ）　従　来　技　術 ガリウムひ素集積回路に用いられる半絶縁性基板結晶は
、液体封止チョコラルスキー法（ＬＥＧ法）や水平式ブ
リッジマン法で作られる。ＬＥＣ法で育成された直径５
０朋以上の、実用サイズの結晶は、結晶学的方位（１０
０）面内で、結晶欠陥である転位の密度が、一般に約１
０４ｍ　から５Ｘ１０５α　の範囲にあり、しかも不均
一に分布している。

転位密度（ＥＰＤ）の分布が、ガリウムひ素電界効果ト
ランジスタ（ＦＥＴ）の特性、特にスイッチングのオン
、オフを決めるしきい値電圧Ｖｔｈの不均一性と相関を
持つことが、最近明らかになっている（例えば、宮澤ら
の応用物理第５２巻第３号（１９８３年）２２７ページ
）。

結晶成長時の温度条件を改善することにより、転位密度
を低減させ、転位密度分布番均−にする試みが数多くな
されている。しかしながら、いまだ、しきい値電圧の均
一化は充分満足できる程度には実現されていない。

以上述べたように、Ｉ、ＥＣ結晶中の転位が、電界効果
トランジスタ（ＦＥＴ）の動作特性に強い影響を及ぼし
、これが為に、ウェハ上に集積回路を作製する上で大き
い障害になっている。

転位密度を低減、均一化させる均質化の他の方法として
、これまで報告されているものは、ウェハにしたものを
熱処理するものがある。例えば、宮澤らの「化合物半導
体の均一化の方法」（特願昭５８−１６５１５５　）で
ある。これらは、ウェハ表面に、ひ素が抜けるのを防ぐ
ための膜を付けて、熱処理し、後に膜を除去するもので
ある。

しかし、この方法は、ウェハの表面を保護する膜質の制
御や取扱いが難しく、かつ、均質化の処理工程が多い。

この為、実用的に最適のものとはいえない。

第３の方法として、化合物半導体結晶を適当な大きさに
切断したインゴットのままでアニールするということも
考えられている。

例えばり、Ｒｕｍ５ｂｙ　ｅｔ　ａｌ　”　Ｉｍｐｒｏ
ｖｅｄ　Ｕｎｉｆｏｒｍｉｔｙｏｆ’　ＬＥＧ　Ｕｎｄ
ｏｐｅｄ　Ｇａｌｌｉｕｍ　Ａｒ５ｅｎｉｄｅ　Ｐｒｏ
ｄｕｃｅｄ　ｂｙＨｉｇｈ　Ｔｅｍｐｅｒａｔｕｒｅ　
Ａｎｎｅａｌｉｎｇ　”　ＧａＡｓ　ＩＣＳｙｍｐｏｓ
ｉｕｍ（１９８３）　ＩＥＥＥ　ｐ、３４〜３７は、Ｇ
ａＡＳツインコツトアニールを提案している。

ラムスビーの方法はＧａＡｓのインゴットを石英管に入
れ真空にして封止し、これを高温でアニールするもので
ある。こうすると、電子移動度、電気抵抗のウェハ内の
バラつきが少なくなった、と報告している。

ラムスビーの方法は、ひ素抜けを防ぐため、石英管を使
うが、この空間を満すまでひ素は抜けてゆくわけである
。封入と取出しの工程も増加する、などの欠点がある。

（つ）発明の目的 本発明は上記の欠点を改善するために提案されたもので
ある。

本発明の目的は、育成した化合物半導体結晶を、ウェハ
に加工する前に、バルクのままで均質性を向上させ、ウ
ェハを１枚ずつ均質化処理しなくてもすむ簡便な方法を
提供することである。

に）発明の構成 本発明は、 （１）育成した結晶インゴットを、直径が５０闘φ以上
で、厚さが１０１１Ｍ以上の大きさになるように加工す
る工程と、 （２）結晶成長時の表面を機械的、化学的に除去する工
程と、 （３）不活性ガス又は窒素ガス雰囲気中で、５００°Ｃ
〜１０００°Ｃの温度範囲において、１時間以上熱処理
する工程、 とを含む化合物半導体結晶の均質化方法である。

これに続いて、 （４）熱処理後、結晶表面をさらに機械的、化学的に除
去して、インゴットの均質な部分のみを取出す工程、 を追加することができる。

け）実施例 本発明の実施例を添付図面について説明する。

なお、実施例はひとつの例示であって、本発明の精神を
逸脱しない範囲で、種々の変更、或いは改良を行い得る
ことはいうまでもない。

（１）　第１図は結晶の直径が５Ｑ＃ｆｆφ以上で厚さ
が１０朋以上の大きさになるよう加工する工程について
説明するものである。

育成した結晶Ａを円筒研削して、第１図に示すような円
柱形にする。すると、約５胃肩の厚さの表面層Ｂで覆わ
れたノくルク状の結晶部分Ｃが図中の破線で示したよう
に想定される。

本発明では、中央部分Ｃの結晶特性を均質化しようとす
るものである。表面層Ｂは、熱処理時の保護膜として機
能する。表面層Ｂは熱処理後、除去する。

表面層Ｂの厚みは必ずしも５　ｍｍを必要とけしない。

熱処理温度や時間によって、必要な表面層Ｂの厚みは変
化する。

熱処理の温度が低い場合や、熱処理時間が短い場合は薄
くてすみ、従って、結晶の加工シロもそれだけ小さくて
も良い事になる。

本実施例では、８００’Ｃで２０時間、熱処理するので
、表面層Ｂが５　ｍｍ以下にならないよう考慮した。

実際に加工した結晶の形状は直径５５闘φ、厚さく長さ
）５０ｇｇの円柱状である。もしも、厚さ５　ｍｍの部
分が表面層として除去されるとすれば、均質化される結
晶の大きさとしては、少なくとも、直径４５朋φ、厚さ
く長さ）４０朋の中央部分Ｃが期待される。

（２）　次に、この結晶表面を機械的、化学的に除去す
る工程を行う。

表面処理方法としては、インゴットの上下両端を切り落
とし、側面を円筒研削する。こうして、結晶成長時の表
面を機械的に除去する。

その後、硫酸−過酸化水素系のエツチング液で、表面を
化学的に洗浄した。

この工程が意図するところは、結晶を育成する時にひ素
抜けによって生じる異常組成の表面層を除去する事と、
表面層の不純物元素を除去することにある。

組成の異常や、不純物汚染は、後工程の処理に於て、空
孔や不純物が表面がら中心部へ拡散し、結晶の本質的な
特性を劣化させる原因となる。これを防止するために表
面を除去する工程を実行するのである。

（３）次に熱処理を行って、転位を減らし、転位分布を
均一化する。

熱処理は後に説明する熱処理炉の中へ、前記（１）、（
２）の処理工程を経た結晶を入れて行なう。

ここでは、窒素ガスを、０．５１．％の流速で炉内へ流
し、第３図に示す温度スケジュールで行なった。徐々に
昇温して８００’Ｃに至ると、この温度のまま２０時間
アニールし、この後徐々に降温した。

昇温、降温のレートは、２°シ分を代表的な条件とした
。

（１）〜（３）の均質化処理工程を、直径５０ＭＭφ、
クロム濃度０．５　ｗｔ　−ｐｐｍ以下の低Ｃｒ濃度Ｌ
ＥＧ結晶について実施した。この結果、インゴット表面
に、特に異常をきたすことなく、熱処理を行なうことが
で、きた。

処理したインゴットを通常のスライス、ラップ、ミラー
ポリシュの加工と研磨の工程へ流し、片面ミラーで厚さ
５００μｍのウェハを、インゴットの両端５Ｍ（表面層
に当る）を除いた部分がら得た。

熱処理する前のインゴットの両端がらスライスしたウェ
ハについても、同様にラップ、ミラーポリッシュの研磨
を行い、比較のための参照試料とした。

（至））熱処理炉 第２図により、熱処理に用いた炉を説明する。

均熱性の良い横型炉であり、周方向及び一方の端にヒー
タ１、ヒータ２、ヒータ３が設けられている。

結晶４が熱処理を受けるべき化合物半導体結晶で、炉の
内部の中央に置かれている。

図中５．６は石英製の容器を示している。

容器６には、窒素ガス又は不活性ガスの入口管７と、出
口管８とが設けである。入口管γから流入するガスによ
って容器５．６内が置換されるから、結晶４は、熱処理
中酸化されない。

又入口管７を容器の奥へ開口させるのは、ガスを予熱す
るためである。こうして炉内の温度ゆらぎを抑制し、温
度を一定に保持する。

熱電対９は容器内の温度を測定し、ヒータ１．２．３の
制御を行なうためのものである。

ガスは、窒素ガス又は不活性ガスを流すこととし、圧力
は高圧であっても、大気圧でも良い。ひ素蒸気を含むガ
スを容器内に流入するのではない。

（至）　フォトルミネッセンス このような均質化処理による効果を確認するため、ウェ
ハにした後、フォトルミネッセンスを測定した。

ミラーウェハにした均質化処理を受けてない参ルギーを
持つ光（波長８８２　ｎｍ　）の、ウエノ＼全面での発
光強度分布を測定した。

第４図（ａ）は均質化処理をしていないウエノ・のフォ
トルミネッセンス発光強度分布である。横軸は中心が、
ウェハの中心に対応し、左右方向にウェハ中心からの距
離（ｍｓ　）を示している。縦軸は発光強度である。中
心と周辺で強く、その中間で弱いというＷ型分布を示し
ており、フォトルミネッセンス強度のゆらぎが大きい。

これは、電子的、充電的特性が不均一であるという事で
ある。

第４図中）は本発明の均質化処理をしたウエノ１のフォ
トルミネッセンス強度分布を示している。ウェハの中心
、周辺及び両者の中間に於て、殆ど強度の違いがない。

Ｗ型のようなマクロな強度分布は消えている。均一性の
改善がみられる。

この図では、なお、顕著ではないが、他のウェハの測定
例では、微少なフォトルミネッセンス強度の局所的変動
も減少し、均一性のより著しい改善がみられた。

ここで測定した１、４９８’／のフォトルミネッセンス
の発光強度の変化は、ガリウムひ素結晶中の浅い電子準
位を持つ不純物か、非発光過程の深い電子準位を持つ欠
陥等によるものと考えられる。

つまりフォトルミネッセンスの発光強度が均一化できた
という事は、前記の不純物又は欠陥が均一化したという
事である。

従って、このウェハ上にＦＥＴを製作するとすれば、Ｆ
ＥＴの活性層に於けるキャリヤ濃度をウェハ面内で均一
にできる事を意味している。

こうして、フォトルミネッセンスの測定結果から、本発
明の均質化処理により、ウェハ面内でのＦＥＴのしきい
値電圧を均一化できる、という事が分る。

し）　ＦＥＴの製作 本発明の方法による均質化の効果啼より直接的に確める
ためには、本発明の均質化処理を受けたインゴットから
切り出したウェハと、均質化処理を受けてないインゴッ
トから切り出したウェハとを用意し、多数のＦＥＴをウ
ェハ面上に製作し、実際にしきい値電圧を測定する必要
がある。

ＦＥＴを作る方法は公知であるが、第５図によって簡単
に説明する。（ａ）はウェハ上に作られた多数のＦＥＴ
の内、１個分の平面図で、（ｂ）は１個分の縦断面図で
ある。

第５図に於て、Ｓ、Ｇ、Ｄはそれぞれソース電極、−ゲ
ート電極、ドレイン電極を示す。

ソース電極Ｓとドレイン電極Ｄ／ｌ、Ａｕ−Ｇｅ　−阻
のオーミック電極とした。ゲート電極Ｇ　Ｆ！、Ｔｉ／
Ａｕ電極とした。

ゲート電極Ｇは長さ１μｍ幅５μｍとし、ソース電極Ｓ
１　ドレイン電極り間の距離は５μｍとした。

ＦＥＴの活性層のｎ層は２８Ｓｉ＋イオンを１８０　Ｋ
ｅＶで、１．５Ｘ１０　ａＲイオン注入して作製した。

さらに、電極とのオーミック特性をよくするために、′
°Ｓｉ＋イオンを５０　ＫｅＶテ２．ＯＸ　１０”ｏ＋
＋　イオン注入して、ソース部、ドレイン部にｎ＋′Ｉ
＠を作った。

イオン注入したＳｉの活性化は、窒素ガス雰囲気、８２
０°Ｃで、ＧａＡｓウェハと面突向させ、２０分間アニ
ールする事によって行なった。

このようなＳｉの活性化の後、前記のように電極をソー
ス、ドレイン、ゲートに付けてＦＥＴとする。

（ト）　ＦＥＴのしきい値電圧の分布 ガリウムひ素の１枚のウェハの上には、数多くのＦＩＴ
を形成する。

個々のＦＥＴについて、プローブを用い、種々のゲート
電圧に対する、ソースとドレイン間の飽和電流を測定し
た。この測定値から、対応するＦＥＴのしきい値電圧Ｖ
ｔｈをめた。

ＦＥＴは、ウェハ上に縦横いずれも２００μｍステップ
ごとにひとつ作製して、電気的特性を測定した。

第６図はウェハの直径方向に沿う（２００μｍステップ
の）一連のＦＥＴについてしきい値電圧を測定した結果
を示すグラフである。横軸はウェハ周縁からのＦＥＴの
番号である。２００μｍステップでＦＥＴを作製してい
るので、周縁からの距離はＦＥＴ０番号に２００μｍを
乗じた値になる。

第６図（ａ）は本発明の熱処理を受けていない試料ウェ
ハについてのしきい値電圧測定値のグラフを示す。ウェ
ハの周縁から周縁まで、２００μｍごとに２２４個のＦ
ＥＴについてしきい値電圧を測定した。

しきい値電圧ＶｔｈのバラつきσＶｔｈは８４　ｍＶで
あった。

第６図中）は本発明の均質化熱処理を受けたインゴット
から作った試料ウェハについてのしきい値電圧測定値の
グラフである。用いた結晶はアンドープのＬＥＣ結晶で
、熱処理は８００°Ｃで１５時間行ったものである。ウ
ェハの周縁から周縁まで、２００μｍごとにＦＥＴを作
り、２２９個のＦＥＴについてしきい値電圧Ｖｔｈを測
定した。

しきい値電圧のバラツキσＶｔｈは５３　ｍＶで、熱処
理を受けないものより、かなり小さくなっている。つま
り、熱処理によって均質化が進行した、という事が分る
。

このような均質化は、直径方向のマクロな変動が減少し
ているという事だけでなく、ミクロな変動も減少してい
るためである、という事が、第６図（ａ）、（ｂ）を比
較すれば理解できる。

第６図は直径方向に並ぶ２００個余りのＦＥＴのしきい
値電圧Ｖｔｈを示しているが、ミクロなノくラツキを調
べるには、例えば２闘四方の１００個のＦＥＴについて
、しきい値電圧がどの程度バラついているのか計算すれ
ば良い。

熱処理をしないウェハについて、任意の位置の２８ＩＩ
Ｉ＋四方の１００個のＦＥＴについて、しきい値電圧の
バラツキσＶｔｈの最小値は４３ｍＶであった。

ところが、本発明の均質化処理をしたウエノ・について
、任意の位置の２鰭四方の１００個のＦＥＴにつき、ｖ
ｔｈのバラツキの最小値は２６ｍＶであった。つまり、
ミクロなしきい値電圧の分布も均一化している、という
事が分る。

次に、インゴットの表面近く、つまりウエノ為の周辺近
くでの、ＦＥＴＬきい値電圧のノくラツキについて説明
する。

通常の熱処理では、しきい値電圧Ｖｔｈの表面近傍での
変動は避けられないものである。高温状態でＡｓが抜け
てゆくから、表面組成が次第に異ってくるからである。

しかし、第６図（ｂ）に示す結果を見ると、表面近傍で
のしきい値電圧の変化は小さくおさまっている。

以上の結果から、本発明の均質化処理をしたインゴット
からスライスしたウェハ上に作ったＦＥＴのしきい値電
圧Ｖｔｈは、マクロ的にもミクロ的にも変動が少なくな
り、しかもウェハ周辺近傍での変動も小さくなっており
、ウェハの全体にわたって、しきい値電圧Ｖｔｈが均一
化する、という事が分る。

（コ）雰囲気ガス この実施例では、熱処理の雰囲気を窒素ガス流としてい
る。

これは、結晶表面が酸化し、その結果インゴット内部の
結晶特性を劣化させないようにするためである。

アルゴンガスや、水素添加の窒素ガスを流すようにして
も良い。ガスの流量は、雰囲気中の酸素が少なければ殆
ど流さなくても良い。　、しかしながら、真空中ではひ
素抜けが著しく、好ましくなり０ 容器内にひ素メタルを封じ込み、容器を密封することも
考えられる。ひ素メタルが熱によって蒸発し、この圧力
によって結晶表面からのひ素抜けを防止するのである。

しかし、これは工業的に好ましい方法ではない。

その他、雰囲気ガスとしてアルシン（ＡｓＨ３）ガスを
用いることも考えられよう。アルシンの分解によるひ素
工で、結晶表面からのひ素の抜けるのを防ぎ、又酸化を
防止する。しかし、これは猛毒ガスであるから、作業性
や安全性に難がある。

結局、雰囲気は不活性ガス又は窒素ガス或は水素添加窒
素ガスが良い。

（イ）熱処理温度、時間 この実施例では、熱処理温度を８００°Ｃとしている。

熱処理温度は、これに限らず、結晶特性を改善できる５
００°Ｃ以上で、ガリウムひ素の融点１２３８°Ｃ以下
であれば良い。

一般に、温度が高いほど、熱処理時間を短かくすること
ができる。

熱処理温度については、７００℃で６時間の処理でも上
記の例と同じ効果が認められた。

従って、５００°Ｃでも長時間処理すれば効果があるも
のと考えられる。

又、イオン注入後の結晶構造の回復が約５００°Ｃ以上
で認められているので、５００°Ｃの熱処理でも有効で
ある。

一方、８００°Ｃ以上にすると、処理時間は短かくて良
いことになる。８００°Ｃ以上では、結晶表面からひ素
が揮散し表面変質層が生ずる。処理時間を短かくできる
から、変質層の厚さを数Ｍ以内に抑えられる。しかし変
質層の厚み制御は難しくなる。

温度が結晶の融点に近づくと、結晶が軟化するし、ひ素
の揮散が激しくなるので望ましくない。

ひ素の揮散を抑える為、熱処理温度の上限は１０００°
Ｃとすると良い。１０００°Ｃであれば、変質層の拡が
りが速いので、熱処理時間は１時間であっても十分であ
る。

熱処理温度、時間は、熱処理装置の性能と、熱処理工程
の生産効率に合わせて選べば良い。本発明に於ては、時
間と温度の相関を特に規定しない。

（シ）表面除去工程 既に述べたように均質化工程を経たインゴットをスライ
スしてウェハとしても良い。この場合、インゴットの端
面近くのウェハは変質層に当るから使用できない事があ
る。又、ウェハの周辺近傍にひ素の抜けた変質層が残っ
ていることがあり、ウェハ全面に集積回路を作製できな
い場合もある。

そこで、熱処理工程の後、結晶表面近く約５　ｙｘｍの
厚さの変質層を円筒研削によって除去することも有効で
ある。このように表面を除去する工程を経たインゴット
から切り出したウェハは全面が均質な部分のみとなる。

この為、ウェハ全面に歩留りよく集積回路を作ることが
できる。

なお、この変質層の厚みは、熱処理温度、時間によって
変動する。熱処理条件に合わせて、数朋以上の厚みの表
面除去が必要である。

に）　適　用　範　囲 以上述べた実施例では、化合物半導体として、ガリウム
ひ素を例に説明した。しがし、ガリウム・リン、インジ
ウム・リン、インジウム・ひ素などの半導体も、本発明
の方法によって均質化することができる。

（ト）発明の効果 （１）　本発明によれば、結晶インゴットをスライスす
る前に、インゴットのまま熱処理を行なうのみで、容易
に結晶の均質性を向上させることができる。これをスラ
イスして、集積回路用基板として最適なウェハを得る。

（２）　ウェハにしてから表面に酸化防止、ひ素抜は防
止のための膜を付けて熱処理する方法に比して、工程が
単純である。

（３）石英カプセル中で熱処理を行うものに比し、カプ
セル封入、カプセル破砕の手数を不要とするし、ひ素の
揮散も少い。石英による汚染の可能性もない。

（４）　雰囲気ガスとして、ひ素又はひ素化合物の蒸気
等、毒性のガスを用いない。このため装置の構造が簡便
で、かつ安全に均質化処理することができる。

【図面の簡単な説明】

第１図は本発明で熱処理すべき半導体結晶の形状と、表
面層で囲まれた熱処理により均質化される中央部分とを
示す斜視図。 第２図は本発明に於て使用する熱処理炉の断面図。 第３図は本発明の均質化方法に於ける熱処理の温度スケ
ジュールの一例を示すグラフ。横軸は時間、縦軸は温度
である。 第４図は結晶から切り出したウエノ・の直径方向に於け
るフォトルミネッセンスの測定結果を示すグラフ。横軸
はウェハ中心からの半径方向の距離、縦軸は４．２°に
での、１．４９　ｅＶのエネルギーの光の発光強度を示
す。（ａ）は未処理のウェハについての測定結果、（ｂ
）は本発明の均質化処理をしたインゴットから切り出し
たウェハについての測定結果である。 第５図は本発明の均質化処理によって得たウエハの電子
的特性を評価する為、ウェハの上に多数設けた電界効果
トランジスタＦＥＴの構造図。（ａ）は平面図、（′ｂ
）は側面図である。 第６図はウェハに於て、直径方向のＦＥＴのしきい値電
圧を測定したグラフ。（ａ）は本発明の処理をしていな
いウェハについてのＦＥＴしきい値電圧の変動を示すグ
ラフである。測定点は、北００μｍピッチとし、測定数
は２２４個である。バラツキは８４　ｍＶである。 （ｂ）は本発明の均質化処理をしたインゴットから切り
出したウェハについてのＦＥＴしきい値電圧の変動を示
すグラフ。測定点は２２９箇所で、２００μｍピッチに
設けている。バラツキは５３ｍＶである。 １．２．３　・・　・・・　ヒ　−　タ４　・・・・・
・・・・　結晶インゴット５．６・・・・・　・・・　
容　器 ７　・・・・・・　ガス流入管 ８　・・・・・・・・　ガス流出管 ９・・・・・・・・・熱電対 Ｄ　・・・・・・・・　ＦＥＴのドレインＳ　・・・・
・・・・・　ＦＥＴのソースＧ　・・・・・・・　ＦＥ
Ｔのゲート 発　明　者　村　井　重　夫 多　１）　紘　二 赤　井　慎　− 宮　澤　信太部 特許出願人　日本電信電話公社 特許出願人　住友電気工業株式会社 出願代理人　弁理士　川　瀬　茂　樹゛′：１．ｉ７３
導１１１ １自匹巴１ 第１図 第２図 第５図 第４ （ａ） −４０−８０−２０’−１００１０２０８０４０直径上
の距離（寵） （ｂ） −４０−３０−２０−１ｏ　０　１０　２０　８０　４
０直径」−の距離（酊） 手続補正書（自発） 昭和５９年１１月５日 ２、発明の名称化合物半導体結晶の均質化方法３、補正
をする者 事件との関係　特許出願人 居　所大阪市東区北浜５丁目１５番地 名　称（２１３）住友電気工業株式会社代表者社長川上
哲部　他１名 ４、代　理　人 口５３７ 住　所　大阪市東成区中道３丁目１５番１６号（リ　明
細書、第３頁Ｉｆ行目 「転位密度を低減」とあるのを １転位密度の影響を低減」に訂正する。 （２）　明細書、第８頁１１行目〜１２行目「転位を減
らし、転位分布を均一化する」とあるのを 「転位の影響を減らし、電気的・光学的特性分布を均一
化する」に訂正する。 （３）明細書、第１１頁１９行目 「微少な」とあるのを 「微小な」に訂正する。

Claims (2)

【特許請求の範囲】
1. （１）直径が５０酊φ以上で、厚さがｌ　Ｑｍｙ以上の
   大きさを持ち結晶成長時の表面を機械的・化学的に除去
   した結晶を、不活性ガス、又は窒素ガス雰囲気中で、５
   ００℃〜１０００℃の温度範囲に於て、１時間以上熱処
   理する事を特徴とする化合物半導体結晶の均質化方法。
2. （２）熱処理後、結晶表面をさらに機械的、化学的に除
   去して、インゴットの均質な部分のみを取出すこととし
   た特許請求の範囲第（１）項記載の化合物半導体結晶の
   均質化方法。