JPS62226899A - 化合物半導体単結晶基板の製造方法 - Google Patents

化合物半導体単結晶基板の製造方法

Info

Publication number
JPS62226899A
JPS62226899A JP6997086A JP6997086A JPS62226899A JP S62226899 A JPS62226899 A JP S62226899A JP 6997086 A JP6997086 A JP 6997086A JP 6997086 A JP6997086 A JP 6997086A JP S62226899 A JPS62226899 A JP S62226899A
Authority
JP
Japan
Prior art keywords
heat treatment
single crystal
wafer
heat
ingot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6997086A
Other languages
English (en)
Inventor
Hideki Yamanaka
秀記 山中
Masazumi Sato
佐藤 正純
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP6997086A priority Critical patent/JPS62226899A/ja
Publication of JPS62226899A publication Critical patent/JPS62226899A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はG5As、GaP、InPなどの化合物半導体
単結晶基板における諸特性、例えば電気的電子的、光学
的特性等を均質化させる方法に関するものである。
[従来の技術] GaAs集積回路に用いられる半導体単結晶基板は、液
体封止チョクラルスキー法(LEC法)や水平ブリッジ
マン法(+−(方法)で作られている。
LEC法により育成された直径50mmφ以上の実用サ
イズの基板は、(100)面内で結晶欠陥である転位密
度が約10’ cm“2から5x 10’ cm−2の
範囲にあり、しかも不均一に分布しているのが通常であ
る。しかるに、転位密度(EPD)の分布がGaAS電
界効果1〜ランジスタ(FET)の特性、特にFETの
動作電圧を決めることが指摘されたく例えば、言訳等、
Jpn、 J、 Appl、Phys、21(1982
) L、542)。このため、結晶育成時の温度条件等
を制御、改善することにより転1ヴ密度を低減させると
共に、転位密度分布を均一にする試みが数多くなされて
いるが、未だ十分に満足できる程度のしきい値電圧の均
一化は実現されていない。
一方、上記のしきい値電圧と点欠陥(例えば、As、1
.)との相間性の指摘(例えば、P、 Dobrill
a等、Appl、Phy、 Lett、47(1985
)p、602)や、しきい値電圧とカーボンアクセプク
−(CAS)の濃度との相関性も指摘(例えば、R,T
、Chen等、A ppl、p hys、 L ett
、45 (1984)p、451 )されている。この
ため、化合物半導体単結晶の特性を均質化する方法とし
て、ウェーハに保護膜(例えば、S10.Si 3N3
等)を付けた゛しのを熱処理する方法(特開昭60−5
7923号)と、化合物産;9体単結晶を適当な大きさ
に切断したインゴットのまよで熱処理するという方法(
D。
Rum5by  et  at、 Ga As ICS
ymposium(H183) I E E E P、
34〜37)が考えられた。前者の方法はウェー八表面
からヒ素が解離するのを防止するための保護膜を付けて
、熱処理した後に膜を除去する方法であるため、ウェー
ハの表面を保護する膜質の制御や取扱いが難しく、又均
質化の処理工程が多いなど実用上必ずしも満足できるも
のではないとされている。又、後者の方法は、Ga A
sのインゴットを石英管に入れ真空に封じ込み、これを
高温でアニールするというものである。こうすると、電
子移動度、電気抵抗のウェーハ内の変動が小さくなると
報告している。この方法でも、石英管内への真空封入、
取り出しの工程も増加する欠点がある。さらに、上記の
工程の問題の解決方法として、不活性ガス、又は窒素ガ
ス中でインゴットのまま熱処理する方法が提案されてい
る(特開昭60−171300号公報)。
[発明が解決しようとする問題点] 本発明者等が実験検討したところ、不活性ガス又は窒素
ガス中でのインゴットのまま熱処理方法による化合物半
導体単結晶であっても、場合によっては、切り出し位置
が異なるウェーハの間や、異なる単結晶から作成したウ
ェーハの間で、上記熱処理を施さない単結晶から切り出
したウェーハと大差ない程度に諸性性の不均一性が存在
するという改良すべき点のあることが解った。これは、
単結晶インゴットの上部と下部、及び中央部と外周部の
昇温、降温時における熱履歴の差に起因しているものと
考える。この問題は、前記ラムスビー等の方法でも同様
に発生ずる。
本発明の目的は、育成されたままの結晶、あるいは適当
な大ぎさに切断されたインゴットのまま熱処理を施され
た結晶の熱@歴が結晶の場所により、あるいは結晶毎に
異なるために存在する欠陥や不純物の分布の大きな変動
を解消し、諸性性が均質なウェハー(基板)を安定に、
再現性よく得られるようにする方法を提供することにあ
る。
[問題点を解決するための手段〕 本発明は育成した結晶の表面を殿械的、化学的に除去し
、直径が50mmφ以上で厚さが10mm以上の大ぎさ
の化合物半導体単結晶を不活性ガス、又は窒素ガス中で
、結晶の融点の0.6〜0.9倍の温度にてインゴット
のまま熱処理した後、500μm以上の厚さに切断し、
さらにこの切断したウェーハを不活性ガス、又は窒素ガ
ス中で結晶の融点の0.6〜0.9g!iの温度にて熱
処理することを特徴とするものである。
本発明において、前記熱処理温度を融点の0.6〜0.
9倍としたのは、0.6倍未満であると不純物。
結晶欠陥の移動による再分布を引き起す程の効果がなく
、0.9倍を越えると融点に極めて近くなるため揮発性
元素の熱分解が起こり、組成ずれが生じて結晶品質を逆
に低下させるためである。
本発明において、熱処理されるウェーハの厚さは、1 
m111より厚いとウェーハアニールの効果は現れず、
むしろインゴットのままの熱処理の効果に近くなるから
1 mm以下とするのが良い。なお、下限は当然最終ウ
ェーハの厚さまで良い。
本発明において、インボッ1〜のままの熱処理時間は、
インゴットの大ぎさにも依るが、厚さが2nun以上で
あれば1時間以上であることが必要である。又、インゴ
ットのままの熱処理に続く切断したウェーハの熱処理時
間は、イオン注入後熱処理時間と同等にするために10
分間以上であることが必要である。しかし、それぞれの
熱処理時間は、試料の大ぎさに依って変えるべきもので
あり、特に、ウェーハ熱処理の場合は、表面からのAs
の解離と工程上の問題から、1時間以上が望ましい。
本発明において、上記ウェーへの熱処理は複数回繰り返
し実施することにより、ウェーハの均一性はより向上す
ることが実験の検討よりあきらかとなったが、工程との
関係で好ましくは2.3回である。
以上述べたように、本発明の特徴は、インゴットのまま
の熱処理による特性の均一化に加えてその熱処理したイ
ンゴットより切り出したウェーハをさらに熱処理するこ
とにより、特性の均一化をより向上させる点にある。
本発明は、インゴットのままの熱処理では昇温。
高温時におけるシンゴツト中央部と外周部との昇・高温
速度の差による熱腹歴の違いにより、特性の均一化は十
分に満足されないという考えと実験結果に基づき成され
たものである。
その実験結果については、以下の実施例で詳述する。
[実施例] 以下に本発明を実験事実と共に、実施例を用いて説明す
る。
無添加でLEC法により育成した直径60mmφ。
長さ100 mmのGaAs単結晶から、結晶肩部と結
晶下部を切断し、さらに外周を研削することによって直
径55mm+φ、長さ00111111のインゴットに
加工し  。
た。このインゴットを、Arガス中で850℃の温度に
て16時間熱処理した。熱処理後冷却し、インゴットを
厚さ約700μmのウェーハに切断した。
ウェーハを硫酸−酸化水素系のエツチング液で表面を化
学的に除去し、加工歪を排除した。次につ工−ハ熱処理
の工程に入るが、このときV族元素のASの表面からの
解離による組成変化を抑制するために、ウェーハのおも
て而(鏡面研磨される而)同志を接触させる、いわゆる
face−fo−face法により、熱処理を行った。
雰囲気はArガスである。熱処理温度を850℃とし、
熱処理時間を20分間とした。ウェーハを冷却後、上記
条件にてつ工−ハ熱処理を複数回繰り返し行う検討を実
施した結果、後で述べるフォトルミネセンス法による特
性評価では、繰り返し回数に比例した特性の向上は認め
られなかった。従って、特性と工程数との市ね合いによ
り、3回まで繰り変えし熱処理が望ましい。
このような熱処理による均質化の効果を確認するために
、フォトルミネセンス法測定と電気比抵抗測定を行った
。1.49eVのフォトルミネセンスの発光強度の変化
は、GaAs単結晶の浅いエネルギー準位を形成する不
純物(主にC)が非発光中心となる深いエネルギー準位
(主に格子欠陥)によるものであると考えられている。
従って、フォトルミネセンスによる1、49 evの発
光強度分布が均一化できたということは、前記の不純物
あるいは格子欠陥の分布が均一化したということと考え
て良い。FET (Ga As IC構成素子)のしき
い値電圧の分散は、前記不純物あるいは格子欠陥に起因
しているとされている。
熱処理を受けていない参考試料とインゴットアニールさ
れた試料とインボッ]・アニールを2回繰り返した試料
に4.2にの温度でレーザー光を照射し、ウェーハ動径
方向での1,49 eVの発光強度分布を測定した。
第1図の(a )は、熱処理をしていないウェーハの発
光強度分布である。横軸はウェーハ中心からの動径方向
の距離を表し、縦軸は発光強度である。中心と周辺で強
く、中間部で弱いW型分布をしている。すなわち、分布
は不均一である。
第1図(b)は、インゴットアニールされた結晶から切
り出したウェーハの発光強度分布を示している。(a 
)に比して中間部の発光が強くなり、W型分布は緩和さ
れ均一性は向上しているが、周辺で強いU型分布を示す
第1図(C)は、本発明の熱処理による均質化処理をし
だウェーハの発光強度分布を示している。
(b )に比較でU型分布は消失し、均一な分布を示す
。大きさは均一性の改善がみられる。
第2図(a )は、熱処理をしていないウェーハの比抵
抗分布、(b )はインゴットアニールされた結晶から
切り出したウェーハの比抵抗分布、(C)は本発明時の
熱処理による均質化処理をしだウェーハの比抵抗分布を
示している。フォトルミネセンスによる結果はど顕著で
ないが、この場合も本発明により比抵抗分布が均一化す
ることがわかる。
以上のことから、本発明の熱処理、すなわちインゴット
アニール後のウェーハアニールによって、前記不純物や
格子欠陥の分布が均一化することがわかり、ひいてはF
ETのしきい値電圧の分散が小さくなり、しきい値電圧
の分布が均一になる。
上記実施例は、GaASの結晶であったが、その他のG
a P、In P、In Asであっても同様な熱処理
によりウェーハの均質化がはかれる。
[発明の効果] 本発明によれば、結晶育成時の結晶内の熱履歴の差によ
る不純物や格子欠陥の分布の不均一性が、インゴットア
ニールによりある程度改善され、ざらにウェーハアニー
ルすることによって大幅に改善される。
【図面の簡単な説明】
第1図は、結晶から切り出したウェーハの直径方向にお
けるフォトルミセンスの測定結果を示す図。 第2図は、前記各種ウェーへの電気比抵抗の分布を示す
図である。 図面の一?−書(内容に変更なし) ウエールヤ1℃力\bのヌ巨タ呼1ヒ、(鍔mン悼 2
 図 0      .5”       io      
 is      zo      2fクエー八中I
史からの距勉(7□) 手続補正書lパ) 61.6.20 昭和   年   月   日 事件の表示 昭和61年特許願第 69970号 発明の名称 化合物半導体単結晶基板の製造方法 補正をする者 事件との関係  特許出願人 住 所   東京都千代田区丸の内二丁目1番2号名称
 (508)日立金属株式会社 補正の対象 M面

Claims (5)

    【特許請求の範囲】
  1. (1)育成したままの形かあるいは円柱状に研削した形
    状の化合物半導体単結晶を熱処理した後、薄板に切断し
    、この薄板に熱処理を施すことを特徴とする化合物半導
    体単結晶基板の製造方法。
  2. (2)前記薄板の熱処理を複数回繰り返し行うことを特
    徴とする特許請求の範囲第1項記載の化合物半導体単結
    晶基板の製造方法。
  3. (3)直径が50mmφ以上で、厚さが10mm以上の
    大きさの化合物半導体単結晶を不活性ガス、又は窒素ガ
    ス中で、結晶の融点の0.6〜0.9倍の温度にてイン
    ゴットのまま熱処理した後、1mm以下の厚さに切断し
    、さらにこの切断したウェーハを不活性ガス、又は窒素
    ガス中で、結晶の融点の0.6〜0.9倍の温度にて熱
    処理することを特徴とする特許請求の範囲第1項又は第
    2項に記載の化合物半導体単結晶基板の製造方法。
  4. (4)上記切断したウェーハを不活性ガス、又は窒素ガ
    ス中で結晶の融点の0.6〜0.9倍の温度にて熱処理
    することを複数回繰り返し行うことを特徴とする特許請
    求の範囲第1項及至第3項のいずれかに記載の化合物半
    導体単結晶基板の製造方法。
  5. (5)上記インゴットのままの熱処理時間が1時間以上
    、上記ウェーハの熱処理時間が10分間以上であること
    を特徴とする特許請求の範囲第1項及至第4項のいずれ
    かに記載の化合物半導体単結晶基板の製造方法。
JP6997086A 1986-03-28 1986-03-28 化合物半導体単結晶基板の製造方法 Pending JPS62226899A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6997086A JPS62226899A (ja) 1986-03-28 1986-03-28 化合物半導体単結晶基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6997086A JPS62226899A (ja) 1986-03-28 1986-03-28 化合物半導体単結晶基板の製造方法

Publications (1)

Publication Number Publication Date
JPS62226899A true JPS62226899A (ja) 1987-10-05

Family

ID=13418020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6997086A Pending JPS62226899A (ja) 1986-03-28 1986-03-28 化合物半導体単結晶基板の製造方法

Country Status (1)

Country Link
JP (1) JPS62226899A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103877A (ja) * 2005-10-07 2007-04-19 Hitachi Cable Ltd 半絶縁性GaAsウエハ製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103877A (ja) * 2005-10-07 2007-04-19 Hitachi Cable Ltd 半絶縁性GaAsウエハ製造方法
JP4655861B2 (ja) * 2005-10-07 2011-03-23 日立電線株式会社 電子デバイス用基板の製造方法

Similar Documents

Publication Publication Date Title
US4617066A (en) Process of making semiconductors having shallow, hyperabrupt doped regions by implantation and two step annealing
EP2204476B1 (en) Method of manufacturing a silicon wafer
US6277193B1 (en) Method for manufacturing semiconductor silicon epitaxial wafer and semiconductor device
KR20010083771A (ko) 실리콘 웨이퍼의 열처리 방법 및 실리콘 웨이퍼
JP3381816B2 (ja) 半導体基板の製造方法
US5137847A (en) Method of producing GaAs single crystal substrate using three stage annealing and interstage etching
JP2001253795A (ja) シリコンエピタキシャルウェーハとその製造方法
US7754585B2 (en) Method of heat treatment of silicon wafer doped with boron
US7740702B2 (en) Silicon wafer and method for manufacturing the same
JPS62226899A (ja) 化合物半導体単結晶基板の製造方法
JPH02192500A (ja) 化合物半導体単結晶の製造方法
JPH11204534A (ja) シリコンエピタキシャルウェーハの製造方法
US4595423A (en) Method of homogenizing a compound semiconductor crystal prior to implantation
JPH0750692B2 (ja) ▲iii▼―▲v▼族化合物半導体の熱処理方法
JPS58137218A (ja) シリコン単結晶基板の処理方法
KR20020060244A (ko) 어닐 웨이퍼의 제조방법 및 어닐 웨이퍼
JP3238957B2 (ja) シリコンウェーハ
JPS60171300A (ja) 化合物半導体結晶の均質化方法
KR0162137B1 (ko) 웨이퍼 형성방법
RU2344210C1 (ru) Способ упрочнения бездислокационных пластин кремния
JPH09194300A (ja) GaAs基板の製造方法
JP2906120B2 (ja) GaAs基板の製造方法
JPH03205400A (ja) ガリウム砒素化合物半導体単結晶の熱処理方法
Wang et al. The effects of substrate gettering on GaAs MESFET performance
JPS62226900A (ja) 化合物半導体単結晶の製造方法