JPS58143520A - 半導体結晶の熱処理方法 - Google Patents

半導体結晶の熱処理方法

Info

Publication number
JPS58143520A
JPS58143520A JP2700282A JP2700282A JPS58143520A JP S58143520 A JPS58143520 A JP S58143520A JP 2700282 A JP2700282 A JP 2700282A JP 2700282 A JP2700282 A JP 2700282A JP S58143520 A JPS58143520 A JP S58143520A
Authority
JP
Japan
Prior art keywords
container
semiconductor crystal
annealing
graphite
lamp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2700282A
Other languages
English (en)
Inventor
Masao Mochizuki
望月 正生
Nobuyuki Toyoda
豊田 信行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP2700282A priority Critical patent/JPS58143520A/ja
Publication of JPS58143520A publication Critical patent/JPS58143520A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 □  本発明はGaAsのような化合物半導体結晶の赤
外−ランプを用いた熱処理方法に関する。
し発明の技術的背景とその間一点〕 GaAs FIT+GaAs IO等のll1iil波
、両速デバイスが近年大壷な注目を集めている。
これらデバイスは、従来半絶縁性GaA1結晶上にエピ
タキシャル成長した層を罐気的活性層として使用してい
たが、緻近では半@縁性GmムS結晶に直接イオン注入
し、た舖を活性層とすることが多くなって来ている。そ
れはイオン注入法が均一性および再現性において憬れて
いるからである。
イオン注入法でG1ムS結蟲に活性NII′4I−形成
するには、注入不純物を電気的に活性化させるためにイ
オン注入後に熱処II(了ニール)を行なう必要があゐ
、アニールは通常800u以上の高温で行なわれる。G
aAm結晶はこのような高温においては、解離しやすく
、シリコン轡の元素半導体に比し了エールに特別な工夫
が必要であ為。
アニール方法は、加熱方法の違いによりa抗加熱法、レ
ーデ−加熱法、ランプ加熱法、03種に分@される。ラ
ンプ加熱法はさらに、フラッシュ加熱法と赤外mランプ
加熱法とがある。
このうち赤外−ランプ加熱は装置の聞J!3さ、旭期閲
アニールによる拡散効果の抑制など他の万法にない利点
を有している。例えばシリコンのアニールにこの赤外−
ランプアニール法が採用されており、化合物半導体のア
ニールにも採用されつつある。
赤外−ラングアニールでは一般に試料に直接赤外光を照
射し、その吸収により結晶を加熱する方式が取られてい
る。しかしこの方式は、簡便ではあるが、結晶表面の状
態とくに絶縁膜が形成されているような場合には吸収係
数がその影會を受は再現性の良い均一なアニールがしに
くいのが現状である。
〔発明の目的〕
本発明はこうした従来の赤外耐ランプアニール法の欠点
を改善し、均一かつ再現性良く化合物半導体結晶のアニ
ールを行なうことを目的とするものである。
〔発明の概姿〕
本開明は赤外−ランプを用いたアニールにおいて、試料
である化合物半導体結晶を熱伝導の優れたグラファイト
類のS器に収納し、この容器を赤外線ランプで加熱し、
容器からの熱伝導により間接的に試料をアニールするこ
とを骨子とする。この方法において、グラファイト襞容
器は次の要件を渦す必要がある。
(1)  結晶への不純物混入を防ぐため、容器の素材
は^純度グラファイトであること。
(2)  k時間アニールで十分な間接的アニールを行
うために、容器な構成するグラファイトの厚みは約5u
を越えないこと。
(3)GaA@などの化合物中1体のアニールをする場
合にその解離を防ぐため詠気圧制紳用蒸発源を収用する
予備室を有すること。
である。
〔発明の効果〕
本発明によれば、蒸気圧制御を伴う短期間のアi−ルで
、試料結晶をその構造、組成によらず均一かつ再現性良
くアニールすることができるようになる。
〔発明の実施例〕
以下で本発明を中絶@性G a A a MIikのイ
オン注入層のアニールに適用した場合の実施例につき、
図をもって詳細に説明する。
M1図は使用した収納容器の断面図である。
グラフアイ)II容器11は、厚85鰭のグツ7アイト
11111 J &、厚$31L1のグラファイト板1
1bおよび厚827Imのグラファイト811cを1′
ねて構成されている。中間の板JJbに凹部を形成して
[1の部層11とし、こむにイオン注入層が形成された
G a A m結晶基板IJが収納される。また底の板
111に凹部を形成して@2の部m14とし、ここにム
$蒸気圧割御用の固体As粉末IIが収納される。中間
の楢JJbの底にはIUφの連通孔11が複数個設けら
れ、この連通孔1#を通って第2の部層14からのム@
疎気が第1の部m11に拡散できるようになっている。
なお、グラファイト板にミクロな孔がある場合には、格
別連通孔を形成しなくてもよい、各板のスリ合わせ部分
は充分に清らかに加工し、密閉効果が得られ為ようにな
っている。
この容器11に、S轟イオンを150KVで3 xl 
Q”OI& −”  注入した半絶縁性G a A *
 結%基@11を入れ、これを嬉2図に示すように、上
下に赤外線ランプ11が被数個づつ装着されているラン
プアニール炉1jに入れて850uでアニールを行なっ
た。容器に内’tlA8れた熱q対でモニターしたとζ
ろ、本答器を用いたときの昇温特性は約6501N/分
であり、850″C。
まで13分で昇温した。昇諷後2分間放置したのち赤外
線ラング21を切り、冷却した。
600で容器を取り出したが、ここまで14直すhWI
間は22分であった。上記の昇・1lli%性は各グラ
ファイト板の厚さに依存しており、各グラファイトの厚
さが1lLIを超えると、昇温特性は4000/分以下
となってしまう。
ts3図は、各種のアニール法によるアニール後にムl
シ冒ット命電極をつけて、O−V法により測定したビー
タキャリヤ濃K (np  )のl内分布である。(a
)は、本実施例によるアニール法の場合、(b)は通常
のツノグアニール法、峙ち基板を一接アニール炉に入れ
て約850uで3分間アニールした場合、(C)は、通
常の抵抗加熱方式で850’C15分間アニールした場
合の結果である。ビータキャリア濃度の面内平均値4と
se倫II g/l、は、(1)の場合up−169X
 1 g 1?m−”、g/H,−12%、(b)の場
合n、−1、66X 10”01−”、#/l* p 
−5,2%、(c) 0)場合n  =1.68XlO
”(m−”、#/IP −14% となる。標準(#i
!差でみると本実施例によるランプアニールの場合1.
2%と他の場合と比べると非常に均一になっているのが
分る。これはアニール時間の短縮化とG1ムi基板縮晶
の熱変成の低減によりOrの再分布が少くなって、キャ
リア補償のバランスが少くなったためと考えられる。
【図面の簡単な説明】
絡1図は本発明の一実施例に用いた収納容器の断1図、
Is2図は同実施例のアニールの様子を模式的に示す図
、籐3図は同実施例によるアニール後のキャリア濃度の
面内分布を他のアニール法と比較して示したものであゐ
。 11・・・グラファイト製容器、111〜Ilc・・・
グラファイト板、12・・・菖lの部屋、13・・・G
1ムS結晶基板、14・・・第2の部屋、15・・・固
体ム゛1粉末(蒸気圧制御用蒸発源)、16・・・連通
孔、21・・・赤外−ランプ、22・・・アニール炉。

Claims (1)

    【特許請求の範囲】
  1. 化合物半導体結晶を赤外−ラングにより加熱して熱処理
    する方法であって、密閉されるグラファイト製容器の第
    1の部屋に半導体結晶を収容し、この第1の部屋と連通
    する第2の部屋に上記半導体結晶の解離を防ぐ蒸気圧制
    御用蒸発−を収容して、このグツファイト容器を赤外−
    ランプにより加熱することを特徴とする半導体結晶の熱
    処理方法。
JP2700282A 1982-02-22 1982-02-22 半導体結晶の熱処理方法 Pending JPS58143520A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2700282A JPS58143520A (ja) 1982-02-22 1982-02-22 半導体結晶の熱処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2700282A JPS58143520A (ja) 1982-02-22 1982-02-22 半導体結晶の熱処理方法

Publications (1)

Publication Number Publication Date
JPS58143520A true JPS58143520A (ja) 1983-08-26

Family

ID=12208919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2700282A Pending JPS58143520A (ja) 1982-02-22 1982-02-22 半導体結晶の熱処理方法

Country Status (1)

Country Link
JP (1) JPS58143520A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61289620A (ja) * 1985-06-18 1986-12-19 Sony Corp 半導体薄膜の熱処理方法
JPS6212947U (ja) * 1985-07-08 1987-01-26
US5011794A (en) * 1989-05-01 1991-04-30 At&T Bell Laboratories Procedure for rapid thermal annealing of implanted semiconductors
US6624390B1 (en) * 2001-07-20 2003-09-23 Cape Simulations, Inc. Substantially-uniform-temperature annealing
EP1739213A1 (de) * 2005-07-01 2007-01-03 Freiberger Compound Materials GmbH Vorrichtung und Verfahren zum Tempern von III-V-Wafern sowie getemperte III-V-Halbleitereinkristallwafer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5656643A (en) * 1979-10-13 1981-05-18 Sony Corp Treating device for semiconductor substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5656643A (en) * 1979-10-13 1981-05-18 Sony Corp Treating device for semiconductor substrate

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61289620A (ja) * 1985-06-18 1986-12-19 Sony Corp 半導体薄膜の熱処理方法
JPS6212947U (ja) * 1985-07-08 1987-01-26
JPH0510354Y2 (ja) * 1985-07-08 1993-03-15
US5011794A (en) * 1989-05-01 1991-04-30 At&T Bell Laboratories Procedure for rapid thermal annealing of implanted semiconductors
US6624390B1 (en) * 2001-07-20 2003-09-23 Cape Simulations, Inc. Substantially-uniform-temperature annealing
EP1739213A1 (de) * 2005-07-01 2007-01-03 Freiberger Compound Materials GmbH Vorrichtung und Verfahren zum Tempern von III-V-Wafern sowie getemperte III-V-Halbleitereinkristallwafer
JP2007081372A (ja) * 2005-07-01 2007-03-29 Freiberger Compound Materials Gmbh Iii−v族ウェーハの加熱装置およびプロセス、ならびにアニールiii−v族半導体単結晶ウェーハ
US8025729B2 (en) 2005-07-01 2011-09-27 Freiberger Compound Materials Gmbh Device and process for heating III-V wafers, and annealed III-V semiconductor single crystal wafer
US9181633B2 (en) 2005-07-01 2015-11-10 Freiberger Compound Materials Gmbh Device and process for heating III-V wafers, and annealed III-V semiconductor single crystal wafer

Similar Documents

Publication Publication Date Title
US5970384A (en) Methods of heat treating silicon oxide films by irradiating ultra-violet light
DE112011101329T5 (de) Multi-layer SiN für funktional und optische abgestufte Arc-Schichten auf kristallinen Solarzellen
JPH07122570A (ja) 化合物半導体の熱処理方法
JPS58143520A (ja) 半導体結晶の熱処理方法
JPS6445126A (en) Manufacture of gaas compound semiconductor substrate
US4174982A (en) Capless annealing compound semiconductors
EP0226311A2 (en) Process for annealing III-V compound semiconductor material
CA1104267A (en) Method of making semiconductor devices
JPS60239400A (ja) 化合物半導体のアニ−ル法
US4742022A (en) Method of diffusing zinc into III-V compound semiconductor material
US10304989B2 (en) Fabrication and use of large-grain templates for epitaxial deposition of semiconductor materials
JPS61142737A (ja) 半導体結晶の熱処理方法
JPS5933255B2 (ja) 半導体装置の製造方法
JPS60227416A (ja) 半導体基板のアニ−ル方法
JPH0697664B2 (ja) 化合物半導体のアニ−ル法
JPH022840B2 (ja)
JPS59136925A (ja) 化合物半導体の熱処理方法
JPS58151016A (ja) 化合物半導体構成体に対する熱処理法
JPH0494120A (ja) 半導体装置の製造方法
JPS6276514A (ja) 半導体装置の製造方法
JPS60169143A (ja) リン化インジウム結晶へのシリコン注入層のアニ−リング方法
JPH0533527B2 (ja)
JPS6184828A (ja) 燐化インジユウムイオン注入導電層の形成方法
JPS5837691B2 (ja) 化合物半導体装置の製造方法
JPH0480878B2 (ja)