JPH0494120A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0494120A JPH0494120A JP21130190A JP21130190A JPH0494120A JP H0494120 A JPH0494120 A JP H0494120A JP 21130190 A JP21130190 A JP 21130190A JP 21130190 A JP21130190 A JP 21130190A JP H0494120 A JPH0494120 A JP H0494120A
- Authority
- JP
- Japan
- Prior art keywords
- oxygen
- temperature
- heat treatment
- substrate
- carried out
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000010438 heat treatment Methods 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 7
- 239000010703 silicon Substances 0.000 claims abstract description 7
- 239000013078 crystal Substances 0.000 claims abstract description 5
- 239000012535 impurity Substances 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 22
- 239000001301 oxygen Substances 0.000 abstract description 22
- 229910052760 oxygen Inorganic materials 0.000 abstract description 22
- 238000009792 diffusion process Methods 0.000 abstract description 17
- 238000000137 annealing Methods 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 6
- 230000015556 catabolic process Effects 0.000 abstract description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 2
- 239000000203 mixture Substances 0.000 abstract 1
- 230000006641 stabilisation Effects 0.000 abstract 1
- 238000011105 stabilization Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 19
- 230000007423 decrease Effects 0.000 description 5
- 239000010410 layer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えばフローティングゾーン法で作成したシ
リコン単結晶基板に不純物元素を酸素を含む雰囲気中で
拡散して、所定の導電型、不純物濃度を育する領域を形
成する工程を含む半導体装！の製造方法に関する。
リコン単結晶基板に不純物元素を酸素を含む雰囲気中で
拡散して、所定の導電型、不純物濃度を育する領域を形
成する工程を含む半導体装！の製造方法に関する。
半導体基板に所定の電気的特性をもつ領域を形成するな
どの目的でドナーあるいはアクセプタ不純物をドーピン
グするために熱拡散を行うことは周知の技術である０例
えばＭＯ３型半導体装置を製造する場合、第３図ｆａｔ
に示すような４００〜６００−の厚さ方向に一定の不純
物濃度１をもつｎ型シリコンウェハの両面から表面層２
にドナー不純物をドープし、次に１２６０−１２８０℃
で１００〜１５０時間の熱拡散を行って第３図（ｂｌに
示す２００〜２５０μ深さのｎ°層３を形成し、そのあ
と片面のみを２００〜２５０μ研慶して１１３ 図ｔｃ
＋に示すように片側の拡散層３を険去する。このような
ウェハを使用してＭＯ３型半導体装置を製造するには、
電極形成のために、ｕｙＩｃｉ着し、蒸着時に生じた損
傷を回復させて電極を安定化するために４００〜５００
℃の熱処理を行う。
どの目的でドナーあるいはアクセプタ不純物をドーピン
グするために熱拡散を行うことは周知の技術である０例
えばＭＯ３型半導体装置を製造する場合、第３図ｆａｔ
に示すような４００〜６００−の厚さ方向に一定の不純
物濃度１をもつｎ型シリコンウェハの両面から表面層２
にドナー不純物をドープし、次に１２６０−１２８０℃
で１００〜１５０時間の熱拡散を行って第３図（ｂｌに
示す２００〜２５０μ深さのｎ°層３を形成し、そのあ
と片面のみを２００〜２５０μ研慶して１１３ 図ｔｃ
＋に示すように片側の拡散層３を険去する。このような
ウェハを使用してＭＯ３型半導体装置を製造するには、
電極形成のために、ｕｙＩｃｉ着し、蒸着時に生じた損
傷を回復させて電極を安定化するために４００〜５００
℃の熱処理を行う。
一般に熱拡散を開管中で行う際は、酸素を含む雰囲気で
行うことが多い、これは、ちっ素雰囲気中で行うとちり
化膜が表面に生ずることによって面が荒れること、ある
いは生じたちっ化膜が除去しにくいことなどによる。こ
の熱拡散時にシリコンウェハは雰囲気から多量の酸素を
吸収してしまう、この吸収は酸素含有量の少ないフロー
ティングゾーン法で作成したシリコン単結晶ウェハにお
いて特に顕著である。このあと、電極安定化のために４
００〜ｂ ー化されて比抵抗が小さくなり、耐圧が低下する問題が
あった。このような問題は、熱拡散を行ったウェハ表面
に約４００℃におけるＣＶＤで酸化膜を形成した場合に
も生じる。
行うことが多い、これは、ちっ素雰囲気中で行うとちり
化膜が表面に生ずることによって面が荒れること、ある
いは生じたちっ化膜が除去しにくいことなどによる。こ
の熱拡散時にシリコンウェハは雰囲気から多量の酸素を
吸収してしまう、この吸収は酸素含有量の少ないフロー
ティングゾーン法で作成したシリコン単結晶ウェハにお
いて特に顕著である。このあと、電極安定化のために４
００〜ｂ ー化されて比抵抗が小さくなり、耐圧が低下する問題が
あった。このような問題は、熱拡散を行ったウェハ表面
に約４００℃におけるＣＶＤで酸化膜を形成した場合に
も生じる。
本発明の目的は、上述の問題を解決し、熱拡散時に半導
体基板内に吸収された酸素のドナー化による耐圧の低下
のない半導体装置の製造方法を提供することにある。
体基板内に吸収された酸素のドナー化による耐圧の低下
のない半導体装置の製造方法を提供することにある。
上記の目的を達成するために本発明は、１２００℃以上
の温度で不純物を半導体基板内に熱拡散させる工程と、
熱拡散を行った半導体基板を５００℃以下の温度で熱処
理する工程とを有する半導体装置の製造方法において、
熱拡散工程と熱処理工程の間に１０００〜１２００℃で
熱処理する工程を含むものとする。また、本発明の半導
体装置の製造方法は、半導体基板内に不純物を１２００
℃以上の温度で熱拡散させたのち、その半導体基板を１
０００〜１２００℃で熱処理し、そのあと半導体基板表
面に電極金属層を蒸着し、次いで５００℃以下の温度で
熱処理するものとする。
の温度で不純物を半導体基板内に熱拡散させる工程と、
熱拡散を行った半導体基板を５００℃以下の温度で熱処
理する工程とを有する半導体装置の製造方法において、
熱拡散工程と熱処理工程の間に１０００〜１２００℃で
熱処理する工程を含むものとする。また、本発明の半導
体装置の製造方法は、半導体基板内に不純物を１２００
℃以上の温度で熱拡散させたのち、その半導体基板を１
０００〜１２００℃で熱処理し、そのあと半導体基板表
面に電極金属層を蒸着し、次いで５００℃以下の温度で
熱処理するものとする。
１２００℃以上の熱拡散工程で酸素を吸収した半導体基
板を１０００〜１２００℃の温度で熱処理すると、酸素
の飽和濃度が１２００℃以上より低くなるため、基板内
の酸素が基板外に放出され、基板内の酸素濃度が低下す
る。このため、電極安定化あるいはＣＶＤによる酸化膜
の形成のために５００℃以下の熱処理を行っても、酸素
のドナー化の影響が少なく、耐圧が低下することがない
。
板を１０００〜１２００℃の温度で熱処理すると、酸素
の飽和濃度が１２００℃以上より低くなるため、基板内
の酸素が基板外に放出され、基板内の酸素濃度が低下す
る。このため、電極安定化あるいはＣＶＤによる酸化膜
の形成のために５００℃以下の熱処理を行っても、酸素
のドナー化の影響が少なく、耐圧が低下することがない
。
フローティングゾーン法によるシリコン単結晶ウェハに
ちっ素と酸素の混合雰囲気中で１２６０〜１２８０℃の
１度で熱拡散を施し、その後で１１００℃。
ちっ素と酸素の混合雰囲気中で１２６０〜１２８０℃の
１度で熱拡散を施し、その後で１１００℃。
１２時間のアニールを行ったウェハと行わないウェハを
それぞれ４５０℃５時間の熱処理を行った場合の表面か
ら１２−の深さにおけるドナー濃度の熱処理前後の値を
第１図に示す、アニールのないウェハにおいては、ｗ１
１１２に示すように熱処理によりドナー濃度が著しく増
加したのに対し、アニールをしたウェハは線１１に示す
ようにドナー濃度の増加はわずかであワた。第２図は、
熱拡散後１１００℃で１２時間アニールしたフローティ
ングゾーン法ウェハ、１１５０℃で１２時間アニールし
たフローティングゾーン法ウェハおよびアニールを施さ
ないフローティングゾーン法ウェハの３種類を用いて製
造したＭＯＳチップの、ｐＪｌｌ！着電極の安定化のた
めに４５０℃、４時間の熱処理を行った前後の耐圧を、
それぞれ線２１．２２．２３で示す０図より、本発明に
基づきアニールを行ったウェハでは、４５０℃の熱処理
による耐圧の低下が減少したことがわかる。なお、本発
明に基づくアニールは５〜４８時間の範囲で行うと効果
があることがわかった。
それぞれ４５０℃５時間の熱処理を行った場合の表面か
ら１２−の深さにおけるドナー濃度の熱処理前後の値を
第１図に示す、アニールのないウェハにおいては、ｗ１
１１２に示すように熱処理によりドナー濃度が著しく増
加したのに対し、アニールをしたウェハは線１１に示す
ようにドナー濃度の増加はわずかであワた。第２図は、
熱拡散後１１００℃で１２時間アニールしたフローティ
ングゾーン法ウェハ、１１５０℃で１２時間アニールし
たフローティングゾーン法ウェハおよびアニールを施さ
ないフローティングゾーン法ウェハの３種類を用いて製
造したＭＯＳチップの、ｐＪｌｌ！着電極の安定化のた
めに４５０℃、４時間の熱処理を行った前後の耐圧を、
それぞれ線２１．２２．２３で示す０図より、本発明に
基づきアニールを行ったウェハでは、４５０℃の熱処理
による耐圧の低下が減少したことがわかる。なお、本発
明に基づくアニールは５〜４８時間の範囲で行うと効果
があることがわかった。
本発明によれば、１２００℃以上の温度で熱拡散を施し
た際に酸素を吸収した半導体基板を１０００〜１２００
℃、５〜４８時間の範囲で加熱することにより、酸素を
放出させることができ、そのあとの５００℃以下の熱処
理の際にドナー化する酸素が減少するため、比抵抗の低
下が少なくなり、耐圧の劣化を抑制することが可能にな
った。
た際に酸素を吸収した半導体基板を１０００〜１２００
℃、５〜４８時間の範囲で加熱することにより、酸素を
放出させることができ、そのあとの５００℃以下の熱処
理の際にドナー化する酸素が減少するため、比抵抗の低
下が少なくなり、耐圧の劣化を抑制することが可能にな
った。
第１図は本発明によるアニールの効果を示す４５０℃熱
処理前後のドナー濃度の変化の線図、第２図は本発明に
よるアニールの効果を示！ ４５０℃熱処理前後のＭＯ
Ｓチップの耐圧の変化の線図、第３図は本発明を実施で
きるＭＯＳチ７プ用ウェハの製造工程におけろウェハの
不純物濃度分布をｆａｌ〜ｔｅｌの順に示す線図である
。 ２１ ： １１００℃ 。 １２時間アニールのウェハ、 ２２： １１５０℃。 １２時間アニールのウェハ、 ２３ニ アニールなしウェハ。
処理前後のドナー濃度の変化の線図、第２図は本発明に
よるアニールの効果を示！ ４５０℃熱処理前後のＭＯ
Ｓチップの耐圧の変化の線図、第３図は本発明を実施で
きるＭＯＳチ７プ用ウェハの製造工程におけろウェハの
不純物濃度分布をｆａｌ〜ｔｅｌの順に示す線図である
。 ２１ ： １１００℃ 。 １２時間アニールのウェハ、 ２２： １１５０℃。 １２時間アニールのウェハ、 ２３ニ アニールなしウェハ。
Claims (1)
- 【特許請求の範囲】 １）１２００℃以上の温度で不純物を半導体基板内に熱
拡散させる工程と、熱拡散を行った半導体基板を５００
℃以下の温度で熱処理する工程を有する半導体装置の製
造方法において、熱拡散工程と熱処理工程の間に１００
０〜１２００℃で熱処理する工程を含むことを特徴とす
る半導体装置の製造方法。 ２）半導体基板内に不純物を１２００℃以上の温度で熱
拡散させたのち、その半導体基板を１０００〜１２００
℃で熱処理し、そのあと半導体基板表面に電極金属層を
蒸着し、次いで５００℃以下の温度で熱処理することを
特徴とする半導体装置の製造方法。 ３）半導体基板がフローティングゾーン法で作成したシ
リコン単結晶よりなる請求項１あるいは２記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21130190A JPH0494120A (ja) | 1990-08-09 | 1990-08-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21130190A JPH0494120A (ja) | 1990-08-09 | 1990-08-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0494120A true JPH0494120A (ja) | 1992-03-26 |
Family
ID=16603680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21130190A Pending JPH0494120A (ja) | 1990-08-09 | 1990-08-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0494120A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006140309A (ja) * | 2004-11-12 | 2006-06-01 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01209729A (ja) * | 1988-02-18 | 1989-08-23 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPH01238013A (ja) * | 1988-03-18 | 1989-09-22 | Citizen Watch Co Ltd | 半導体集積回路の製造方法 |
| JPH02151035A (ja) * | 1988-12-01 | 1990-06-11 | Kyushu Electron Metal Co Ltd | バイポーラｉｃ製造時の埋込み拡散方法 |
-
1990
- 1990-08-09 JP JP21130190A patent/JPH0494120A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01209729A (ja) * | 1988-02-18 | 1989-08-23 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPH01238013A (ja) * | 1988-03-18 | 1989-09-22 | Citizen Watch Co Ltd | 半導体集積回路の製造方法 |
| JPH02151035A (ja) * | 1988-12-01 | 1990-06-11 | Kyushu Electron Metal Co Ltd | バイポーラｉｃ製造時の埋込み拡散方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006140309A (ja) * | 2004-11-12 | 2006-06-01 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02301131A (ja) | 半導体装置の製造方法 | |
| JPS618931A (ja) | 半導体装置の製造方法 | |
| JPH0437152A (ja) | 半導体装置の製造方法 | |
| JPH0494120A (ja) | 半導体装置の製造方法 | |
| JP2002176172A (ja) | Ｍｏｓトランジスタの製造方法 | |
| CA1104267A (en) | Method of making semiconductor devices | |
| JP2843037B2 (ja) | 半導体装置の製造方法 | |
| JPS5857903B2 (ja) | トランジスタの表面安定化処理方法 | |
| JPH03280471A (ja) | 半導体装置の製造方法 | |
| JP4149014B2 (ja) | 半導体装置の製造方法 | |
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JPH0234170B2 (ja) | ||
| JPS60227416A (ja) | 半導体基板のアニ−ル方法 | |
| JP2002184781A (ja) | シリコンウェーハの製造方法およびシリコンウェーハ | |
| JPS6356916A (ja) | 半導体装置の製造方法 | |
| JP2845008B2 (ja) | 半導体装置の製造方法 | |
| JPH01173727A (ja) | 半導体装置の製造方法 | |
| JPS6258529B2 (ja) | ||
| JPS6386426A (ja) | 化合物半導体装置の製造方法 | |
| JPS60219739A (ja) | 半導体基板の不純物拡散方法 | |
| JPS62177930A (ja) | 半導体基板の高速酸化法 | |
| JPH0555198A (ja) | 半導体装置の製造方法 | |
| JPS6149428A (ja) | 半導体装置の製造方法 | |
| JPS59108316A (ja) | 半導体装置の製造方法 | |
| JPS60169143A (ja) | リン化インジウム結晶へのシリコン注入層のアニ−リング方法 |