JPH0555198A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0555198A JPH0555198A JP3209706A JP20970691A JPH0555198A JP H0555198 A JPH0555198 A JP H0555198A JP 3209706 A JP3209706 A JP 3209706A JP 20970691 A JP20970691 A JP 20970691A JP H0555198 A JPH0555198 A JP H0555198A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- polycrystalline silicon
- oxide film
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Volatile Memory (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】多結晶シリコン上の容量絶縁膜あるいはトンネ
ル絶縁膜において、真性絶縁破壊電界強度、定電界時間
依存性絶縁破壊特性を向上させる。 【構成】高濃度に不純物がドーピングされた多結晶シリ
コン膜２上に、熱窒化法により窒化シリコン膜３を形成
した後、気相成長法により多結晶シリコン膜５を堆積さ
せる。次に熱酸化法によりこの多結晶シリコン膜５を酸
化シリコン膜６に転換させる。
ル絶縁膜において、真性絶縁破壊電界強度、定電界時間
依存性絶縁破壊特性を向上させる。 【構成】高濃度に不純物がドーピングされた多結晶シリ
コン膜２上に、熱窒化法により窒化シリコン膜３を形成
した後、気相成長法により多結晶シリコン膜５を堆積さ
せる。次に熱酸化法によりこの多結晶シリコン膜５を酸
化シリコン膜６に転換させる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に多結晶シリコン膜上への絶縁膜の形成方法に
関する。
関し、特に多結晶シリコン膜上への絶縁膜の形成方法に
関する。
【０００２】
【従来の技術】多結晶シリコン膜上に酸化シリコン膜を
形成する半導体装置の製造方法として、例えばダイナミ
ックＲＡＭのキャパシタの形成は、図４に示すように、
拡散層が形成されたシリコン基板１上に高濃度に不純物
がドーピングされた多結晶シリコン膜２が下層電極とし
て形成され、この多結晶シリコン膜表面を酸素あるいは
酸素と水素の混合ガス等の酸化性雰囲気にて高温処理す
ることにより酸化シリコン膜６Ａを形成するという方法
が用いられていた。
形成する半導体装置の製造方法として、例えばダイナミ
ックＲＡＭのキャパシタの形成は、図４に示すように、
拡散層が形成されたシリコン基板１上に高濃度に不純物
がドーピングされた多結晶シリコン膜２が下層電極とし
て形成され、この多結晶シリコン膜表面を酸素あるいは
酸素と水素の混合ガス等の酸化性雰囲気にて高温処理す
ることにより酸化シリコン膜６Ａを形成するという方法
が用いられていた。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の技術では、高濃度に不純物がドーピングされ
た多結晶シリコン膜２上に、均一な酸化シリコン膜６Ａ
を形成することは極めて、困難であった。
うな従来の技術では、高濃度に不純物がドーピングされ
た多結晶シリコン膜２上に、均一な酸化シリコン膜６Ａ
を形成することは極めて、困難であった。
【０００４】これは図４に示したように、多結晶シリコ
ン膜２のグレイン・バウンダリー４では、その不純物濃
度に依存して、酸化レートが速いため、グレイン・バウ
ンダリー４上では酸化シリコン膜６Ａが厚くなるためで
ある。この様な、酸化シリコン膜厚の不均一性に起因し
て、ＭＯＳキャパシターの真性絶縁破壊電界強度や定電
界時間依存性絶縁破壊特性が悪化するという問題点があ
った。
ン膜２のグレイン・バウンダリー４では、その不純物濃
度に依存して、酸化レートが速いため、グレイン・バウ
ンダリー４上では酸化シリコン膜６Ａが厚くなるためで
ある。この様な、酸化シリコン膜厚の不均一性に起因し
て、ＭＯＳキャパシターの真性絶縁破壊電界強度や定電
界時間依存性絶縁破壊特性が悪化するという問題点があ
った。
【０００５】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に不純物を含む多結晶シリコン
膜を形成する工程と、この多結晶シリコン膜の表面を熱
窒化し窒化シリコン膜を形成する工程と、この窒化シリ
コン膜上に酸化シリコン膜を形成する工程とを含むもの
である。
造方法は、半導体基板上に不純物を含む多結晶シリコン
膜を形成する工程と、この多結晶シリコン膜の表面を熱
窒化し窒化シリコン膜を形成する工程と、この窒化シリ
コン膜上に酸化シリコン膜を形成する工程とを含むもの
である。
【０００６】この窒化シリコン膜は、酸素等の酸化種の
拡散を防ぐことにより、高濃度に不純物がドーピングさ
れている多結晶シリコン膜の酸化を防ぐ。そして、この
上に形成された気相成長法によるアモルファス・シリコ
ン、多結晶シリコン、あるいは酸化シリコン膜のみが酸
化され、均一な酸化シリコン膜を形成することが可能と
なる。
拡散を防ぐことにより、高濃度に不純物がドーピングさ
れている多結晶シリコン膜の酸化を防ぐ。そして、この
上に形成された気相成長法によるアモルファス・シリコ
ン、多結晶シリコン、あるいは酸化シリコン膜のみが酸
化され、均一な酸化シリコン膜を形成することが可能と
なる。
【０００７】
【実施例】次に本発明の実施例について図面を参照して
説明する。図１（ａ）〜（ｃ）は本発明の第１の実施例
を説明するための半導体チップの断面図である。
説明する。図１（ａ）〜（ｃ）は本発明の第１の実施例
を説明するための半導体チップの断面図である。
【０００８】まず図１（ａ）に示すように、シリコン基
板１上に下層電極として多結晶シコン膜２を約４００ｎ
ｍの厚さに形成したのち、リン等の不純物を高濃度に導
入する。次いでアンモニア等の窒化雰囲気中で、８００
〜１２００℃で加熱し、多結晶シリコン膜２の表面に、
窒化シリコン膜３を約２ｎｍの厚さに形成する。図２
は、熱窒化シリコン膜厚の成長時間依存性を示してい
る。成長初期の表面反応律速領域では、短時間で急激に
窒化シリコン膜が成長する。そして、この時の成長速度
は多結晶シリコン膜中の不純物濃度に依存する。しか
し、窒化シリコン膜中のアンモニア等の窒化種の拡散速
度は著しく小さいために、すぐ、窒化反応は拡散律速と
なり、窒化シリコン膜の成長は飽和してしまう。この
時、図２におけるｔo 時間以上窒化することにより、不
純物濃度が場所により異なる多結晶シリコン膜上に膜厚
の均一な窒化シリコン膜を形成することができる。
板１上に下層電極として多結晶シコン膜２を約４００ｎ
ｍの厚さに形成したのち、リン等の不純物を高濃度に導
入する。次いでアンモニア等の窒化雰囲気中で、８００
〜１２００℃で加熱し、多結晶シリコン膜２の表面に、
窒化シリコン膜３を約２ｎｍの厚さに形成する。図２
は、熱窒化シリコン膜厚の成長時間依存性を示してい
る。成長初期の表面反応律速領域では、短時間で急激に
窒化シリコン膜が成長する。そして、この時の成長速度
は多結晶シリコン膜中の不純物濃度に依存する。しか
し、窒化シリコン膜中のアンモニア等の窒化種の拡散速
度は著しく小さいために、すぐ、窒化反応は拡散律速と
なり、窒化シリコン膜の成長は飽和してしまう。この
時、図２におけるｔo 時間以上窒化することにより、不
純物濃度が場所により異なる多結晶シリコン膜上に膜厚
の均一な窒化シリコン膜を形成することができる。
【０００９】次に、図１（ｂ）に示すように、この窒化
シリコン膜３上にアモルファス・シリコン膜あるいは多
結晶シリコン膜５を例えば５ｎｍの厚さに気相成長させ
る。
シリコン膜３上にアモルファス・シリコン膜あるいは多
結晶シリコン膜５を例えば５ｎｍの厚さに気相成長させ
る。
【００１０】最後に図１（ｃ）に示すように、アモルフ
ァス・シリコン膜あるいは多結晶シリコン膜５を酸化
し、厚さ約１１ｎｍの酸化シリコン膜６を形成する。
ァス・シリコン膜あるいは多結晶シリコン膜５を酸化
し、厚さ約１１ｎｍの酸化シリコン膜６を形成する。
【００１１】このように第１の実施例においては、窒化
シリコン膜３上の多結晶シリコン膜５を酸化して酸化シ
リコン膜６を形成するため、下層電極としての多結晶シ
リコン膜２のグレイン・バウンダリーの影響を受けるこ
とはない。以下この酸化シリコン膜６上に上層電極を形
成してキャパシタを完成させる。
シリコン膜３上の多結晶シリコン膜５を酸化して酸化シ
リコン膜６を形成するため、下層電極としての多結晶シ
リコン膜２のグレイン・バウンダリーの影響を受けるこ
とはない。以下この酸化シリコン膜６上に上層電極を形
成してキャパシタを完成させる。
【００１２】次に第２の実施例について説明する。図１
（ａ）に示すように、第１の実施例と同様に、シリコン
基板１上に高濃度に不純物がドーピングされた多結晶シ
リコン膜２を形成したのち、この上に、熱窒化法によっ
て窒化シリコン膜３を形成する。
（ａ）に示すように、第１の実施例と同様に、シリコン
基板１上に高濃度に不純物がドーピングされた多結晶シ
リコン膜２を形成したのち、この上に、熱窒化法によっ
て窒化シリコン膜３を形成する。
【００１３】次に酸化シリコン膜を気相成長法によって
この窒化シリコン膜３上に１０〜１５ｎｍの厚さに堆積
させる。次で不活性ガスや酸化性雰囲気中でアニールす
ることによって、気相成長法によって形成した酸化シリ
コン膜を緻密化、純化する。
この窒化シリコン膜３上に１０〜１５ｎｍの厚さに堆積
させる。次で不活性ガスや酸化性雰囲気中でアニールす
ることによって、気相成長法によって形成した酸化シリ
コン膜を緻密化、純化する。
【００１４】本発明の第２の実施例においては、窒化シ
リコン膜３上に気相成長法により酸化シリコン膜を成長
させるため、均一な膜厚の酸化シリコン膜を形成するこ
とができる。
リコン膜３上に気相成長法により酸化シリコン膜を成長
させるため、均一な膜厚の酸化シリコン膜を形成するこ
とができる。
【００１５】この様な、酸化シリコン膜厚の均一に起因
して、この酸化シリコン膜を含むキャパシターの真性絶
縁破壊電界強度、定電界時間依存性絶縁破壊特性は、図
３に示したように、従来例のものに比べ大幅に向上し
た。
して、この酸化シリコン膜を含むキャパシターの真性絶
縁破壊電界強度、定電界時間依存性絶縁破壊特性は、図
３に示したように、従来例のものに比べ大幅に向上し
た。
【００１６】なお上記実施例では、キャパシタ用の酸化
シリコン膜の形成方法について説明したが、不揮発生Ｒ
ＯＭのフローティングゲート上の酸化シリコン膜の形成
等にも本発明は適用可能である。
シリコン膜の形成方法について説明したが、不揮発生Ｒ
ＯＭのフローティングゲート上の酸化シリコン膜の形成
等にも本発明は適用可能である。
【００１７】
【発明の効果】以上説明した様に本発明の製造方法は、
高濃度に不純物がドーピングされている多結晶シリコン
膜上に、熱窒化法により膜厚の均一な、極めて薄い窒化
シリコン膜を形成したのち、その上に酸化シリコン膜を
形成することにより、膜厚の均一な酸化シリコン膜が形
成できるという効果がある。
高濃度に不純物がドーピングされている多結晶シリコン
膜上に、熱窒化法により膜厚の均一な、極めて薄い窒化
シリコン膜を形成したのち、その上に酸化シリコン膜を
形成することにより、膜厚の均一な酸化シリコン膜が形
成できるという効果がある。
【図１】本発明の第１の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図２】熱窒化時間と窒化シリコン膜厚との関係を示す
図。
図。
【図３】実施例の効果を示す真性絶縁破壊電界強度特性
を示す図。
を示す図。
【図４】従来例を説明するための半導体チップの断面
図。
図。
１ シリコン基板 ２ 多結晶シリコン膜 ３ 窒化シリコン膜 ４ グレイン・バウンダリー ５ 多結晶シリコン膜 ６，６Ａ 酸化シリコン膜
Claims (1)
- 【請求項１】 半導体基板上に不純物を含む多結晶シリ
コン膜を形成する工程と、この多結晶シリコン膜の表面
を熱窒化し窒化シリコン膜を形成する工程と、この窒化
シリコン膜上に酸化シリコン膜を形成する工程とを含む
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3209706A JPH0555198A (ja) | 1991-08-22 | 1991-08-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3209706A JPH0555198A (ja) | 1991-08-22 | 1991-08-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555198A true JPH0555198A (ja) | 1993-03-05 |
Family
ID=16577295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3209706A Pending JPH0555198A (ja) | 1991-08-22 | 1991-08-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555198A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04222676A (ja) * | 1990-03-15 | 1992-08-12 | Sl Electrostatic Technol Inc | 積層部品の水蒸気洗浄のための方法および装置 |
-
1991
- 1991-08-22 JP JP3209706A patent/JPH0555198A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04222676A (ja) * | 1990-03-15 | 1992-08-12 | Sl Electrostatic Technol Inc | 積層部品の水蒸気洗浄のための方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5464783A (en) | Oxynitride-dioxide composite gate dielectric process for MOS manufacture | |
| US6197701B1 (en) | Lightly nitridation surface for preparing thin-gate oxides | |
| JP2722873B2 (ja) | 半導体装置およびその製造方法 | |
| EP0258394B1 (en) | Fabrication of solid-state devices having thin dielectric layers | |
| JP2001257208A (ja) | 半導体装置のゲート絶縁膜形成方法 | |
| KR100752559B1 (ko) | 유전체막의 형성 방법 | |
| US6255149B1 (en) | Process for restricting interdiffusion in a semiconductor device with composite Si/SiGe gate | |
| KR100455737B1 (ko) | 반도체소자의게이트산화막형성방법 | |
| WO2004107451A1 (ja) | Ｍｉｓ型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法 | |
| JPH0738062A (ja) | 半導体装置の製造方法 | |
| JPH0555198A (ja) | 半導体装置の製造方法 | |
| JP2703638B2 (ja) | トンネリング酸化物の製造方法 | |
| JPH0922884A (ja) | 半導体素子の製造方法 | |
| JP2842088B2 (ja) | ゲート絶縁膜の製造方法 | |
| JPH07221092A (ja) | 半導体装置の製造方法 | |
| JPH06349821A (ja) | 半導体装置とその製造方法 | |
| JPH09260372A (ja) | 半導体装置の絶縁膜の形成方法 | |
| JP2945023B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2776109B2 (ja) | 半導体装置の製造方法 | |
| JPH0255416A (ja) | 半導体装置 | |
| JP2002170892A (ja) | 積層型ゲート酸化膜構造の製造方法 | |
| JPH04326576A (ja) | 半導体装置の製造方法 | |
| KR0167239B1 (ko) | 반도체 소자의 격리막 제조방법 | |
| KR970000704B1 (ko) | 반도체 소자 캐패시터 유전층 제조방법 | |
| JPH077156A (ja) | 電界効果型薄膜トランジスタ |