JP2703638B2 - トンネリング酸化物の製造方法 - Google Patents
トンネリング酸化物の製造方法Info
- Publication number
- JP2703638B2 JP2703638B2 JP1506338A JP50633889A JP2703638B2 JP 2703638 B2 JP2703638 B2 JP 2703638B2 JP 1506338 A JP1506338 A JP 1506338A JP 50633889 A JP50633889 A JP 50633889A JP 2703638 B2 JP2703638 B2 JP 2703638B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon dioxide
- oxide
- polysilicon
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005641 tunneling Effects 0.000 title claims description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 30
- 229920005591 polysilicon Polymers 0.000 claims description 30
- 235000012239 silicon dioxide Nutrition 0.000 claims description 23
- 239000000377 silicon dioxide Substances 0.000 claims description 23
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 17
- 238000000137 annealing Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 12
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 9
- 239000011261 inert gas Substances 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 230000007547 defect Effects 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 239000000463 material Substances 0.000 description 5
- 230000035882 stress Effects 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000000354 decomposition reaction Methods 0.000 description 3
- 230000002028 premature Effects 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005056 compaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Non-Volatile Memory (AREA)
Description
【発明の詳細な説明】 発明の分野 本発明は集積回路加工の分野、更に詳細には電気的に
消去可能な固定記憶装置中でトンネリング酸化物（tunn
eling oxide）を付着する方法に関する。
消去可能な固定記憶装置中でトンネリング酸化物（tunn
eling oxide）を付着する方法に関する。
発明の背景 EEPROM装置は、フローティングゲート電極上の電荷の
存在または不在が２進法の１または０を示す持久記憶装
置である。一つのEEPROM装置が“持久電気可変式記憶装
置（Nonvolatile Electrically Alterable Memory）”
と題する米国特許第4,599,706号明細書に記載されてい
る。この特許は参考として本明細書に含まれる。この型
のEEPROM装置に於いて、フローティングゲート電極はト
ンネリング酸化物の一つ以上の層により装置のその他の
電極から電気的に絶縁される。電荷は電子をトンネリン
グ酸化物中をフローティングゲート電極へと突き抜けさ
せるのに充分である電圧をプログラミング電極にかける
ことによりフローティングゲートに移される。EEPROM装
置に於いて、トンネリング酸化物はトンネリング酸化物
が破損または分解する前にトンネリング中に酸化物を横
切ってかけられる高い場の下に制限された量の電荷のみ
を伝導することができ、こうしてプログラミングサイク
ルの数を制限する。EEPROMアレイ中の幾つかのトンネリ
ング要素に於いて、この破損はトンネリング酸化物の一
つ以上の層の均一性及び固有欠陥密度に応じて約10,000
以下のプログラミングサイクルで起こることがある。
存在または不在が２進法の１または０を示す持久記憶装
置である。一つのEEPROM装置が“持久電気可変式記憶装
置（Nonvolatile Electrically Alterable Memory）”
と題する米国特許第4,599,706号明細書に記載されてい
る。この特許は参考として本明細書に含まれる。この型
のEEPROM装置に於いて、フローティングゲート電極はト
ンネリング酸化物の一つ以上の層により装置のその他の
電極から電気的に絶縁される。電荷は電子をトンネリン
グ酸化物中をフローティングゲート電極へと突き抜けさ
せるのに充分である電圧をプログラミング電極にかける
ことによりフローティングゲートに移される。EEPROM装
置に於いて、トンネリング酸化物はトンネリング酸化物
が破損または分解する前にトンネリング中に酸化物を横
切ってかけられる高い場の下に制限された量の電荷のみ
を伝導することができ、こうしてプログラミングサイク
ルの数を制限する。EEPROMアレイ中の幾つかのトンネリ
ング要素に於いて、この破損はトンネリング酸化物の一
つ以上の層の均一性及び固有欠陥密度に応じて約10,000
以下のプログラミングサイクルで起こることがある。
トンネリング酸化物層の特性はEEPROM装置の寿命及び
操作に重要である。従来のEEPROM装置に於いて、トンネ
リング酸化物は熱酸化法を用いて酸化物を成長させるこ
とにより生成される。しかしながら、この型の方法で
は、酸化物欠陥密度がかなり高く、これが多数の早期分
解破損を生じる。現在理解されているように、これは二
酸化ケイ素が成長されるにつれて下層のシリコン中の何
らかの欠陥が二酸化ケイ素層中へと広がり得るからであ
る。更に、熱酸化法中に、トンネリング酸化物は高水準
の応力を発現する。現在理解されているように、この現
象はトンネリング中に酸化物に早期の破損または早すぎ
る破損を生じ、こうして装置の寿命を更に制限する欠陥
を生じる。低応力のトンネリング酸化物を熱的に成長さ
せると共に実質的に欠陥のない酸化物層を提供する技術
は知られていない。
操作に重要である。従来のEEPROM装置に於いて、トンネ
リング酸化物は熱酸化法を用いて酸化物を成長させるこ
とにより生成される。しかしながら、この型の方法で
は、酸化物欠陥密度がかなり高く、これが多数の早期分
解破損を生じる。現在理解されているように、これは二
酸化ケイ素が成長されるにつれて下層のシリコン中の何
らかの欠陥が二酸化ケイ素層中へと広がり得るからであ
る。更に、熱酸化法中に、トンネリング酸化物は高水準
の応力を発現する。現在理解されているように、この現
象はトンネリング中に酸化物に早期の破損または早すぎ
る破損を生じ、こうして装置の寿命を更に制限する欠陥
を生じる。低応力のトンネリング酸化物を熱的に成長さ
せると共に実質的に欠陥のない酸化物層を提供する技術
は知られていない。
発明の要約 簡単に説明すると、本発明は低圧、低温化学蒸着法 （LPCVD法）によりトンネリング酸化物層を二つの導体
の間に付着する方法及び手段を意図する。テトラエチル
オルトシリケート（TEOS）がこの付着法に使用されるこ
とが好ましい。本法がEEPROM装置に使用されポリシリコ
ン層が装置を形成するのに使用される場合、付着された
酸化物は以下のように形成される。本発明によれば、ポ
リシリコンの第一層が付着され所望によりパターン化さ
れる。その後、二酸化ケイ素の層がテトラエチルオルト
シリケートを分解してポリシリコンの表面上に所定の厚
さのトンネリング酸化物を形成することにより付着され
る。付着されたテトラエチルオルトシリケートから形成
された酸化物層は、その後、熱的にアニールされ圧密さ
れる。これはスチームとアルゴンの如き不活性ガスとの
混合物を所定の温度で用いて行なわれることが好まし
い。一つより多くのトンネリング層が所望される場合に
は、その方法は反覆し得る。必要により、テトラエチル
オルトシリケートを付着する前に、増強されたエミッシ
ョン（emission）構造がポリシリコンの表面上に所望さ
れる場合には、比較的に薄い熱酸化物の層をポリシリコ
ンの表面上に成長させることができる。
の間に付着する方法及び手段を意図する。テトラエチル
オルトシリケート（TEOS）がこの付着法に使用されるこ
とが好ましい。本法がEEPROM装置に使用されポリシリコ
ン層が装置を形成するのに使用される場合、付着された
酸化物は以下のように形成される。本発明によれば、ポ
リシリコンの第一層が付着され所望によりパターン化さ
れる。その後、二酸化ケイ素の層がテトラエチルオルト
シリケートを分解してポリシリコンの表面上に所定の厚
さのトンネリング酸化物を形成することにより付着され
る。付着されたテトラエチルオルトシリケートから形成
された酸化物層は、その後、熱的にアニールされ圧密さ
れる。これはスチームとアルゴンの如き不活性ガスとの
混合物を所定の温度で用いて行なわれることが好まし
い。一つより多くのトンネリング層が所望される場合に
は、その方法は反覆し得る。必要により、テトラエチル
オルトシリケートを付着する前に、増強されたエミッシ
ョン（emission）構造がポリシリコンの表面上に所望さ
れる場合には、比較的に薄い熱酸化物の層をポリシリコ
ンの表面上に成長させることができる。
それ故、本発明の目的は低圧化学蒸着法で付着させ得
るトンネリング酸化物をEEPROM装置中で提供することで
ある。
るトンネリング酸化物をEEPROM装置中で提供することで
ある。
本発明の別の目的は、EEPROM装置の有効寿命を改善す
ることである。
ることである。
本発明の更に別の目的は、EEPROM加工の歩留りを改良
することである。
することである。
本発明の別の目的は、EEPROM装置の信頼性を改良する
ことである。
ことである。
本発明の更に別の目的は、酸化物層が形成されつつあ
る材料の下層の欠陥密度により制限されないトンネリン
グ誘電体を製造することである。
る材料の下層の欠陥密度により制限されないトンネリン
グ誘電体を製造することである。
本発明の更に別の目的は、最小応力を有するトンネリ
ング誘電体を製造することである。
ング誘電体を製造することである。
図面の簡単な説明 これらの目的及びその他の目的は、以下の説明及び添
付図面により明らかである。
付図面により明らかである。
第１図は、本発明に従ってつくられた三層の厚い酸化
物EEPROM装置の切取図であり、そして 第２図は第１図の装置のトンネリング酸化物領域の一
つを製造する方法を説明する工程系統図である。
物EEPROM装置の切取図であり、そして 第２図は第１図の装置のトンネリング酸化物領域の一
つを製造する方法を説明する工程系統図である。
発明の詳細な説明 今、第１図を参照して、本発明のトンネリング酸化物
層を有利に使用し得る三層ポリシリコン装置の切取図が
示されている。第１図の装置の操作及び製造は米国特許
第4,599,706号に実質的に記載されており、その相違は
上記の米国特許に記載された熱酸化物の代わりに本発明
の付着された酸化物で置換したことである。
層を有利に使用し得る三層ポリシリコン装置の切取図が
示されている。第１図の装置の操作及び製造は米国特許
第4,599,706号に実質的に記載されており、その相違は
上記の米国特許に記載された熱酸化物の代わりに本発明
の付着された酸化物で置換したことである。
第１図のEEPROM装置10は“P"型半導体材料を含む支持
体12の上に形成される。二つのｎ＋領域20、22が支持体
の反対の位置にある端部に拡散されている。ｎ−領域24
は支持体12の中央の上部領域に拡散されている。ｎ＋
源、ドレイン領域20、22及びｎ−拡散24は、通常の公知
の拡散法を用いて形成し得る。EEPROM装置10は、酸化物
領域30により支持体12から分離されるポリシリコン電極
36、並びにトンネリング酸化物領域または要素32及び34
により支持体から分離され互いに分離されるポリシリコ
ン電極26及び28に更に含む。従来のEEPROM装置に於い
て、これらのトンネリング要素32、34を形成するのに使
用される酸化物は熱的に成長され、これがトンネリング
酸化物要素32、34中に応力及び欠陥を生じると考えられ
る。何となれば、下層のシリコン代替品またはポリシリ
コン領域からの欠陥がトンネリング酸化物中へ広がり得
るからである。
体12の上に形成される。二つのｎ＋領域20、22が支持体
の反対の位置にある端部に拡散されている。ｎ−領域24
は支持体12の中央の上部領域に拡散されている。ｎ＋
源、ドレイン領域20、22及びｎ−拡散24は、通常の公知
の拡散法を用いて形成し得る。EEPROM装置10は、酸化物
領域30により支持体12から分離されるポリシリコン電極
36、並びにトンネリング酸化物領域または要素32及び34
により支持体から分離され互いに分離されるポリシリコ
ン電極26及び28に更に含む。従来のEEPROM装置に於い
て、これらのトンネリング要素32、34を形成するのに使
用される酸化物は熱的に成長され、これがトンネリング
酸化物要素32、34中に応力及び欠陥を生じると考えられ
る。何となれば、下層のシリコン代替品またはポリシリ
コン領域からの欠陥がトンネリング酸化物中へ広がり得
るからである。
本発明は要素32、34を形成するために低圧化学蒸着法
の使用を意図する。熱酸化法に於いて、トンネリング酸
化物が一旦成長されると、その後の熱処理が酸化物中に
熱応力を生じ、こうして装置中で付加的な分解問題及び
電荷トラップ−アップ（trap-up）問題を生じる。本発
明は装置の加工中に成長される熱酸化物を最小にするた
め低温法の使用を意図し、この方法は応力をかなり減少
し、それにより装置の有効寿命を増大する。また、この
特徴は得られる装置中の電子トンネリングを増進するこ
とがわかった。更に、酸化物層を形成するために本発明
により使用される低圧化学蒸着法は、下層の支持体また
はポリシリコンから酸化物への欠陥の広がりを避けると
考えられる。
の使用を意図する。熱酸化法に於いて、トンネリング酸
化物が一旦成長されると、その後の熱処理が酸化物中に
熱応力を生じ、こうして装置中で付加的な分解問題及び
電荷トラップ−アップ（trap-up）問題を生じる。本発
明は装置の加工中に成長される熱酸化物を最小にするた
め低温法の使用を意図し、この方法は応力をかなり減少
し、それにより装置の有効寿命を増大する。また、この
特徴は得られる装置中の電子トンネリングを増進するこ
とがわかった。更に、酸化物層を形成するために本発明
により使用される低圧化学蒸着法は、下層の支持体また
はポリシリコンから酸化物への欠陥の広がりを避けると
考えられる。
化学蒸着法に於いて、シリコンに富むSiO2を使用する
シリコンの常圧付着が、従来試みられていた。一つのこ
のような方法が“歩留り改良及び高キャパシタンスのた
めのシリコンに富むSiO2及び熱SiO2二重誘電体（Silico
n-Rich SiO2 and Thermal SiO2 Dual Dielectric for Y
ield Improvement and High Capacitance）”と題する
文献、IEEE Transactions on Electron Devices、ED-30
巻、８号、894頁、1983年８月に記載されている。この
刊行物に記載された方法は実験上のものであり、トンネ
リング酸化物を製造するのに使用するには不適であるこ
とがわかった。何となれば、シリコンに富むSiO2は化学
量論化合物ではなく、こうして、付着された酸化物の均
一性に影響を及ぼす不純物を含むからである。また、常
圧付着の使用は得られる層の厚さに大きな変化を生じ、
それ故、シリコンに富むSiO2は比較的に厚い層に関して
使用されているだけであった。更に、上記の方法で添加
されたシリコンはこの方法により形成された誘電体によ
り電子トンネリングの増進の形態を与えるが、それは下
層のシリコン支持体またはポリシリコン導電層上のきめ
の細かい（textured）表面の形成ほど有効ではない。こ
れはシリコンに富むSiO2がその表面付近であるが広がっ
た二酸化ケイ素中にシリコンの領域またはボールを明ら
かに形成するからである。こうして、それらは互いに導
電性ではなく、また誘電体の表面と導電性ではなく、そ
れ故、ポリシリコン層のきめの細かい表面と較べて増強
されたエミッション構造として有効ではない。
シリコンの常圧付着が、従来試みられていた。一つのこ
のような方法が“歩留り改良及び高キャパシタンスのた
めのシリコンに富むSiO2及び熱SiO2二重誘電体（Silico
n-Rich SiO2 and Thermal SiO2 Dual Dielectric for Y
ield Improvement and High Capacitance）”と題する
文献、IEEE Transactions on Electron Devices、ED-30
巻、８号、894頁、1983年８月に記載されている。この
刊行物に記載された方法は実験上のものであり、トンネ
リング酸化物を製造するのに使用するには不適であるこ
とがわかった。何となれば、シリコンに富むSiO2は化学
量論化合物ではなく、こうして、付着された酸化物の均
一性に影響を及ぼす不純物を含むからである。また、常
圧付着の使用は得られる層の厚さに大きな変化を生じ、
それ故、シリコンに富むSiO2は比較的に厚い層に関して
使用されているだけであった。更に、上記の方法で添加
されたシリコンはこの方法により形成された誘電体によ
り電子トンネリングの増進の形態を与えるが、それは下
層のシリコン支持体またはポリシリコン導電層上のきめ
の細かい（textured）表面の形成ほど有効ではない。こ
れはシリコンに富むSiO2がその表面付近であるが広がっ
た二酸化ケイ素中にシリコンの領域またはボールを明ら
かに形成するからである。こうして、それらは互いに導
電性ではなく、また誘電体の表面と導電性ではなく、そ
れ故、ポリシリコン層のきめの細かい表面と較べて増強
されたエミッション構造として有効ではない。
その他の普通使用される付着酸化物法は、0.5ミクロ
ン〜数ミクロンの範囲の酸化物層を金属層の間に形成す
るため、またはトレンチを充填するために従来開発され
ていた。しかしながら、これらの方法はトンネリング酸
化物要素に必要とされるような一層薄い層（2000Å以下
の程度）を形成するには不適であることがわかった。何
となれば、これらの方法はこのような厚さでは不充分な
均一性を有し低い降伏電圧に問題があるからである。一
つのこのような方法はテトラエチルオルトシリケート
（TEOS）を使用し、これはJ.C.シュマチャーカンパニィ
（SchumacherCo.）から入手でき、厚い酸化物法に典型
的に使用されていた。この物質はまたテトラエチルオキ
シシランとも称される。
ン〜数ミクロンの範囲の酸化物層を金属層の間に形成す
るため、またはトレンチを充填するために従来開発され
ていた。しかしながら、これらの方法はトンネリング酸
化物要素に必要とされるような一層薄い層（2000Å以下
の程度）を形成するには不適であることがわかった。何
となれば、これらの方法はこのような厚さでは不充分な
均一性を有し低い降伏電圧に問題があるからである。一
つのこのような方法はテトラエチルオルトシリケート
（TEOS）を使用し、これはJ.C.シュマチャーカンパニィ
（SchumacherCo.）から入手でき、厚い酸化物法に典型
的に使用されていた。この物質はまたテトラエチルオキ
シシランとも称される。
本発明は加工中にTEOS付着酸化物に関して圧密工程ま
たはアニール工程を用いる既知の付着酸化物法を改良す
ることにより上記の問題を解決する。TEOS付着酸化物を
比較的高い温度でスチームと不活性ガスの混合物に暴露
することにより、TEOS酸化物の性質が熱成長された酸化
物の性質に等しいか、または優れる性質に改善されるこ
とがわかった。得られた材料は実質的に改良された誘導
特性を有し、しかも得られた材料は実質的に漏れのない
ものであり且つ強電界の存在下で分解しない。このアニ
ール法はTEOS付着酸化物に於いて一層大きな粘稠な流れ
を可能にし、こうして得られる誘電体層中の欠陥を減少
または排除することにより、一層一様な分子結合を与え
るものと考えられる。所望のアニール温度に於けるこの
スチーム雰囲気は酸化物を比較的に早い速度で成長さ
せ、それにより誘電体層の厚さを増大するので、不活性
ガスはこの望ましくない酸化物成長速度を遅くすると共
にアニール法を進行させるのに使用される分圧を与え
る。本発明の方法は終局的な分解の前に誘電体層中を伝
導される全電荷を少なくとも一つの大きさの順位だけ増
加し、同時に加工歩留りの著しい改良を与えることがわ
かった。
たはアニール工程を用いる既知の付着酸化物法を改良す
ることにより上記の問題を解決する。TEOS付着酸化物を
比較的高い温度でスチームと不活性ガスの混合物に暴露
することにより、TEOS酸化物の性質が熱成長された酸化
物の性質に等しいか、または優れる性質に改善されるこ
とがわかった。得られた材料は実質的に改良された誘導
特性を有し、しかも得られた材料は実質的に漏れのない
ものであり且つ強電界の存在下で分解しない。このアニ
ール法はTEOS付着酸化物に於いて一層大きな粘稠な流れ
を可能にし、こうして得られる誘電体層中の欠陥を減少
または排除することにより、一層一様な分子結合を与え
るものと考えられる。所望のアニール温度に於けるこの
スチーム雰囲気は酸化物を比較的に早い速度で成長さ
せ、それにより誘電体層の厚さを増大するので、不活性
ガスはこの望ましくない酸化物成長速度を遅くすると共
にアニール法を進行させるのに使用される分圧を与え
る。本発明の方法は終局的な分解の前に誘電体層中を伝
導される全電荷を少なくとも一つの大きさの順位だけ増
加し、同時に加工歩留りの著しい改良を与えることがわ
かった。
今、第2A図及び第2B図を参照して、方法200は工程202
でもって開始し、この工程で約400Åの厚さのゲート酸
化物の初期の層が支持体上に付着される。この酸化物層
は通常の熱酸化物法で形成されてもよい。工程204に於
いて、ポリシリコンの第一層が通常のポリシリコン付着
法により形成される。ポリシリコンの第一層は約4000Å
の厚さで付着される。工程206に於いて、ポリシリコン
の第一層はドーピングされてポリシリコン層を導電性に
する。その後、ポリシリコンの第一層は工程210でマス
キングすることができ、工程212で反応イオンエッチン
グまたは湿式エッチング法を用いてエッチングし得る。
本発明の好ましい実施に於いて、夫々のトンネリング領
域の表面は若干不規則であって電子トンネリングを促進
することが望ましい。これらの表面不規則性または微小
のきめの細かい（microtextured）表面は、ポリシリコ
ン層の表面を工程216により熱酸化することにより形成
される。工程216の熱酸化物は、その後、逆エッチング
されて約150Åの厚さの酸化物の層を残す。トンネリン
グ酸化物層が、その後、工程220、222及び223により形
成される。工程220に於いて、好まししいガス媒体とし
てTEOSを用いて低圧化学蒸着系を使用して酸化物が熱酸
化物の比較的薄い層の上に付着される。TEOSガスは約60
0℃の炉温度で直接吸引によりバブラーを経由して供給
される。付着速度は主としてバブラー及び炉温度により
制御される。酸化物が付着されて250〜2000Åの厚さの
酸化物層を形成する。この酸化物層は、その後、工程22
2及び223でアニールされる。
でもって開始し、この工程で約400Åの厚さのゲート酸
化物の初期の層が支持体上に付着される。この酸化物層
は通常の熱酸化物法で形成されてもよい。工程204に於
いて、ポリシリコンの第一層が通常のポリシリコン付着
法により形成される。ポリシリコンの第一層は約4000Å
の厚さで付着される。工程206に於いて、ポリシリコン
の第一層はドーピングされてポリシリコン層を導電性に
する。その後、ポリシリコンの第一層は工程210でマス
キングすることができ、工程212で反応イオンエッチン
グまたは湿式エッチング法を用いてエッチングし得る。
本発明の好ましい実施に於いて、夫々のトンネリング領
域の表面は若干不規則であって電子トンネリングを促進
することが望ましい。これらの表面不規則性または微小
のきめの細かい（microtextured）表面は、ポリシリコ
ン層の表面を工程216により熱酸化することにより形成
される。工程216の熱酸化物は、その後、逆エッチング
されて約150Åの厚さの酸化物の層を残す。トンネリン
グ酸化物層が、その後、工程220、222及び223により形
成される。工程220に於いて、好まししいガス媒体とし
てTEOSを用いて低圧化学蒸着系を使用して酸化物が熱酸
化物の比較的薄い層の上に付着される。TEOSガスは約60
0℃の炉温度で直接吸引によりバブラーを経由して供給
される。付着速度は主としてバブラー及び炉温度により
制御される。酸化物が付着されて250〜2000Åの厚さの
酸化物層を形成する。この酸化物層は、その後、工程22
2及び223でアニールされる。
工程222のアニール工程は、TEOSで生成された二酸化
ケイ素層を約700〜1100℃の範囲の温度で約１〜５分間
にわたってスチームとアルゴンのガス混合物に暴露する
ことにより行なわれる。これに続いて工程223で窒素の
みの雰囲気中で更に熱アニールして表面の更なる酸化を
防止することが好ましい。これは２〜20分間にわたって
ほぼ同じ温度範囲で行なわれる。また、迅速の光アニー
ルの如き、その他のアニール法が厚い付着酸化物層に関
して当業界に知られているのと異なる温度及びタイミン
グで使用されてもよい。その方法は工程224で続けら
れ、ここで約4000〜6000Åの厚さのポリシリコンの隣り
の層が通常の手段により付着される。ポリシリコンの第
二層は、その後、工程226でドーピングされる。ポリシ
リコンの第二層は、その後、工程230で更に加工するた
めにマスキングされる。ポリシリコンの追加の層が必要
とされるか否かに応じて、決定232はその方法を工程212
にもとに送るか、またはその方法を工程234で退出させ
る。得られた構造物は、その後、通常の手段により金属
被覆され仕上げられてもよい。
ケイ素層を約700〜1100℃の範囲の温度で約１〜５分間
にわたってスチームとアルゴンのガス混合物に暴露する
ことにより行なわれる。これに続いて工程223で窒素の
みの雰囲気中で更に熱アニールして表面の更なる酸化を
防止することが好ましい。これは２〜20分間にわたって
ほぼ同じ温度範囲で行なわれる。また、迅速の光アニー
ルの如き、その他のアニール法が厚い付着酸化物層に関
して当業界に知られているのと異なる温度及びタイミン
グで使用されてもよい。その方法は工程224で続けら
れ、ここで約4000〜6000Åの厚さのポリシリコンの隣り
の層が通常の手段により付着される。ポリシリコンの第
二層は、その後、工程226でドーピングされる。ポリシ
リコンの第二層は、その後、工程230で更に加工するた
めにマスキングされる。ポリシリコンの追加の層が必要
とされるか否かに応じて、決定232はその方法を工程212
にもとに送るか、またはその方法を工程234で退出させ
る。得られた構造物は、その後、通常の手段により金属
被覆され仕上げられてもよい。
要約すると、TEOS付着二酸化ケイ素を用いてトンネリ
ング酸化物をつくるための改良方法及び手段が記載され
た。従って、その他の使用及び変更が本発明の範囲から
逸脱しないで当業者に明らかである。
ング酸化物をつくるための改良方法及び手段が記載され
た。従って、その他の使用及び変更が本発明の範囲から
逸脱しないで当業者に明らかである。
Claims (6)
- 【請求項１】導電領域を形成する工程； 低圧化学蒸着法を使用して二酸化ケイ素の層を上記導電
領域の上に付着して2000Å以下の厚さの層を得る工程； 上記の二酸化ケイ素層を700℃〜1100℃の温度でスチー
ムと不活性ガスの混合物でアニールする工程；及び この二酸化ケイ素層の上部に導電層を形成する工程 を含む、トンネリング酸化物の製造方法。 - 【請求項２】該アニールする工程が、二酸化ケイ素層を
窒素のみの雰囲気中で700℃〜1100℃の温度で２〜20分
間にわたって熱アニールする工程を更に含む、請求項１
記載の方法。 - 【請求項３】（ａ） 導電性材料を所望のパターンに付
着する工程； （ｂ） 上記の導電性材料の上に低圧化学蒸着法により
2000Å以下の厚さの二酸化ケイ素の層を付着する工程； （ｃ） 上記の二酸化ケイ素層を所定の温度でスチーム
と不活性ガスの混合物でアニールする工程；及び （ｄ） 上記二酸化ケイ素層の上部に導電層を形成する
工程 を含む、EEPROM装置におけるトンネリング酸化物の製造
方法。 - 【請求項４】（ａ） 導電領域を形成する工程； （ｂ） 上記導電領域上で酸化物の比較的薄い層を熱成
長させる工程； （ｃ） 上記熱酸化物層の上に低圧化学蒸着法により20
00Å以下の厚さの二酸化ケイ素の層を付着する工程； （ｄ） 上記の二酸化ケイ素層を所定の温度でスチーム
と不活性ガスの混合物でアニールする工程；及び （ｅ） 上記二酸化ケイ素層の上部に導電層を形成する
工程 を含む、半導体装置における比較的薄いトンネリング酸
化物の製造方法。 - 【請求項５】（ａ） 微細なきめの細かい表面を有する
ポリシリコンの層を所望のパターンで形成する工程； （ｂ） 上記ポリシリコン層の上に低圧化学蒸着法によ
り2000Å以下の厚さの二酸化ケイ素の層を付着する工
程； （ｃ） 上記の二酸化ケイ素層を所定の温度でスチーム
と不活性ガスの混合物でアニールする工程；及び （ｄ） 上記二酸化ケイ素層の上部にポリシリコンの層
を形成する工程 を含む、EEPROM装置におけるトンネリング酸化物の製造
方法。 - 【請求項６】（ａ） ポリシリコンの層を所望のパター
ンで形成する工程； （ｂ） 上記ポリシリコンの層の上に熱酸化物の層を成
長させる工程； （ｃ） 上記熱酸化物の層をエッチングして所望の厚さ
の熱酸化物層を得る工程； （ｄ） 上記熱酸化物のエッチングした層の上にガス媒
体としてテトラエチルオルトシリケートを用いて低圧化
学蒸着法により2000Å以下の厚さの二酸化ケイ素の層を
付着する工程； （ｅ） 上記の二酸化ケイ素の層を700℃〜1100℃の温
度でスチームと不活性ガスの混合物に暴露することによ
り上記二酸化ケイ素の層をアニールし圧密する工程； （ｆ） 上記二酸化ケイ素の層を700℃〜1100℃の温度
で窒素に暴露することにより更にアニールする工程；及
び （ｇ） 上記の二酸化ケイ素層の上部にポリシリコンの
層を形成する工程 を含む、EEPROM装置におけるトンネリング酸化物の製造
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US19576688A | 1988-05-17 | 1988-05-17 | |
| US195,766 | 1988-05-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03505145A JPH03505145A (ja) | 1991-11-07 |
| JP2703638B2 true JP2703638B2 (ja) | 1998-01-26 |
Family
ID=22722714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1506338A Expired - Lifetime JP2703638B2 (ja) | 1988-05-17 | 1989-05-16 | トンネリング酸化物の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0417197A4 (ja) |
| JP (1) | JP2703638B2 (ja) |
| KR (1) | KR0165856B1 (ja) |
| WO (1) | WO1989011731A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07101713B2 (ja) * | 1988-06-07 | 1995-11-01 | 三菱電機株式会社 | 半導体記憶装置の製造方法 |
| US5153691A (en) * | 1989-06-21 | 1992-10-06 | Xicor, Inc. | Apparatus for a dual thickness floating gate memory cell |
| US5593494A (en) * | 1995-03-14 | 1997-01-14 | Memc Electronic Materials, Inc. | Precision controlled precipitation of oxygen in silicon |
| JP3245136B2 (ja) * | 1999-09-01 | 2002-01-07 | キヤノン販売株式会社 | 絶縁膜の膜質改善方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3934060A (en) * | 1973-12-19 | 1976-01-20 | Motorola, Inc. | Method for forming a deposited silicon dioxide layer on a semiconductor wafer |
| US4613956A (en) * | 1983-02-23 | 1986-09-23 | Texas Instruments Incorporated | Floating gate memory with improved dielectric |
| JPS60148168A (ja) * | 1984-01-13 | 1985-08-05 | Seiko Instr & Electronics Ltd | 半導体不揮発性メモリ |
| US4526631A (en) * | 1984-06-25 | 1985-07-02 | International Business Machines Corporation | Method for forming a void free isolation pattern utilizing etch and refill techniques |
| JPS61136274A (ja) * | 1984-12-07 | 1986-06-24 | Toshiba Corp | 半導体装置 |
| US4763177A (en) * | 1985-02-19 | 1988-08-09 | Texas Instruments Incorporated | Read only memory with improved channel length isolation and method of forming |
| US4713677A (en) * | 1985-02-28 | 1987-12-15 | Texas Instruments Incorporated | Electrically erasable programmable read only memory cell including trench capacitor |
| US4599706A (en) * | 1985-05-14 | 1986-07-08 | Xicor, Inc. | Nonvolatile electrically alterable memory |
-
1989
- 1989-05-16 WO PCT/US1989/002111 patent/WO1989011731A1/en not_active Application Discontinuation
- 1989-05-16 JP JP1506338A patent/JP2703638B2/ja not_active Expired - Lifetime
- 1989-05-16 EP EP19890907002 patent/EP0417197A4/en not_active Ceased
- 1989-05-16 KR KR1019900700109A patent/KR0165856B1/ko not_active IP Right Cessation
Non-Patent Citations (1)
| Title |
|---|
| ＩＮＳＵＬＡＴＩＮＧ ＦＩＬＭＳ ＯＮ ＳＥＭＩＣＯＮＤＵＣＴＯＲＳ，１９８３，ＰＰ．２６１−２６５ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03505145A (ja) | 1991-11-07 |
| EP0417197A4 (en) | 1992-07-08 |
| KR900702567A (ko) | 1990-12-07 |
| EP0417197A1 (en) | 1991-03-20 |
| KR0165856B1 (ko) | 1999-02-01 |
| WO1989011731A1 (en) | 1989-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4914046A (en) | Polycrystalline silicon device electrode and method | |
| US5219774A (en) | Deposited tunneling oxide | |
| JPH05206473A (ja) | 堆積させた半導体上に形成した改善された誘電体 | |
| CN100452301C (zh) | 半导体器件及其制造方法 | |
| US6653683B2 (en) | Method and structure for an oxide layer overlying an oxidation-resistant layer | |
| US5001527A (en) | Semiconductor device with thin insulation film | |
| JP2703638B2 (ja) | トンネリング酸化物の製造方法 | |
| JP2002016152A (ja) | 半導体装置の製造方法 | |
| JPH1126457A (ja) | 半導体装置のシリコンオキシニトライド膜形成方法 | |
| KR100274351B1 (ko) | 반도체소자의게이트산화막형성방법 | |
| JPH10125813A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JPH03132078A (ja) | 半導体装置及びその製造方法 | |
| KR100237022B1 (ko) | 캐패시터의 유전체막 형성방법 | |
| TW439130B (en) | Method of manufacturing a gate structure for a semiconductor memory device with improved breakdown voltage and leakage rate | |
| JPS6129144B2 (ja) | ||
| JP2002170892A (ja) | 積層型ゲート酸化膜構造の製造方法 | |
| JPH0955485A (ja) | 半導体装置の製造方法 | |
| TW538464B (en) | Method of forming buffer layer on polysilicon gate | |
| JP2902787B2 (ja) | キャパシタ絶縁膜の形成方法 | |
| JPH0529309A (ja) | 半導体集積回路装置の製造方法および装置 | |
| JPH0555198A (ja) | 半導体装置の製造方法 | |
| JP2001156186A (ja) | 破壊電圧及び漏れ率が改善された、半導体メモリー装置用ゲート構造の製造方法 | |
| JPS61105848A (ja) | 半導体装置の製造方法 | |
| JPH036022A (ja) | 多層絶縁膜の形成方法 | |
| JPH0644633B2 (ja) | 浮遊ゲート型不揮発性メモリの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 12 |