JPH036022A - 多層絶縁膜の形成方法 - Google Patents
多層絶縁膜の形成方法Info
- Publication number
- JPH036022A JPH036022A JP1141451A JP14145189A JPH036022A JP H036022 A JPH036022 A JP H036022A JP 1141451 A JP1141451 A JP 1141451A JP 14145189 A JP14145189 A JP 14145189A JP H036022 A JPH036022 A JP H036022A
- Authority
- JP
- Japan
- Prior art keywords
- film
- rto
- cvd
- polysilicon
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015572 biosynthetic process Effects 0.000 title description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 33
- 229920005591 polysilicon Polymers 0.000 claims abstract description 33
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 19
- 230000003647 oxidation Effects 0.000 claims abstract description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 7
- 239000010703 silicon Substances 0.000 claims abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 18
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 238000005121 nitriding Methods 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 abstract description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 3
- 239000011574 phosphorus Substances 0.000 abstract description 3
- 239000012535 impurity Substances 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体素子、例えばポリシリコン２層構造の半
導体不揮発性メモリ、ポリシリコンスタック型ダイナミ
ックランダムアクセスメモリなどに用いられる高性能、
高（を軟性をもった基板もしくはポリシリコン電極上の
絶縁膜の形成方法に関する。
導体不揮発性メモリ、ポリシリコンスタック型ダイナミ
ックランダムアクセスメモリなどに用いられる高性能、
高（を軟性をもった基板もしくはポリシリコン電極上の
絶縁膜の形成方法に関する。
本発明では、シリコン基板もしくはポリシリコン電極上
に急速ランプ熱酸化（ＲＴＯ（Ｒａｐｉｄ Ｔｈｅｒｍ
ａｌ ０ｘｉｄａｔｉｏｎ））法によりシリコン酸化膜
（以下ＲＴＯ（Ｒａｐｉｄ Ｔｈｅｒ＋ｗａｌ ０ｘｉ
ｄｅ）膜と呼ぶ）を形成し、次にこのＲＴＯ膜上に化学
気相成長（ＣＶＤ）法によりＣＶＤシリコン窒化膜を堆
積させた。
に急速ランプ熱酸化（ＲＴＯ（Ｒａｐｉｄ Ｔｈｅｒｍ
ａｌ ０ｘｉｄａｔｉｏｎ））法によりシリコン酸化膜
（以下ＲＴＯ（Ｒａｐｉｄ Ｔｈｅｒ＋ｗａｌ ０ｘｉ
ｄｅ）膜と呼ぶ）を形成し、次にこのＲＴＯ膜上に化学
気相成長（ＣＶＤ）法によりＣＶＤシリコン窒化膜を堆
積させた。
そしてこのＣＶＤシリコン窒化膜を熱酸化することによ
りその膜表面上に熱酸化シリコン窒化膜を形成した０以
上の一連の工程によりシリコン基板もしくはポリシリコ
ン上の多層絶縁膜を形成した。
りその膜表面上に熱酸化シリコン窒化膜を形成した０以
上の一連の工程によりシリコン基板もしくはポリシリコ
ン上の多層絶縁膜を形成した。
従来の技術を図面を用いて説明する。第２図（ａｌ〜（
Ｃ１は従来の技術を用いて作成されたポリシリコン電極
上の多層絶縁膜の形成工程を示す断面図である。まず半
導体基板１の表面上に薄いゲート絶縁膜２が形成されて
おり、その上に１層目のポリシリコン電極３がＣＶＤ法
により堆積されている（第２図（ａ））。次にこの１層
目のポリシリコン電極３を熱酸化してポリシリコン熱酸
化膜８を形成する。その後、このポリシリコン熱酸化膜
８の上にＣＶＤ法によりＣＶＤシリコン窒化膜５を堆積
させる（第２図中））。さらにこのＣＶＤシリコン窒化
膜５を熱酸化して、その膜表面上に熱酸化シリコン窒化
膜６を形成させる。そして最後に２層目のポリシリコン
電極７をＣＶＤ法により堆積させている（第２図（Ｃ）
）。
Ｃ１は従来の技術を用いて作成されたポリシリコン電極
上の多層絶縁膜の形成工程を示す断面図である。まず半
導体基板１の表面上に薄いゲート絶縁膜２が形成されて
おり、その上に１層目のポリシリコン電極３がＣＶＤ法
により堆積されている（第２図（ａ））。次にこの１層
目のポリシリコン電極３を熱酸化してポリシリコン熱酸
化膜８を形成する。その後、このポリシリコン熱酸化膜
８の上にＣＶＤ法によりＣＶＤシリコン窒化膜５を堆積
させる（第２図中））。さらにこのＣＶＤシリコン窒化
膜５を熱酸化して、その膜表面上に熱酸化シリコン窒化
膜６を形成させる。そして最後に２層目のポリシリコン
電極７をＣＶＤ法により堆積させている（第２図（Ｃ）
）。
しかし、従来の形成工程では以下の二つの課題がある。
まず第１に濃いリン濃度でドープされた１層目のポリシ
リコン電極のポリシリコン酸化を行う場合、ドープされ
た不純物であるリンのためその酸化速度が速いので大口
径シリコンウェハでは面内膜厚均一性を得るのが難しい
。第２に良い膜質を得るため１０００℃以上の高温雰囲
気でポリシリコンの酸化を行う場合、１層目のポリシリ
コン電極堆ａ後に長時間の高温熱処理工程を行うと１０
０Å以下の薄いゲート絶縁膜のｌ］［を著しく劣化させ
るという結果が得られている。
リコン電極のポリシリコン酸化を行う場合、ドープされ
た不純物であるリンのためその酸化速度が速いので大口
径シリコンウェハでは面内膜厚均一性を得るのが難しい
。第２に良い膜質を得るため１０００℃以上の高温雰囲
気でポリシリコンの酸化を行う場合、１層目のポリシリ
コン電極堆ａ後に長時間の高温熱処理工程を行うと１０
０Å以下の薄いゲート絶縁膜のｌ］［を著しく劣化させ
るという結果が得られている。
以上の課題を解決するために、本発明では、ポリシリコ
ン電極上の通常酸化炉でのポリシリコン熱酸化膜の代わ
りに、より短い高温熱処理時間で形成が可能なＲＴＯＭ
を用いた。
ン電極上の通常酸化炉でのポリシリコン熱酸化膜の代わ
りに、より短い高温熱処理時間で形成が可能なＲＴＯＭ
を用いた。
上記のＲＴＯ膜は高温短時間の熱処理方法であるので通
常酸化炉による熱酸化はどリンネ鈍物濃度の影響をうけ
ない。さらに、ＲＴＯ膜の形成時間は、通常酸化炉での
ポリシリコンの熱酸化時間より掻めて短い時間（２〜３
分程度）で同嗅厚のシリコン酸化膜を形成できる。
常酸化炉による熱酸化はどリンネ鈍物濃度の影響をうけ
ない。さらに、ＲＴＯ膜の形成時間は、通常酸化炉での
ポリシリコンの熱酸化時間より掻めて短い時間（２〜３
分程度）で同嗅厚のシリコン酸化膜を形成できる。
以上のようにＲＴＯ膜は本発明の多層絶縁膜の下地酸化
膜に最適である。
膜に最適である。
以下に、本発明の実施例を図面に基づいて詳細に説明す
る。第１図ｆａ）〜（Ｃ１は本発明の技術を用いて作成
されたポリシリコン電極上の多層絶縁膜の形成工程を示
す断面図である。まず半導体基板１の表面上に薄いゲー
ト絶縁膜２が形成されており、その上に１層目のポリシ
リコン電極３がＣＶＤ法により堆積されている（第１図
（ａｌ）、次にこのポリシリコン電極３よにＲＴＯ法よ
りＲＴＯ１ｌｌ１４を形成する。そしてその上に薄いＣ
ＶＤシ／リコン窒化膜５を堆積させる（第１図（ｂ））
。さらにこのＣＶＤシリコン窒化膜５を熱酸化して、そ
の膜表面上に熱酸化シリコン窒化膜６を形成させる。そ
して最後に２層目のポリシリコン電極７をＣＶＤ法によ
り堆積させた（第１図（Ｃ））。上記のごとくポリシリ
コン電極上の多Ｎ絶縁膜を形成する場合、ＲＴＯ膜は急
速熱処理であるので大口径シリコンウェハでもリンネ鈍
物濃度によらず、面内膜厚均一性は良好である。さらに
ＲＴＯ膜の形成は、通常の酸化炉でのポリシリコンの熱
酸化より極めて速い（１〜２分程度）ので通常酸化炉よ
り高温処理しても１００Å以下の薄いゲート絶縁膜を膜
質を著しく劣化させることを防止できる。またＲＴＯ膜
は短時間処理であるのでポリシリコンのアスペリティを
発生させないという利点も持っている。
る。第１図ｆａ）〜（Ｃ１は本発明の技術を用いて作成
されたポリシリコン電極上の多層絶縁膜の形成工程を示
す断面図である。まず半導体基板１の表面上に薄いゲー
ト絶縁膜２が形成されており、その上に１層目のポリシ
リコン電極３がＣＶＤ法により堆積されている（第１図
（ａｌ）、次にこのポリシリコン電極３よにＲＴＯ法よ
りＲＴＯ１ｌｌ１４を形成する。そしてその上に薄いＣ
ＶＤシ／リコン窒化膜５を堆積させる（第１図（ｂ））
。さらにこのＣＶＤシリコン窒化膜５を熱酸化して、そ
の膜表面上に熱酸化シリコン窒化膜６を形成させる。そ
して最後に２層目のポリシリコン電極７をＣＶＤ法によ
り堆積させた（第１図（Ｃ））。上記のごとくポリシリ
コン電極上の多Ｎ絶縁膜を形成する場合、ＲＴＯ膜は急
速熱処理であるので大口径シリコンウェハでもリンネ鈍
物濃度によらず、面内膜厚均一性は良好である。さらに
ＲＴＯ膜の形成は、通常の酸化炉でのポリシリコンの熱
酸化より極めて速い（１〜２分程度）ので通常酸化炉よ
り高温処理しても１００Å以下の薄いゲート絶縁膜を膜
質を著しく劣化させることを防止できる。またＲＴＯ膜
は短時間処理であるのでポリシリコンのアスペリティを
発生させないという利点も持っている。
本発明は、以上説明したように多層絶縁膜のポリシリコ
ン熱酸化膜の代わりにＲＴＯ膜を用いることにより、そ
れ自体の膜厚均一性、膜質が優れており、さらに、前工
程で形成される薄いゲート絶縁膜への悪影響がほとんど
ないという、優れた特徴をもたせることが可能となった
。
ン熱酸化膜の代わりにＲＴＯ膜を用いることにより、そ
れ自体の膜厚均一性、膜質が優れており、さらに、前工
程で形成される薄いゲート絶縁膜への悪影響がほとんど
ないという、優れた特徴をもたせることが可能となった
。
第１図（ａｌ〜（ｃＪは本発明のポリシリコン電極上の
多層絶縁膜の形成工程順断面図である。 第２図（ａｌ〜ｆｃ）は従来のポリシリコン電極上の多
層絶縁膜の形成工程順断面図である。 ｌ ・ ・ ・ ２ ・ ・ ・ ３ ・ ・ ・ ４ ・ ・ ・ ５ ・ ・ ・ 半導体基板 Ｇａｔｅ絶縁膜 １層目のポリシリコン電極 ＲＴＯ膜 ＣＶＤ窒化膜 ７ ・熱酸化シリコン窒化膜 ２Ｎ目のポリシリコン電掻 以 上
多層絶縁膜の形成工程順断面図である。 第２図（ａｌ〜ｆｃ）は従来のポリシリコン電極上の多
層絶縁膜の形成工程順断面図である。 ｌ ・ ・ ・ ２ ・ ・ ・ ３ ・ ・ ・ ４ ・ ・ ・ ５ ・ ・ ・ 半導体基板 Ｇａｔｅ絶縁膜 １層目のポリシリコン電極 ＲＴＯ膜 ＣＶＤ窒化膜 ７ ・熱酸化シリコン窒化膜 ２Ｎ目のポリシリコン電掻 以 上
Claims (1)
- 【特許請求の範囲】 シリコン基板もしくはポリシリコン電極上で急速ランプ
熱酸化（ＲＴＯ）法によりシリコン酸化膜を形成する工
程と、 前記シリコン酸化膜上に化学気相成長（ＣＶＤ）法によ
りＣＶＤシリコン窒化膜を堆積する工程と、前記ＣＶＤ
シリコン窒化膜を酸化し前記ＣＶＤシリコン窒化膜表面
上に薄い熱酸化シリコン窒化膜を形成する工程とからな
る多層絶縁膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1141451A JP2739593B2 (ja) | 1989-06-02 | 1989-06-02 | 半導体装置の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1141451A JP2739593B2 (ja) | 1989-06-02 | 1989-06-02 | 半導体装置の製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH036022A true JPH036022A (ja) | 1991-01-11 |
| JP2739593B2 JP2739593B2 (ja) | 1998-04-15 |
Family
ID=15292221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1141451A Expired - Lifetime JP2739593B2 (ja) | 1989-06-02 | 1989-06-02 | 半導体装置の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2739593B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06318588A (ja) * | 1993-03-11 | 1994-11-15 | Nec Corp | 半導体装置の製造方法 |
| KR100274351B1 (ko) * | 1997-06-30 | 2001-01-15 | 김영환 | 반도체소자의게이트산화막형성방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61147576A (ja) * | 1984-12-21 | 1986-07-05 | Toshiba Corp | Ｍｉｓ型半導体装置 |
| JPS63224367A (ja) * | 1987-03-13 | 1988-09-19 | Toshiba Corp | 半導体記憶装置 |
| JPH01117332A (ja) * | 1987-10-30 | 1989-05-10 | Nippon Denso Co Ltd | 不揮発性半導体メモリおよびその製造方法 |
-
1989
- 1989-06-02 JP JP1141451A patent/JP2739593B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61147576A (ja) * | 1984-12-21 | 1986-07-05 | Toshiba Corp | Ｍｉｓ型半導体装置 |
| JPS63224367A (ja) * | 1987-03-13 | 1988-09-19 | Toshiba Corp | 半導体記憶装置 |
| JPH01117332A (ja) * | 1987-10-30 | 1989-05-10 | Nippon Denso Co Ltd | 不揮発性半導体メモリおよびその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06318588A (ja) * | 1993-03-11 | 1994-11-15 | Nec Corp | 半導体装置の製造方法 |
| KR100274351B1 (ko) * | 1997-06-30 | 2001-01-15 | 김영환 | 반도체소자의게이트산화막형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2739593B2 (ja) | 1998-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101425457B (zh) | 高介电常数栅极介电材料的形成方法与半导体元件 | |
| JPH05167008A (ja) | 半導体素子の製造方法 | |
| JPH05175456A (ja) | 半導体素子の製造方法 | |
| JPH036022A (ja) | 多層絶縁膜の形成方法 | |
| JPS61263273A (ja) | 薄膜半導体装置の製造方法 | |
| KR20030074108A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3242732B2 (ja) | キャパシタ | |
| JPH06260644A (ja) | 半導体装置の製造方法 | |
| JPH0342832A (ja) | 多層絶縁膜の形成方法 | |
| JPS59188957A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JPS62124736A (ja) | シリコン薄膜およびその作成方法 | |
| JPS5984570A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JPH11145425A (ja) | 半導体素子の製造方法及び半導体装置 | |
| JPH0528501B2 (ja) | ||
| JP3644977B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| KR930007188B1 (ko) | 반도체 소자의 제조방법 | |
| JPH0281421A (ja) | 多結晶シリコン膜の形成方法 | |
| KR100256262B1 (ko) | 반도체장치의층간절연막형성방법 | |
| JPS62216261A (ja) | 半導体装置の製造方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| SU1397970A1 (ru) | Способ изготовлени элемента пам ти | |
| CN115410902A (zh) | 一种改善铁电mos电容性能的方法 | |
| JPS61154132A (ja) | 半導体装置の製造方法 | |
| JPS63274173A (ja) | 固体撮像装置 | |
| JPS62128167A (ja) | キャパシタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080123 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 12 |