SU1397970A1 - Способ изготовлени элемента пам ти - Google Patents
Способ изготовлени элемента пам ти Download PDFInfo
- Publication number
- SU1397970A1 SU1397970A1 SU864112596A SU4112596A SU1397970A1 SU 1397970 A1 SU1397970 A1 SU 1397970A1 SU 864112596 A SU864112596 A SU 864112596A SU 4112596 A SU4112596 A SU 4112596A SU 1397970 A1 SU1397970 A1 SU 1397970A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- silicon dioxide
- semiconductor substrate
- applying
- region
- memory element
- Prior art date
Links
Landscapes
- Non-Volatile Memory (AREA)
Description
(21)4112596/24-24
(22)23.06.86
(46) 23.05.88. Бюл. № 19
(71)Институт физики полупроводников со АН СССР
(72)В.М. Ефимов и С.П. Синица
(53)681.327.66(088,8)
(56) IEEE Trans. Electron Devices ЕД-19, p. 1280, 1972.
(54)СПОСОБ ИЗГОТОВЛЕНИЯ ЭЛЕМЕНТА ПАМЯТИ
(57) Изобретение относитс к вычислительной технике и может быть использовано в устройствах обработки и хранени информации. Целью изобретени вл етс повышение времени хранени информации элемента пам ти. Поставленна цель достигаетс тем, что провод т термообработку сло двуокиси кремни в атмосфере аммиака. Слой двуокиси кремни после обработки становитс туннельно-прозрачным дл инжекции дырок. 4 ил,,
DO СО
со
Изобретение относитс к области вычислительной техники и может быть использовано в устройствах обработки и хранени цифровой информации.
Целью изобретени вл етс повышение времени хранени информации.
На фиг.1-4 дана диаграмма и схемг по сн ющие предлагаемый способ.
Элемент пам ти (фиг.З) состоит- из полупроводниковой подложки 1 п типа проводимости, области 2 двуокиси кремни , области 3 нитрида кремни , первой провод щей области 4, диффузионных областей 5 второго типа про- водимости, контактных областей 6-8, истока и затвора, сло двуокиси кремни 9, контактной области 10 к полупроводниковой подложке, 11 - второй провод щей области.
На фиг.1 приведена зонна диаграмма МНОП-структуры в процессе тунне- лировани дырок, где V - приложенное к МНОП-структуре напр жение записи; Ф - потенциальный барьер дл туннели ровани дырок. После отжига сло двуокиси кремни в атмосфере аммиака происходит увеличение тока.
Сущность предлагаемого способа заключаетс в том, что в процессе высо котемпературного отжига двуокиси крени в атмосфере аммиака происход т изменени свойств диэлектрика, Привод щие к тому, что он частично приобретает качества тумнельно-тонкого SiG. Установлено, что после отжига сло двуокиси кремни толщиной около 10 нм в атмосфере аммиака, в диапазоне температур 1300-1500 К происходит резкое увеличение тока инжекции ды- рок через этот слой, достиганщее дес ти пор дков. При этом дырочный ток становитс сравнимым с электронным током, что наблюдаетс только дл туннельно-тонких слоев двуокиси крем- ни .
Способ представл ет следующую последовательность операций.
На полупроводниковую подложку 1 п типа проводимости нанос т слой 9 двуокиси кремни . Фотолитографией вскрьшают отверстие в месте расположени элемента пам ти. Затем выращивают термическим окислением полупроводниковой подложки 1 в атмосфере сухого кислорода слой дв уокиси кремни и фотолитографией формируют область двуокиси кремни толщиной 10 нм Провод т отжиг структуры в атмосфере аммиака при температуре 1400 К в течение 20 мин. Осаждением из газовой фазы при взаимодействии силана с аммиаком при температуре 1260 К формируют область нитрида кремни . После чего нанос т первую провод щую область 4. Формирование диффузионных областей 5 провод т внедрением ионов легирующей, примеси в приповерхностную область полупроводниковой подложки 1 с последующим отжигом. Нанесением второй провод щей области 11 формируют контактные области 6 - 8 к стоку, истоку и затвору и контактную область 10 к полупроводниковой подложке 1.
На фиг.4 приведены характеристики хранени элемента пам ти, изготовленного по приведенной технологии. По вертикальной оси - величина зар да в структуре элемента пам ти в процентах по отношению к исходному его значению. Штрихпунктирной линией приведена дл сравнени характеристика элемента пам ти с туннельно-тонким окислом. Врем хранени зар да в структуре, изготовленной по приведенной технологии, превышает врем хранени зар да элемента пам ти с туннельно-тонким окислом.
Claims (1)
- Формула изобретениСпособ изготовлени элемента пам ти , включающий нанесение на поверхность полупроводниковой подложки пер- вога типа проводимости сло двуокиси кремни с отверсти ми, нанесение области двуокиси кремни на поверхность полупроводниковой подложки, нанесение нитрида кремни на поверхность облас- ти двуокиси кремни , нанесение первой провод щей области на поверхность области нитрида кремни , формирование первой и второй диффузионных областей второго типа проводимости в приповерхностной области полупроводниковой подложки, нанесение второй и третьей провод щих областей на поверхности полупроводниковой подложки и первого сло диэлектрика, отличающий с тем, что, с целью повышени времени хранени информации в элементе пам ти, после нанесени области двуокиси кремни провод т термообработку в атмосфере аммиака при температуре 1300 - 1500 К в течение 5-60 мин.Фиг.Фиг.ЗfO 10 Ю 10 10 S Ю ЮФиаЛ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU864112596A SU1397970A1 (ru) | 1986-06-23 | 1986-06-23 | Способ изготовлени элемента пам ти |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU864112596A SU1397970A1 (ru) | 1986-06-23 | 1986-06-23 | Способ изготовлени элемента пам ти |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1397970A1 true SU1397970A1 (ru) | 1988-05-23 |
Family
ID=21254702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU864112596A SU1397970A1 (ru) | 1986-06-23 | 1986-06-23 | Способ изготовлени элемента пам ти |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1397970A1 (ru) |
-
1986
- 1986-06-23 SU SU864112596A patent/SU1397970A1/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100358056B1 (ko) | 반도체 소자의 게이트 산화막 형성방법 | |
| KR100282413B1 (ko) | 아산화질소 가스를 이용한 박막 형성 방법 | |
| US4882649A (en) | Nitride/oxide/nitride capacitor dielectric | |
| JPS6010773A (ja) | １素子型ｆｅｔ−記憶キヤパシタ回路の形成方法 | |
| JP2006270102A (ja) | 消去特性が改善されたメモリ素子の製造方法 | |
| JPH09116104A (ja) | 半導体素子のキャパシタ製造方法 | |
| US4814291A (en) | Method of making devices having thin dielectric layers | |
| JPH0451071B2 (ru) | ||
| KR100319571B1 (ko) | 도프된 금속 산화물 유전물질들을 가진 전자 소자들과 도프된 금속 산화물 유전물질들을 가진 전자 소자들을 만드는 과정 | |
| US5130264A (en) | Method of making a thin film transistor | |
| US4349395A (en) | Method for producing MOS semiconductor device | |
| US3550256A (en) | Control of surface inversion of p- and n-type silicon using dense dielectrics | |
| US6207542B1 (en) | Method for establishing ultra-thin gate insulator using oxidized nitride film | |
| SU1397970A1 (ru) | Способ изготовлени элемента пам ти | |
| KR20030074108A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3041065B2 (ja) | 絶縁膜形成方法 | |
| JP3127866B2 (ja) | 半導体素子の製造方法 | |
| KR100244400B1 (ko) | 유전체막 형성방법 | |
| KR0118878B1 (ko) | 캐패시터의 유전체막 형성방법 | |
| KR930007188B1 (ko) | 반도체 소자의 제조방법 | |
| KR0155768B1 (ko) | 오산화탄탈륨 유전체막을 구비하는 커패시터 제조방법 | |
| KR960005244B1 (ko) | 반도체 디바이스 및 그 제조 방법과 반도체 디바이스 제조 시스템 | |
| JP2000208645A (ja) | シリコン系誘電体膜の形成方法および不揮発性半導体記憶装置の製造方法 | |
| KR20230156031A (ko) | 강유전성 박막의 형성 방법, 이를 구비하는 반도체 장치 | |
| KR20040046341A (ko) | 소노스 기억 셀 형성방법 |