KR930007188B1 - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR930007188B1 KR930007188B1 KR1019900012371A KR900012371A KR930007188B1 KR 930007188 B1 KR930007188 B1 KR 930007188B1 KR 1019900012371 A KR1019900012371 A KR 1019900012371A KR 900012371 A KR900012371 A KR 900012371A KR 930007188 B1 KR930007188 B1 KR 930007188B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- film
- semiconductor device
- manufacturing
- doped polysilicon
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 4
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 11
- 229920005591 polysilicon Polymers 0.000 claims abstract description 11
- 229910000838 Al alloy Inorganic materials 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 229910001092 metal group alloy Inorganic materials 0.000 claims 2
- 238000010438 heat treatment Methods 0.000 claims 1
- 239000010408 film Substances 0.000 abstract description 11
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 6
- 239000003990 capacitor Substances 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910045601 alloy Inorganic materials 0.000 abstract description 2
- 239000000956 alloy Substances 0.000 abstract description 2
- 238000000137 annealing Methods 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract description 2
- 239000010409 thin film Substances 0.000 abstract description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 abstract 1
- 239000004411 aluminium Substances 0.000 abstract 1
- 239000011810 insulating material Substances 0.000 abstract 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 구조단면도.
제2도는 본 발명의 구조단면도.
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 서브미크론(Submicron)급 소자의 제조에 적당하도록 한 것이다.
제1도는 일반적인 고집적 메모리 소자의 부분 구조 단면도를 나타낸 것으로서 급속라인인 Al 합금라인과 콘택트영역의 도우프된 폴리실리콘 플러그(Plug) 사이에 버퍼막으로 Ti/TiN 막을 사용한 것이다.
그러나 상기 구조는 최근 소자의 집적도가 매우 높아짐에 따라 상기 Al 합금라인의 선폭이 가늘어져서 일렉트로마이그레이션[(Electromigration) ; 전기적 흐름, 즉 전자의 이동시 금속자체의 결함으로 인해 다수(mass)가 축적(accumulation) 또는 공핍(Depletion)되어 힐록(hillock)이나 안전등이 일어나는 현상]에 대한 저항성(Resistance)이 저하되고, 따라서 소자의 수명이 단축되는 문제점이 있었다.
본 발명은 상기 문제점을 제거키 위한 것으로서 금속라인으로서 다수의 결정구조(111) 방향으로 균일한 막구조를 갖는 Al 합금라인을 형성함으로써 고신뢰성의 소자를 제조할 수 있는 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명을 상세히 설명하면 다음과 같다.
제2도에 도시되어 있는 바와같이 실리콘 기판위에 필드산화막과 게이트를 차례대로 형성하고 절연체를 형서한후 커패시터용 전극(도우프드 폴리실리콘)을 형성하고 그 위에 커패시터용 유전체(Capaciter dielectric)를 형성하고 고온에서 CVD(Chemical bapor Deposition)법으로 산화막(즉, HTO : High Temperature Oxid)를 형성하고, BPGS층을 형성한 다음 콘택트영역을 오픈시킨다.
그런 후 완충막으로 Ti/TiN 박막을 형성하고, 이 Ti/TiN 막 위에 도우프된 폴리실리콘을 CVD(Chemical Vapor Deposition)법을 이용하여 약 570-580℃에서 형성하고 이를 약 620℃ 이상에서 어닐링(Annealing)하여 다수의 결정구조들이 (111)방향의 균일한 막구조를 갖게 한다.
이는 620℃ 이상에서 안정한 상태를 유지하려는 방향, 즉 (111)방향으로 결정격자들이 재배열되는 폴리실리콘의 특성을 이용하는 것이다.
그런 후, 이 도우프된 폴리실리콘 위에 CVD법을 이용하여 Al 합금을 증착하게 되면 상기 폴리실리콘의 결정구조의 유사한 방향, 즉 (111)방향으로 Al 합금이 형성된다.
이와같이 다수의 결정구조를 (111)방향으로 균일하게 한 막구조를 갖는 Al 합금층을 금속라인으로서 형성하면 Al의 격자구조가 매우 조밀해져서 확산(Diffusion)이 작게 일어나므로 일렉트로마이그레이션(Electromigration) 및 힐록 형성에 대한 내성을 향상시킬 수 있게되므로 소자가 안정되게 동작할 수 있게 된다.
따라서 소자의 수명도 그만큼 더 길어지게 된다.
Claims (2)
- 반도체 제조공정중 금속배선 형성공정에 있어서, 완충막으로서 금속중(또는 금속합금층)을 형성하는 공정, 상기 금속중(또는 금속합금층) 위에 도우프된 폴리실리콘을 형성하고 폴리실리콘의 다수의 결정구조가 (111) 방향을 갖도록 열처리하는 공정, 상기 폴리실리콘 위에 다수의 결정구조가 (111) 방향을 갖는 Al 합금층을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 열처리를 약 620℃ 이상에서 실시함을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900012371A KR930007188B1 (ko) | 1990-08-11 | 1990-08-11 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900012371A KR930007188B1 (ko) | 1990-08-11 | 1990-08-11 | 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920005372A KR920005372A (ko) | 1992-03-28 |
| KR930007188B1 true KR930007188B1 (ko) | 1993-07-31 |
Family
ID=19302257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900012371A KR930007188B1 (ko) | 1990-08-11 | 1990-08-11 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930007188B1 (ko) |
-
1990
- 1990-08-11 KR KR1019900012371A patent/KR930007188B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920005372A (ko) | 1992-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100296126B1 (ko) | 고집적 메모리 소자의 게이트전극 형성방법 | |
| KR100282413B1 (ko) | 아산화질소 가스를 이용한 박막 형성 방법 | |
| JP3045946B2 (ja) | 半導体デバイスの製造方法 | |
| US5130264A (en) | Method of making a thin film transistor | |
| US4349395A (en) | Method for producing MOS semiconductor device | |
| KR19990077767A (ko) | 도프된 금속 산화물 유전물질들을 가진 전자소자들과 도프된 금속 산화물 유전물질들을 가진 전자 소자들을 만드는 과정 | |
| US3550256A (en) | Control of surface inversion of p- and n-type silicon using dense dielectrics | |
| JPH06151751A (ja) | 半導体集積回路装置及びその製造方法 | |
| KR100252055B1 (ko) | 커패시터를 포함하는 반도체장치 및 그 제조방법 | |
| KR930007188B1 (ko) | 반도체 소자의 제조방법 | |
| KR100450657B1 (ko) | 반도체메모리장치의캐패시터및그제조방법 | |
| KR100265846B1 (ko) | 반도체소자의강유전체캐패시터제조방법 | |
| KR19980055759A (ko) | 폴리실리콘층 형성 방법 | |
| KR100244400B1 (ko) | 유전체막 형성방법 | |
| KR100524685B1 (ko) | 반도체장치의고유전체캐패시터제조방법 | |
| KR20030085822A (ko) | 반도체 소자용 커패시터 제조방법 | |
| KR970011502B1 (ko) | 다결정실리콘 박막트랜지스터의 제조방법 | |
| JP2668459B2 (ja) | 絶縁膜作製方法 | |
| US6039857A (en) | Method for forming a polyoxide film on doped polysilicon by anodization | |
| JP2739593B2 (ja) | 半導体装置の製造法 | |
| SU1397970A1 (ru) | Способ изготовлени элемента пам ти | |
| KR100329614B1 (ko) | 반도체소자의캐패시터형성방법 | |
| KR100265939B1 (ko) | 산화막 형성방법 | |
| KR940010500B1 (ko) | 반도체 장치의 제조방법 | |
| KR100249095B1 (ko) | 엘피씨브이디 산화티타늄막을 위한 저누설 전류 전극 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050620 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |