JPS61147576A - Ｍｉｓ型半導体装置 - Google Patents
Ｍｉｓ型半導体装置Info
- Publication number
- JPS61147576A JPS61147576A JP26997784A JP26997784A JPS61147576A JP S61147576 A JPS61147576 A JP S61147576A JP 26997784 A JP26997784 A JP 26997784A JP 26997784 A JP26997784 A JP 26997784A JP S61147576 A JPS61147576 A JP S61147576A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- silicon oxide
- insulating film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 44
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 43
- 238000007667 floating Methods 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 7
- 239000010703 silicon Substances 0.000 claims abstract description 7
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 230000006866 deterioration Effects 0.000 abstract description 5
- 239000011229 interlayer Substances 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 4
- 230000001681 protective effect Effects 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 description 11
- 238000007254 oxidation reaction Methods 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はＭＩＳ型半導体装置に関し、特にＥ２Ｐ ＲＯ
Ｍ （Ｅ Ｉｅｃｔｒｉｃεｒａｓａｂｌｅ ＲＯＭ
）に係わる。
Ｍ （Ｅ Ｉｅｃｔｒｉｃεｒａｓａｂｌｅ ＲＯＭ
）に係わる。
周知の如く、例えばＥ” ＰＲＯＭにおいては浮遊ゲー
ト絶縁膜が用いられているが、該絶縁膜は蓄積した電荷
を逃がして電気的に消去した内容を書込むためその一部
を他の部分より薄い領域を有している。
ト絶縁膜が用いられているが、該絶縁膜は蓄積した電荷
を逃がして電気的に消去した内容を書込むためその一部
を他の部分より薄い領域を有している。
従来、Ｅ２ＦＲＯＭは、例えば第３図（ａ）〜（ｈ）に
示す如く製造されている。
示す如く製造されている。
まず、半導体基板１の表面にフィールド酸化膜２を形成
する（第３図（ａ）図示）。つづいて、このフィールド
酸化１１１２に囲まれた基板１の表面に熱酸化により厚
さ５００〜６００人の浮遊ゲート絶縁１１１３を形成す
る（第３図（ｂ）図示）・。次ぃで、全面に、トンネル
酸化膜形成形成予定部に対応する部分が開口したレジス
ト４を形成する（第３図（Ｃ）図示）。更に、このレジ
スト４をマスクとして前記絶縁ｌ１３を選択的にエツチ
ング除去した後、レジスト４を剥離する（第３図（ｄ）
図示）。
する（第３図（ａ）図示）。つづいて、このフィールド
酸化１１１２に囲まれた基板１の表面に熱酸化により厚
さ５００〜６００人の浮遊ゲート絶縁１１１３を形成す
る（第３図（ｂ）図示）・。次ぃで、全面に、トンネル
酸化膜形成形成予定部に対応する部分が開口したレジス
ト４を形成する（第３図（Ｃ）図示）。更に、このレジ
スト４をマスクとして前記絶縁ｌ１３を選択的にエツチ
ング除去した後、レジスト４を剥離する（第３図（ｄ）
図示）。
次に、露出した基板１の表面に厚さ１００〜２００人の
トンネル酸化膜５を形成する（第３図（ｅ）図示）。つ
づいて、全面に多結晶シリコン層６を形成しく第３図（
ｆ）図示）、パターニングして多結晶シリコンからなる
浮遊ゲート電極７を形成する。次いで、この浮遊ゲート
１Ｉｆ１７をマスクとして基板１に不純物をイオン注入
し、拡散層（図示せず）を形成する（第３図（ＣＩ＋）
図示）ｅ更に、全面に眉間絶縁膜８を形成した後、多結
晶シリコンからなる制御ゲート電極９、保１１１１０を
形成して、Ｅ２ＦＲＯＭを製造する（第３図（ｈ）図示
）。
トンネル酸化膜５を形成する（第３図（ｅ）図示）。つ
づいて、全面に多結晶シリコン層６を形成しく第３図（
ｆ）図示）、パターニングして多結晶シリコンからなる
浮遊ゲート電極７を形成する。次いで、この浮遊ゲート
１Ｉｆ１７をマスクとして基板１に不純物をイオン注入
し、拡散層（図示せず）を形成する（第３図（ＣＩ＋）
図示）ｅ更に、全面に眉間絶縁膜８を形成した後、多結
晶シリコンからなる制御ゲート電極９、保１１１１０を
形成して、Ｅ２ＦＲＯＭを製造する（第３図（ｈ）図示
）。
しかしながら、従来技術によれば、次に示す問題点を有
する。
する。
■、トンネル酸化ｌ１５を、浮遊ゲート絶縁１１１３を
選択的にエツチング除去した後再酸化することにより形
成するため、浮遊ゲート酸化膜領域は酸化工程を２度受
けることになり、膜厚の制御性が低下する。
選択的にエツチング除去した後再酸化することにより形
成するため、浮遊ゲート酸化膜領域は酸化工程を２度受
けることになり、膜厚の制御性が低下する。
■０通常基板表面が露出する前処理では、基板表面に形
成されるＮａｔｉｖｅ Ｑｘｉｄｅと呼ばれる不純物を
多く含む数十Å以下の酸化膜をエツチングしてから酸化
する。しかし、この工程で厚い方の酸化膜が均一にエツ
チングされず、非常に薄くなる領域ができ、耐圧が劣化
する。
成されるＮａｔｉｖｅ Ｑｘｉｄｅと呼ばれる不純物を
多く含む数十Å以下の酸化膜をエツチングしてから酸化
する。しかし、この工程で厚い方の酸化膜が均一にエツ
チングされず、非常に薄くなる領域ができ、耐圧が劣化
する。
■、トンネル酸化躾５の膜厚を変えると厚い浮遊ゲート
絶縁膜３の膜厚に影響を与え、途中から膜厚の変更する
場合に大きな制約となる。
絶縁膜３の膜厚に影響を与え、途中から膜厚の変更する
場合に大きな制約となる。
本発明は上記事情に鑑みてなされたもので、膜厚の制御
性の良い浮遊ゲート絶縁膜を有し、耐圧の劣化を回避で
きるＭＩＳ型半導体装置を提供することを目的とする。
性の良い浮遊ゲート絶縁膜を有し、耐圧の劣化を回避で
きるＭＩＳ型半導体装置を提供することを目的とする。
（発明の概要）
本発明は、ＭＩＳ型半導体装置特にＥ” ＦＲＯＭに関
するもので、その要旨はゲート絶縁膜を部分的に薄くす
るとともに、該ゲート絶縁膜の一部をシリコン酸化膜か
ら構成しかつ他の部分をシリコン酸化ＩＩ／シリコン窒
化膜／シリコン酸化膜の三層から構成することにより、
耐圧の劣化のない制御性の良い浮遊ゲート絶１ｉＩＩ！
を得ることができるものである。
するもので、その要旨はゲート絶縁膜を部分的に薄くす
るとともに、該ゲート絶縁膜の一部をシリコン酸化膜か
ら構成しかつ他の部分をシリコン酸化ＩＩ／シリコン窒
化膜／シリコン酸化膜の三層から構成することにより、
耐圧の劣化のない制御性の良い浮遊ゲート絶１ｉＩＩ！
を得ることができるものである。
（発明の実施例）
以下、本発明を第１図（ａ）〜（ｆ）、第４図（ａ）〜
（ｆ）を参照して説明する。
（ｆ）を参照して説明する。
実施例１
（１）、まず、例えばＰ型のシリコン基板２１の表面に
フィールド酸化１１１２２を形成した（第１図（ａ））
。つづいて、このフィールド酸化１Ｉ１２２で囲まれた
基板表面に熱酸化により厚さ６０人のシリコン酸化膜２
３を形成した後、ＣＶＤ（ＣｈｅｌＲｉＣａｌ ｖａｐ
ｏｕｒ ［）ｅｐｏｓｉｔｉｏｎ ）法により厚さ８０
人のシリコン窒化１１２４を形成し、更にこの窒化１１
！１２４上のトンネル酸化膜形成形成予定部にレジスト
２５を形成した（第１図（ｂ）図示）。
フィールド酸化１１１２２を形成した（第１図（ａ））
。つづいて、このフィールド酸化１Ｉ１２２で囲まれた
基板表面に熱酸化により厚さ６０人のシリコン酸化膜２
３を形成した後、ＣＶＤ（ＣｈｅｌＲｉＣａｌ ｖａｐ
ｏｕｒ ［）ｅｐｏｓｉｔｉｏｎ ）法により厚さ８０
人のシリコン窒化１１２４を形成し、更にこの窒化１１
！１２４上のトンネル酸化膜形成形成予定部にレジスト
２５を形成した（第１図（ｂ）図示）。
次いで、レジスト２５をマスクとして前記窒化膜２４を
プラズマを利用したドライエツチングによ−り除去し、
更に同レジスト２５をマスクとしてシリコン酸化膜２３
を希ＨＦ浸漬によりエツチング除去した後、レジスト２
５を剥離した（第１図（Ｃ）図示）。しかる後、熱酸化
により厚さ５００〜６００人の厚いシリコン酸化膜２６
を形成するとともに、窒化ＷＡ２４上に薄いシリコン酸
化膜２７を形成し、これら酸化１１！２６．２７、窒化
膜２４及び前記酸化膜２３からなる浮遊ゲート絶縁１１
２８を形成した。この際、トンネル酸化膜形成予定部で
は窒化ｇ１２４が存在することにより酸化がほとんど進
まず、全体膜厚としては２０Å以下であり、厚いシリコ
ン酸化１１２６との間に大きな膜厚差を生じさせること
ができた。なあ、シリコン酸化膜２３、シリコン窒化膜
２４及び薄いシリコン酸化膜２７を総称してトンネル酸
化１！２９と呼ぶ（第１図（ｄ）図示）。
プラズマを利用したドライエツチングによ−り除去し、
更に同レジスト２５をマスクとしてシリコン酸化膜２３
を希ＨＦ浸漬によりエツチング除去した後、レジスト２
５を剥離した（第１図（Ｃ）図示）。しかる後、熱酸化
により厚さ５００〜６００人の厚いシリコン酸化膜２６
を形成するとともに、窒化ＷＡ２４上に薄いシリコン酸
化膜２７を形成し、これら酸化１１！２６．２７、窒化
膜２４及び前記酸化膜２３からなる浮遊ゲート絶縁１１
２８を形成した。この際、トンネル酸化膜形成予定部で
は窒化ｇ１２４が存在することにより酸化がほとんど進
まず、全体膜厚としては２０Å以下であり、厚いシリコ
ン酸化１１２６との間に大きな膜厚差を生じさせること
ができた。なあ、シリコン酸化膜２３、シリコン窒化膜
２４及び薄いシリコン酸化膜２７を総称してトンネル酸
化１！２９と呼ぶ（第１図（ｄ）図示）。
次に、全面に多結晶シリコン層く図示せず）を形成した
後、パターニングして多結晶シリコンからなる浮遊ゲー
ト電極３０を形成した。つづいて、この浮遊ゲート電極
３０をマスクとして基板２１にイオン注入しＮ型の拡散
層（図示せず）を形成、した（第１図（ｅ）図示）。次
いで、全面に層間絶縁膜３１を形成し、更にこの上に多
結晶シリコンからなる制御ゲート電極３２を形成した後
、保１１３３を形成してＥ２ ＰＲＯＭを［ｉｔ、ｆ
（１１図（ｆ）、第２因及び第５図図示）、、ここで、
第２図は第１図（ｆ）の平面図、第５因は第１図の基本
回路図である。また、第２図で、３４はＮ＋型の拡散層
を示す。
後、パターニングして多結晶シリコンからなる浮遊ゲー
ト電極３０を形成した。つづいて、この浮遊ゲート電極
３０をマスクとして基板２１にイオン注入しＮ型の拡散
層（図示せず）を形成、した（第１図（ｅ）図示）。次
いで、全面に層間絶縁膜３１を形成し、更にこの上に多
結晶シリコンからなる制御ゲート電極３２を形成した後
、保１１３３を形成してＥ２ ＰＲＯＭを［ｉｔ、ｆ
（１１図（ｆ）、第２因及び第５図図示）、、ここで、
第２図は第１図（ｆ）の平面図、第５因は第１図の基本
回路図である。また、第２図で、３４はＮ＋型の拡散層
を示す。
本発明に係るＥ” ＰＲＯＭは、第１図（ｆ）に示す如
く、シリコン基板２１上に浮遊ゲート絶縁膜２８を設け
、該浮遊ゲート絶縁１１１２８をシリコン酸化膜２３／
シリコン窒化膜！２４／ｌいシリコン酸化膜２７の三層
からなるトンネル酸化Ｉｌ！２９と、厚いシリコン酸化
１！２６とから構成し、更に前記浮遊ゲート絶縁膜２８
の上方に浮遊ゲート電極’３０、制創ゲート電極３２を
夫々絶縁して設けた構造となっている。
く、シリコン基板２１上に浮遊ゲート絶縁膜２８を設け
、該浮遊ゲート絶縁１１１２８をシリコン酸化膜２３／
シリコン窒化膜！２４／ｌいシリコン酸化膜２７の三層
からなるトンネル酸化Ｉｌ！２９と、厚いシリコン酸化
１！２６とから構成し、更に前記浮遊ゲート絶縁膜２８
の上方に浮遊ゲート電極’３０、制創ゲート電極３２を
夫々絶縁して設けた構造となっている。
従って、実施例１によれば、以下に示す効果を有する。
■、厚いシリコン酸化膜２６を自由に制御でき、膜厚の
制御性が向上する。これは、第１図（ｄ）に示す如く、
シリコン基板２１とシリコン窒化膜２４の大きな酸化レ
ートの差を利用して、基板２１上には厚さ５００〜６０
０人の厚いシリコン酸化膜２６を形成できるとともに、
シリコン窒化膜２４上の薄いシリコン酸化膜２７を２０
Å以下に押えることができることによる。
制御性が向上する。これは、第１図（ｄ）に示す如く、
シリコン基板２１とシリコン窒化膜２４の大きな酸化レ
ートの差を利用して、基板２１上には厚さ５００〜６０
０人の厚いシリコン酸化膜２６を形成できるとともに、
シリコン窒化膜２４上の薄いシリコン酸化膜２７を２０
Å以下に押えることができることによる。
■、基板２１上の不純物を多く含むＮａｔｉｖｅＱｘｉ
ｄｅを除去する酸化前処理を行なっても、シリコン窒化
膜２４はエツチングされないため、膜厚の変化はなくか
つ不均一エツチングによる耐圧不良の発生を回避できる
。
ｄｅを除去する酸化前処理を行なっても、シリコン窒化
膜２４はエツチングされないため、膜厚の変化はなくか
つ不均一エツチングによる耐圧不良の発生を回避できる
。
■、浮遊ゲート電極３０下の厚いシリコン酸化膜２６と
薄いシリコン酸化膜２７の夫々の膜厚を独立に制御する
ことができる。
薄いシリコン酸化膜２７の夫々の膜厚を独立に制御する
ことができる。
ツ、トンネル酸化膜がシリコン酸化膜２３とシリコン窒
化１１＊２４と薄いシリコン酸化！！２７とから構成さ
れているため、従来のシリコン酸化膜単層の場合と比べ
耐圧が優れ、浮遊ゲート絶縁膜全体の耐圧特性が改善さ
れて特性が著しく向上する。
化１１＊２４と薄いシリコン酸化！！２７とから構成さ
れているため、従来のシリコン酸化膜単層の場合と比べ
耐圧が優れ、浮遊ゲート絶縁膜全体の耐圧特性が改善さ
れて特性が著しく向上する。
実施例２
まず、実施例１と同様にＰ型のシリコン基板２１の表面
にフィールド酸化１１１２２を形成しく第４図（ａ）図
示）、更に基板２１表面にシリコン酸化ＩＪＩ２３、シ
リコン窒化ｌｌ１２４を形成した。つづいて、全面にト
ンネル酸化膜形成予定部に対応する部分が開口したレジ
スト４１を形成した（第４図（ｂ）図示）。次いで、こ
のレジスト４１をマスクとして前記窒化膜２４、酸化［
１２２を選択的にエツチング除去した後、レジスト４１
を剥離した（第４図（Ｃ）図示）。しかる後、熱酸化を
行なった。その結果、上記酸化膜２３の開口された基板
２１の表面には厚さ１００人のシリコン酸化膜（トンネ
ル酸化膜）４２形成さも、また窒化膜２４上には１０Å
以下のシリコン酸化膜４３が形成された。この際、全体
の膜厚の変化は数Å以下であるため、トンネル酸化１Ｉ
１４２の膜厚を独立に制御できる（第４図（ｄ）図示）
。なお、同図（ｄ）において、トンネル酸化ｌ！４２と
、シリコン酸化膜２３／シリコン窒化１！１２４／シリ
コン酸化［１４３の三層の酸化膜領域とを総称して浮遊
ゲート絶縁１１１２７と呼ぶ。更に、多結晶シリコンか
らなる浮遊ゲート電極３０を形成した（第第４図（ｅ）
図示）後、層間絶縁膜膜３１、制御ゲート電極３２、保
護１！３３ｅ形成しＴＥ” ＰＲＯＭを製造した（第４
図（ｆ）図示）。
にフィールド酸化１１１２２を形成しく第４図（ａ）図
示）、更に基板２１表面にシリコン酸化ＩＪＩ２３、シ
リコン窒化ｌｌ１２４を形成した。つづいて、全面にト
ンネル酸化膜形成予定部に対応する部分が開口したレジ
スト４１を形成した（第４図（ｂ）図示）。次いで、こ
のレジスト４１をマスクとして前記窒化膜２４、酸化［
１２２を選択的にエツチング除去した後、レジスト４１
を剥離した（第４図（Ｃ）図示）。しかる後、熱酸化を
行なった。その結果、上記酸化膜２３の開口された基板
２１の表面には厚さ１００人のシリコン酸化膜（トンネ
ル酸化膜）４２形成さも、また窒化膜２４上には１０Å
以下のシリコン酸化膜４３が形成された。この際、全体
の膜厚の変化は数Å以下であるため、トンネル酸化１Ｉ
１４２の膜厚を独立に制御できる（第４図（ｄ）図示）
。なお、同図（ｄ）において、トンネル酸化ｌ！４２と
、シリコン酸化膜２３／シリコン窒化１！１２４／シリ
コン酸化［１４３の三層の酸化膜領域とを総称して浮遊
ゲート絶縁１１１２７と呼ぶ。更に、多結晶シリコンか
らなる浮遊ゲート電極３０を形成した（第第４図（ｅ）
図示）後、層間絶縁膜膜３１、制御ゲート電極３２、保
護１！３３ｅ形成しＴＥ” ＰＲＯＭを製造した（第４
図（ｆ）図示）。
実施例２に係るＥ２ＰＲＯＭＧ；ｔ、１４図（ｆ）に示
す如く、シリコン酸化膜（トンネル酸化膜）４２と、シ
リコン酸化膜２３／シリコン窒化１！２４／１いシリコ
ン酸化膜２７の三層からなる厚い酸化膜領域とから構成
された浮遊ゲート絶縁膜２８を有した構造となっている
。
す如く、シリコン酸化膜（トンネル酸化膜）４２と、シ
リコン酸化膜２３／シリコン窒化１！２４／１いシリコ
ン酸化膜２７の三層からなる厚い酸化膜領域とから構成
された浮遊ゲート絶縁膜２８を有した構造となっている
。
以上詳述した如く本発明によれば、膜厚の制御性の良い
浮遊ゲート絶縁膜を有し、もって耐圧の劣化を回避し得
るＥｚＰＲＯＭ等のＭＩＳ型半導体装置を提供できる。
浮遊ゲート絶縁膜を有し、もって耐圧の劣化を回避し得
るＥｚＰＲＯＭ等のＭＩＳ型半導体装置を提供できる。
第１図（ａ）〜（ｆ）は本発明の実施例１に係るＥｌ
ＰＲＯＭを製造工程順に示す断面図、第２図は第１図（
ｆ）の平面図、第３図（ａ）〜（ｈ）は従来のＥｚＰＲ
ＯＭを製造工程順に示す断面図、第４図（ａ）〜（ｆ）
は本発明の実施例２に係るＥｚＰＲＯＭを製造工程順に
示す断面図、第５図は実施例１に係るＥｌ ＰＲＯＭの
基本回路図である。 ２１・・・Ｐ型のシリコン基板、２２・・・フィールド
酸化膜、２３．２６．２７・・・シリコン酸化膜、２４
・・・シリコン窒化膜、２５．４１・・・レジスト、２
８・・・浮遊ゲート絶縁膜、２９．４２・・・トンネル
酸化膜、３０・・・浮遊グー・ト電極、３１・・・層間
絶縁膜、３２・・・制御ゲート電極、３３・・・保護膜
。 出願人代理人 弁理士 鈴江武彦 （ｅ） ゛ 第２ｆｆｌ
ＰＲＯＭを製造工程順に示す断面図、第２図は第１図（
ｆ）の平面図、第３図（ａ）〜（ｈ）は従来のＥｚＰＲ
ＯＭを製造工程順に示す断面図、第４図（ａ）〜（ｆ）
は本発明の実施例２に係るＥｚＰＲＯＭを製造工程順に
示す断面図、第５図は実施例１に係るＥｌ ＰＲＯＭの
基本回路図である。 ２１・・・Ｐ型のシリコン基板、２２・・・フィールド
酸化膜、２３．２６．２７・・・シリコン酸化膜、２４
・・・シリコン窒化膜、２５．４１・・・レジスト、２
８・・・浮遊ゲート絶縁膜、２９．４２・・・トンネル
酸化膜、３０・・・浮遊グー・ト電極、３１・・・層間
絶縁膜、３２・・・制御ゲート電極、３３・・・保護膜
。 出願人代理人 弁理士 鈴江武彦 （ｅ） ゛ 第２ｆｆｌ
Claims (2)
- （１）、半導体基板と、この基板表面に設けられた拡散
層と、この基板上に設けられ部分的に膜厚の薄い領域を
有するゲート絶縁膜と、このゲート絶縁膜上に設けられ
たゲート電極とを具備し、前記ゲート絶縁膜の一部がシ
リコン酸化膜からなり、他の部分がシリコン酸化膜／シ
リコン窒化膜／シリコン酸化膜の三層からなることを特
徴とするＭＩＳ型半導体装置。 - （２）、半導体基板と、この基板表面に設けられた拡散
層と、この基板上に設けられ部分的に膜厚の薄い領域を
有するゲート絶縁膜と、このゲート絶縁膜上に設けられ
た浮遊ゲート電極と、この浮遊ゲート電極上に絶縁膜を
介して設けられた制御ゲート電極とを具備し、前記ゲー
ト絶縁膜の一部がシリコン酸化膜からなり、かつ他の部
分がシリコン酸化膜／シリコン窒化膜／シリコン酸化膜
の三層からなることを特徴とする特許請求の範囲第１項
記載のＭＩＳ型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59269977A JPH0669099B2 (ja) | 1984-12-21 | 1984-12-21 | Ｍｉｓ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59269977A JPH0669099B2 (ja) | 1984-12-21 | 1984-12-21 | Ｍｉｓ型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61147576A true JPS61147576A (ja) | 1986-07-05 |
| JPH0669099B2 JPH0669099B2 (ja) | 1994-08-31 |
Family
ID=17479855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59269977A Expired - Lifetime JPH0669099B2 (ja) | 1984-12-21 | 1984-12-21 | Ｍｉｓ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669099B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63170968A (ja) * | 1987-01-09 | 1988-07-14 | Toshiba Corp | 半導体装置の製造方法 |
| JPS63283070A (ja) * | 1987-05-14 | 1988-11-18 | Sanyo Electric Co Ltd | 不揮発性メモリ素子の製造方法 |
| JPS63312683A (ja) * | 1987-06-16 | 1988-12-21 | Toshiba Corp | 不揮発性半導体メモリ装置の製造方法 |
| JPH036022A (ja) * | 1989-06-02 | 1991-01-11 | Seiko Instr Inc | 多層絶縁膜の形成方法 |
| JPH0319286A (ja) * | 1989-06-15 | 1991-01-28 | Matsushita Electron Corp | 不揮発性半導体記憶装置の製造方法 |
| EP0415775A2 (en) * | 1989-08-31 | 1991-03-06 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor memory device |
| JPH0379083A (ja) * | 1989-08-23 | 1991-04-04 | Toshiba Corp | 半導体装置の製造方法 |
| US5138410A (en) * | 1989-12-11 | 1992-08-11 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device having tunnel insulating film structure |
| EP0574671A2 (en) * | 1992-06-19 | 1993-12-22 | International Business Machines Corporation | An asymmetric multilayered dielectric material and a flash EEPROM using the same |
| JP2006024932A (ja) * | 2004-07-06 | 2006-01-26 | Samsung Electronics Co Ltd | 不揮発性メモリ素子のトンネリング絶縁膜を形成する方法 |
| JP2008124144A (ja) * | 2006-11-09 | 2008-05-29 | Toshiba Corp | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5955071A (ja) * | 1982-09-24 | 1984-03-29 | Hitachi Micro Comput Eng Ltd | 不揮発性半導体装置 |
| JPS5966171A (ja) * | 1982-10-08 | 1984-04-14 | Hitachi Ltd | 半導体装置 |
-
1984
- 1984-12-21 JP JP59269977A patent/JPH0669099B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5955071A (ja) * | 1982-09-24 | 1984-03-29 | Hitachi Micro Comput Eng Ltd | 不揮発性半導体装置 |
| JPS5966171A (ja) * | 1982-10-08 | 1984-04-14 | Hitachi Ltd | 半導体装置 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63170968A (ja) * | 1987-01-09 | 1988-07-14 | Toshiba Corp | 半導体装置の製造方法 |
| JPS63283070A (ja) * | 1987-05-14 | 1988-11-18 | Sanyo Electric Co Ltd | 不揮発性メモリ素子の製造方法 |
| JPS63312683A (ja) * | 1987-06-16 | 1988-12-21 | Toshiba Corp | 不揮発性半導体メモリ装置の製造方法 |
| JPH036022A (ja) * | 1989-06-02 | 1991-01-11 | Seiko Instr Inc | 多層絶縁膜の形成方法 |
| JPH0319286A (ja) * | 1989-06-15 | 1991-01-28 | Matsushita Electron Corp | 不揮発性半導体記憶装置の製造方法 |
| JPH0379083A (ja) * | 1989-08-23 | 1991-04-04 | Toshiba Corp | 半導体装置の製造方法 |
| EP0415775A2 (en) * | 1989-08-31 | 1991-03-06 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor memory device |
| JPH0388370A (ja) * | 1989-08-31 | 1991-04-12 | Toshiba Corp | 半導体記憶装置の製造方法 |
| US5138410A (en) * | 1989-12-11 | 1992-08-11 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device having tunnel insulating film structure |
| EP0574671A2 (en) * | 1992-06-19 | 1993-12-22 | International Business Machines Corporation | An asymmetric multilayered dielectric material and a flash EEPROM using the same |
| EP0574671A3 (en) * | 1992-06-19 | 1994-10-12 | Ibm | Asymmetric multilayer dielectric material and a flash EEPROM that contains it. |
| US5451535A (en) * | 1992-06-19 | 1995-09-19 | International Business Machines Corporation | Method for manufacturing a memory cell |
| JP2006024932A (ja) * | 2004-07-06 | 2006-01-26 | Samsung Electronics Co Ltd | 不揮発性メモリ素子のトンネリング絶縁膜を形成する方法 |
| JP2008124144A (ja) * | 2006-11-09 | 2008-05-29 | Toshiba Corp | 半導体装置 |
| US8063432B2 (en) | 2006-11-09 | 2011-11-22 | Kabushiki Kaisha Toshiba | Semiconductor device having nitride film between gate insulation film and gate electrode |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0669099B2 (ja) | 1994-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3665426B2 (ja) | 半導体装置の製造方法 | |
| EP0130736A2 (en) | Processes for making integrated circuit single FET and storage capacitor memory cells | |
| JPS61147576A (ja) | Ｍｉｓ型半導体装置 | |
| KR19980028939A (ko) | 게이트전극의 제조방법 및 그에 따라 제조된 게이트 구조 | |
| US3504430A (en) | Method of making semiconductor devices having insulating films | |
| JPS5810861A (ja) | 半導体装置およびその製造方法 | |
| EP0099603B1 (en) | Semiconductor device and method of manufacturing same | |
| JPH09219459A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JPH0370178A (ja) | 半導体装置 | |
| JPH0645614A (ja) | 読出し専用半導体メモリの製造方法 | |
| TWI247391B (en) | Method of fabricating a non-volatile memory | |
| JPH0426162A (ja) | 浮遊ゲート型半導体記憶装置およびその製造方法 | |
| JP2950620B2 (ja) | 半導体装置 | |
| JPS6317229B2 (ja) | ||
| JPS6160588B2 (ja) | ||
| JPS59104140A (ja) | 半導体装置の製造方法 | |
| JP2603088B2 (ja) | 半導体装置 | |
| JPH07202034A (ja) | 半導体不揮発性記憶装置およびその製造方法 | |
| CN117080167A (zh) | 屏蔽栅沟槽型mosfet及其制造方法 | |
| JPH0252859B2 (ja) | ||
| CN117393499A (zh) | 一种半导体结构的制作方法及其结构 | |
| JPH07326660A (ja) | 半導体装置の製造方法 | |
| JPS62179157A (ja) | 半導体装置の製造方法 | |
| JPH03179770A (ja) | 半導体集積回路及びその製造方法 | |
| JPH08186184A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |