JP2006024932A - 不揮発性メモリ素子のトンネリング絶縁膜を形成する方法 - Google Patents
不揮発性メモリ素子のトンネリング絶縁膜を形成する方法 Download PDFInfo
- Publication number
- JP2006024932A JP2006024932A JP2005195423A JP2005195423A JP2006024932A JP 2006024932 A JP2006024932 A JP 2006024932A JP 2005195423 A JP2005195423 A JP 2005195423A JP 2005195423 A JP2005195423 A JP 2005195423A JP 2006024932 A JP2006024932 A JP 2006024932A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- forming
- substrate
- film
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 104
- 230000005641 tunneling Effects 0.000 title claims abstract description 91
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 239000000463 material Substances 0.000 claims abstract description 76
- 230000008569 process Effects 0.000 claims abstract description 46
- 239000012535 impurity Substances 0.000 claims description 87
- 238000009792 diffusion process Methods 0.000 claims description 56
- 229920002120 photoresistant polymer Polymers 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 24
- 238000001039 wet etching Methods 0.000 claims description 20
- 238000010438 heat treatment Methods 0.000 claims description 19
- 238000001312 dry etching Methods 0.000 claims description 18
- 150000002500 ions Chemical class 0.000 claims description 17
- 239000005368 silicate glass Substances 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 230000010354 integration Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 257
- 239000004065 semiconductor Substances 0.000 description 22
- 238000000206 photolithography Methods 0.000 description 13
- 238000005468 ion implantation Methods 0.000 description 8
- 238000007429 general method Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000003213 activating effect Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000007736 thin film deposition technique Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
【課題】 不揮発性メモリ素子のトンネリング絶縁膜を形成する方法を提供する。
【解決手段】 フォトリソグラフィ工程の現状の解像度を凌駕してトンネリング絶縁膜を形成する方法であって、基板上に第１の絶縁膜及び第２の絶縁膜を形成する工程と、リフロー可能な物質膜パターンを形成した後、これをリフローさせる工程と、第２の絶縁膜及び第１の絶縁膜を除去して基板を露出させる工程と、トンネリング絶縁膜を形成する工程と、を含む。これにより、フォトリソグラフィ工程の解像度による寸法よりもさらに狭い寸法を有するトンネリング絶縁膜を形成することができ、これによるプログラム及び消去効率を低減させることなくメモリ素子の高集積度を達成することができる。
【選択図】図１５
【解決手段】 フォトリソグラフィ工程の現状の解像度を凌駕してトンネリング絶縁膜を形成する方法であって、基板上に第１の絶縁膜及び第２の絶縁膜を形成する工程と、リフロー可能な物質膜パターンを形成した後、これをリフローさせる工程と、第２の絶縁膜及び第１の絶縁膜を除去して基板を露出させる工程と、トンネリング絶縁膜を形成する工程と、を含む。これにより、フォトリソグラフィ工程の解像度による寸法よりもさらに狭い寸法を有するトンネリング絶縁膜を形成することができ、これによるプログラム及び消去効率を低減させることなくメモリ素子の高集積度を達成することができる。
【選択図】図１５
Description
本発明は、不揮発性メモリ素子形成方法に関するものであり、より詳しくは、電気的に消去及びプログラム可能なメモリ素子のトンネリング絶縁膜形成方法に関するものである。
周知のように、電気的に消去及びプログラム可能な読み取り専用メモリ（ＥＥＰＲＯＭ）は、薄いトンネリング絶縁膜を通じて電荷をフローティングゲート内に／ゲートから注入／放出させることによってプログラム（又は消去）される。半導体メモリ素子製造技術分野で大きい関心の種は、メモリ容量の増加であり、このためには単位セルのサイズを縮小することが必要である。
ＥＥＰＲＯＭで単位セルのサイズを縮小するためには、プログラム／消去効率の低下を招来するが、これを防止するためには、フローティングゲート及び制御ゲートの間に位置するゲート間絶縁膜の厚さを薄くするか、或いはトンネリング領域（トンネリング絶縁膜）の面積を縮めるか、或いはトンネリング絶縁膜の厚さを薄くすることが要求される。ゲート間絶縁膜の厚さは、薄膜蒸着技術に依存しており、その厚さは持続的に薄く形成されているが、トンネリング絶縁膜の厚さがあまりに薄いと漏洩電流が発生するので、トンネリング絶縁膜は一定厚さ以上に形成する必要がある。従って、単位セルのサイズを縮小するためには、ゲート間絶縁膜の厚さ薄膜化を図ると共にトンネリング領域の縮小も達成することが望まれる。
一般的なＥＥＰＲＯＭ形成方法においては、フォトリソグラフィ工程を通じてトンネリング領域が限定される。だが、トンネリング領域の縮小は、フォトリソグラフィ（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）技術自体の限界によって非常に難しいのが実情である。
一般的なＥＥＰＲＯＭの形成方法が特許文献１および２に開示されている。このような従来のＥＥＰＲＯＭの製造方法を添付した図１〜図４を参照して説明する。
先ず、図１を参照すると、不純物拡散領域１２を備える半導体基板１０上に酸化膜１４が形成される。
次に、図２を参照すると、酸化膜１４上に層間絶縁膜１６が形成された後、フォトリソグラフィ工程によって層間絶縁膜１６がパターニングされてトンネリング領域を限定する開口部１８が形成される。すなわち、層間絶縁膜上に感光性膜であるフォトレジスト膜が形成された後、予め準備されたフォトマスクを使用してフォトレジストが露光及び現像されてトンネリング領域を限定する開口部を有するフォトレジストパターンが形成される。次いで、フォトレジストパターンの開口部によって露出された層間絶縁膜が乾式エッチングされて開口部１８を有する層間絶縁膜１６が形成される。フォトレジストパターンの開口部は、層間絶縁膜にそのまま転写される。このような層間絶縁膜１６の開口部１８の幅Ｗ１は、フォトリソグラフィ工程の解像度に左右される。
次に、図３を参照すると、開口部１８によって露出された酸化膜１４が湿式エッチングに除去され、不純物拡散領域１２が露出される。
次に、図４を参照すると、開口部１８によって露出された不純物拡散領域１２上にトンネリング酸化膜２０が形成された後、フローティングゲート形成のためのポリシリコン２２が形成される。
前述した一般的なＥＥＰＲＯＭ形成方法によれば、トンネリング酸化膜２０（トンネリング領域）の面積は、フォトリソグラフィ工程に依存する。このようなフォトリソグラフィ工程の解像度の限界を更に向上させることは非常に難しいのが実情であり、従ってセルサイズ縮小程度に歩調を合わせてゲート間絶縁膜の薄膜化は可能であるが、トンネリング領域の面積を縮小させることは困難であった。
従って、フォトリソグラフィ工程の現状の解像度を凌駕してトンネリング領域の面積を縮めることができる新しいＥＥＰＲＯＭの形成方法が強く望まれており、このような事情を勘案して本発明が案出された。
特開昭６３−２４６８７５号公報
米国特許第５，８１７，５５７号明細書
本発明の技術的課題は、ＥＥＰＲＯＭのトンネリング絶縁膜形成方法を提供することにある。
前述した技術的課題を達成するための本発明の一様態によるＥＥＰＲＯＭのトンネリング絶縁膜形成方法は、基板上に第１の絶縁膜を形成し、第１の絶縁膜上にトンネリング領域を限定する第１の幅の開口部を有するリフロー可能な物質膜パターンを形成し、第１の幅の開口部を有するリフロー可能な物質膜パターンをリフローさせて第１の幅より狭い第２の幅の開口部を有するリフローされた物質膜パターンを形成し、第２の幅の開口部を有するリフローされた物質膜パターンによって露出された第１の絶縁膜を除去して基板を露出させ、露出された基板上にトンネリング絶縁膜を形成することを含む。
前述した方法で、リフロー可能な物質膜パターンの第１の幅は、フォトリソグラフィ工程の解像度に依存するが、第１の幅の開口部を有するリフロー可能な物質膜パターンをリフローさせることによって第１の幅より狭い第２の幅の開口部を有するリフローされた物質膜パターンを形成することができる。これにより、トンネリング領域の面積は、第２の幅の開口部を有するリフローされた物質膜パターンによって左右され、結果的にトンネリング領域の面積をフォトリソグラフィ工程の解像度限界よりもさらに狭い面積を有するトンネリング領域を形成することができる。
リフロー可能な物質膜パターンとしては、例えばフォトレジスト、不純物がドーピングされたシリケートガラス、シリコン−オン−ガラス（ＳＯＧ：Ｓｉｌｉｃｏｎ Ｏｎ Ｇｌａｓｓ）などがあり、特別にこれらに限定されるものではない。リフロー可能な物質膜とは、熱処理工程などによって流動性を有する任意の物質膜を示す。不純物がドーピングされたシリケートガラス（ｉｍｐｕｒｉｔｙ ｄｏｐｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）は、例えばポロン（ｂｏｒｏｎ）がドーピングされたシリケートガラス（ＢＳＧ）、燐（ｐｈｏｓｐｈｏｒｏｕｓ）がドーピングされたシリケートガラス（ＰＳＧ）、ボロン及び燐が全てドーピングされたシリケートガラス（ＢＰＳＧ）などを含み、特別にこれらに限定されるものではない。
例えば、フォトレジストがリフロー物質膜パターン形成のため使用される場合、第１の幅の開口部を有するリフロー可能な物質膜パターンは、先ず第１の絶縁膜上にスピンコーティングなどの適切な方法を使用してフォトレジスト膜を形成した後、フォトマスクを使用してフォトレジスト膜を露光した後、現像する工程を実施することによって形成される。
これとは別に、不純物がドーピングされたシリケートガラスで物質膜パターン形成のため使用される場合、第１の幅の開口部を有するリフロー可能な物質膜パターンは、第１の絶縁膜上に不純物がドーピングされたシリケートガラス膜を形成した後、フォトレジスト膜を形成し、次いでフォトマスクを使用してフォトレジスト膜を露光及び現像してフォトレジスト膜パターンを形成し、これをエッチングマスクとして使用して下部のドーピングされたシリケートガラス膜をエッチングした後、フォトレジスト膜パターンを除去することによって形成される。
前述した方法で、第１の幅の開口部を有するリフロー可能な物質膜パターンに対するリフロー工程は、例えば適切な温度で熱処理を実施することによって行うことができる。フォトレジストを使用する場合、約５０℃〜２５０℃の温度範囲でリフロー工程が実施される。リフローのための熱処理は、リフロー可能な物質膜パターンの種類に応じて適切に変更されることは当業者において自明である。
ＥＥＰＲＯＭで信頼性がある耐久性特性を確保するためには、トンネリング絶縁膜及び基板の間の界面特性が優秀なことが要求され、例えば、基板が反応性イオンエッチングなどによるエッチング損傷を受けないことが好ましい。従って、前述した方法で第２の幅の開口部を有するリフローされた物質膜パターンによって露出された第１の絶縁膜を除去して基板を露出させることは、湿式エッチング又は順次乾式エッチング及び湿式エッチングによって行うことができる。順次行われる乾式エッチング及び湿式エッチングを適用する場合、先ず第２の幅の開口部を有するリフローされた物質膜パターンによって露出された第１の絶縁膜の厚さの一部を乾式エッチングによって除去した後、第２の幅の開口部下に残存する第１の絶縁膜を湿式エッチングによって除去する。
この際、第２の幅の開口部下に残存する第１の絶縁膜は、乾式エッチングによるエッチング損傷が基板表面には伝達されないように、乾式エッチングで第１の絶縁膜の厚さの一部をエッチングすることが好ましい。また、乾式エッチングで残存する第１の絶縁膜は、可能な限り薄く残存されることが好ましい。これは、湿式エッチング工程は、その特性上、下の方向へのエッチングだけではなく、側面方向へのエッチングも生じさせるので、側面方向へのエッチング程度を最小化するためである。
また、リフロー工程の特性によって、第２の幅の開口部を有するリフロー物質膜パターンと第１の絶縁膜が接する界面での幅を、相対的に他の部分に比べて広くすることができるので、乾式エッチングを先ず実施した後、湿式エッチングを実施することが好ましい。
また、前述した方法で、第１の絶縁膜上に第１の絶縁膜についてエッチング選択比を有する第２の絶縁膜をさらに形成することができる。例えば、第１の絶縁膜は、シリコン酸化膜で形成されることができ、第２の絶縁膜は、シリコン窒化膜又はシリコン窒化膜及びシリコン酸化窒化膜が順次に積層された多層膜に形成することができる。この場合、先ず、第２の絶縁膜が乾式エッチングによって除去され、次いで湿式エッチング又は順次乾式エッチング及び湿式エッチングを行って第１の絶縁膜が除去される。
前述した方法で、トンネリング絶縁膜下の基板に形成される不純物拡散領域は多くの方法によって形成することができる。
例えば、第１の絶縁膜を形成する前に不純物拡散領域を形成するか、又は第１の絶縁膜を形成した後に不純物拡散領域を形成することができる。
先ず、第１の絶縁膜を形成する前に不純物拡散領域を形成する場合、トンネリング絶縁膜形成方法は、基板上にバッファ絶縁膜を形成し、バッファ絶縁膜上に不純物拡散領域を限定する開口部を有するエッチングマスクを形成し、開口部を通じて不純物イオンを注入した後、熱処理工程を実施して基板に不純物拡散領域を形成し、エッチングマスク及びバッファ絶縁膜を除去することを含む。この際、バッファ絶縁膜を除去せず残存させることができ、この場合第１の絶縁膜は形成されずバッファ絶縁膜が第１の絶縁膜の役割を果たす。バッファ絶縁膜は、例えば熱酸化膜で形成することができる。
他の方法で、第１の絶縁膜を形成した後に不純物拡散領域を形成する場合、前述した方法は、第１の絶縁膜上に不純物拡散領域を限定するエッチングマスクを形成し、不純物イオンを注入した後、熱処理工程を実施して基板に不純物拡散領域を形成し、エッチングマスクを除去することを含む。
また、第１の幅の開口部を有するリフロー可能な物質膜パターンをリフローさせる前に、不純物拡散領域のための不純物イオン注入工程を実施することができる。この場合、第１の幅の開口部を有するリフロー可能な物質膜パターンをリフローさせるための熱処理工程で注入された不純物イオンが拡散して不純物拡散領域を形成する。
以上の本発明の目的、特徴及び利点は、添付した図面と関連する以下の好適な実施形態を通じて容易に理解される。しかしながら、本発明はここで説明される実施形態に限定されず他の形態で具体化されても良い。以下に説明する実施形態は、開示された内容が徹底で完全になることができるように、そして当業者に本発明の思想が十分に伝達することができるようにする目的のために提供されている。
本発明によれば、フォトリソグラフィ工程の解像度による寸法よりもさらに狭い寸法を有するトンネリング絶縁膜を形成することができ、これによるプログラム及び消去効率を低減させることなくメモリ素子の高集積度を達成することができる。
以下、添付した図面を参照して本発明の好適な実施形態を詳細に説明する。
添付した図面において、膜及び領域の厚さは、本発明についてのより明確な理解のために誇張されたことである。本明細書で、ある膜が他の膜又は基板上にあると言及される場合にそれは、他の膜又は基板上に直接形成することができるか、又はそれらの間に第３の膜が介在されても良いということを意味する。また、本明細書の多様な実施形態で第１、第２、第３などの用語が多様な領域、膜などを記述するために使用されているが、これら領域、膜がこのような用語によって限定されるものと解釈してはならない。またこれらの用語は、単にいずれかの所定領域又は膜を他の領域又は膜と区別させるために使用されただけである。従って、いずれか一つの実施形態の第１の膜質に言及された膜質が他の実施形態では、第２の膜質として言及される場合もあることに留意されたい。
ＥＥＰＲＯＭの構成する単位メモリセルは、メモリトランジスタ及び選択トランジスタを含む。メモリトランジスタは、トンネリング絶縁膜、フローティングゲート、ゲート間絶縁膜及び制御ゲートを含む。本発明は、ＥＥＰＲＯＭに関するものであり、特にＥＥＰＲＯＭメモリトランジスタのトンネリング絶縁膜形成方法に関するものである。従って、一般的な方法で形成されるＥＥＰＲＯＭを構成する他の構成要素、例えば、フローティングゲート、ゲート間絶縁膜、制御ゲート、選択トランジスタなどの形成方法に対する詳細な説明は省略する。
図５は、本発明によるＥＥＰＲＯＭ素子の単位メモリセルを概略的に示す平面図であり、図６及び図７は、それぞれ図５のＩ−Ｉ線及びＩＩ−ＩＩ線に沿って切断したときの半導体基板の断面図である。
図５では、単に一つのメモリセルが示されているが、このようなメモリセルが行方向及び列方向に二次元的に配列されることは、当業者において自明である。
図５で参照番号２１は、活性領域を、参照番号２３は、フローティングゲートを、参照番号２５は制御ゲート、参照番号２７はトンネリング領域を、参照番号２９は、選択トランジスタのワードラインを、参照番号３１はビットラインコンタクトをそれぞれ示す。
図６及び図７を参照すると、メモリトランジスタは、基板１００と絶縁膜１０２によって絶縁された積層ゲート構造１２７を含む。積層ゲート構造１２７は、ゲート間絶縁膜１２４を挟んで半導体基板１００上に積層されたフローティングゲート１２２及び制御ゲート１２６を含む。積層ゲート構造１２７の一方の側の半導体基板１００に共通ソース領域１２８Ｓが位置する。フローティングゲート１２２の所定領域の下で半導体基板１００に不純物拡散領域１１０が位置し、フローティングゲート１２２の所定領域と不純物拡散領域１１０との間に薄いトンネリング絶縁膜１２０が位置する。トンネリング絶縁膜１２０を通じて電荷が不純物拡散領域１１０からフローティングゲート１２２に注入されるか、又はその反対方向に放出される。
メモリトランジスタの積層ゲート構造１２７の他方の側にソース／ドレーン領域１２８Ｓ／Ｄ、ドレーン領域１２８Ｄ及び積層選択ゲート構造１２７’を含む選択トランジスタが位置する。選択トランジスタの積層選択ゲート構造１２７’は、絶縁膜１０２を挟んで半導体基板１００上に位置し、ソース／ドレーン領域１２８Ｓ／Ｄ及びドレーン領域１２８Ｄの間に位置する。ソース／ドレーン領域１２８Ｓ／Ｄは不純物拡散領域１１０に隣接して位置する。図示してはいないが、積層ゲート構造１２７’の下部ゲート１２２’に電圧を印加するためのコンタクトが形成され、積層ゲート構造１２７’の下部ゲート１２２’が選択トランジスタのワードラインとして作用する。コンタクトプラグ１３２を通じてビットライン１３４がドレーン領域１２８Ｄに電気的に連結される。
このようなＥＥＰＲＯＭ素子の動作について説明する。消去動作時には、制御ゲート１２２とワードライン１２２’に例えば、１５ボルト〜５０ボルトの高い消去電圧を印加し、ビットライン１３４に０ボルトを印加し、共通ソース領域１２８Ｓはフローティングさせるか又は０ボルトを印加する。これによりトンネリング絶縁膜１２０を通じて電荷が不純物拡散領域１１０からフローティングゲート１２２に注入されてメモリトランジスタのスレッショルド電圧が増加される。
プログラム動作時には、制御ゲート１２２に０ボルトを印加し、ビットライン１３４とワードライン１２２’に約１５ボルト〜２０ボルトの高いプログラム電圧を印加し、共通ソース領域１２８Ｓはフローティングさせる。これによりフローティングゲート１２２内に貯蔵された電荷がトンネリング絶縁膜１２０を通じて抜け出してメモリトランジスタのスレッショルド電圧が減少される。
読み取り動作時にはビットライン１３４に約０．５ボルト〜２ボルトの電圧を印加し、ワードライン１２２’にＶｃｃ電圧（例えば、約１．６ボルト〜５．５ボルト）を印加し、制御ゲート１２６に約１．０ボルト〜２．０ボルトの電圧を印加し、共通ソース１２８Ｓには、０ボルトを印加する。メモリトランジスタのスレッショルド電圧の大きさを変動させることにより、メモリトランジスタの共通ソース１２８Ｓから選択トランジスタのドレーン領域１２８Ｄへの電流通路形成（チャネル形成）の可否が決定される。このような電流量を感知してメモリトランジスタに貯蔵された情報（論理‘０’又は論理‘１’であるかを）を判別する。
以下では、本発明の好適な実施形態によるＥＥＰＲＯＭのトンネリング絶縁膜形成方法について説明する。
先ず、図８〜図１１を参照して本発明の好適な実施形態によるＥＥＰＲＯＭのトンネリング絶縁膜形成方法を説明する。先ず、図８は、不純物拡散領域形成のためのマスク工程を説明する半導体基板の断面図である。半導体基板１００上に第１の絶縁膜１０２を形成する。第１の絶縁膜１０２は、例えば熱酸化膜又は気相蒸着酸化膜で形成することができる。第１の絶縁膜１０２上に不純物拡散領域を限定する開口部１０６が形成されたイオン注入マスク１０４を形成する。イオン注入マスク１０４の開口部１０６によって露出された第１の絶縁膜１０２を通じて半導体基板に不純物イオン１０７を注入する不純物イオン注入工程１０８を実施する。
続いて、熱処理工程を実施して半導体基板に注入された不純物イオン１０７を活性化させ、不純物拡散領域１１０を図９に示されるように形成する。次の工程は、トンネリング絶縁膜を形成するためのマスク工程であり、図９を参照して説明する。図９を参照すると、イオン注入マスク１０４を除去した後、第１の絶縁膜１０２上にトンネリング絶縁膜が形成される領域（トンネリング領域）を限定する第１の開口部１１４を有するリフロー可能な物質膜パターン１１２を形成する。第１の開口部１１４は、第１の幅Ｗ１を有しており、この幅はフォトリソグラフィ工程の解像度に依存する。リフロー可能な物質膜パターン１１２としては、熱処理によって流動性を有するどんな膜質であっても使用することができる。このようなリフロー可能な物質膜パターンとして例えば、フォトレジスト、不純物がドーピングされたシリケートガラス、ＳＯＧ膜などがある。
例えば、フォトレジストが使用される場合においてリフロー可能な物質膜パターン１１２は、次の工程を通じて形成される。先ず、第１の絶縁膜１０２上にスピンコーティングなどの適切な方法を使用してフォトレジスト膜を形成した後、フォトマスク（図示せず）を使用してフォトレジスト膜を露光及び現像してリフロー可能なフォトレジストパターンを形成する。
一方、不純物がドーピングされたシリケートガラス又はＳＯＧ膜が使用される場合において、リフロー可能な物質膜パターン１１２は、次の工程を通じて形成することができる。先ず、第１の絶縁膜１０２上に不純物がドーピングされたシリケートガラス膜又はＳＯＧ膜を形成した後フォトレジスト膜を形成する。次いで、フォトマスクを使用してフォトレジスト膜を露光及び現像してトンネリング領域を限定するフォトレジストパターンを形成する。続いて、フォトレジストパターンによって露出された下部膜である不純物がドーピングされたシリケートガラス膜又はＳＯＧ膜をエッチングする。次いで、フォトレジストパターンを除去する。この際、不純物がドーピングされたシリケートガラス膜又はＳＯＧ膜とフォトレジスト膜との間にシリコン窒化膜のようなエッチングマスク膜をさらに形成することができる。
より好ましくは、フォトレジストを使用してリフロー可能な物質膜パターン１１２を形成する。この場合、追加的に膜形成及びエッチング工程が不要となり、工程が単純化されると共に、工程コストを低減することができる。
次に、熱処理工程を実施して第１の幅の開口部１１４を有するリフロー可能な物質膜パターン１１２を流動性を有するようにリフローさせる。これにより、第１の幅Ｗ１より狭い第２の幅Ｗ２の開口部１１８を有するリフローされた物質膜パターン１１６が図１０に示されたように形成される。第１の幅Ｗ１は、フォトリソグラフィ工程によって達成可能な最小寸法である。本発明の実施形態によれば、第１の幅Ｗ１より小さい開口部寸法の形成が可能になる。
次に、第２の幅の開口部１１８によって露出された第１の絶縁膜１０２を除去して半導体基板１００の不純物拡散領域１１０を露出させた後、トンネリング絶縁膜１２０を形成する。トンネリング絶縁膜１２０は、例えばシリコン酸化膜又はシリコン窒化膜及びシリコン酸化膜が順次に積層された多層膜で形成することができる。好ましくは、トンネリング絶縁膜１２０は、熱酸化工程によって形成される。酸素雰囲気で熱酸化工程を実施すると、シリコン酸化膜のトンネリング絶縁膜が得られる。一方、酸素雰囲気で熱酸化工程を実施して熱酸化膜を形成した後、酸素源を除去し、窒素源を提供して熱処理を継続すると、基板と熱酸化膜との界面に窒素が浸透して、この界面にシリコン酸化窒化膜が形成される。結果として、シリコン酸化窒化膜及びシリコン酸化膜が積層された二層のトンネリング絶縁膜が形成される。
ここで、第２の幅の開口部１１８によって露出された第１の絶縁膜の除去は、湿式エッチングによって除去されるか、又は順次乾式エッチング及び湿式エッチングを行うことによって除去される。乾式エッチング及び湿式エッチングを順次行って第１の絶縁膜を除去するときに、先ず乾式エッチングによって第１の絶縁膜の大部分が除去され、次に湿式エッチングによって残存する第１の絶縁膜を除去する。ここで、乾式エッチングによって半導体基板がエッチング損傷を受けない程度に第１の絶縁膜を残存させることが好ましい。
次に、図１１を参照すると、基板の全面にメモリトランジスタのフローティングゲート及び選択トランジスタのワードラインのための第１の導電膜１２２を形成する。以後、一般的な方法による工程を実施してメモリトランジスタ及び選択トランジスタを完成する。
前述した実施形態で、第１の絶縁膜１０２を形成した後に不純物拡散領域１１０を形成しても構わない。これによれば、不純物拡散領域１１０に対する別途のフォトリソグラフィ工程は実施されず（図８のイオン注入マスク１０４は不要になり）、リフロー可能な物質膜パターン１１２を形成した以後に不純物注入工程が進行される。これについて図１２及び図１３を参照して説明する。先ず、図１２を参照すると、半導体基板１００上に第１の絶縁膜１０２を形成した後、トンネリング領域を限定する第１の幅Ｗ１の開口部１１４を有するリフロー可能な物質膜パターン１１２を形成する。次いで、不純物注入工程１０８を実施して第１の幅の開口部１１４によって露出された第１の絶縁膜１０２を通じて半導体基板１００に不純物イオン１０７を注入する。
次に、図１３を参照すると、熱処理工程を実施して、リフロー可能な物質膜パターン１１２をリフローさせて第２の幅Ｗ２の開口部１１８を有するリフローされた物質膜パターン１１６を形成すると同時に注入された不純物イオン１０７を活性化させて不純物拡散領域１１０を形成する。以後の工程で露出された第１の絶縁膜を除去した後、トンネリング絶縁膜を形成する。
また、図９における前述した実施形態で、リフロー可能な物質膜パターン１１２を形成する前に、不純物拡散領域のためのイオン注入工程時にバッファ膜として使用される図８の第１の絶縁膜１０２を除去し、新たに絶縁膜を形成することができる。また、この場合、新たに形成される絶縁膜の厚さを大きくすれば、新たな絶縁膜の一部をトンネリング絶縁膜として使用することができる。これについては図１４を参照して説明する。
図１４を参照すると、図８を参照して説明した方法と同様に、半導体基板１００に不純物拡散領域１１０を形成した後、イオン注入マスク１０４及び第１の絶縁膜１０２を除去する。次いで、不純物拡散領域１１０を備える基板１００上に厚い絶縁膜１０２’を形成する。次に、リフロー可能な物質膜パターン１１２を形成した後、熱処理工程を実施して第２の幅Ｗ２の開口部１１８を有するリフローされた物質膜パターン１１６を形成する。次に、開口部１１８によって露出された厚い絶縁膜１０２’の厚さの一部を除去し、所定厚さを残存させてトンネリング絶縁膜１２０を形成する。この際、絶縁膜１０２’の一部は、湿式エッチング又は順次乾式エッチング及び湿式エッチングを行うことによって除去することができる。
次に、リフローされた物質膜パターン１１６を除去した後、基板の全面にメモリトランジスタのフローティングゲート及び選択トランジスタのワードラインのための第１の導電膜１２２を形成する。以後、一般的な方法による工程を実施してメモリトランジスタ及び選択トランジスタを完成する。
次に、図１５〜図１７を参照して本発明の他の実施形態を説明する。本実施形態では、前述した図８〜図１１を参照して説明した実施形態に対し、第１の絶縁膜１０２上に第２の絶縁膜１０３をさらに形成したものである。
先ず、図１５を参照すると、不純物拡散領域１１０を形成した後、第１の絶縁膜１０２上に第２の絶縁膜１０３を形成する。第２の絶縁膜１０３は、第１の絶縁膜１０２についてエッチング選択比を有する膜質に形成される。例えば、第２の絶縁膜１０３は、シリコン窒化膜、又はシリコン窒化膜及びシリコン酸化窒化膜が順次に積層された多層膜で形成することができる。
続けて、図１５を参照すると、第２の絶縁膜１０３上にリフロー可能な物質膜パターン１１２を形成した後、熱処理工程を実施してリフローされた物質膜パターン１１６を形成する。
次に、図１６を参照すると、露出された第２の絶縁膜１０３を乾式エッチングに除去して第１の絶縁膜１０２を露出させる。この際、過エッチングに第１の絶縁膜１０２の一部分もエッチングすることができる。
次に、図１７を参照すると、露出された第１の絶縁膜を湿式エッチングで除去して不純物拡散領域１１０を露出させた後、リフローされた物質膜パターン１１６を除去してトンネリング絶縁膜１２０を形成する。
次いで、一般的な工程を実施してメモリトランジスタ及び選択トランジスタを完成する。
以上、本発明についてその好適な実施形態を中心に説明したが、当業者は本発明を、本発明の本質的な特性から外れない範囲で変形された形態で実現することができることを理解すべきである。従って、本開示された実施形態は限定的な観点ではなく、説明的な観点で考慮されなければならない。本発明の技術的範囲は、前述した説明ではなく、特許請求の範囲に示されており、それと均等な範囲内にある全ての差異点は本発明に含まれるものである。
１０２ 第１の絶縁膜
１０３ 第２の絶縁膜
１１０ 不純物拡散領域
１１６ リフローされた物質膜パターン
１０３ 第２の絶縁膜
１１０ 不純物拡散領域
１１６ リフローされた物質膜パターン
Claims (16)
- 基板上に第１の絶縁膜を形成し、
前記第１の絶縁膜上にトンネリング領域を限定する第１の幅の開口部を有するリフロー可能な物質膜パターンを形成し、
前記リフロー可能な物質膜パターンをリフローさせて前記第１の幅より狭い第２の幅の開口部を有するリフローされた物質膜パターンを形成し、
前記第２の幅の開口部を有するリフローされた物質膜パターンによって露出された第１の絶縁膜を除去して前記基板を露出させ、
前記露出された基板上にトンネリング絶縁膜を形成すること、
を含むことを特徴とする電気的に消去及びプログラム可能なメモリ素子のトンネリング絶縁膜を形成する方法。 - 前記リフロー可能な物質膜パターンは、フォトレジスト又は不純物がドーピングされたシリケートガラス膜で形成されること、
を特徴とする請求項１に記載の電気的に消去及びプログラム可能なメモリ素子のトンネリング絶縁膜を形成する方法。 - 前記第２の幅の開口部を有するリフローされた物質膜パターンによって露出された第１の絶縁膜を除去して前記基板を露出させることは、
前記第２の幅の開口部を有するリフローされた物質膜パターンによって露出された第１の絶縁膜の厚さの一部を乾式エッチングに除去し、
前記第２の幅の開口部の下に残存する第１の絶縁膜を湿式エッチングに除去すること、
を含むことを特徴とする請求項１又は請求項２に記載の電気的に消去及びプログラム可能なメモリ素子のトンネリング絶縁膜を形成する方法。 - 基板上に第１の絶縁膜を形成することは、
前記基板上に前記第１の絶縁膜を形成し、
前記第１の絶縁膜上に不純物拡散領域を限定するエッチングマスクを形成し、
不純物イオンを注入した後熱処理工程を実施して前記基板に不純物拡散領域を形成し、
前記エッチングマスクを除去することを含み、
前記第２の幅の開口部を有するリフローされた物質膜パターンによって露出された第１の絶縁膜を除去して前記基板を露出させることは、前記基板に形成された前記不純物拡散領域を露出させること、
を特徴とする請求項３に記載の電気的に消去及びプログラム可能なメモリ素子のトンネリング絶縁膜を形成する方法。 - 基板上に第１の絶縁膜を形成する前に、
前記基板上にバッファ絶縁膜を形成し、
前記バッファ絶縁膜上に不純物拡散領域を限定する開口部を有するエッチングマスクを形成し、
前記開口部を通じて不純物イオンを注入した後、熱処理工程を実施して前記基板に不純物拡散領域を形成し、
前記エッチングマスク及びバッファ絶縁膜を除去することをさらに含み、
前記第２の幅の開口部を有するリフローされた物質膜パターンによって露出された第１の絶縁膜を除去して前記基板を露出させることは、前記基板に形成された前記不純物拡散領域を露出させること、
を特徴とする請求項３に記載の電気的に消去及びプログラム可能なメモリ素子のトンネリング絶縁膜を形成する方法。 - 前記第１の絶縁膜上に第１の幅の開口部を有するリフロー可能な物質膜パターンを形成した後、前記第１の幅の開口部を有するリフロー物質膜パターンをリフローする前に、
前記第１の幅の開口部を通じて前記基板に不純物イオンを注入することをさらに含み、
前記第１の幅の開口部を有するリフロー可能な物質膜パターンをリフローするとき、前記基板に注入された不純物イオンが拡散して不純物拡散領域を形成し、
前記第２の幅の開口部を有するリフローされた物質膜パターンによって露出された第１の絶縁膜を除去して前記基板を露出させることは、前記基板に形成された前記不純物拡散領域を露出させること、
を特徴とする請求項３に記載の電気的に消去及びプログラム可能なメモリ素子のトンネリング絶縁膜を形成する方法。 - 前記第１の絶縁膜を形成した後、前記第１の幅の開口部を有するリフロー可能な物質膜パターンを形成する前に、
前記第１の絶縁膜上に第２の絶縁膜を形成することをさらに含むこと、
を特徴とする請求項１又は請求項２に記載の電気的に消去及びプログラム可能なメモリ素子のトンネリング絶縁膜を形成する方法。 - 前記第１の絶縁膜は、シリコン酸化膜で形成され、前記第２の絶縁膜はシリコン窒化膜又はシリコン窒化膜及びシリコン酸化窒化膜が順次積層された多層膜で形成されること、
を特徴とする請求項７に記載の電気的に消去及びプログラム可能なメモリ素子のトンネリング絶縁膜を形成する方法。 - 前記第２の幅の開口部を有するリフローされた物質膜パターンによって露出された第１の絶縁膜を除去して前記基板を露出させることは、
前記第２の幅の開口部を有するリフローされた物質膜パターンによって露出された第２の絶縁膜を乾式エッチングして下部の第１の絶縁膜を露出させ、
前記第２の幅の開口部を有するリフローされた物質膜パターンを除去し、
前記露出された第１の絶縁膜を湿式エッチングすること、
を含むことを特徴とする請求項７に記載の電気的に消去及びプログラム可能なメモリ素子のトンネリング絶縁膜を形成する方法。 - 基板上に第１の絶縁膜を形成することは、
前記基板上に前記第１の絶縁膜を形成し、
前記絶縁膜上に不純物拡散領域を限定するエッチングマスクを形成し、
不純物イオンを注入した後、熱処理工程を実施して前記基板に不純物拡散領域を形成し、
前記エッチングマスクを除去することを含み、
前記第２の幅の開口部を有するリフローされた物質膜パターンによって露出された第１の絶縁膜を除去して前記基板を露出させることは、前記基板に形成された前記不純物拡散領域を露出させること、
を特徴とする請求項９に記載の電気的に消去及びプログラム可能なメモリ素子のトンネリング絶縁膜を形成する方法。 - 基板上に第１の絶縁膜を形成する前に、
前記基板上にバッファ絶縁膜を形成し、
前記バッファ絶縁膜上に不純物拡散領域を限定する開口部を有するエッチングマスクを形成し、
前記開口部を通じて不純物イオンを注入した後、熱処理して前記基板に不純物拡散領域を形成し、
前記エッチングマスク及びバッファ絶縁膜を除去することをさらに含み、
前記第２の幅の開口部を有するリフローされた物質膜パターンによって露出された第１の絶縁膜を除去して前記基板を露出させることは、前記基板に形成された前記不純物拡散領域を露出させること、
を特徴とする請求項９に記載の電気的に消去及びプログラム可能なメモリ素子のトンネリング絶縁膜を形成する方法。 - 前記第１の絶縁膜上に第１の幅の開口部を有するリフロー可能な物質膜パターンを形成した後、前記第１の幅の開口部を有するリフロー可能な物質膜パターンをリフローする前に、
前記第１の幅の開口部を通じて前記基板に不純物イオンを注入することをさらに含み、
前記第１の幅の開口部を有するリフロー可能な物質膜パターンをリフローするとき、前記基板に注入された不純物イオンが拡散して不純物拡散領域を形成し、
前記第２の幅の開口部を有するリフローされた物質膜パターンによって露出された第１の絶縁膜を除去して前記基板を露出させることは、前記基板に形成された前記不純物拡散領域を露出させること、
を特徴とする請求項９に記載の電気的に消去及びプログラム可能なメモリ素子のトンネリング絶縁膜を形成する方法。 - 基板上に第１の絶縁膜及び第２の絶縁膜を順次形成し、
前記第２の絶縁膜上にトンネリング領域を限定する第１の幅の開口部を有するリフロー可能な物質膜パターンを形成し、
熱処理工程を実施して前記リフロー物質膜パターンをリフローさせて前記第１の幅より狭い第２の幅の開口部を有するリフローされた物質膜パターンを形成し、
前記第２の幅の開口部を有するリフローされた物質膜パターンによって露出された第２の絶縁膜及び第１の絶縁膜を除去して前記基板を露出させ、
前記露出された基板上にトンネリング絶縁膜を形成すること、
を含むことを特徴とする電気的に消去及びプログラム可能なメモリ素子のトンネリング絶縁膜を形成する方法。 - 前記第１の絶縁膜は、シリコン酸化膜で形成され、前記第２の絶縁膜はシリコン窒化膜又はシリコン窒化膜及びシリコン酸化窒化膜が順次積層された多層膜で形成されること、
を特徴とする請求項１３に記載の電気的に消去及びプログラム可能なメモリ素子のトンネリング絶縁膜を形成する方法。 - 前記第２の幅の開口部を有するリフローされた物質膜パターンによって露出された第２の絶縁膜及び第１の絶縁膜を除去して前記基板を露出させることは、
前記第２の絶縁膜を乾式エッチングして第１の絶縁膜を露出させ、
前記第２の幅の開口部を有するリフローされた物質膜パターンを除去し、
前記第２の絶縁膜によって露出された第１の絶縁膜を湿式エッチングすることを含んで成ること、
を特徴とする請求項１３又は請求項１４に記載の電気的に消去及びプログラム可能なメモリ素子のトンネリング絶縁膜を形成する方法。 - 前記基板上に前記第１の絶縁膜を形成する前に、
前記基板上にバッファ絶縁膜を形成し、
前記バッファ絶縁膜上に不純物拡散領域を限定する開口部を有するエッチングマスクを形成し、
前記開口部を通じて不純物イオンを注入した後、熱処理工程を実施して前記基板に不純物拡散領域を形成し、
前記エッチングマスク及びバッファ絶縁膜を除去することをさらに含むこと、
を特徴とする請求項１３又は請求項１４に記載の電気的に消去及びプログラム可能なメモリ素子のトンネリング絶縁膜を形成する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2004-052383 | 2004-07-06 | ||
| KR1020040052383A KR100572327B1 (ko) | 2004-07-06 | 2004-07-06 | 불휘발성 메모리 소자의 터널링 절연막을 형성하는 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006024932A true JP2006024932A (ja) | 2006-01-26 |
| JP4767604B2 JP4767604B2 (ja) | 2011-09-07 |
Family
ID=35541902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005195423A Expired - Fee Related JP4767604B2 (ja) | 2004-07-06 | 2005-07-04 | 不揮発性メモリ素子のトンネリング絶縁膜を形成する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7429511B2 (ja) |
| JP (1) | JP4767604B2 (ja) |
| KR (1) | KR100572327B1 (ja) |
| CN (1) | CN1725471A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018194064A1 (ja) | 2017-04-21 | 2018-10-25 | 国立研究開発法人産業技術総合研究所 | 積層体及びその製造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100725375B1 (ko) * | 2006-05-11 | 2007-06-07 | 삼성전자주식회사 | 비휘발성 메모리 집적 회로 장치 및 그 제조 방법 |
| KR100843141B1 (ko) | 2006-05-19 | 2008-07-02 | 삼성전자주식회사 | 비휘발성 메모리 집적 회로 장치 및 그 제조 방법 |
| KR100814374B1 (ko) * | 2006-09-20 | 2008-03-18 | 삼성전자주식회사 | 불휘발성 메모리 장치의 제조 방법 |
| CN105990128B (zh) * | 2015-03-06 | 2019-04-26 | 中芯国际集成电路制造(上海)有限公司 | 绝缘层的形成方法、eeprom及其形成方法 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61147576A (ja) * | 1984-12-21 | 1986-07-05 | Toshiba Corp | Ｍｉｓ型半導体装置 |
| JPS62123773A (ja) * | 1985-11-25 | 1987-06-05 | Hitachi Ltd | 半導体記憶装置 |
| JPS62144331A (ja) * | 1985-12-18 | 1987-06-27 | Sony Corp | エツチング方法 |
| JPS63246875A (ja) * | 1987-04-01 | 1988-10-13 | Mitsubishi Electric Corp | 半導体記憶装置とその製造方法 |
| JPH0379083A (ja) * | 1989-08-23 | 1991-04-04 | Toshiba Corp | 半導体装置の製造方法 |
| JPH03252131A (ja) * | 1990-03-01 | 1991-11-11 | Toshiba Corp | 半導体装置の製造方法 |
| JPH04211177A (ja) * | 1990-03-08 | 1992-08-03 | Matsushita Electron Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JPH04246865A (ja) * | 1991-02-01 | 1992-09-02 | Oki Electric Ind Co Ltd | 不揮発性メモリの製造方法 |
| JPH0521784A (ja) * | 1991-07-10 | 1993-01-29 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JPH0897302A (ja) * | 1994-09-26 | 1996-04-12 | Sony Corp | 半導体記憶装置の製造方法 |
| JPH09134874A (ja) * | 1995-09-08 | 1997-05-20 | Sony Corp | パターンの形成方法 |
| JPH1056090A (ja) * | 1996-05-17 | 1998-02-24 | Siemens Ag | 補償注入層を有する半導体デバイス及びその製造方法 |
| JPH11119443A (ja) * | 1997-10-14 | 1999-04-30 | Oki Electric Ind Co Ltd | レジストパタンの形成方法 |
| JP2001305738A (ja) * | 2000-04-19 | 2001-11-02 | Hynix Semiconductor Inc | フォトレジスト組成物、フォトレジストパターンの形成方法、及び半導体素子 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5550072A (en) * | 1994-08-30 | 1996-08-27 | National Semiconductor Corporation | Method of fabrication of integrated circuit chip containing EEPROM and capacitor |
| JP2842328B2 (ja) | 1995-08-18 | 1999-01-06 | 日本電気株式会社 | 半導体装置の製造方法 |
| EP0788144B1 (en) | 1996-01-31 | 2003-11-26 | STMicroelectronics S.r.l. | Process for fabricating tunnel-oxide nonvolatile memory devices |
| US6207465B1 (en) | 1998-04-17 | 2001-03-27 | Symetrix Corporation | Method of fabricating ferroelectric integrated circuit using dry and wet etching |
| KR100311971B1 (ko) * | 1998-12-23 | 2001-12-28 | 윤종용 | 비휘발성메모리반도체소자제조방법 |
| US6365325B1 (en) * | 1999-02-10 | 2002-04-02 | Taiwan Semiconductor Manufacturing Company | Aperture width reduction method for forming a patterned photoresist layer |
| US6472327B2 (en) * | 1999-08-03 | 2002-10-29 | Advanced Micro Devices, Inc. | Method and system for etching tunnel oxide to reduce undercutting during memory array fabrication |
| JP2002100688A (ja) | 2000-09-22 | 2002-04-05 | Oki Electric Ind Co Ltd | 不揮発性半導体メモリの製造方法 |
| KR20030048215A (ko) | 2001-12-11 | 2003-06-19 | 주식회사 하이닉스반도체 | 미세 다마신 패턴 형성방법 |
| CN1302539C (zh) | 2002-01-24 | 2007-02-28 | 旺宏电子股份有限公司 | 闪存的制造方法 |
-
2004
- 2004-07-06 KR KR1020040052383A patent/KR100572327B1/ko not_active IP Right Cessation
-
2005
- 2005-06-30 US US11/171,706 patent/US7429511B2/en not_active Expired - Fee Related
- 2005-07-04 JP JP2005195423A patent/JP4767604B2/ja not_active Expired - Fee Related
- 2005-07-05 CN CNA2005100820463A patent/CN1725471A/zh active Pending
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61147576A (ja) * | 1984-12-21 | 1986-07-05 | Toshiba Corp | Ｍｉｓ型半導体装置 |
| JPS62123773A (ja) * | 1985-11-25 | 1987-06-05 | Hitachi Ltd | 半導体記憶装置 |
| JPS62144331A (ja) * | 1985-12-18 | 1987-06-27 | Sony Corp | エツチング方法 |
| JPS63246875A (ja) * | 1987-04-01 | 1988-10-13 | Mitsubishi Electric Corp | 半導体記憶装置とその製造方法 |
| JPH0379083A (ja) * | 1989-08-23 | 1991-04-04 | Toshiba Corp | 半導体装置の製造方法 |
| JPH03252131A (ja) * | 1990-03-01 | 1991-11-11 | Toshiba Corp | 半導体装置の製造方法 |
| JPH04211177A (ja) * | 1990-03-08 | 1992-08-03 | Matsushita Electron Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JPH04246865A (ja) * | 1991-02-01 | 1992-09-02 | Oki Electric Ind Co Ltd | 不揮発性メモリの製造方法 |
| JPH0521784A (ja) * | 1991-07-10 | 1993-01-29 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JPH0897302A (ja) * | 1994-09-26 | 1996-04-12 | Sony Corp | 半導体記憶装置の製造方法 |
| JPH09134874A (ja) * | 1995-09-08 | 1997-05-20 | Sony Corp | パターンの形成方法 |
| JPH1056090A (ja) * | 1996-05-17 | 1998-02-24 | Siemens Ag | 補償注入層を有する半導体デバイス及びその製造方法 |
| JPH11119443A (ja) * | 1997-10-14 | 1999-04-30 | Oki Electric Ind Co Ltd | レジストパタンの形成方法 |
| JP2001305738A (ja) * | 2000-04-19 | 2001-11-02 | Hynix Semiconductor Inc | フォトレジスト組成物、フォトレジストパターンの形成方法、及び半導体素子 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018194064A1 (ja) | 2017-04-21 | 2018-10-25 | 国立研究開発法人産業技術総合研究所 | 積層体及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7429511B2 (en) | 2008-09-30 |
| CN1725471A (zh) | 2006-01-25 |
| KR20060003485A (ko) | 2006-01-11 |
| KR100572327B1 (ko) | 2006-04-18 |
| JP4767604B2 (ja) | 2011-09-07 |
| US20060008985A1 (en) | 2006-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4109460B2 (ja) | 不揮発性半導体メモリ装置及びその製造方法 | |
| JP3976729B2 (ja) | メモリセル、メモリセル構成、および製造方法 | |
| KR100669996B1 (ko) | 불휘발성 반도체 기억장치 및 그 제조방법 및 반도체 장치및 그 제조방법 | |
| KR100829034B1 (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
| TWI645544B (zh) | 形成具有分開的字線及抹除閘之快閃記憶體的方法 | |
| US20050162926A1 (en) | Split-gate type nonvolatile memory devices and methods for fabricating the same | |
| US7531409B2 (en) | Fabrication method and structure for providing a recessed channel in a nonvolatile memory device | |
| TWI600144B (zh) | 使用增強橫向控制閘至浮閘耦合之改良尺度之分離閘快閃記憶體單元 | |
| JP2003218248A (ja) | スプリットゲート型フラッシュメモリ形成方法 | |
| TW201929197A (zh) | 製造具有抹除閘的分離閘快閃記憶體單元之方法 | |
| JP4767604B2 (ja) | 不揮発性メモリ素子のトンネリング絶縁膜を形成する方法 | |
| JP4390452B2 (ja) | 不揮発性メモリの製造方法 | |
| TWI744868B (zh) | 形成具有間隔物限定之浮動閘和離散地形成之多晶矽閘的分離閘快閃記憶體單元的方法 | |
| JP2005530336A (ja) | フラッシュメモリセルおよびその製造方法 | |
| JP2005209931A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US20050006695A1 (en) | Memory cells with nonuniform floating gate structures and methods of forming the same | |
| US20100102375A1 (en) | Semiconductor device and manufacturing method thereof | |
| KR100854504B1 (ko) | 플래쉬 메모리 소자의 제조방법 및 그에 의해 제조된플래쉬 메모리 소자 | |
| WO2006035503A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| US6995060B2 (en) | Fabrication of integrated circuit elements in structures with protruding features | |
| JP2004356428A (ja) | 不揮発性半導体記憶装置、及び、その製造方法 | |
| KR100623334B1 (ko) | 비휘발성 메모리 소자의 셀, 그 동작방법 및 그 제조 방법,그리고 이를 이용한 반도체 소자의 제조방법 | |
| KR100685880B1 (ko) | 플래쉬 이이피롬 셀 및 그 제조방법 | |
| JP4427431B2 (ja) | 半導体記憶装置、半導体記憶装置の製造方法および半導体記憶装置の動作方法 | |
| JP3807633B2 (ja) | 不揮発性半導体記憶装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080626 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100831 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100921 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110117 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110124 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110615 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |