JP2902787B2 - キャパシタ絶縁膜の形成方法 - Google Patents
キャパシタ絶縁膜の形成方法Info
- Publication number
- JP2902787B2 JP2902787B2 JP2404670A JP40467090A JP2902787B2 JP 2902787 B2 JP2902787 B2 JP 2902787B2 JP 2404670 A JP2404670 A JP 2404670A JP 40467090 A JP40467090 A JP 40467090A JP 2902787 B2 JP2902787 B2 JP 2902787B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- insulating film
- temperature
- capacitor insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 10
- 239000003990 capacitor Substances 0.000 title description 12
- 238000000137 annealing Methods 0.000 claims description 5
- 239000007789 gas Substances 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims 3
- 239000012495 reaction gas Substances 0.000 claims 1
- 239000010408 film Substances 0.000 description 86
- 230000003647 oxidation Effects 0.000 description 17
- 238000007254 oxidation reaction Methods 0.000 description 17
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000035876 healing Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- -1 H 2 Chemical class 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【産業上の利用分野】この発明はＤＲＡＭ（Dynanmic R
andom Access Memory ）のキャパシタ絶縁膜として用い
られる実効膜厚５０Åレベルの極めて薄い下部酸化膜
（自然酸化膜）／ＬＰＣＶＤ−Si3N4 膜／上部酸化膜か
らなる積層絶縁膜によるキャパシタ絶縁膜の形成方法に
関するものである。
andom Access Memory ）のキャパシタ絶縁膜として用い
られる実効膜厚５０Åレベルの極めて薄い下部酸化膜
（自然酸化膜）／ＬＰＣＶＤ−Si3N4 膜／上部酸化膜か
らなる積層絶縁膜によるキャパシタ絶縁膜の形成方法に
関するものである。
【０００２】
【従来の技術】今日ＤＲＡＭのキャパシタ誘電膜には、
下部酸化膜（自然酸化膜）／ＬＰＣＶＤ−Si3N4 膜／上
部酸化膜（ヒーリング酸化膜）からなる積層絶縁膜が一
般に用いられている。
下部酸化膜（自然酸化膜）／ＬＰＣＶＤ−Si3N4 膜／上
部酸化膜（ヒーリング酸化膜）からなる積層絶縁膜が一
般に用いられている。
【０００３】ＤＲＡＭの高集積化に伴い、この積層膜も
さらに薄いものが要求されてきている。４Ｍ6 ＤＲＡＭ
以降においては、下部酸化膜は積極的には形成せず、下
部電極表面にできてしまう自然酸化膜を利用し、またＬ
ＰＣＶＤ−Si3N4 膜は１００Å以下の極薄膜を利用する
のが主流となっている。
さらに薄いものが要求されてきている。４Ｍ6 ＤＲＡＭ
以降においては、下部酸化膜は積極的には形成せず、下
部電極表面にできてしまう自然酸化膜を利用し、またＬ
ＰＣＶＤ−Si3N4 膜は１００Å以下の極薄膜を利用する
のが主流となっている。
【０００４】ここで、極薄ＬＰＣＶＤ−Si3N4 はSiH2Cl
2 とNH3 を材料ガスに用いる場合には、一般に、７００
℃〜８００℃で反応させて形成される。反応温度を７０
０℃以下に下げるとSi3N4 膜中の不純物量（特にSiH, N
H などの化合物によるターミナルＨ量）が多くなるな
ど、化学的には、より不完全な膜が形成されるため、絶
縁膜としての特性も向上は望めないものとされてきた。
2 とNH3 を材料ガスに用いる場合には、一般に、７００
℃〜８００℃で反応させて形成される。反応温度を７０
０℃以下に下げるとSi3N4 膜中の不純物量（特にSiH, N
H などの化合物によるターミナルＨ量）が多くなるな
ど、化学的には、より不完全な膜が形成されるため、絶
縁膜としての特性も向上は望めないものとされてきた。
【０００５】また、上記酸化膜は一般にSi3N4 表面を８
５０℃〜９００℃でH2＋O2雰囲気中で数十分、酸化し形
成される。上記酸化膜を形成して、初めてリーク電流を
許容限界以下に抑えることができ、この酸化はSi3N4 を
含む積層絶縁膜の形成に不可欠である。
５０℃〜９００℃でH2＋O2雰囲気中で数十分、酸化し形
成される。上記酸化膜を形成して、初めてリーク電流を
許容限界以下に抑えることができ、この酸化はSi3N4 を
含む積層絶縁膜の形成に不可欠である。
【０００６】図１は耐酸化性からの薄膜化限界のデボジ
ット膜の温度依存性を示すものであり、図中の「△」印
は７００℃、0.１０Torr、３０／３０sccm、デポジット
膜の場合を示し、「○」印は６５０℃、0.１０Torr、３
０／３０sccm、デポジット膜の場合、「▽」印は６００
℃、0.１０Torr、３０／３０sccm、デポジット膜の場合
を示している。この図１に示すように、成膜温度を下げ
る程極薄Si3N4 は耐酸化性に優れており、低温デポジッ
トのSi3N4 膜を利用すると、実効膜厚toxeff＝５０Åレ
ベルのキャパシタ積層絶縁膜の作製が可能であることを
確認している。
ット膜の温度依存性を示すものであり、図中の「△」印
は７００℃、0.１０Torr、３０／３０sccm、デポジット
膜の場合を示し、「○」印は６５０℃、0.１０Torr、３
０／３０sccm、デポジット膜の場合、「▽」印は６００
℃、0.１０Torr、３０／３０sccm、デポジット膜の場合
を示している。この図１に示すように、成膜温度を下げ
る程極薄Si3N4 は耐酸化性に優れており、低温デポジッ
トのSi3N4 膜を利用すると、実効膜厚toxeff＝５０Åレ
ベルのキャパシタ積層絶縁膜の作製が可能であることを
確認している。
【０００７】ところが、成膜温度を下げると、デポジッ
トレートは小さくなり、プロセス上スループットが低下
するという問題が生じる。たとえば、６００℃、0.１０
Torr、デポジットレートだと、成膜速度は0.５Å／分程
度である。圧力を上げても、成長表面での反応が律速し
ているらしく、成膜速度にほとんど変わらない。
トレートは小さくなり、プロセス上スループットが低下
するという問題が生じる。たとえば、６００℃、0.１０
Torr、デポジットレートだと、成膜速度は0.５Å／分程
度である。圧力を上げても、成長表面での反応が律速し
ているらしく、成膜速度にほとんど変わらない。
【０００８】
【発明が解決しようとする課題】しかしながら、１００
Å以下、特に〜５０Åレベルの極薄ＬＰＣＶＤ−Si3N4
を利用しようとするとき、前記の上部酸化膜形成条件で
酸化を行うと、極薄Si3N4 膜の耐酸化性または酸化種に
対するマスク性が破れ、異常酸化現象により下部電極材
ポリシリコンまでが酸化されてしまう。その結果、絶縁
膜の膜厚は数百Åに膨れ、初期の極薄絶縁膜の形成とい
う目的が達せられなくなるという問題があった。
Å以下、特に〜５０Åレベルの極薄ＬＰＣＶＤ−Si3N4
を利用しようとするとき、前記の上部酸化膜形成条件で
酸化を行うと、極薄Si3N4 膜の耐酸化性または酸化種に
対するマスク性が破れ、異常酸化現象により下部電極材
ポリシリコンまでが酸化されてしまう。その結果、絶縁
膜の膜厚は数百Åに膨れ、初期の極薄絶縁膜の形成とい
う目的が達せられなくなるという問題があった。
【０００９】また、ＬＰＣＶＤ−Si3N4 を利用した積層
絶縁膜を高集積ＤＲＡＭに採用するときに、最も重要な
問題となるのは、リーク電流である。上部酸化を弱くす
れば、上記のような異常酸化現象は回避できるが、リー
ク電流が小さくならないため、やはり実用上満足できる
ＤＲＡＭ誘電膜はえられなかった。
絶縁膜を高集積ＤＲＡＭに採用するときに、最も重要な
問題となるのは、リーク電流である。上部酸化を弱くす
れば、上記のような異常酸化現象は回避できるが、リー
ク電流が小さくならないため、やはり実用上満足できる
ＤＲＡＭ誘電膜はえられなかった。
【００１０】低温で成膜する程極薄膜の膜形状が向上
し、耐酸化性が強くなる。このことを利用して、実効膜
厚toxeff＝５０Åレベルの積層絶縁膜が作製可能なこと
を確認している。しかしながら、反応温度を下げると、
成膜速度が落ち６０Å膜を形成するのに、デポジットタ
イムだけでも２時間以上要するという問題点があった。
し、耐酸化性が強くなる。このことを利用して、実効膜
厚toxeff＝５０Åレベルの積層絶縁膜が作製可能なこと
を確認している。しかしながら、反応温度を下げると、
成膜速度が落ち６０Å膜を形成するのに、デポジットタ
イムだけでも２時間以上要するという問題点があった。
【００１１】この発明は前記従来技術が持っている問題
点のうち、極薄Si3N4 膜を利用した場合の異常酸化現象
が生じて膜厚が異常に厚くなる点と、成膜温度を低下す
ることにより、スリープットが低下するという問題点に
ついて解決したキャパシタ絶縁膜の形成方法を提供する
ものである。
点のうち、極薄Si3N4 膜を利用した場合の異常酸化現象
が生じて膜厚が異常に厚くなる点と、成膜温度を低下す
ることにより、スリープットが低下するという問題点に
ついて解決したキャパシタ絶縁膜の形成方法を提供する
ものである。
【００１２】
【課題を解決するための手段】この発明は前記問題点を
解決するために、キャパシタ絶縁膜の形成方法におい
て、材料ガスSiH2Cl2 とNH3 を反応が進む下限の５５０
℃〜６５０℃で反応させて第１Si3N4 膜を数分子層ウエ
ハ上に形成後に、この第１Si3N4 膜上に高温デポジット
したSi3N4 膜を形成する工程と、８５０℃〜９００℃の
（H2＋O2）雰囲気中で所定時間アニールして上部酸化膜
を形成する工程とを導入したものである。
解決するために、キャパシタ絶縁膜の形成方法におい
て、材料ガスSiH2Cl2 とNH3 を反応が進む下限の５５０
℃〜６５０℃で反応させて第１Si3N4 膜を数分子層ウエ
ハ上に形成後に、この第１Si3N4 膜上に高温デポジット
したSi3N4 膜を形成する工程と、８５０℃〜９００℃の
（H2＋O2）雰囲気中で所定時間アニールして上部酸化膜
を形成する工程とを導入したものである。
【００１３】
【作用】この発明によれば、キャパシタ絶縁膜の形成方
法において、以上のような工程を導入したので、成膜温
度を５５０℃〜６５０℃まで下げて、SiH2Cl2 とNH3 を
材料ガスとして反応させて第１Si3N4 膜を成膜した後、
高温デポジットにより膜質的に優れた第２Si3N4 膜を成
膜して、耐酸化性を向上させた状態で、上記酸化膜を８
５０℃〜９００℃の（H2＋O2）雰囲気でアニール処理を
することにより、上部酸化膜を成膜し、したがって前記
問題点が除去できる。
法において、以上のような工程を導入したので、成膜温
度を５５０℃〜６５０℃まで下げて、SiH2Cl2 とNH3 を
材料ガスとして反応させて第１Si3N4 膜を成膜した後、
高温デポジットにより膜質的に優れた第２Si3N4 膜を成
膜して、耐酸化性を向上させた状態で、上記酸化膜を８
５０℃〜９００℃の（H2＋O2）雰囲気でアニール処理を
することにより、上部酸化膜を成膜し、したがって前記
問題点が除去できる。
【００１４】
【実施例】以下、この発明のキャパシタ絶縁膜の形成方
法の一実施例について説明する。まず、ＬＰＣＶＤ−Si
3N4 膜の形成方法について述べる。装置には、より下部
酸化膜を薄くできる縦型ＬＰＣＶＤ炉を用いる。
法の一実施例について説明する。まず、ＬＰＣＶＤ−Si
3N4 膜の形成方法について述べる。装置には、より下部
酸化膜を薄くできる縦型ＬＰＣＶＤ炉を用いる。
【００１５】この縦型ＬＰＣＶＤ炉内に表面が下部酸化
膜となる自然酸化膜を形成したウエハを挿入し、SiH2Cl
2 １０〜１００sccm、NH3 ５０〜５００sccm流し、反応
温度６００℃、反応圧力0.１０Torr〜0.４０Torrで〜１
０Åの極薄の第１Si3N4 膜を形成する。このときの成膜
速度は、0.５Å／分程度であり、約２０分要する。
膜となる自然酸化膜を形成したウエハを挿入し、SiH2Cl
2 １０〜１００sccm、NH3 ５０〜５００sccm流し、反応
温度６００℃、反応圧力0.１０Torr〜0.４０Torrで〜１
０Åの極薄の第１Si3N4 膜を形成する。このときの成膜
速度は、0.５Å／分程度であり、約２０分要する。
【００１６】続けて、温度を７００℃〜８００℃に上げ
つつ（ランピングレート５〜１０℃／分以上）、第２Si
3N4 膜の成膜を行うことにより、さらに３０分程度で〜
５０ÅＬＰＣＶＤ−Si3N4 膜が形成される。
つつ（ランピングレート５〜１０℃／分以上）、第２Si
3N4 膜の成膜を行うことにより、さらに３０分程度で〜
５０ÅＬＰＣＶＤ−Si3N4 膜が形成される。
【００１７】次いで、ＬＰＣＶＤ−Si3N4 膜の成膜後上
部酸化膜をアニール処理で形成するが、この上部酸化
（ヒーリング酸化）条件は、例えば、８５０℃（H2＋
O2）雰囲気中３０分間アニールでよい。かくして、下部
酸化膜／ＬＰＣＶＤ−Si3N4 膜／上部酸化膜によるキャ
パシタ絶縁膜が形成されることになる。
部酸化膜をアニール処理で形成するが、この上部酸化
（ヒーリング酸化）条件は、例えば、８５０℃（H2＋
O2）雰囲気中３０分間アニールでよい。かくして、下部
酸化膜／ＬＰＣＶＤ−Si3N4 膜／上部酸化膜によるキャ
パシタ絶縁膜が形成されることになる。
【００１８】なお、上記実施例において、第２Si3N4 膜
の成膜時には、反応温度を７００℃〜８００℃に昇温し
つつ成膜を行った場合を例に示したが、この反応温度は
昇温後でもよい。
の成膜時には、反応温度を７００℃〜８００℃に昇温し
つつ成膜を行った場合を例に示したが、この反応温度は
昇温後でもよい。
【００１９】
【発明の効果】以上のように、この発明のキャパシタ絶
縁膜の形成方法によれば、ＬＰＣＶＤ−Si3N4 の成膜温
度を５５０℃〜６５０℃に下げて初期の第１Si3N4 膜の
成膜を行い、極薄膜の耐酸化性を向上させ、続けて昇温
しつつまたは昇温後よりバルクとしての膜質の優れた第
２Si3N4 を形成し、その後上部酸化膜を形成するように
したので、上部酸化（ヒーリング酸化）を弱めることな
く行え、電気特性的にも満足できる実効膜厚toxeff＝５
０Åレベルの積層された絶縁膜の作製がＬＰＣＶＤ−Si
3N4 膜を用いて可能になる。
縁膜の形成方法によれば、ＬＰＣＶＤ−Si3N4 の成膜温
度を５５０℃〜６５０℃に下げて初期の第１Si3N4 膜の
成膜を行い、極薄膜の耐酸化性を向上させ、続けて昇温
しつつまたは昇温後よりバルクとしての膜質の優れた第
２Si3N4 を形成し、その後上部酸化膜を形成するように
したので、上部酸化（ヒーリング酸化）を弱めることな
く行え、電気特性的にも満足できる実効膜厚toxeff＝５
０Åレベルの積層された絶縁膜の作製がＬＰＣＶＤ−Si
3N4 膜を用いて可能になる。
【００２０】また、Si3N4 の膜質が優れている分、作製
した積層絶縁膜のＴＤＤＢ（Time dependent dielectri
c breakdown ）特性の向上することが期待できるととも
に、ＬＰＣＶＤ−Si3N4 膜形成のスループットの問題も
解決できる。
した積層絶縁膜のＴＤＤＢ（Time dependent dielectri
c breakdown ）特性の向上することが期待できるととも
に、ＬＰＣＶＤ−Si3N4 膜形成のスループットの問題も
解決できる。
【図１】従来のキャパシタ絶縁膜の形成方法における耐
酸化性からの薄膜限界のデポジット温度依存特性図。
酸化性からの薄膜限界のデポジット温度依存特性図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 27/108 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/318 H01L 21/822 H01L 27/04 H01L 27/108
Claims (1)
- 【請求項１】 （ａ）減圧ＣＶＤ炉内において、反応ガ
スSiH2Cl2とNH3とを低温にて反応させ、ウエハ上に第１
の窒化膜を形成する工程と、 （ｂ）上記第１の窒化膜を形成後、昇温しつつまたは昇
温後第２の窒化膜を形成する工程と、 （ｃ）(H2+O2)雰囲気中でアニール処理し、上記第２の
窒化膜上に上部酸化膜を形成する工程と、 よりなるキャパシタ絶縁膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2404670A JP2902787B2 (ja) | 1990-12-05 | 1990-12-05 | キャパシタ絶縁膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2404670A JP2902787B2 (ja) | 1990-12-05 | 1990-12-05 | キャパシタ絶縁膜の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04209537A JPH04209537A (ja) | 1992-07-30 |
| JP2902787B2 true JP2902787B2 (ja) | 1999-06-07 |
Family
ID=18514326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2404670A Expired - Fee Related JP2902787B2 (ja) | 1990-12-05 | 1990-12-05 | キャパシタ絶縁膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2902787B2 (ja) |
-
1990
- 1990-12-05 JP JP2404670A patent/JP2902787B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04209537A (ja) | 1992-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10200074A (ja) | 漏れ電流が少ない低圧化学蒸着酸化タンタル被膜形成の方法 | |
| JPH05206473A (ja) | 堆積させた半導体上に形成した改善された誘電体 | |
| JP3355236B2 (ja) | 半導体メモリ装置のキャパシタ製造方法 | |
| JP2757782B2 (ja) | 半導体装置の製造方法 | |
| US7148109B2 (en) | Method for manufacturing flash memory device | |
| US6365467B1 (en) | Method of forming gate oxide layer in semiconductor device | |
| JPH05167008A (ja) | 半導体素子の製造方法 | |
| JP2902787B2 (ja) | キャパシタ絶縁膜の形成方法 | |
| US4401691A (en) | Oxidation of silicon wafers to eliminate white ribbon | |
| JPS63175418A (ja) | 半導体装置用のドープされた多結晶質シリコン層 | |
| JP4667742B2 (ja) | キャパシタの製造方法 | |
| JP3247242B2 (ja) | 半導体装置の製造方法 | |
| JP3325274B2 (ja) | キャパシタ絶縁膜の形成方法 | |
| US6177363B1 (en) | Method for forming a nitride layer suitable for use in advanced gate dielectric materials | |
| US6830974B2 (en) | Method of fabricating a semiconductor device including a tunnel oxide film | |
| JP2703638B2 (ja) | トンネリング酸化物の製造方法 | |
| JPH09153492A (ja) | 絶縁膜の形成方法 | |
| KR960010001B1 (ko) | 반도체 기억 장치의 제조방법 | |
| KR100207465B1 (ko) | 반도체 장치의 커패시터 제조 방법 | |
| JP2612098B2 (ja) | 絶縁膜の製造方法 | |
| KR970000704B1 (ko) | 반도체 소자 캐패시터 유전층 제조방법 | |
| JPH0653209A (ja) | 半導体装置の製造方法 | |
| KR100510526B1 (ko) | 반도체 소자의 커패시터 및 그 제조방법 | |
| KR100463245B1 (ko) | 메모리소자의 커패시터 제조방법_ | |
| JP3078109B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990309 |
|
| LAPS | Cancellation because of no payment of annual fees |