JPS5857903B2 - トランジスタの表面安定化処理方法 - Google Patents
トランジスタの表面安定化処理方法Info
- Publication number
- JPS5857903B2 JPS5857903B2 JP53005411A JP541178A JPS5857903B2 JP S5857903 B2 JPS5857903 B2 JP S5857903B2 JP 53005411 A JP53005411 A JP 53005411A JP 541178 A JP541178 A JP 541178A JP S5857903 B2 JPS5857903 B2 JP S5857903B2
- Authority
- JP
- Japan
- Prior art keywords
- treatment method
- surface stabilization
- stabilization treatment
- transistor surface
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は、低電流域における電流増幅率hFEの向上、
雑音レベルの改善、リーク電流の低減ならびに特性の均
一化をはかることのできるトランジスタの表面安定化処
理方法に関する。
雑音レベルの改善、リーク電流の低減ならびに特性の均
一化をはかることのできるトランジスタの表面安定化処
理方法に関する。
NPN型プレーナトランジスタを製作するにあたり、エ
ミッタ領域を形成するための燐拡散処理を施した場合酸
化シリコン膜と燐が反応し酸化シリコン膜の表面が燐ガ
ラスとなることは既に知られている。
ミッタ領域を形成するための燐拡散処理を施した場合酸
化シリコン膜と燐が反応し酸化シリコン膜の表面が燐ガ
ラスとなることは既に知られている。
かくして形成された燐ガラス層は特性の安定化とりわけ
耐湿性を向上させる効果を奏する。
耐湿性を向上させる効果を奏する。
しかしながら、この燐ガラスは電極形成のための窓穿け
のために施される写真食刻処理に際してアンダーエツチ
ングの発生をもたらす原因になる。
のために施される写真食刻処理に際してアンダーエツチ
ングの発生をもたらす原因になる。
かかる問題を排除するべく、全ての拡散処理が終了した
のち、湿気を有する雰囲気(02)で半導体基板に焼鈍
処理を施すことによって燐ガラス膜を緻密化し、アンダ
ーエツチングの発生をなくす方法を出願人は特公昭46
−1772号の発明で既に提案している。
のち、湿気を有する雰囲気(02)で半導体基板に焼鈍
処理を施すことによって燐ガラス膜を緻密化し、アンダ
ーエツチングの発生をなくす方法を出願人は特公昭46
−1772号の発明で既に提案している。
この方法によれば、前述したアンダーエツチングの発生
は殆んど皆無に近いものとなるが、反面エミツク拡散層
を形成する拡散処理工程で歪が導入された場合、この歪
がさらに助長されるところとなる。
は殆んど皆無に近いものとなるが、反面エミツク拡散層
を形成する拡散処理工程で歪が導入された場合、この歪
がさらに助長されるところとなる。
また、温気を帯びた02雰囲気中で燐ガラスを加熱処理
した場合、燐がS i −8i OJI面で再分布し、
この界面に欠陥がもたらされ易く、かくして表面欠陥が
発生した場合、低電流域における電流増幅率の低下、雑
音レベルの悪化、電流増幅率のばらつきの増大、あるい
はリーク電流の増大など幾多の電気的特性上の不都合が
もたらされるところとなる。
した場合、燐がS i −8i OJI面で再分布し、
この界面に欠陥がもたらされ易く、かくして表面欠陥が
発生した場合、低電流域における電流増幅率の低下、雑
音レベルの悪化、電流増幅率のばらつきの増大、あるい
はリーク電流の増大など幾多の電気的特性上の不都合が
もたらされるところとなる。
本発明は、以上説明してきた問題を排除することができ
、表面保護膜による表面安定化の効果を最大限に発揮さ
せることのできる表面安定化処理方法を提供するもので
あり、エミッタ拡散処理を酸化性雰囲気中で施したのち
、窒素(N2)と水素(N2)との混合ガス中で加熱処
理を施すところに特徴を有する。
、表面保護膜による表面安定化の効果を最大限に発揮さ
せることのできる表面安定化処理方法を提供するもので
あり、エミッタ拡散処理を酸化性雰囲気中で施したのち
、窒素(N2)と水素(N2)との混合ガス中で加熱処
理を施すところに特徴を有する。
以下に図面を参照して本発明の表面安定化処理方法を説
明する。
明する。
第1図は本発明の特徴である加熱処理を施す直前のNP
N型プレーナトランジスタを示す図であり、図中1はコ
レクタ領域となるN型シリコン基板、2はP型ベース領
域、3はN型エミッタ領域そして4は二酸化シリコン膜
である。
N型プレーナトランジスタを示す図であり、図中1はコ
レクタ領域となるN型シリコン基板、2はP型ベース領
域、3はN型エミッタ領域そして4は二酸化シリコン膜
である。
このようにエミッタ領域3の作り込みまでがなされたシ
リコン基体を次いで第2図で示すように石英ボート5の
上に配置したのち石英管6の中へ入れ、管内へ窒素(N
2)と水素(N2)の混合ガスを供給しつつ所定の時間
にわたり加熱処理を施す。
リコン基体を次いで第2図で示すように石英ボート5の
上に配置したのち石英管6の中へ入れ、管内へ窒素(N
2)と水素(N2)の混合ガスを供給しつつ所定の時間
にわたり加熱処理を施す。
ところで、混合ガス中の水素(N2)はSi −8iO
2界面における不飽和なSiあるいは過剰なSiと結合
し電気的に不活性となり5i−8iO2界面の状態はす
こぶる安定なものとなる。
2界面における不飽和なSiあるいは過剰なSiと結合
し電気的に不活性となり5i−8iO2界面の状態はす
こぶる安定なものとなる。
ところで、混合ガス中に含ませる水素(N2)の量はこ
れが多いほど効果的であるが爆発限界を考慮した場合、
最大10%程度にとどめ、残る90%程度を窒素とする
ことがのぞましい。
れが多いほど効果的であるが爆発限界を考慮した場合、
最大10%程度にとどめ、残る90%程度を窒素とする
ことがのぞましい。
また、加熱処理温度が低すぎた場合には加熱処理を施す
ことによる効果が奏されず、一方、高すぎた場合には不
純物の再分布あるいは欠陥の導入との不都合が生じる。
ことによる効果が奏されず、一方、高すぎた場合には不
純物の再分布あるいは欠陥の導入との不都合が生じる。
これらを勘案した場合、のぞましい処理温度は950℃
前後である。
前後である。
以上説明してきた本発明の表面安定化処理方法によれば
、窒素(N2)による焼鈍効果により欠陥や下垂が緩和
されまた、水素(N2)によりSi −8i 02界面
の状態すなわちシリコン基板の表面状態が安定化される
。
、窒素(N2)による焼鈍効果により欠陥や下垂が緩和
されまた、水素(N2)によりSi −8i 02界面
の状態すなわちシリコン基板の表面状態が安定化される
。
かかる効果により低電流域における電流増幅率の向上、
雑音レベルの改善、リーク電流の低減ならびに特性の均
一化がはかられる。
雑音レベルの改善、リーク電流の低減ならびに特性の均
一化がはかられる。
また、焼鈍処理により酸化シリコン膜も緻密化されると
ころとなり電極形成のための窓穿は工程におけるアンダ
ーエツチングの問題も回避される。
ころとなり電極形成のための窓穿は工程におけるアンダ
ーエツチングの問題も回避される。
第1図は本発明の特徴である加熱処理を受ける直前のプ
レーナトランジスタを示す図、第2図は加熱処理の状態
を示す図である。 1・・・・・・N型シリコン基板、2・・・・・・P型
ベース領域、3・・・・・・N型エミッタ領域、4・・
・・・・二酸化シリコン膜、5・・・・・・石英ボート
、6・・・・・・石英管。
レーナトランジスタを示す図、第2図は加熱処理の状態
を示す図である。 1・・・・・・N型シリコン基板、2・・・・・・P型
ベース領域、3・・・・・・N型エミッタ領域、4・・
・・・・二酸化シリコン膜、5・・・・・・石英ボート
、6・・・・・・石英管。
Claims (1)
- 1 酸化性雰囲気中での不純物拡散処理によりエミッタ
領域までの作り込みが完了したトランジスタ基体に水素
が10%以下、残部が窒素よりなる混合ガス雰囲気中で
950℃前後の温度の焼鈍処理を施すことを特徴とする
トランジスタの表面安定化処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53005411A JPS5857903B2 (ja) | 1978-01-20 | 1978-01-20 | トランジスタの表面安定化処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53005411A JPS5857903B2 (ja) | 1978-01-20 | 1978-01-20 | トランジスタの表面安定化処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5498572A JPS5498572A (en) | 1979-08-03 |
JPS5857903B2 true JPS5857903B2 (ja) | 1983-12-22 |
Family
ID=11610395
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53005411A Expired JPS5857903B2 (ja) | 1978-01-20 | 1978-01-20 | トランジスタの表面安定化処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5857903B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63193302U (ja) * | 1987-05-30 | 1988-12-13 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5885534A (ja) * | 1981-11-18 | 1983-05-21 | Komatsu Denshi Kinzoku Kk | 半導体シリコン基板の製造法 |
JP2605686B2 (ja) * | 1986-04-10 | 1997-04-30 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
CN103390552B (zh) * | 2012-05-08 | 2017-11-14 | 中国科学院微电子研究所 | 一种退火系统 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49127575A (ja) * | 1973-04-06 | 1974-12-06 |
-
1978
- 1978-01-20 JP JP53005411A patent/JPS5857903B2/ja not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49127575A (ja) * | 1973-04-06 | 1974-12-06 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63193302U (ja) * | 1987-05-30 | 1988-12-13 |
Also Published As
Publication number | Publication date |
---|---|
JPS5498572A (en) | 1979-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4431460A (en) | Method of producing shallow, narrow base bipolar transistor structures via dual implantations of selected polycrystalline layer | |
JPS618931A (ja) | 半導体装置の製造方法 | |
JP2799304B2 (ja) | 半導体素子のコンタクト導電層形成方法並に半導体素子のジャンクションおよびコンタクト導電層形成方法 | |
US3876472A (en) | Method of achieving semiconductor substrates having similar surface resistivity | |
JPS5857903B2 (ja) | トランジスタの表面安定化処理方法 | |
JPH06112146A (ja) | 拡散型シリコン素子基板の製造方法 | |
JP3032565B2 (ja) | 半導体装置の製造方法 | |
JP2843037B2 (ja) | 半導体装置の製造方法 | |
KR100310461B1 (ko) | 실리콘산화막의형성방법 | |
JPH0494120A (ja) | 半導体装置の製造方法 | |
JPS58103122A (ja) | 化合物半導体装置の製造方法 | |
JPS6135525A (ja) | 半導体装置の製造方法 | |
KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
JPS593869B2 (ja) | シリコンゲ−ト型電界効果半導体装置の製造方法 | |
JPS61248476A (ja) | 半導体装置の製造方法 | |
JPS5927524A (ja) | 半導体装置の製造方法 | |
JPH10321544A (ja) | 半導体装置の製造方法 | |
JPH06333869A (ja) | 半導体装置の製造方法 | |
JPS61124127A (ja) | 半導体装置の製造方法 | |
JPH04142080A (ja) | 半導体装置及びその製造方法 | |
JPH0380542A (ja) | 半導体集積回路装置 | |
JPS5943088B2 (ja) | シリコン基板へのアルミニウム拡散法 | |
JPH0555198A (ja) | 半導体装置の製造方法 | |
JPS6255689B2 (ja) | ||
JPH08316167A (ja) | 半導体装置の製造方法 |