JPH08316167A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH08316167A
JPH08316167A JP7148197A JP14819795A JPH08316167A JP H08316167 A JPH08316167 A JP H08316167A JP 7148197 A JP7148197 A JP 7148197A JP 14819795 A JP14819795 A JP 14819795A JP H08316167 A JPH08316167 A JP H08316167A
Authority
JP
Japan
Prior art keywords
wafer
temp
furnace
temperature
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7148197A
Other languages
English (en)
Inventor
Shigeki Onodera
繁樹 小野寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP7148197A priority Critical patent/JPH08316167A/ja
Publication of JPH08316167A publication Critical patent/JPH08316167A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】高濃度イオン注入を行ったSiウェハーの高温
熱処理において、イオンの結晶欠陥を生じない半導体装
置の製造方法を提供する。 【構成】半導体基板の表面に高濃度のイオン注入を行っ
たウェハーを、高温処理する前に、まず、より低い温度
で一定時間熱処理するようにしたものである。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に半導体基板へイオン注入、及び拡散する工
程を含む半導体装置の製造方法に関するものである。
【0002】
【従来の技術】従来、この種の半導体装置の製造方法に
おける拡散工程では、図2に示される熱処理が行われて
いる。
【0003】先ず、半導体基板であるSi(シリコン)
の表面に4〜5×1015/cm2を超える高ドーズ量で
B(ボロン)のイオン注入を行った後、図中aに示すよ
うに900℃に温度設定がされた熱処理炉内のN2(窒
素)ガス雰囲気中にイオン注入したウェハーを挿入す
る。
【0004】炉内は、図中bに示されるように+8℃/
minで昇温され、1150℃に達したら、ウェハー
は、例えばO2(酸素)ガス雰囲中に70分間放置され
ることにより(図中c)、Si基板の表面に注入された
Bが深く拡散せしめられると共に、酸化膜が生成され
る。
【0005】この後、図中dでは炉内は−3℃/min
で降温され、図中eに示されるように炉内が再び900
℃に下がると、ウェハーは炉から引き出される。
【0006】
【発明が解決しようとする課題】しかしながら、上記従
来例のように、4〜5×1015/cm2を超える高ドー
ズ量でBのイオン注入を行ったSiウェハーを1120
〜1130℃を超える高温で熱処理すると、Bの高濃度
欠陥という結晶欠陥が生じてしまい、良好な半導体装置
としての電気的特性を得ることができない、という問題
があった。
【0007】また、上記のような結晶欠陥は熱処理に酸
化処理が含まれていない場合にも同様に生じてしまう。
【0008】本発明の目的は、上記課題に鑑み、高濃度
イオンの注入を行ったSiウェハーの高温熱処理におい
て、イオンの結晶欠陥を生じない半導体装置の製造方法
を提供するにある。
【0009】
【課題を解決するための手段】上記目的は、本発明に係
る半導体装置の製造方法によれば、半導体基板の表面に
高濃度のBイオン注入を行った後、高温処理する前に、
まず、より低い温度で一定時間熱処理するようにしたこ
とにより、達成される。
【0010】
【作用】上記製造方法によれば、Bイオンの高濃度欠陥
という結晶欠陥を生じることがないので、良好な半導体
装置としての電気的特性を得ることができる。
【0011】
【実施例】次に、本発明に係る半導体装置の製造方法に
ついて、図1に基づいて説明する。図中、図2と対応す
る部分には同一符号を付し、その詳細な説明を省略す
る。
【0012】本実施例において、Si基板の表面に4〜
5×105/cm2を超える高ドーズ量で予めBが注入さ
れたウェハーを、図中aで熱処理炉内の900℃のN2
ガス雰囲気中に挿入し、図中bで示すように+8℃/m
inで昇温される。
【0013】ここで炉内の温度が図中fに示すように1
100℃に達したら、ウェハーは30分放置される。
【0014】その後、再び炉内は+8℃/min で昇
温され、1150℃に達したら、例えばO2 ガス雰囲
気中にウェハーが70分放置されることにより、Si基
板中にBが深く拡散せしめられると共に酸化膜が生成さ
れる。
【0015】この後、従来と同様に図中dで炉内は降温
され、図中eでウェハーは炉から引き出される。
【0016】尚、図1、2共に図中cでは1150℃と
したが、1120〜1130℃を超える温度ならば同様
の現象が生じ、本発明に係る実施例を示す図1中fでは
1100℃としたが、1000〜1100℃の間ならば
同様の効果を得ることができる。
【0017】また、本発明に係る実施例では図1中cに
おいてO2ガス雰囲気中にて酸化処理を行ったが、酸化
処理をしない場合にも本発明が適用され、同様の効果を
得ることができる。
【0018】
【発明の効果】以上述べたように本発明に係る半導体装
置の製造方法によれば、高温処理する前に、それより低
い温度で一定時間熱処理するだけでイオンの結晶欠陥が
生じず、良好な半導体装置としての電気的特性を得るこ
とができる。
【図面の簡単な説明】
【図1】本発明に係る半導体製造における熱処理工程の
説明図である。
【図2】従来の半導体製造における熱処理工程の説明図
である。
【符号の説明】
a 熱処理炉内挿入部 b1,b2 昇温部 c,f 放置部 d 降温部 e 搬出部

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板の表面に高濃度のボロンイオ
    ン注入を行った後、高温処理する半導体装置の製造方法
    において、 前記高温処理する前に、まず、前記高温より低い温度で
    一定時間熱処理する工程を含むことを特徴とする半導体
    装置の製造方法。
JP7148197A 1995-05-23 1995-05-23 半導体装置の製造方法 Pending JPH08316167A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7148197A JPH08316167A (ja) 1995-05-23 1995-05-23 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7148197A JPH08316167A (ja) 1995-05-23 1995-05-23 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH08316167A true JPH08316167A (ja) 1996-11-29

Family

ID=15447436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7148197A Pending JPH08316167A (ja) 1995-05-23 1995-05-23 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH08316167A (ja)

Similar Documents

Publication Publication Date Title
US6204205B1 (en) Using H2anneal to improve the electrical characteristics of gate oxide
JP2911476B2 (ja) サブストレート上に酸化物層を製作する方法
JPS618931A (ja) 半導体装置の製造方法
JP2001023996A (ja) 半導体製造方法
JPH08316167A (ja) 半導体装置の製造方法
JPH0574762A (ja) 絶縁膜形成方法
JPS62285470A (ja) 半導体装置の製造方法
JP3372030B2 (ja) 薄膜絶縁膜の形成方法
JP2716300B2 (ja) 半導体装置の製造方法
JP2793441B2 (ja) 絶縁膜形成方法
JPH03265172A (ja) 半導体装置の製造方法
JPH05218072A (ja) 半導体装置の製造方法
JPS5857903B2 (ja) トランジスタの表面安定化処理方法
JPS63133673A (ja) 半導体装置の製造方法
KR920010432B1 (ko) 반도체의 필드 산화막 형성방법
JPH03280471A (ja) 半導体装置の製造方法
JPS5927524A (ja) 半導体装置の製造方法
KR960013152B1 (ko) 반도체소자의 게이트 산화막 형성방법
JPS6288328A (ja) 半導体装置の製造方法
JPH0387022A (ja) 拡散層の形成方法
JPS58137244A (ja) 半導体装置の製造方法
JPH0283928A (ja) 半導体装置の製造方法
JPS59108316A (ja) 半導体装置の製造方法
JPS63280437A (ja) 半導体装置の素子分離領域の形成方法
JPS6297325A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041207

A02 Decision of refusal

Effective date: 20050405

Free format text: JAPANESE INTERMEDIATE CODE: A02