JP2911476B2 - サブストレート上に酸化物層を製作する方法 - Google Patents

サブストレート上に酸化物層を製作する方法

Info

Publication number
JP2911476B2
JP2911476B2 JP10148289A JP10148289A JP2911476B2 JP 2911476 B2 JP2911476 B2 JP 2911476B2 JP 10148289 A JP10148289 A JP 10148289A JP 10148289 A JP10148289 A JP 10148289A JP 2911476 B2 JP2911476 B2 JP 2911476B2
Authority
JP
Japan
Prior art keywords
substrate
oxide layer
oxidizing
atmosphere containing
hcl
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10148289A
Other languages
English (en)
Other versions
JPH0212971A (ja
Inventor
エッフョング・イー・イボク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPH0212971A publication Critical patent/JPH0212971A/ja
Application granted granted Critical
Publication of JP2911476B2 publication Critical patent/JP2911476B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Read Only Memory (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)

Description

【発明の詳細な説明】 発明の背景 発明の分野 この発明は、高品質のトンネル酸化物層の製作に関
し、特にトンネル・キャパシタの製作に関する。
関連技術の説明 従来の酸化物層、特にEEPROMをトンネル動作するため
のトンネル酸化物は、酸化物層が形成された後の製作ス
テップ中に、1100℃以上の温度で加熱されると、耐久性
が不十分となる。特に、EEPROMの製作では、トンネル酸
化物がサブストレートの上に設けられ、ポリシリコンの
フローティング・ゲートがトンネル酸化物に生成され
て、さらにドープされかつパターン化される。次に、中
間ゲート酸化物が、1100℃以上の温度で、制御ゲートの
露出表面に熱的に成長させられる。制御ゲートが中間ゲ
ート酸化物に設けられる。
このようなEEPROMでは、いくつかの問題がトンネル酸
化物について起こるかもしれない。第１に、もしトンネ
ル酸化物がHClを含む気体的環境で成長されるなら、サ
ブストレートの表面はHClのエッチングによって粗くさ
れる。サブストレートの表面を粗面にすることが、物理
的不連続性を起こして、不連続性の領域に電荷集中を起
こす。電荷集中はある程度大きければ、トンネル酸化物
の降伏電圧を越えることがある。
第２に、従来のトンネル酸化物には、物理的欠陥、た
とえば亀裂があって、中間ゲート酸化物を成長させるた
めに利用されている高温のサイクル中に、制御ゲートに
あるドーパント・イオンがトンネル酸化物からサブスト
レートに移行して、そのために素子を破壊してしまう。
従来のトンネル酸化物層は、ブレークダウン・フィー
ルド（厚さに対して正規化された降伏電圧）の減少とな
り、フルーエンス（fluence）（キャパシタの面積に対
して正規化された静電容量）の低下となり、そして致命
的な故障なしで高いブレークダウン・フィールドが強調
されることの不可能な結果となる。これらの問題はEPRO
Mや他のMOS素子のゲート酸化物層でも起こる。
発明の概要 したがって、この発明の目的は、半導体素子のための
改良された酸化物層を提供することである。
この発明の他の目的は、酸化物層が形成されるサブス
トレートの表面を粗くすることなく、酸化物層を製作す
る方法を提供することである。
この発明のさらに他の目的は、最小限の物理的欠陥を
有する高品質の酸化物層を提供することである。
この発明の他の目的は、１μＡでのブレークダウン・
フィールドがゲートの正のバイアスで50mv/cm以上、ゲ
ートの負のバイアスで15mV/cm、およびフレーエンスが3
0C/cm2以上である80Åのトンネル酸化物層を製作する方
法を提供することである。
この発明の他の目的は、1100℃以上の温度に露出され
た後でも高い信頼性を有するトンネル酸化物を製作する
方法を提供することである。
この発明に従ったサブストレート上でのトンネル酸化
物層の製作は、窒素を含む雰囲気の中でサブストレート
を950℃から1000℃の間の温度で加熱するステップと、
約20％の酸素を含む雰囲気の中で、950℃から1000℃の
間の温度で、サブストレートの第１の酸化を行なうステ
ップと、アルゴンを含む雰囲気の中でサブストレートを
1000℃以上の温度で加熱するステップと、約３％のHCl
を含む雰囲気の中でサブストレートの第２の酸化を行な
うステップとを含む。第１の酸化は、酸化物の粘性流が
あって物理的欠陥を防ぐ温度で行なわれ、第２の酸化の
ステップは酸化物層の移動イオンを不活性化する。
好ましい実施例の説明 この発明に従った高品質の酸化物層の製作方法が、第
１図に示されているEEPROMに関して説明される。すべて
の温度、時間、ガス組成百分率は近似値であり、この発
明のステップの目的を達成する温度、時間、組成百分率
の例示であると意図されている。さらに、この発明の方
法に従って製作された改良された酸化物は、CMOSやEPRO
M素子を含むがそれに限られない、EEPROM以外のMOS素
子、および半導体キャパシタのゲート酸化物層として有
用である。
第１図で示されているEEPROMは、次のとおり、サブス
トレート６の上に製作される。フィールド酸化物領域８
はサブストレートの上に成長させられて、EEPROMを設け
るべき動態領域を規定する。N+領域10がサブストレート
に注入される。ソース10とドレイン11は160keVで行なわ
れる比較的深い注入を用いて形成されて、５×1014/cm2
のドーパント濃度をもたらす。サブストレート６の表面
は次に酸化されてトンネル酸化物14を形成する。この発
明の方法に従って製作されたトンネル酸化物14は、信頼
性が向上し、ブレークダウン・フィールドが増加し、フ
ルーエンスが高まった、たとえば80Åの酸化物層となり
得る。この発明に従ったトンネル酸化物14の製作は２ス
テップの酸化処理を含む。排気され、空気を充填された
炉にサブストレート６が入れられて、950℃から1000℃
の間の温度で加熱される。次に酸素が室に導入され、第
１の酸化ステップ、サブストレートの表面の酸化が行な
われる。第１の酸化ステップ中、室の雰囲気は約20％の
酸素を含むが、HClは含まない。温度は950℃から1000℃
の範囲であるが、好ましい温度は約950℃である。950℃
が選ばれているのは、酸化物が粘性流を示す温度の範囲
内すなわち950℃から975℃にあるからであり、ゆえに酸
化物層の欠陥密度を最小限にする。950℃より低い温度
で成長された酸化物は応力変形や不連続を起こしやす
い。
この発明の好ましい実施例では、第１の酸化ステップ
は約10分行なわれて、厚さ約50Åの酸化物を成長させ
る。酸化物は約５Å／分というほとんど線形の速度で成
長する。したがって、第１の酸化ステップ中に成長させ
る酸化物の厚さは、適切な酸化時間を選ぶことによって
変えることができる。
次に、炉は排気され、次にアルゴンが炉に導入され
て、炉の中の温度は1000℃以上に上げられ、その後は
（酸素をベースとして）HClが加えられて、第２の酸化
ステップが行なわれる。第２の酸化ステップ中の炉の雰
囲気は約３％のHClを含み、好ましい温度は約1050℃で
ある。この第２の酸化ステップは、酸化物にまたは酸化
物／シリコンの境界面に存在するすべての移動イオンを
不活性化（またはゲッター）するために行なう。1050℃
の温度が選ばれているのは、不活性化に必要な最低温度
だからである。より高い温度では最小の改良が見られ
る。この発明の好ましい実施例では、第２の酸化ステッ
プは約３分行なって、HClによる酸化物とサブストレー
トのエッチングが最小限になるようにし、厚さ約80Åの
トンネル酸化物を設ける。第２の酸化ステップ中の酸化
物成長速度は、酸化温度の上昇のため増加される。
次に、炉を再度排気して、アルゴンを充填し、サブス
トレートとトンネル酸化物層14を約15分間焼鈍してから
炉の温度を徐々に下げる。
トンネル酸化物14の形成に続いて、たとえばドープさ
れたポリシリコンで形成されたフローティング・ゲート
20が、トンネル酸化物14に設けられる。中間ゲート酸化
物層22がフローティング・ゲート20の表面に設けられ
る。フローティング・ゲート20がドープされたポリシリ
コンで形成されているなら、中間ゲート酸化物層22はフ
ローティング・ゲート20の一部を酸化させることによっ
て形成させることができる。1100℃以上の温度で行なわ
れるこの酸化処理こそが、従来のトンネル酸化物層を通
って、フローティング・ゲート20のドーパント・イオン
を拡散させる。制御ゲート24が次に中間ゲート酸化物層
22に設けられる。
EEPROM素子は、ソース16とドレイン18のためのコンタ
クト（図示されていない）、相互接続（図示されていな
い）、および不活性化層（図示されていない）を設ける
ために、従来の半導体素子製作技術を使って完成させる
ことができる。
この発明に従って形成された80Åのトンネル酸化物層
は、１μＡでは、ゲートに正のバイアスで50mV/cmより
高いブレークダウン・フィールド、かつ40C/cm2までの
フルーエンスを有することを示している。さらに、これ
らの酸化物層は７回の反復に関して致命的故障なしで75
MV/cmまでの応力に耐えることを示している。
この発明に従った不活性化トンネル酸化物を製作する
方法の多くの特徴や利点は、当該技術で通常の技能を有
する者にとって明白である。したがって前述の特許請求
の範囲は発明の範囲に入るすべての修正および均等物を
網羅することが意図されている。
【図面の簡単な説明】 第１図は、この発明の方法に従って形成されたトンネル
酸化物層を持つEEPROMを図示する。 図において、６はサブストレート、８はフィールド酸化
物領域、10はソース、14はトンネル酸化物、20はフロー
ティング・ゲート、22は中間ゲート酸化物層、24は制御
ゲートである。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/788 29/792 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/788 H01L 29/792 H01L 27/115 H01L 21/8247 H01L 21/316 H01L 21/283

Claims (16)

    (57)【特許請求の範囲】
  1. 【請求項１】サブストレート上に酸化物層を製作する方
    法であって、 （ａ） 1000℃より低いまたは1000℃に等しい温度で、
    20％の乾燥酸素および窒素を含む雰囲気でサブストレー
    トを酸化させるステップと、 （ｂ） 1000℃より高い温度で、HClおよびアルゴン（A
    r）を含む雰囲気でサブストレートを酸化させるステッ
    プとを含む、方法。
  2. 【請求項２】前記ステップ（ａ）が、950℃でサブスト
    レートを酸化させるステップを含む、請求項１に記載の
    方法。
  3. 【請求項３】サブストレート上に酸化物層を製作する方
    法であって、 （ａ） 1000℃より低いまたは1000℃に等しい温度で、
    酸素および窒素を含む雰囲気でサブストレートを酸化さ
    せるステップと、 （ｂ） 1000℃より高い温度で、３％のHClおよびアル
    ゴン（Ar）を含む雰囲気でサブストレートを酸化させる
    ステップとを含む、方法。
  4. 【請求項４】前記ステップ（ｂ）が、1050℃でサブスト
    レートを酸化させるステップを含む、請求項３に記載の
    方法。
  5. 【請求項５】サブストレート上に酸化物層を製作する方
    法であって、 （ａ） 1000℃より低いまたは1000℃に等しい温度で、
    酸素および窒素を含む雰囲気でサブストレートを酸化さ
    せるステップと、 （ｂ） 酸化物層を1000℃より高い温度で、３％のHCl
    を含む雰囲気を露出することによって、前記ステップ
    （ａ）で形成された酸化物層の移動イオンを不活性化さ
    せるステップとを含む、方法。
  6. 【請求項６】前記ステップ（ａ）が、20％の乾燥酸素と
    窒素を含む雰囲気で、サブストレートを酸化させるステ
    ップを含む、請求項５に記載の方法。
  7. 【請求項７】前記ステップ（ａ）が、950℃でサブスト
    レートを酸化させるステップを含む、請求項６に記載の
    方法。
  8. 【請求項８】サブストレート上に高品質のトンネル酸化
    物層を製作する方法であって、 （ａ） 窒素（N2）を含む雰囲気で、サブストレートを
    950℃に加熱するステップと、 （ｂ） 酸素を含む雰囲気で、サブストレートを酸化さ
    せるステップと、 （ｃ） アルゴンを含む雰囲気で、サブストレートを10
    50℃に加熱するステップと、 （ｄ） HClを含む雰囲気で、サブストレートを酸化さ
    せるステップとを連続的に含む、方法。
  9. 【請求項９】前記ステップ（ｂ）が、20％の酸素を含む
    雰囲気でサブストレートを酸化させるステップを含む、
    請求項８に記載の方法。
  10. 【請求項１０】前記ステップ（ｄ）が、３％のHClを含
    む雰囲気でサブストレートを酸化させるステップを含
    む、請求項８に記載の方法。
  11. 【請求項１１】前記ステップ（ｄ）が、３％のHClを含
    む雰囲気でサブストレートを酸化させるステップを含
    む、請求項９に記載の方法。
  12. 【請求項１２】前記ステップ（ｄ）が、トンネル酸化物
    を不活性化するステップを含む、請求項８に記載の方
    法。
  13. 【請求項１３】サブストレートをアルゴンで焼鈍するス
    テップ（ｅ）をさらに含む、請求項８に記載の方法。
  14. 【請求項１４】サブストレート上にトンネル酸化物層を
    有するEEPROMを製作する方法であって、 （ａ） サブストレートに、間のチャネルを規定するよ
    うに間隔をおいて、ソースおよびドレインの領域を設け
    るステップと、 （ｂ） 窒素（N2）を含む雰囲気で、サブストレートを
    950℃の温度に加熱するステップと、 （ｃ） 950℃の温度で、20％の酸素を含む雰囲気でサ
    ブストレートを酸化させるステップと、 （ｄ） 窒素を含む雰囲気で、サブストレートを1050℃
    の温度に加熱するステップと、 （ｅ） 酸化物層のすべての移動イオンを不活性化する
    ために、1050℃の温度で、３％のHClを含む雰囲気でサ
    ブストレートを酸化させるステップと、 （ｆ） アルゴンを含む雰囲気で、サブストレートを15
    分間焼鈍するステップとを含む、方法。
  15. 【請求項１５】前記ステップ（ｄ）が、酸化物／サブス
    トレート境界面にあるすべての移動イオンを不活性化す
    るステップを含む、請求項14に記載の方法。
  16. 【請求項１６】前記ステップ（ｃ）が、厚さ50Åのトン
    ネル酸化物層を成長させるためにサブストレートを10分
    間酸化させるステップを含み、 前記ステップ（ｅ）が、サブストレートを３分間酸化さ
    せるステップを含み、それによってトンネル酸化物層の
    厚さを80Åに増加する、請求項14に記載の方法。
JP10148289A 1988-04-29 1989-04-20 サブストレート上に酸化物層を製作する方法 Expired - Fee Related JP2911476B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US187,738 1988-04-29
US07/187,738 US4894353A (en) 1988-04-29 1988-04-29 Method of fabricating passivated tunnel oxide

Publications (2)

Publication Number Publication Date
JPH0212971A JPH0212971A (ja) 1990-01-17
JP2911476B2 true JP2911476B2 (ja) 1999-06-23

Family

ID=22690255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10148289A Expired - Fee Related JP2911476B2 (ja) 1988-04-29 1989-04-20 サブストレート上に酸化物層を製作する方法

Country Status (6)

Country Link
US (1) US4894353A (ja)
EP (1) EP0339852B1 (ja)
JP (1) JP2911476B2 (ja)
AT (1) ATE109307T1 (ja)
DE (1) DE68917006T2 (ja)
ES (1) ES2057113T3 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0375232B1 (en) * 1988-12-21 1996-03-06 AT&T Corp. Growth-modified thermal oxidation process for thin oxides
JP2504558B2 (ja) * 1989-03-31 1996-06-05 日産自動車株式会社 熱酸化膜の形成方法
US6373093B2 (en) 1989-04-28 2002-04-16 Nippondenso Corporation Semiconductor memory device and method of manufacturing the same
US5017979A (en) * 1989-04-28 1991-05-21 Nippondenso Co., Ltd. EEPROM semiconductor memory device
US5057463A (en) * 1990-02-28 1991-10-15 Sgs-Thomson Microelectronics, Inc. Thin oxide structure and method
US6146135A (en) * 1991-08-19 2000-11-14 Tadahiro Ohmi Oxide film forming method
US5316981A (en) * 1992-10-09 1994-05-31 Advanced Micro Devices, Inc. Method for achieving a high quality thin oxide using a sacrificial oxide anneal
US5296411A (en) * 1993-04-28 1994-03-22 Advanced Micro Devices, Inc. Method for achieving an ultra-reliable thin oxide using a nitrogen anneal
US5498577A (en) * 1994-07-26 1996-03-12 Advanced Micro Devices, Inc. Method for fabricating thin oxides for a semiconductor technology
JP4001960B2 (ja) * 1995-11-03 2007-10-31 フリースケール セミコンダクター インコーポレイテッド 窒化酸化物誘電体層を有する半導体素子の製造方法
US5753311A (en) * 1996-10-01 1998-05-19 National Science Council Method for forming oxide layer
US6204124B1 (en) * 1998-03-23 2001-03-20 Texas Instruments - Acer Incorporated Method for forming high density nonvolatile memories with high capacitive-coupling ratio
US6235651B1 (en) 1999-09-14 2001-05-22 Infineon Technologies North America Process for improving the thickness uniformity of a thin layer in semiconductor wafer fabrication
US7595967B1 (en) 2004-09-07 2009-09-29 Western Digital (Fremont), Llp Method for fabricating a spacer layer for a magnetoresistive element
US20080299780A1 (en) * 2007-06-01 2008-12-04 Uv Tech Systems, Inc. Method and apparatus for laser oxidation and reduction

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4911069A (ja) * 1972-05-26 1974-01-31
US4139658A (en) * 1976-06-23 1979-02-13 Rca Corp. Process for manufacturing a radiation hardened oxide
JPS54125966A (en) * 1978-03-24 1979-09-29 Hitachi Ltd Defect elimination method for semiconductor wafer
JPS5662328A (en) * 1979-10-26 1981-05-28 Agency Of Ind Science & Technol Manufacturing of insulation membrane and insulation membrane-semiconductor interface
JPS56131935A (en) * 1980-03-19 1981-10-15 Sony Corp Heat treatment of semiconductor substrate
JPS56161646A (en) * 1980-05-19 1981-12-12 Fujitsu Ltd Manufacture of semiconductor device
DE3206376A1 (de) * 1982-02-22 1983-09-01 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von siliziumoxidschichten
US4551910A (en) * 1984-11-27 1985-11-12 Intel Corporation MOS Isolation processing
US4784975A (en) * 1986-10-23 1988-11-15 International Business Machines Corporation Post-oxidation anneal of silicon dioxide
US4775642A (en) * 1987-02-02 1988-10-04 Motorola, Inc. Modified source/drain implants in a double-poly non-volatile memory process

Also Published As

Publication number Publication date
DE68917006D1 (de) 1994-09-01
EP0339852A2 (en) 1989-11-02
JPH0212971A (ja) 1990-01-17
EP0339852B1 (en) 1994-07-27
EP0339852A3 (en) 1991-01-09
DE68917006T2 (de) 1995-01-19
US4894353A (en) 1990-01-16
ES2057113T3 (es) 1994-10-16
ATE109307T1 (de) 1994-08-15

Similar Documents

Publication Publication Date Title
JP3898770B2 (ja) 高品質の酸化膜を成長させるための方法
JP2911476B2 (ja) サブストレート上に酸化物層を製作する方法
US5552332A (en) Process for fabricating a MOSFET device having reduced reverse short channel effects
US5296411A (en) Method for achieving an ultra-reliable thin oxide using a nitrogen anneal
EP0624899A2 (en) Oxidation of silicon nitride in semiconductor devices
JP2008028403A (ja) 第１の酸化物層および第２の酸化物層を形成するための方法
JPH08306687A (ja) 半導体装置およびその製造方法
JPH07114199B2 (ja) 半導体装置の製造方法
US5656516A (en) Method for forming silicon oxide layer
EP0167208A2 (en) A method for growing an oxide layer on a silicon surface
KR100367740B1 (ko) 반도체 소자의 게이트 산화막 제조방법
US6569781B1 (en) Method of forming an ultra-thin oxide layer on a silicon substrate by implantation of nitrogen through a sacrificial layer and subsequent annealing prior to oxide formation
JPH0794503A (ja) シリコン基板の酸化方法
JP3054422B2 (ja) 半導体装置の製造方法
JP3338915B2 (ja) 半導体装置の製造方法
JPH05259418A (ja) 半導体基板とその製造方法
JPS6261345A (ja) 半導体装置の製造方法
JPH0682668B2 (ja) 半導体装置の製造方法
JP3336772B2 (ja) 多結晶半導体パターン上の絶縁膜の形成方法とこれを用いた半導体装置の製法
KR100256246B1 (ko) 반도체 소자의 게이트 전극 형성 방법
JPH0393233A (ja) 半導体装置の製造方法
JPH03227069A (ja) 半導体記憶装置の製造方法
JPS6341063A (ja) Ｍｏｓ集積回路の製造方法
KR100567875B1 (ko) 반도체소자의 게이트 유전체 및 그 형성 방법
KR100293054B1 (ko) 반도체 소자의 게이트 전극 제조 방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080409

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080409

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees