JPS6261345A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、チタンシリサイドを用いた半導体プロセスに
係り、特に、良好な特性のチタンシリサイド膜および窒
化チタン膜の形成、加工に好適な半導体装置の製造方法
に関する。

〔発明の背景〕

従来のチタンシリサイドを用いた半導体プロセスにおけ
るチタンシリサイド膜の形成は、重子＋４料（１９８５
年１月号）　、Ｐ　７２　”４ＭＤＲＡＭ用サブミクロ
ン基本技術″に記載のように、従来の電気炉アニールの
形成で生ずるチタン金属膜表面（または２チタンシリサ
イド膜表面）の酸化や窒化を防止するために、不活性ガ
ス雰囲気中での短時間アニールを用いている。この形成
方法によれば、チタン金属とシリコン基板とのシリサイ
ド反応中の酸化や窒化が全く無く、良好なチタンシリサ
イド膜が形成できる。しかし、チタンシリサイド膜は、
耐熱性が劣り、また、半導体プロセスで頻繁に用いられ
ているフッ酸系エツチング液に浸れやすく、」二記シリ
サイド膜形成後の半導体プロセスに大きな制約を与える
。

また、アルミニウム電極形成のバリア性薄膜どして用い
られる窒化チタンは、従来、特開昭５８−４８４５８号
、および、特開昭５８−４８４６０号に記載のように、
スパッタ法により形成されていた。このように、半導体
基板と上記アルミニウム電極との間室化チタン膜を設け
ることにより、上記電極のアロイ処理においても、上記
半導体基板は損傷を受けない。しかし、この方法では、
自己整合的に窒化チタン膜を形成する点については配慮
されていなかった。

〔発明の目的〕

本発明の目的は、上記従来の問題点を解決し、半導体プ
ロセスにおいて、チタンシリサイド膜および窒化チタン
膜の特徴を活かしたプロセス、および、良質のチタンシ
リサイド膜および窒化チタン膜を形成するのに好適なプ
ロセス奈提供することにある。

［発明の概要〕 本発明の概要を第１図乃至第２図を用いて説明する６ 第１図に示すように、シリコン基板１表面上にチタン金
属膜２を堆積しくａ）、酸素や窒素の含まれていない不
活性ガス雰囲気中でシリサイド反応を行いチタンシリサ
イド膜３を形成する（ｂ）。１：のとき、形成されたチ
タンシリサイド膜３は酸化および窒化が生じない。

さらに、上記チタンシリサイド膜３を、窒素雰囲気中で
アニール処理すると、上記チタンシリサイド膜３が窒化
され、窒化チタン膜４を形成できろ（ｃ）。

次いで、選択的に非酸化性の薄膜５を形成したのち（ｄ
）、酸化性雰囲気でアニール処理すると。

上記薄膜５の形成されていない上記窒化チタン膜４が酸
化されチタンのオキシナイトライド膜６が形成される（
ｅ）。その後、上記薄膜５を除去し。

フッ酸系エツチング液中に入れると上記チタンのオキシ
ナイトライド膜６およびその膜６下のチタンシリサイド
膜３がエツチングされる（ｆ）。

以−ヒのように、チタンとシリコンのシリサイド反応に
おいて、雰囲気を不活性ガスとすることで酸化・窒化の
無い良質のチタンシリサイド膜が形成できる。また、不
活性ガス雰囲気中での耐熱性は、窒素（または酸素）雰
囲気中でのそれより著しく向丘する６例えば、窒素雰囲
気中で１０００℃のアニール処理を行うと層抵抗は約２
倍以上に増大するが、アルゴン雰囲気中で１１００℃の
アニール処理を行っても層抵抗の増大は２０％以下に抑
えることができる。また、チタンシリサイド膜は窒素雰
囲気中で容易に窒化できる。さらに、酸化性雰囲気にお
ける酸化は、窒化チタン膜で生じ易いもののチタンシリ
サイド膜では生じにいくいため、窒化チタン膜のみを選
択的にチタンのオキシナイトライド膜化することができ
る。また、フッ素系エツチング液での耐エツチング性は
、チタンシリサイド膜およびチタンのオキシナイトライ
ド膜に比べて窒化チタン膜が著しく良好であるため、窒
化チタン膜をマスクとしてチタンシリサイド膜エツチン
グが可能である。

第２図に示すように、シリコン基板表面１の表面」二に
チタン金属膜２を堆積しくａ）、窒素雰囲気中でシリサ
イド反応を行うと１表面側に窒化チタン膜４およびシリ
コン法板側にチタンシリサイド膜３が形成される（ｂ）
、ここで、シリサイド反応を短時間化（秒オーダー）す
ると、上記窒化チタン膜４の膜厚を１０口ｍ以下にする
ことができ５、つまり、短時間のシリサイド反応により
、チタンの窒化を抑制したチタンシリサイド膜３の形成
が可能となる。

このように形成した窒化チタン膜４は、熱反応を用いて
いるため、従来のスパッタ法により得られる窒化チタン
膜より良好な特性を有する。この窒化チタン膜は、アル
ミニウム電極のバリア性薄膜としてだけでなく、チタン
シリサイド膜およびトタンシリサイド膜下のシリコン基
板中の不純物拡散のマスク材としての動きもある。さら
に、チタンシリサイド膜を選択的に形成したのち、箪索
雰囲気中でアニール処理することにより、自己整合的に
チタンシリサイド膜表面のみ窒化チタン膜を形成できる
。

〔発明の実施例〕

以下、本発明の実施例を第：３図乃至第４図を用いて説
明する。

［実施例１］・・・ｎチャネルＭＯＳトランジスタの作
製。

第３図に示すように、まず、導電型：ｎ型。

（ＬＯＯ）面方位、抵抗率：１Ω・ｃｍのシリコン基板
６表面に、通常のシリコンプロセスにより、０．５μｍ
厚のフィールド酸化膜７．ゲート酸化膜８．リン添加し
た多結晶シリコンゲート電極９゜サイドウオール１０．
および、リン拡散により表面濃度がＩ　Ｘ　１０”７０
ｍ３で接合深さが０．３μｍのｎ−拡散層１１を形成し
た（ａ）。次に、全面に、スパッタ法により５０ｎｍ厚
のチタン膜１２を形成しくｂ）、アルゴン雰囲気中で６
００℃、１分の熱処理を行いチタンシリサイド膜１３を
ヒ記ｎ−拡散層１１上およびゲート電極９Ｌに、自己整
合的に形成した（ｃ）。その後、フィールド酸化膜７お
よびサイドウオール１０上の未反応チタン膜１２を、Ｈ
Ｆ／ＨＮ、ＯＨ／Ｈ，Ｏ＝１／１１５の組成を持つエツ
チング液中に約３分間浸し５エツチング除去し、さらに
、アルゴン雰囲気中で８００℃、３０秒のアニールを行
ったのち、打込みエネルギー：１５０ｋｅＶ、打込みｊ
ｌｌ　；　Ｉ　ＸＩＯ”／ｃＩ１１２の条件でヒ素イオ
ン１４打込みを行った（ｄ）。次に、リン濃度が０．５
ｍｏｌ／％および４ｎ＋ｏ１％のＰＳＧ膜１５をそれぞ
れ０．２μｍ堆積し５通常のホトエツチング工程により
、コンタクト穴１６を形成したのち、窒Ｊ雰囲気中で１
０００℃。

１分のアニールにより、チタンシリサイド膜１３表面に
約２０ｎｍの窒化チタン膜１７．およびチタンシリサイ
ド膜１３下に表面濃度が２　Ｘ　１０”／ＣＩ！３で深
さが０．１５μＩのｎ９拡散層１８を形成した（ｅ）。

そして、アルミニウム電極１９を形成し、ｎチャンネル
ＭＯ８）−ランジスタを作製した（ｆ）。

本実施例によれば、チタンシリサイド膜１３および窒化
チタン膜１７を自己整合的に形成できるため作製プロセ
スが容易である。また、得ら九たソース・ドレインの層
抵抗は約２Ω／口であり、さらに、チタンシリサイド膜
１３とｎゝ拡＠層との接触抵抗を０．２μΩ・Ｃ♂程度
にすることができたため、接合の抵抗を十分低下でき、
特性の良好なＭＯＳトランジスタを作製できた。また窒
化を行い、かつ、ｎ０拡散層を形成する上記１０００℃
、１分アニールにおいては、チタンシリサイド膜上に窒
化チタン膜を形成するため、窒化チタンの不純物拡散に
対するマスク効果により、ト記ヒ素が雰囲気中へ散逸す
ることが少ない。

［実施例２］・・・バイポーラトランジスタの作製。

第４図に示すように、導電型：ｎ型２面方位（１００）
、抵抗率＝１Ω・ｃｍのシリコン窒化膜２０に、通常の
シリコンプロセスにより、膜厚がＱ、２７ｘｍ　のシリ
コン酸化膜２１２表面部度がｌＸｌ０”７０ｍ３で接合
深さが０．２５μｍのＰ拡散層（ベース領域）２２．お
よび、表面濃度がＩ×１０１／ｃＩ１１３で接合深さが
０．１５ａｍのｎ＋拡散層（エミッタ領域）２３を形成
した（ａ）６次いで、スパッタ法により０．２μｍ厚の
チタンシリサイド膜２４を形成した（ｂ）。次に、エミ
ッタおよびベース電極を形成する領域上に、０．１μｍ
Ｊグのシリコン窒化膜２５を形成し、窒素雰囲気で９０
０℃、３０分のアニール処理することにより、上記シリ
コン窒化膜２５の形成されていない部分のチタンシリサ
イド膜２４を窒化させ窒化チタン膜２６を形成した（ｃ
）、そして、Ｈ２Ｏ，／ＨＮ、ＯＨ／Ｈ，Ｏ＝１／１１
５エツチング液で、上記窒化チタン膜２６を除去したの
ち、前記ＰＳＧｌｐＪ２７を形成してＮ２雰囲気中で１
１００℃、５秒のアニール処理を行い、バイポーラトラ
ンジスタを作製した（ｄ）。

ここで、各チタンシリサイド膜は、エミッタおよびベー
ス電極として用いた。

本実施例によれば、電極として用いるチタンシリサイド
膜を容易に加工でき、さらに、電極を低抵抗で、かつ、
通常のＡＱ電…より隅点の高いチタンシリサイド膜を利
用できるので素子特性の信頼性が著しく向上した。

［実施例３］・・・チタンシリサイド電極に対するＡｌ
ｌ！ｌｌ形成。

第５図に示すように、第３図で示した方法により、基板
２８の所望拡散層２９　ｉ−にチタンシリサイド電極３
０を形成した（ａ）。次に、Ｎ２雰囲気中で９００℃、
１分の熱処理を行い、　Ｌｔ記チタンシリサイド電極３
０表面に窒化チタン膜３２を約２０ｎｍ形成した（ｂ）
、その後、前記Ｐ　Ｓ　Ｇ膜３３を堆積したのち、通常
のホト工程によりレジスト膜３４を形成した（Ｃ）４次
いで、ＣＦ４プラズマエツチングにより、ＰＳＧ膜をド
ライエツチングした（ｄ）。、−のとき、ドライエツチ
ングは、上記ＰＳＧ膜がエツチング前の膜厚の２〜３割
程度の厚さになった部分で止めた。その後、ＨＦ／Ｈ，
Ｏ＝１／１０　のエツチング液で】分間エツチングし、
残りのＰＳＧ膜３３を除去した（ｅ）。その後、１ノジ
スト膜３４を除去し、Ａｒ雰囲気中で１０００℃２０秒
のアニールによりＰ　Ｓ　Ｇ膜３３をデンシファイした
のち、Ａ話配線３５°を形成した（ｆ）。

本実施例によれば、窒化チタン膜３２がＬ記！（Ｆ／Ｈ
，ＩＯ＝　１／１０エツチング液中で１ｏｎｌｌ／分以
下のエツチング速度を有していることを利用できるので
、Ｐ　Ｓ　Ｇ膜の膜厚の不均一性を補償するためのドラ
イエツチングにおけるオーバーエツチングを防止できる
。つまり、チタンシリサイド電極のエツチングを防止で
きる。つまり、ドライエツチングを途中で止め、残りの
エツチングをウェットエツチングにすることにより、こ
れらのエツチングを窒化チタン膜で抑えることができろ
ため、Ｐ　Ｓ　Ｇ　ＩＩ！Ｊのエツチングプロセスの信
頼性を向上できる。

〔発明の効果〕

本発明によれば、チタンシリサイド膜を用いたプロセス
において１表面窒化や表面酸化の無い良質のチタンシリ
サイド膜を自己整合的に形成できるため、０．２μｍ程
度の浅い接合に適用でき。

その結果、従来の上記浅い接合の層抵抗に対して約２０
分の１−の低抵抗化が可能であり、素子特性を著しく向
上できる。また、窒化チタン膜を表面に有したチタンシ
リサイド膜を用いることにより、ＡＱ電極形成に対する
バリア時やｆＩＦ系エツチングに対する耐エツチング性
が向上するため、プロセスの簡素化および信頼性向」二
に効果がある。さらに、チタンシリサイド膜の窒化およ
びその窒化層の形成というプロセスを用いることにより
、チタンシリサイド膜の加工が容易になるため、チタン
シリサイドを用いたプロセスの応用拡大に効果がある。

【図面の簡単な説明】

第１図および第２図は、本発明の詳細な説明する工程図
、第３図は本発明をｎチャンネルＭＯ８１−゛５ンジス
タ作製に実施したときの工程図、第４図は本発明をベイ
ポーラＥ・ランジスタ作製に実施１−７だときの（程図
、＋９よび、第５図は、本発明をチタンシリサイド電極
に対するＡＱ配線形成に実施したときの工程図である。 ］、、６，２０．２８・・・シリコン基板、２．１２・
・・チタン膜、３，１３，２４．３０・・・チタンシリ
サイド膜、４．＋７．２６．３２・・・窒化チタン膜、
５．２５・・・シリコン窒化膜等の非酸化性薄膜、７゜
８．２１，３］、・・・シリコン酸化膜、９川多結晶シ
リコン膜、１ｏ・・・サイドウオール、１１・・・ｎ−
拡散層、１４・・・ヒ素イオン、１５，２７．３３・・
・Ｐ　Ｓ　Ｇ膜、１６・・コンタク（へ穴、１８．２３
゜２９−　ｎ　”拡散層、１９．３５・Ａｌ１膜、ｒ）
　ｔ）　、、。 Ｐ拡散層、３４・・・レジスト膜。

Claims (1)

1. 【特許請求の範囲】 １、シリコン基板表面上にチタンシリサイド膜を形成す
   る工程と窒素雰囲気中でアニール処理をする工程を少な
   くとも含み、少なくとも表面に窒化チタン膜を有したチ
   タンシリサイド膜を上記基板表面上に形成することを特
   徴とする半導体装置の製造方法。 ２、基板上にチタンシリサイド膜を形成したのち、所望
   領域にのみ非窒化性の被膜を形成し、その後、窒素を含
   むガス雰囲気中で上記所望領域以外の上記チタンシリサ
   イド膜を窒化させ、形成された窒化チタン膜を選択的に
   除去することにより、上記所望領域にのみタチンシリサ
   イド膜を形成することを特徴とする特許請求の範囲第１
   項記載の半導体装置の製造方法。