JPS62203370A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62203370A
JPS62203370A JP4418486A JP4418486A JPS62203370A JP S62203370 A JPS62203370 A JP S62203370A JP 4418486 A JP4418486 A JP 4418486A JP 4418486 A JP4418486 A JP 4418486A JP S62203370 A JPS62203370 A JP S62203370A
Authority
JP
Japan
Prior art keywords
layer
metal
diffusion
atoms
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4418486A
Other languages
English (en)
Inventor
Hirohiko Sugawara
裕彦 菅原
Shinichi Ofuji
大藤 晋一
Hitoshi Nagano
永野 仁
Kazuyoshi Asai
浅井 和義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP4418486A priority Critical patent/JPS62203370A/ja
Publication of JPS62203370A publication Critical patent/JPS62203370A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はQaAs−3i等の半導体基板上に形成する半
導体装置に関するものである。
〔従来の技術〕
従来、GaAs−5i等の半導体基板上に形成する半導
体装置の電極および配線には、Au−AI等の抵抗率の
小さい金属を主体として、これらの材料と他の金属又は
半導体との間に付着力の大きいTiを介したAu/T 
i/ (GaAs)、AI−/Ti/ (GaAs)等
の構造が多く用いられてきた。
しかし、これらの金属は、400℃程度の比較的低い温
度で、容易に他の金属中又は半導体中へ拡散し、ショッ
トキ接合やpn接合の破壊、配線のシート抵抗の増大な
どを生ずる。
このため、このような電極、配線形成後に高温での熱処
理や薄膜形成を行なうことができず、製造工程が複雑に
なるという欠点を有していた。また、このような半導体
装置の使用温度である常温付近でも、短期間のうちに同
様の金属原子の拡散が生ずるため、信頼性の高い半導体
装置を実現することは困難であった。
この問題を解決する方法としては、従来、例えば窒化チ
タン(以下rT i NJと記す)を金属と金属の接合
界面又は金属と半導体の接合界面にはさむことにより、
原子の拡散を抑制することが行なわれている。
〔発明が解決しようとする問題点〕
しかし、例えばA u / T iとSiの界面および
A 1 / T iとSiの界面にTiNをはさんだ構
造の場合、600℃、20分間の熱処理によってAUお
よびkitがSi中へ拡散するため、素子特性は劣化す
る。従って、電極、配線形成後に600℃以上の工程を
経なければ製作できない半導体装置や従来以上に信頼性
の高い半導体装置を実現するためには、TiN等の従来
の材料以上に金属原子の拡散を阻止する能力の高い材料
を用いて電極や配線を構成する必要がある。
〔問題点を解決するだめの手段〕
このような問題点を解決するために本発明は、電極・配
線等の金属と金属の接合界面又は金属と半導体の接合界
面に窒素を添加した高融点金属シリサイド層をはさんだ
構造を有するようにしたものである。
〔作用〕
本発明においては、接合界面での原子の拡散が阻止され
る。
〔実施例〕
本発明に係わる半導体装置の一実施例を第1図に示す。
第1図は、窒素を添加した高融点金属シリサイドとして
窒素を添加したタングステン・シリサイド(以下rWs
i、−NJと記す)を用いたショットキ・ダイオードの
接合部断面構造を示す断面図であり、以下にWSiX−
N層が原子の拡散を阻止する能力について説明する。
第1図において、1はn形GaAs基板、2はWSi、
−N層、3はTi層、4はAu層、5はオーミック電極
である。本装置は、WSi、−N層2.Ti層3.Au
層403層構造をショットキ電極とするショットキ・ダ
イオードとして動作する。各層の膜厚は、WSiX−N
層2で200nmSTi層3で50nm、Au層4で2
00nmである。また、WSi、−N層2の組成は、S
i/W原子組成比x = 0.4.窒素原子濃度C,=
29at、%である。本実施例において、WSi。
−N層2は、GaASに対するショットキ・メタルとし
ての役割と同時に、基板からのGaおよびAs原子の拡
販と上層からのTiおよびAu原子の拡散とを阻止する
拡散バリアとしての役割を兼ね備えている。
第2図および第3図は、本装置におけるショットキ接合
の耐熱性を示す図である。第2図は、上記第1の実施例
のA u / T i / W S i w  Nショ
ットキ電極形成後に20分間行なった熱処理の温度とダ
イオードの電流−電圧特性から求めたショットキ障壁高
さとの関係を示すグラフである。また、第3図は、上記
第1の実施例のA u / T i /WSi、−Nシ
ョットキ電極形成後に20分間行なった熱処理の温度と
理想因子の関係を示すグラフである。ショットキ障壁高
さ及び理想因子は、ともに800℃まで安定であり、特
性劣化の原因となるTi、Au、Ga、As原子の拡散
は、Ws;、−N層2により阻止されている。
第1図に示す本装置で用いたWSiX−N層2の代わり
に従来のT i N層を用いた場合は、600℃ですで
にAu原子の拡散が生ずる。これに対して、WSiX−
N層2を用いた場合には、それを上回る極めて高い耐熱
性を有する接合が実現できる。このことは、常温におい
ても、TiNを用いた装置に比べて、WSi、−Nを用
いた装置の方が、長期間にわたり原子の拡散に起因する
故障が生じにくり、高信頬性を有することを示している
上記第1の実施例においては、WSi、−N層2の膜厚
を200nmとしたが、これを、たとえば5nmとした
場合も、同様に原子の拡散が阻止され、高温・高信頼性
に対して有効であった。また、WSi、−N層2のSt
/W原子組成比X−0,4としたが、これをx=0.1
.x=2とした場合も、同様に、原子の拡散が阻止され
、有効であった。さらに、WSiX−N層2の窒素原子
濃度CMを29at、%としたが、これを例えば5at
1%とした場合も、同様に、原子の拡散が阻止され、有
効であった。
また、上記第1の実施例においては、窒素を添加した高
融点金属シリサイドとして窒素を添加したタングステン
・シリサイドを用いたが、これを窒素を添加したモリブ
デン・シリサイド、窒素を添加したタンタル・シリサイ
ド、窒素を添加したニオブ・シリサイド、窒素を添加し
たチタン・シリサイド、窒素を添加したタングステン・
モリブデン・シリサイド等のタングステン、モリブデン
、タンタル、ニオブ、チタンの中から選んだ1種類似上
の金属元素を含むシリサイドに窒素を添加した材料とし
た場合も、同様に、原子の拡散が阻止され、高温・高信
頼性に対して有効であった。
第4図は、本発明の第2の実施例であるGaAsLSI
を構成するGaAsMESFETの断面図である。第4
図において、11は半絶縁性GaAs基板、12はn−
GaAs活性層、13はn′″−G a A s 領域
、14はゲート電極筒1N(WSi、−N)、15はゲ
ート電極第2層(Ti)、16はゲート電極第3層(A
u)、17はソース電極、18はドレイン電極、19は
SiO□層である。本実施例においては、GaAsME
SFETのショットキ・ゲート電極としてAu/Ti/
WS 1X−N/GaAs構造を用いているため、Au
層16によりゲート抵抗が低減され、素子動作が高速に
なるという利点と、WSi、−N層14により高耐熱か
つ高信頼の素子が実現できるという利点とを兼ね備えて
いる。
第1の実施例に関してすでに説明したように、本構造の
ショットキ電極は、800℃、20分間の熱処理後も良
好な特性を保つ。このため、本実施例においては、3層
構造のゲート電極形成後に、それをマスクとしてn”−
GaAsj+]域13を形成するためのイオン注入を行
ない、800°c、  20分間の熱処理によって注入
イオンを活性化することができる。
上記本発明の第1.第2の実施例に示すように、従来不
可能であった800℃熱処理前のAu系電極の形成が可
能となり、従来に比べて工程の簡単なセルファライン・
プロセスを用いて、高性能なGaAsLSIが製作でき
るという利点がある。
また、本構造の半導体装置は、ゲート電極第1層(WS
 i、−N)14がTi、AuおよびGa。
As原子の拡散を阻止するため、これらの原子の拡散に
起因する故障が極めて起こりに<<、高い信頼性を有す
るという利点がある。
上記第2の実施例においては、Au系電極形成後の高温
熱処理が可能になるという利点について説明したが、そ
れ以外にも、たとえばAu系電極形成後のGaAs基板
表面露出部でのGaAs等の選択的エピタキシャル成長
が可能になるなど、プロセスの自由度が拡大することに
伴い、高性能デバイスの実現が容易になるという利点は
大きい。
第5図は、本発明の第3の実施例であるSiバイポーラ
LSIを構成するnpnl−ランジスタおよび配線の断
面図である。第5図において、21はオーミック・メタ
ル、22はWSix−N拡散バリア層、23は第1層配
線、24は層間絶縁膜、25は第2層配線、26は表面
保護膜、27はSiO□層、28はn”−3iエミツタ
領域、29はp”−3iヘース領域、30はp−3iベ
ース領域、31ばn−3iコレクタ領域、32はn゛−
3iコレクタ令頁域、33はp−3i基+反である。
オーミック・メタル21として金属シリサイド又はポリ
シリコンを用い、第1N配線23をA1/Tiの2層構
造とした場合、本実施例では拡散バリアとして従来のT
iN以上に原子の拡散を阻止する能力の高いWSiX−
N層22を用いているため、長期間にわたりn”−3i
エミツタ領域28へのA1の侵入が阻止される。従って
、本実施例により、特に接合深さの浅いエミッタ/ベー
ス接合においても、ANの侵入に起因する故障を防ぐこ
とができ、従来以上に信頼性の高い半導体装置が実現で
きるという利点がある。また、第2層配線25にA u
 / T i等のAu系メタルを用いた場合、本実施例
では拡散バリアとしてWSiX−N層22を用いている
ため、第1層配線23の材料と第2層配線25の材料の
間での原子の拡散に起因する配線抵抗の増大等の特性劣
化が生じないという利点がある。
上記第3の実施例においては、SiバイポーラLSIの
場合について説明したが、本発明をMOSLS I・化
合物半導体へテロ接合デバイス等の他の半導体装置に応
用した場合も、同様に原子の拡散が阻止されるため、極
めて信頼性の高い半導体装置が実現できるという利点が
ある。
〔発明の効果〕
以上説明したように本発明は、金属と金属の接合界面又
は金属と半導体の接合界面に窒素を添加した高融点金属
シリサイド層をはさんだ構造とすることにより、これら
の接合界面での原子の拡散が阻止されるため、従来不可
能であったAu系電極形成後の600°C以上の高温プ
ロセスが可能になり、容易に高性能の半導体装置が実現
できると同時に、従来以上に信頼性の高い半導体装置が
実現できるという利点がある。
【図面の簡単な説明】
第1図は本発明の第1の実施例であるショットキ・ダイ
オードの接合部断面図、第2図は本発明の第1の実施例
であるショットキ・ダイオードの熱処理温度とショット
キ障壁高さの関係を示すグラフ、第3図は本発明の第1
の実施例であるショ、7トキ・ダイオードの熱処理温度
と理想因子の関係を示すグラフ、第4図は本発明の第2
の実施例であるGaAs LS Iを構成するGaAs
MESFETの断面図、第5図は本発明の第3の実施例
であるSiバイポーラLSIを構成するnpnトランジ
スタと配線の断面図である。 ■・・・・n形GaAs基板、2・・・・WSiX−N
層、3・・−−Ti層、4・−=Au層、5・・・・オ
ーミック電極。

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基板上に形成する半導体装置において、電
    極・配線等の金属と金属の接合界面又は金属と半導体の
    接合界面に窒素を添加した高融点金属シリサイド層をは
    さんだ構造を有することを特徴とする半導体装置。
  2. (2)窒素を添加した高融点金属シリサイド層は、タン
    グステン、タンタル、ニオブ、チタンの中から選んだ1
    種類似上の金属元素を含むシリサイドに窒素を添加した
    材料からなる層であることを特徴とする特許請求の範囲
    第1項記載の半導体装置。
JP4418486A 1986-03-03 1986-03-03 半導体装置 Pending JPS62203370A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4418486A JPS62203370A (ja) 1986-03-03 1986-03-03 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4418486A JPS62203370A (ja) 1986-03-03 1986-03-03 半導体装置

Publications (1)

Publication Number Publication Date
JPS62203370A true JPS62203370A (ja) 1987-09-08

Family

ID=12684485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4418486A Pending JPS62203370A (ja) 1986-03-03 1986-03-03 半導体装置

Country Status (1)

Country Link
JP (1) JPS62203370A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719410A (en) * 1993-12-28 1998-02-17 Kabushiki Kaisha Toshiba Semiconductor device wiring or electrode
US5903053A (en) * 1994-02-21 1999-05-11 Kabushiki Kaisha Toshiba Semiconductor device
US5907188A (en) * 1995-08-25 1999-05-25 Kabushiki Kaisha Toshiba Semiconductor device with conductive oxidation preventing film and method for manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS586125A (ja) * 1981-07-02 1983-01-13 Nec Corp 半導体装置の製造方法
JPS58166770A (ja) * 1982-03-26 1983-10-01 Fujitsu Ltd 半導体装置
JPS59108358A (ja) * 1982-12-13 1984-06-22 Fujitsu Ltd 半導体装置
JPS60229377A (ja) * 1984-04-27 1985-11-14 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS6261345A (ja) * 1985-09-11 1987-03-18 Hitachi Ltd 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS586125A (ja) * 1981-07-02 1983-01-13 Nec Corp 半導体装置の製造方法
JPS58166770A (ja) * 1982-03-26 1983-10-01 Fujitsu Ltd 半導体装置
JPS59108358A (ja) * 1982-12-13 1984-06-22 Fujitsu Ltd 半導体装置
JPS60229377A (ja) * 1984-04-27 1985-11-14 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS6261345A (ja) * 1985-09-11 1987-03-18 Hitachi Ltd 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719410A (en) * 1993-12-28 1998-02-17 Kabushiki Kaisha Toshiba Semiconductor device wiring or electrode
US5903053A (en) * 1994-02-21 1999-05-11 Kabushiki Kaisha Toshiba Semiconductor device
US5907188A (en) * 1995-08-25 1999-05-25 Kabushiki Kaisha Toshiba Semiconductor device with conductive oxidation preventing film and method for manufacturing the same
US6133150A (en) * 1995-08-25 2000-10-17 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US4800177A (en) Semiconductor device having multilayer silicide contact system and process of fabrication thereof
TWI705570B (zh) 半導體裝置及其製造方法
KR940022708A (ko) 고집적 반도체 장치의 저저항 접촉구조 및 그의 형성방법
JPH10303407A (ja) 半導体装置
JPH0864800A (ja) 炭化珪素半導体素子
JPH07131007A (ja) 半導体装置
JPS62203370A (ja) 半導体装置
JPH0257707B2 (ja)
JP2003023099A (ja) 電界効果トランジスタ
US4954871A (en) Semiconductor device with composite electrode
JPS63136568A (ja) 半導体装置
JP2910839B2 (ja) 半導体装置とその製造方法
JPS62111466A (ja) 半導体装置
KR900004265B1 (ko) 반도체장치
JP2631369B2 (ja) 半導体装置
CN116157924A (zh) 电力用半导体装置
JPH061774B2 (ja) 半導体装置
JPH02192161A (ja) 半導体集積回路装置
JPH0346980B2 (ja)
KR100451497B1 (ko) 반도체장치의배선형성방법
JPS6347962A (ja) 半導体装置
JPH03201558A (ja) Bi―CMOS半導体装置
JPS6289355A (ja) 半導体装置
JPH0554269B2 (ja)
JP2777153B2 (ja) 半導体装置およびその製造方法