JP2777153B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2777153B2 JP2777153B2 JP63285679A JP28567988A JP2777153B2 JP 2777153 B2 JP2777153 B2 JP 2777153B2 JP 63285679 A JP63285679 A JP 63285679A JP 28567988 A JP28567988 A JP 28567988A JP 2777153 B2 JP2777153 B2 JP 2777153B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate electrode
- schottky gate
- semiconductor device
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は，化合物半導体−金属のショットキーゲート
電極を有する半導体装置の改良に関する。
電極を有する半導体装置の改良に関する。
（従来の技術） スーパーコンピュータや高周波通信用の機器等には,S
iよりも電子移動度の高い化合物半導体（GaAsやInP）を
用いた高速の電界効果トランジスタが多く用いられてい
る。これらの電界効果トランジスタの代表的なものに,G
aAsショットキーゲート型電界効果トランジスタ（MESFE
T）がある。
iよりも電子移動度の高い化合物半導体（GaAsやInP）を
用いた高速の電界効果トランジスタが多く用いられてい
る。これらの電界効果トランジスタの代表的なものに,G
aAsショットキーゲート型電界効果トランジスタ（MESFE
T）がある。
第２図を用いて，従来のGaAs−MESFETの製造工程例を
説明する。まず半絶縁性GaAs基板21にイオン注入および
熱処理によりｎ型活性層22を形成する（第２図
（ａ））。次に全面に耐熱性または高融点の金属膜を被
着し，これを選択エッチングしてショットキーゲート電
極23を形成する（第２図（ｂ））。次にフォトレジスト
・マスク（図示せず）およびゲート電極23をマスクとし
て不純物をイオン注入して，ゲート電極23に自己整合的
に高濃度不純物層24を形成する（第２図（ｃ））。そし
てフォトレジストを除去して,As雰囲気中で温度820℃，
時間10分程度のキャップレスアニールを行い，不純物を
活性化してソース，ドレインのn+型層25,26を形成す
る。その後,AuGe/Au層からなるソース，ドレイン電極2
7,28を形成する（第２図（ｄ））。
説明する。まず半絶縁性GaAs基板21にイオン注入および
熱処理によりｎ型活性層22を形成する（第２図
（ａ））。次に全面に耐熱性または高融点の金属膜を被
着し，これを選択エッチングしてショットキーゲート電
極23を形成する（第２図（ｂ））。次にフォトレジスト
・マスク（図示せず）およびゲート電極23をマスクとし
て不純物をイオン注入して，ゲート電極23に自己整合的
に高濃度不純物層24を形成する（第２図（ｃ））。そし
てフォトレジストを除去して,As雰囲気中で温度820℃，
時間10分程度のキャップレスアニールを行い，不純物を
活性化してソース，ドレインのn+型層25,26を形成す
る。その後,AuGe/Au層からなるソース，ドレイン電極2
7,28を形成する（第２図（ｄ））。
このように従来法においては，ショットキーゲート電
極の形成後に不純物のイオン注入と注入不純物の活性化
のための高温の熱処理が行われる。この高温の熱処理工
程では，ゲート電極下の基板領域から基板構成元素であ
るAsやGaがゲート電極内に拡散し，特に原子半径の小さ
いAsはゲート電極を突抜けて外部にまで飛散する，とい
う現象が生じる。この結果，ゲート電極の界面特性が変
化し，所望のショットキー特性が得られなくなるという
問題が生じる。また，同一基板上に多数のMESFETを形成
して集積回路を構成する場合には，各素子でのショット
キー特性のバラツキが生じ，これは各素子のしきい値電
圧のバラツキとなり，集積回路の信頼性や歩留り低下の
大きい原因となる。
極の形成後に不純物のイオン注入と注入不純物の活性化
のための高温の熱処理が行われる。この高温の熱処理工
程では，ゲート電極下の基板領域から基板構成元素であ
るAsやGaがゲート電極内に拡散し，特に原子半径の小さ
いAsはゲート電極を突抜けて外部にまで飛散する，とい
う現象が生じる。この結果，ゲート電極の界面特性が変
化し，所望のショットキー特性が得られなくなるという
問題が生じる。また，同一基板上に多数のMESFETを形成
して集積回路を構成する場合には，各素子でのショット
キー特性のバラツキが生じ，これは各素子のしきい値電
圧のバラツキとなり，集積回路の信頼性や歩留り低下の
大きい原因となる。
上述した基板元素の外部拡散は,MESFETのショットキ
ーゲート電極に用いられる窒化物が多結晶質であり，多
くの粒界が存在するためである，とも言われている。そ
こでこの外部拡散を抑制するためには，ショットキーゲ
ート電極の構成物質の粒径を微細化することが考えられ
る。具体的には例えば，窒化物に比べて粒径が微細な高
融点金属の硅化物をショットキーゲート電極に用いるこ
とが考えられる。ところが硅化物をショットキーゲート
電極として用いると，その電極中のSiが熱処理工程で逆
に基板中に拡散してドナー不純物となり，チャネル領域
の電子濃度が変化してしまう。このことは実際に報告も
なされている。また一般に硅化物によるショットキーゲ
ート特性は，高融点金属単体やその窒化物に比べて劣っ
ている。
ーゲート電極に用いられる窒化物が多結晶質であり，多
くの粒界が存在するためである，とも言われている。そ
こでこの外部拡散を抑制するためには，ショットキーゲ
ート電極の構成物質の粒径を微細化することが考えられ
る。具体的には例えば，窒化物に比べて粒径が微細な高
融点金属の硅化物をショットキーゲート電極に用いるこ
とが考えられる。ところが硅化物をショットキーゲート
電極として用いると，その電極中のSiが熱処理工程で逆
に基板中に拡散してドナー不純物となり，チャネル領域
の電子濃度が変化してしまう。このことは実際に報告も
なされている。また一般に硅化物によるショットキーゲ
ート特性は，高融点金属単体やその窒化物に比べて劣っ
ている。
（発明が解決しようとする課題） 以上のように化合物半導体を用いたMESFETにおいて
は，特にショットキーゲート電極形成後に高温熱工程を
必要とする場合，良好なショットキーゲート特性を得る
ことが難しい，という問題があった。
は，特にショットキーゲート電極形成後に高温熱工程を
必要とする場合，良好なショットキーゲート特性を得る
ことが難しい，という問題があった。
本発明は，この様な問題を解決して優れたショットキ
ーゲート特性を持つ半導体装置を提供することを目的と
する。
ーゲート特性を持つ半導体装置を提供することを目的と
する。
［発明の構成］ （課題を解決するための手段） 本発明の半導体装置は，化合物半導体層に形成された
ショットキーゲート電極を有するものにおいて，前記シ
ョットキーゲート電極が，前記半導体層と接する耐熱性
または高融点金属の窒化物層からなる第一の層と，この
第一の層の上部に設けられた耐熱性または高融点金属の
硅窒化物層からなる第二の層とを有してなることを特徴
とする。
ショットキーゲート電極を有するものにおいて，前記シ
ョットキーゲート電極が，前記半導体層と接する耐熱性
または高融点金属の窒化物層からなる第一の層と，この
第一の層の上部に設けられた耐熱性または高融点金属の
硅窒化物層からなる第二の層とを有してなることを特徴
とする。
また，この発明の半導体装置の製造方法は，化合物半
導体層に形成されたショットキーゲート電極を有する場
合において，前記ショットキーゲート電極は，前記半導
体層と接する部分に耐熱性または高融点金属の窒化物層
からなる第一の層を形成する工程と，この第一の層の上
部に耐熱性または高融点金属の硅窒化物層からなる第二
の層を形成する工程とからなることを特徴とする。
導体層に形成されたショットキーゲート電極を有する場
合において，前記ショットキーゲート電極は，前記半導
体層と接する部分に耐熱性または高融点金属の窒化物層
からなる第一の層を形成する工程と，この第一の層の上
部に耐熱性または高融点金属の硅窒化物層からなる第二
の層を形成する工程とからなることを特徴とする。
（作用） 本発明においては，ショットキーゲート電極の表面部
の硅窒化物層が，熱処理時の基板構成元素の外部拡散に
対するバリアとして働く。またこの硅窒化物層の下地は
窒化物層であり，これにより良好なショットキーゲート
特性が得られ，また硅窒化物層のシリコンの基板への拡
散も防止される。
の硅窒化物層が，熱処理時の基板構成元素の外部拡散に
対するバリアとして働く。またこの硅窒化物層の下地は
窒化物層であり，これにより良好なショットキーゲート
特性が得られ，また硅窒化物層のシリコンの基板への拡
散も防止される。
（実施例） 以下，本発明の実施例を説明する。
第１図（ａ）〜（ｆ）は，一実施例のGaAsMESFETの製
造工程を示す断面図である。まず，半絶縁性GaAs基板１
に,Siのイオン注入によりｎ型活性層２を形成する
（ａ）。イオン注入条件は例えば，加速電圧50keV,ドー
ズ量２×1012/cm2とする。イオン注入後,As雰囲気中で8
20℃,20分のキャップレス・アニールを施して，不純物
活性化を行なう。
造工程を示す断面図である。まず，半絶縁性GaAs基板１
に,Siのイオン注入によりｎ型活性層２を形成する
（ａ）。イオン注入条件は例えば，加速電圧50keV,ドー
ズ量２×1012/cm2とする。イオン注入後,As雰囲気中で8
20℃,20分のキャップレス・アニールを施して，不純物
活性化を行なう。
次に，活性層２領域を含む基板全面に,2000Åの窒化
タングステン層（WNx層）３を反応性スパッタリング性
により形成する。続いて全面に,Siの低エネルギー，高
ドーズのイオン注入を行い，熱処理してWNx膜３の表面
部約1000Åを窒化タングステン・シリサイド層４とする
（ｂ）。例えばイオン注入条件は，加速電圧30keV,ドー
ズ量１×1016/cm2とし，熱処理条件は500℃,10分とす
る。
タングステン層（WNx層）３を反応性スパッタリング性
により形成する。続いて全面に,Siの低エネルギー，高
ドーズのイオン注入を行い，熱処理してWNx膜３の表面
部約1000Åを窒化タングステン・シリサイド層４とする
（ｂ）。例えばイオン注入条件は，加速電圧30keV,ドー
ズ量１×1016/cm2とし，熱処理条件は500℃,10分とす
る。
その後，全面にフォトレジストを塗布し，パターン形
成してマスクを設け,CF4とO2ガスを用いた反応性イオン
エッチングにより窒化タングステン・シリサイド層４と
WNx層３をパターニングしてショットキーゲート電極５
を形成する（ｄ）。次いで，フォトレジストの塗布，パ
ターニングによりソース，ドレイン形成領域に窓を有す
るレジスト・マスク６を形成し、Siの高濃度イオン注入
層７を形成する（ｅ）。このときのイオン注入条件は，
例えば加速電圧120keV,ドーズ量３×1013/cm2とする。
そしてレジスト・マスク６を除去した後,AsH3雰囲気中
で820℃,20分の熱処理により不純物活性化を行い，ソー
ス，ドレイン層７′を形成する。
成してマスクを設け,CF4とO2ガスを用いた反応性イオン
エッチングにより窒化タングステン・シリサイド層４と
WNx層３をパターニングしてショットキーゲート電極５
を形成する（ｄ）。次いで，フォトレジストの塗布，パ
ターニングによりソース，ドレイン形成領域に窓を有す
るレジスト・マスク６を形成し、Siの高濃度イオン注入
層７を形成する（ｅ）。このときのイオン注入条件は，
例えば加速電圧120keV,ドーズ量３×1013/cm2とする。
そしてレジスト・マスク６を除去した後,AsH3雰囲気中
で820℃,20分の熱処理により不純物活性化を行い，ソー
ス，ドレイン層７′を形成する。
その後，リフトオフ法によって,AuGe/Ni/Auの３層構
造からなるソース，ドレイン電極8,9を形成する。最後
に全面に絶縁膜10を堆積してこれにコンタクト孔を開け
て,Ti/Pt/Auの３層構造からなる配線11〜13を形成して
完成する（ｆ）。
造からなるソース，ドレイン電極8,9を形成する。最後
に全面に絶縁膜10を堆積してこれにコンタクト孔を開け
て,Ti/Pt/Auの３層構造からなる配線11〜13を形成して
完成する（ｆ）。
WNx層のみからなるショットキーゲート電極は,600℃
程度から特性の劣化が認められ，特にソース，ドレイン
の不純物活性化の熱処理工程で大きい特性劣化が見られ
る。これに対し，この実施例のショットキーゲート電極
構造ではこの様な特性劣化は認められない。これは，シ
ョットキーゲート電極の表面部の窒化タングステン・シ
リサイド層４が基板構成元素の外部拡散を抑制するため
である。また，窒化タングステン・シリサイド層４は直
接基板に接触しないため，熱処理工程でシリコンがショ
ットキーゲート電極から基板に拡散されることもなく，
この結果しきい値変動のない安定なMESFET特性が得られ
る。
程度から特性の劣化が認められ，特にソース，ドレイン
の不純物活性化の熱処理工程で大きい特性劣化が見られ
る。これに対し，この実施例のショットキーゲート電極
構造ではこの様な特性劣化は認められない。これは，シ
ョットキーゲート電極の表面部の窒化タングステン・シ
リサイド層４が基板構成元素の外部拡散を抑制するため
である。また，窒化タングステン・シリサイド層４は直
接基板に接触しないため，熱処理工程でシリコンがショ
ットキーゲート電極から基板に拡散されることもなく，
この結果しきい値変動のない安定なMESFET特性が得られ
る。
具体的データを挙げる。上記実施例によるGaAsMESFET
を，ウェハ上に100個形成し，そのしきい値電圧V thと
その分散σを測定した。比較のため,WNx層のみからなる
ショットキーゲート電極を持つ他，実施例と同じ条件で
形成したGaAsMESFETについてもデータをとった。実施例
のGaAsMESFETでは,V th＝−0.047［Ｖ］，σ＝14［mV］
であるのに対し，比較例においては,V th＝＋0.031
［Ｖ］，σ＝38［mV］であった。この結果から，本発明
によりGaAsMESFETのしきい値のバラツキは従来構造の約
37％に低減されている。
を，ウェハ上に100個形成し，そのしきい値電圧V thと
その分散σを測定した。比較のため,WNx層のみからなる
ショットキーゲート電極を持つ他，実施例と同じ条件で
形成したGaAsMESFETについてもデータをとった。実施例
のGaAsMESFETでは,V th＝−0.047［Ｖ］，σ＝14［mV］
であるのに対し，比較例においては,V th＝＋0.031
［Ｖ］，σ＝38［mV］であった。この結果から，本発明
によりGaAsMESFETのしきい値のバラツキは従来構造の約
37％に低減されている。
実施例では，ショットキーゲート表面部の窒化タング
ステン・シリサイド層の形成法としてイオン注入を利用
したが，これは例えばスパッタ法やCVD法によりシリコ
ンを堆積させることによっても形成できる。また，シリ
コンのほかに窒素を積極的に導入することで，窒素を含
むシリサイド・ナイトライド（硅窒化物）としてもよ
い。ショットキーゲート電極の母材もＷ以外の耐熱性或
いは高融点金属を用い得るし，電極の上部と下部で異な
る金属を用いてもよい。
ステン・シリサイド層の形成法としてイオン注入を利用
したが，これは例えばスパッタ法やCVD法によりシリコ
ンを堆積させることによっても形成できる。また，シリ
コンのほかに窒素を積極的に導入することで，窒素を含
むシリサイド・ナイトライド（硅窒化物）としてもよ
い。ショットキーゲート電極の母材もＷ以外の耐熱性或
いは高融点金属を用い得るし，電極の上部と下部で異な
る金属を用いてもよい。
［発明の効果］ 以上述べたように本発明によれば，熱処理工程でショ
ットキーゲート特性の劣化を来たすことのない安定した
特性の化合物半導体装置を得ることがきる。
ットキーゲート特性の劣化を来たすことのない安定した
特性の化合物半導体装置を得ることがきる。
第１図（ａ）〜（ｆ）は，本発明の一実施例のGaAsMESF
ETの製造工程を示す断面図，第２図（ａ）〜（ｄ）は従
来のGaAsMESFETの製造工程例を示す断面図である。 １……半絶縁性GaAs基板,2……ｎ型活性層,3……WNx層,
4……窒化タングステン・シリサイド層,5……ショット
キーゲート電極,6……フォトレジスト,7……イオン注入
層,7′……ソース，ドレイン層,8,9……ソース，ドレイ
ン電極,10……絶縁膜,11〜13……配線。
ETの製造工程を示す断面図，第２図（ａ）〜（ｄ）は従
来のGaAsMESFETの製造工程例を示す断面図である。 １……半絶縁性GaAs基板,2……ｎ型活性層,3……WNx層,
4……窒化タングステン・シリサイド層,5……ショット
キーゲート電極,6……フォトレジスト,7……イオン注入
層,7′……ソース，ドレイン層,8,9……ソース，ドレイ
ン電極,10……絶縁膜,11〜13……配線。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/337 - 21/338 H01L 27/095 - 27/098 H01L 29/775 - 29/778 H01L 29/80 - 29/812 H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/51 H01L 29/872
Claims (6)
- 【請求項１】化合物半導体層に形成されたショットキー
ゲート電極を有する半導体装置において， 前記ショットキーゲート電極が，前記半導体層と接する
耐熱性または高融点金属の窒化物層からなる第一の層
と，この第一の層の上部に設けられた耐熱性または高融
点金属の硅窒化物層からなる第二の層とを有してなるこ
とを特徴とする半導体装置。 - 【請求項２】前記化合物半導体層は半絶縁性GaAs基板で
あり，この基板の前記ショットキーゲート電極が形成さ
れる部位には，イオン注入により活性層が形成されてい
ることを特徴とする請求項１に記載の半導体装置。 - 【請求項３】前記第一の層は窒化タングステン層であ
り，前記第二の層は前記窒化タングステン層の表面にシ
リコンのイオン注入により形成された窒化タングステン
・シリサイド層であることを特徴とする請求項１に記載
の半導体装置。 - 【請求項４】化合物半導体層に形成されたショットキー
ゲート電極を有する半導体装置の製造方法において， 前記ショットキーゲート電極は，前記半導体層と接する
部分に耐熱性または高融点金属の窒化物層からなる第一
の層を形成する工程と，この第一の層の上部に耐熱性ま
たは高融点金属の硅窒化物層からなる第二の層を形成す
る工程とからなることを特徴とする半導体装置の製造方
法。 - 【請求項５】前記化合物半導体層は半絶縁性GaAs基板で
あり，この基板の前記ショットキーゲート電極が形成さ
れる部位には，イオン注入により活性層が形成されてい
ることを特徴とする請求項４に記載の半導体装置の製造
方法。 - 【請求項６】前記第一の層として窒化タングステン層を
形成し，前記第二の層として前記窒化タングステン層の
表面にシリコンのイオン注入により窒化タングステン・
シリサイド層を形成するものであることを特徴とする請
求項４に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63285679A JP2777153B2 (ja) | 1988-11-14 | 1988-11-14 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63285679A JP2777153B2 (ja) | 1988-11-14 | 1988-11-14 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02132839A JPH02132839A (ja) | 1990-05-22 |
| JP2777153B2 true JP2777153B2 (ja) | 1998-07-16 |
Family
ID=17694645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63285679A Expired - Fee Related JP2777153B2 (ja) | 1988-11-14 | 1988-11-14 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2777153B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5358893B2 (ja) * | 2007-04-03 | 2013-12-04 | 三菱電機株式会社 | トランジスタ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63246870A (ja) * | 1987-04-02 | 1988-10-13 | Toshiba Corp | 化合物半導体装置及び製造方法 |
-
1988
- 1988-11-14 JP JP63285679A patent/JP2777153B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02132839A (ja) | 1990-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5739557A (en) | Refractory gate heterostructure field effect transistor | |
| KR900005560B1 (ko) | 반도체장치 및 그 제조방법 | |
| US5143856A (en) | Method of manufacturing MES FET | |
| JPH0235462B2 (ja) | ||
| JPH05183160A (ja) | 半導体装置及びその製造方法 | |
| US4712291A (en) | Process of fabricating TiW/Si self-aligned gate for GaAs MESFETs | |
| JP2777153B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001110818A (ja) | 半導体装置及びその製造方法 | |
| US6306763B1 (en) | Enhanced salicidation technique | |
| JPH0235777A (ja) | 半導体装置およびその製造方法 | |
| JP3171902B2 (ja) | 半導体装置の製造方法 | |
| JP3035917B2 (ja) | 電界効果型半導体装置及びその製造方法 | |
| JP2889240B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JPS63202951A (ja) | 化合物半導体装置 | |
| JPH04282841A (ja) | 半導体装置の製造方法 | |
| JPH05235288A (ja) | ＢｉＭＯＳ半導体装置の製造方法 | |
| JPS6057980A (ja) | 半導体装置の製造方法 | |
| JP2731194B2 (ja) | 化合物半導体装置の製造方法 | |
| JP2874885B2 (ja) | 半導体装置及びその製造方法 | |
| JP3438100B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3220624B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JPH03280552A (ja) | 電界効果トランジスタの製造方法 | |
| JPH028454B2 (ja) | ||
| JPH04359468A (ja) | 化合物半導体装置及びその製造方法 | |
| JPH01189960A (ja) | 化合物半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |